JP5661660B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5661660B2
JP5661660B2 JP2012024096A JP2012024096A JP5661660B2 JP 5661660 B2 JP5661660 B2 JP 5661660B2 JP 2012024096 A JP2012024096 A JP 2012024096A JP 2012024096 A JP2012024096 A JP 2012024096A JP 5661660 B2 JP5661660 B2 JP 5661660B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
metal layer
conductivity type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012024096A
Other languages
English (en)
Other versions
JP2013162025A (ja
Inventor
勝義 古木
勝義 古木
宏徳 山崎
宏徳 山崎
幸江 西川
幸江 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012024096A priority Critical patent/JP5661660B2/ja
Priority to US13/599,853 priority patent/US8772809B2/en
Publication of JP2013162025A publication Critical patent/JP2013162025A/ja
Application granted granted Critical
Publication of JP5661660B2 publication Critical patent/JP5661660B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Description

本発明の実施形態は、半導体発光素子に関する。
照明装置、表示装置、信号機などに用いる発光ダイオード(LED:Light Emitting Diode)などの半導体発光素子には、高出力化が要求される。
発光層の下方に反射金属層を設けて、発光層から下方に向かった放出光を上方に向けて反射すると、光取り出し効率を高めることができる。反射金属層は、たとえば、発光層を含む半導体積層体と、シリコンなどからなる基板と、を接続する接合金属層の一部とすることができる。
発光層と接合金属層との間には、異なる材料からなる界面が存在する。この界面が平坦であると、光取り出し効率を十分に高めることができないことがある。
特開2011−142353号公報
光取り出し効率および輝度が高められた半導体発光素子を提供する。
実施形態の半導体発光素子は、発光層と、第1電極と、絶縁層と、第1導電形層と、第2導電形層と、第2電極と、を有する。前記第1電極は、反射金属層と、前記反射金属層の上に設けられた透明導電膜と、を有する。前記絶縁層は、前記第1電極の上に設けられ開口部を有する。前記第1導電形層は、前記発光層と前記第1電極との間に設けられ、前記開口部に露出した前記透明導電膜と、前記絶縁層の表面と、に接する。前記第2導電形層は、前記発光層の側の第1の面と、前記第1の面の反対の側の第2の面とを有する。前記第2電極は、前記第2導電形層の前記第2の面に設けられる。前記第1導電形層と前記絶縁層との界面は、一方の底角が90度以上である第1の凹凸を有する。前記第2導電形層の前記第2の面のうち前記第2電極が設けられない領域は、第2の凹凸を有する。また、前記透明導電膜と前記反射金属層との界面は、第3の凹凸を有する。

図1(a)は第1の実施形態にかかる半導体発光素子の模式平面図、図1(b)はA−A線に沿った模式断面図、である。 図2(a)は第1の実施形態における光の散乱および反射を説明する模式図、図2(b)は非対称凹凸の模式断面図、である。 図3(a)は第1の実施形態の第1変形例の模式断面図、図3(b)は第1の実施形態の第2変形例の模式断面図、である。 比較例にかかる半導体発光素子の模式断面図である。 第1の実施形態にかかる第3変形例の模式断面図である。 第2の実施形態にかかる半導体発光素子の模式断面図である。 図7(a)は第2の実施形態における光の散乱および反射を説明する模式図、図7(b)は比較例における光の散乱および反射を説明する模式図、である。 図8は、第2の実施形態の半導体発光素子の製造方法を示す模式図であり、図8(a)は結晶成長基板に形成された半導体積層体の模式断面図、図8(b)は第1の凹凸の模式断面図、図8(c)は開口部を有する絶縁層の模式断面図、図8(d)は透明導電膜が形成された模式断面図、図8(e)は第2の凹凸が形成された模式断面図、図8(f)は凹凸を有する反射金属層が形成された模式断面図、図8(g)は第1金属層が形成された模式断面図、である。 図9(a)〜(e)は、第2の実施形態の製造方法を示す模式図であり、図9(a)はウェーハ接着を説明する模式図、図9(b)はウェーハ接着後の模式断面図、図9(c)は結晶成長基板が除去された模式断面図、図9(d)は凹凸が形成された模式断面図、図9(e)は第2電極が形成された模式断面図、である。 第3の実施形態にかかる半導体発光素子の模式断面図である。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1(a)は第1の実施形態にかかる半導体発光素子の模式平面図、図1(b)はA−A線に沿った模式断面図、である。
半導体発光素子は、支持基板10と、第1電極29と、半導体積層体42と、第2電極50と、を有する。
支持基板10は、たとえば、SiやSiC等などとすることができる。第1電極29は、支持基板10の上に設けられた接合金属層20と、接合金属層20の上に設けられ接合金属層20の光反射率よりも高い光反射率を有する反射金属層26と、反射金属層26の上に設けられた透明導電膜28と、を有する。接合金属層20は、第1金属層22と、第2金属層24と、が固相拡散や半田材により接合されたものとすることができる。すなわち、第1金属層22が支持基板10の側に設けられ、第2金属層24が半導体積層体42の側に設けられるものとする。なお、透明導電膜28は省略することができる。さらに、第2金属層24は省略することができ、反射金属層26を半導体積層体42の接合金属として用いることもできる。
第1金属層22と第2金属層24とを接合することにより、半導体積層体42と、支持基板10と、を一体化することができる。支持基板10を導電性とすると、支持基板10の裏面に設けられた裏面電極62と、第2電極50と、の間に電圧を加えて半導体発光素子を駆動することができる。
半導体積層体42は、第1電極29の側から、第1導電形層30と、発光層38と、第2導電形層40と、を含むことができる。また、半導体積層体42は、第1電極29の側の第1の面42aと、第1の面42aの反対の側の第2の面42bと、を有する。
半導体積層体42は、たとえばIn(GaAl1−y1−xP(0≦x≦1、0≦y≦1)からなるInGaAlP系材料を含むことができる。この場合、電極に対してオーミックコンタクトとなるGaAsやGaPをさらに含むことができる。また、GaAl1−xAs(0≦x≦1)からなるGaAlAs系材料を含むことができる。
なお、以下の説明において、第1導電形層30は、p形とし、GaP層30aと、InGaAlP層30bと、を有するものとする。透明導電膜28と接する領域のGaP層30aの濃度を高濃度とすると透明導電膜28に対するコンタクト層として作用し選択的に電流注入ができる。InGaAlP層30bは、たとえば、クラッド層、光ガイド層、電流拡散層を含むことができる。
また、たとえば、第2導電形層40は、n形とし、InGaAlP系材料を含むクラッド層、光ガイド層、電流拡散層、第2電極50に対するコンタクト層として作用するGaAs層、を含むことができる。もちろん導電形はこれに限定されず、第1導電形層30と第2導電形層40とは、各々、逆導電形であってもよい。
また、半導体積層体42は、InGaAl1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)からなる窒化物系材料などとすることができる。この場合、コンタクト層は、たとえば、クラッド層よりも高い濃度を有するGaN層などとすることができる。
第1金属層22は、たとえば、Au、AuInなどを含むものとすることができる。また、第2金属層24は、Au、AuInなどを含むものとすることができる。
また、反射金属層26は、たとえば、Au、Ag、Ag合金、Alなどとすることができる。透明導電膜28は、ITO(Indium Tin Oxide)などとすることができる。なお、可視光波長範囲において、Ag、Ag合金、Alなどの光反射率は、接合金属層20の光反射率よりも高い。特に、発光層38が窒化物系半導体であり青〜青紫色光を放出する場合、光反射率が高いAgやAg合金を反射金属層26として用いることが好ましい。
第2電極50は、半導体積層体42の第2の面42bの側に設けられ、半導体積層体42へ電流を注入可能な細線部50bと、細線部50bと電気的に接続されたパッド部50aと、を有する。細線部50bは、たとえば、図1(a)のように、パッド部50aから外方へ向かって延在するように設けることができる。または、細線部50bは、パッド部50aの周囲を囲むようにしてもよい。なお、パッド部50aの下方にGaAsからなる高濃度のコンタクト層を設けないと、パッド部50aからの電流注入が抑制され無駄な発光を低減し、光取り出し効率を高めることができる。もし、細線部50bを設けない場合、パッド部50aの下方にコンタクト層を設けると、電流注入が容易となる。
第1の実施形態において、半導体積層体42の第1の面42aの少なくとも一部には、第1の凹凸が設けられる。また、半導体積層体42の第2の面42bのうち第2電極50が設けられない領域には、第2の凹凸42cが設けられる。
なお、上方からみて、細線部50bを挟み、細線部50bと重ならない半導体積層体42の第1の面42aの所定領域に選択的に電流を注入するために、たとえば、所定領域には第1の凹凸を設けずGaP層30aの表面の高濃度層を残すことができる。GaP層30aを低濃度層と高濃度層の2層構造にして、電流を選択的に注入する所定領域には凹凸構造を設けずに表面の高濃度層を残し、第1の凹凸を設けた領域では高濃度層を残さず低濃度層とすることができる。このとき、高濃度GaP層と透明導電膜28とのコンタクト抵抗は小さいため電流が注入されるが、低濃度GaP層と透明電極膜28とのコンタクト抵抗は大きいので、第1の凹凸が設けられた領域には電流が注入されない。よって、上方から見て、細線部50bと重ならない領域で発光が起こるので、光取り出し効率を高めることができる。
図2(a)は、第1の実施形態における光の散乱および反射を説明する模式図、図2(b)は非対称凹凸の模式断面図、である。
図2(a)のように、発光層38と、InGaAlP層30bは、InGaAlP系材料からなり、屈折率が約3.2とする。GaP層30aは、屈折率が約3.4とする。また、透明導電膜28は、ITO(屈折率:約2.0)からなるものとし、屈折率は約2.0とする。発光層38から上方に向かった光は、第2の凹凸42cが設けられた領域から上方に放出される。
GaP層30aに凹凸が無い場合、発光層38から下方に向かう光は、屈折率の大きいGaP層30aから屈折率の小さい透明導電膜28に入射する場合、この界面に対して臨界角より大きい角度で入射した光は全反射されて上方に向う。その際、その光の一部は素子の側面から外部に漏れ出し、光取り出し効率が低下する可能性がある。一方、臨界角より小さい角度で入射した光は透明導電膜28に入り、反射金属層26で反射されて上方に向う。反射金属層26で反射され上方に向った光は、再び透明導電膜28とGaP層30aの界面に向うが、光の一部はこの界面で反射され素子の側面から光が外部に漏れ出すなどして、光取り出し効率が低下する。
これに対して第1の実施形態では、屈折率の大きいGaP層30aから屈折率の小さい透明導電膜28に入射する場合、GaP層30aに第1の凹凸を設けることにより、実効的に屈折率傾斜を設けることが出来るので、この界面で全反射されて上方に向う光の量は相対的に減少する。よって、素子の側面から外部に漏れ出す光の量を低減できる。一方、透明導電膜28に入る光の量は相対的に増加する。透明導電膜28に入り、反射金属層26で反射されて上方に向った光は、再び透明導電膜28とGaP層30aの界面に向う。GaP層30aに凹凸を設けることにより、透明電極層28とGaP層30aの界面において光の散乱が生じ、この界面で反射されて外部に漏れ出す光の割合を低減することが可能となる。よって、図2に示す光g1のように上方に向う光が増えて、結果的にGaP層30aに凹凸を設けない場合に比べて、光取り出し効率を向上させることが可能となる。
第1および第2の凹凸42cの形状は、規則的でも不規則的でもよいが、凹凸のピッチが発光層38からの放出光の媒質内波長程度か、またはそれよりも長くすると光の散乱効果を高めることができるので好ましい。
また、図2(b)のように、第2の凹凸42cは、その断面の一方が90°より大きい角度βを持つ三角形とすることができる。このような形状にすることにより、反射が起こる面の面積を実効的に拡大することが可能となり、高い光取り出し効率を得ることが出来る。光が反射される割合は、反射面の面積に略比例するからである。特に、第2の凹凸42cは、屈折率の大きい半導体から屈折率の小さい樹脂への光取り出し面となるため、その断面が底角の一方が90°より大きい角度を持つ三角形とすることの効果が大きく得られる。なお、第1の凹凸においても、断面の一方が90°よりも大きい角度を持つ三角形とすることができる。
図3(a)は第1の実施形態の第1変形例の模式断面図、図3(b)は第1の実施形態の第2変形例の模式断面図、である。
図3(a)の第1変形例のように、第1導電形層30のGaP層30aは、全面に凹凸が設けられていてもよい。なお、上方からみて、細線部50bを挟み、細線部50bと重ならない半導体積層体42の第1の面42aの所定領域に選択的に電流を注入するためには、たとえば、所定領域にはGaP層30aの表面の高濃度層を残すことができる。この場合、GaP層30aを低濃度層と高濃度層の2層構造にして、電流を選択的に注入する領域には表面の高濃度層を残し、電流を注入しない領域では高濃度層を残さず低濃度層とすることができる。このとき、高濃度GaP層と透明導電膜28とのコンタクト抵抗は小さいため電流が注入されるが、低濃度GaP層と透明導電膜28とのコンタクト抵抗は大きいので、電流が注入されない。よって、上方から見て、細線部50bと重ならない領域で発光が起こるので、光取り出し効率を高めることができる。
また、図3(b)の第2変形例のように、第1の凹凸は、透明導電膜28と、反射金属層26と、の界面に設けられてもよい。なお、上方からみて、細線部50bを挟み、細線部50bと重ならない半導体積層体42の第1の面42aの所定領域に選択的に電流を注入するためには、たとえば、所定領域にはGaP層30aの表面の高濃度層を残すことができる。この場合、GaP層30aを低濃度層と高濃度層の2層構造にして、電流を選択的に注入する領域には表面の高濃度層を残し、電流を注入しない領域では高濃度層を残さず低濃度層とすることができる。このとき、高濃度GaP層と透明導電膜28とのコンタクト抵抗は小さいため電流が注入されるが、低濃度GaP層と透明導電膜28とのコンタクト抵抗は大きいので、電流が注入されない。よって、上方から見て、細線部50bと重ならない領域で発光が起こるので、光取り出し効率を高めることができる。
さらに、凹凸は、透明導電膜28の両面に設けられてもよく、第1導電形層30と透明導電膜28の界面の凹凸形状と、透明導電膜28と反射金属層26の界面の凹凸形状は異なっていてもよい。透明導電体膜28の両面に設けられることにより、第1の実施形態と、第2変形例と、に示した効果の両方を得ることが出来る。
図4は、比較例にかかる半導体発光素子の模式断面図である。
比較例では、半導体積層体142の第2の面に凹凸142cが設けられる。凹凸142cは、フロスト処理などにより形成された微小凹凸とする。この場合、発光層138から上方に向かう光は、半導体積層体142の表面の凹凸142cに入射され、凹凸142cにより散乱されつつ放出された光の取り出し効率を高めることができる。
しかしながら、第1コンタクト層130aと、透明導電膜128を含む第1電極129と、の間の界面のいずれにも凹凸が設けられない。界面に凹凸が無い場合、発光層138から下方に向かう光は、屈折率の大きい第1コンタクト層130aから屈折率の小さい絶縁膜146に入射する際、この界面に対して臨界角より大きい角度で入射した光は全反射されて上方に向う。その際、その光の一部は素子の側面から外部に漏れ出し、光取り出し効率が低下する可能性がある。一方、臨界角より小さい角度で入射した光は絶縁層146を介して透明導電膜128に入り、反射金属層126で反射されて上方に向う。反射金属層126で反射され上方に向った光は、再び透明導電膜128と第1コンタクト層130aの界面に向うが、光の一部はこの界面で反射され素子の側面から光が外部に漏れ出すなどして、光取り出し効率が低下する。
これに対して、第1の実施形態では、GaP層30aと、透明導電膜28と、の界面に設けられた第1の凹凸により全反射が低減され、透明導電膜28へ入射する光の割合は増加する。さらに、図2のように、反射金属層26により反射された光g1は、第1の凹凸により散乱されつつ上方に向かって進行することが容易となる。すなわち、側方へ漏れる光を低減でき、光取り出し効率を高めることができる。発明者らの実験によれば、第1の実施形態にかかる半導体発光素子の輝度は、比較例の輝度に対して約120%の輝度と高めることができた。
図5は、第1の実施形態の第3変形例にかかる半導体発光素子の模式断面図である。
第1の凹凸が設けられたGaP層30aの上にSiOなどからなる絶縁層46を設けてもよい。第1の凹凸と透明導電膜28との間にSiOやSiON材料からなる絶縁層46を設けることにより、電流注入領域をより選択的に限定することができる。絶縁層46には開口部が設けられているので、この開口部でGaP層30aと透明導電膜28が接することにより電流が注入される。特に、100mA以上の大きな駆動電流を必要とするLEDにおいて、絶縁層46を設けることがより好ましく、高い電流領域においても十分な電流狭窄効果が得られる。絶縁層46の厚さを、凹凸の高さよりも大きくし、絶縁層46の上に設ける透明導電膜28を略平坦としてもよい。
絶縁層46の厚さは、30〜200nmであることが望ましい。30nmより薄い場合は、絶縁層46の被覆率が悪くなるとピンホールが生じる懸念があり、ピンホール部分から電流がリークする可能性がある。一方、200nmより厚い場合には、絶縁層46の開口部における段差が大きくなり、透明導電膜28や反射金属層26により良好に埋め込まれない懸念がある。また、絶縁層46と透明導電膜28との界面には、凹凸形状が無くてよいが、GaP層30aに形成された第1の凹凸の形状を反映した凹凸が形成されていてもよい。また、第1の凹凸形状とは異なる凹凸形状が形成されていてもよい。
図6は、第2の実施形態にかかる半導体発光素子の模式断面図である。
半導体積層体42の第1の面42aと、透明導電膜28と、の間には、絶縁層46をさらに有する。絶縁層46には、開口部46cが設けられている。開口部46cに露出した第1の面42aの領域は、透明導電膜28と接する。第2の実施形態では、GaP層30aと絶縁層46との界面に第1の凹凸が設けられる。また、第2の凹凸42cは、半導体積層体42の第2の面42bのうち、第2電極50の非形成領域に設けられる。
さらに、透明導電膜28と反射金属層26との界面には、第3の凹凸が設けられる。また、反射金属層26と接合金属層20との界面には第4の凹凸が設けられていてもよい。第3および第4の凹凸は、規則的でも不規則的でもよいが、凹凸のピッチが発光層38からの放出光の媒質内波長程度か、またはそれよりも長くすると光の散乱効果を高めることができるので好ましい。
図7(a)は第2の実施形態の反射金属層の表面における光の散乱および反射を説明する模式図、図7(b)は比較例における反射金属層の表面における光の散乱および反射を説明する模式図、である。
図7(a)のように、第2の実施形態にかかる半導体発光素子において、透明導電膜28と反射金属層26との間の界面には凹凸が設けられている。このような構造は、エッチング法などを用いて形成された透明導電膜28の表面の凹凸面に、凹凸を保ちつつ反射金属層26を形成することにより実現することができる。透明導電膜28内を進行し反射金属層26の表面に当たった光g3は、微凹凸面により反射され上方に向かう光が反射される割合は、反射面の面積に略比例するので凹凸が設けられることにより反射される光の割合は増加するので、光取り出し効率を高めることができる。
第1および第2の凹凸の形状は、規則的でも不規則的でもよいが、凹凸のピッチが発光層38からの放出光の媒質内波長程度か、またはそれよりも長くすると光の散乱効果を高めることができるので好ましい。また、第1および第2の凹凸は、その断面が底角の一方が90°より大きい角度を持つ三角形とすることができる。このような形状にすることにより、反射が起こる面の面積を実効的に拡大することが可能となり、高い光取り出し効率を得ることが出来る。光が反射される割合は、反射面の面積に略比例するからである。特に、第2の凹凸は、屈折率の大きい半導体積層体42から屈折率の小さい封止樹脂層への光取り出し面となるため、その断面が底角の一方が90°より大きい角度を持つ三角形とすることの効果が大きく得られる。
図7(b)は、図4に示した比較例にかかる半導体発光素子における光の反射を示す。透明導電膜128内を進行した光ggは、反射金属層126により反射される。もし入射角が大きくなると、側方に向かって進む光の割合が増加するので上方で取り出し可能な光の割合が減少する。
発明者らの実験によれば、第2の実施形態にかかる半導体発光素子の輝度は、比較例の輝度に対して約130%と高めることができた。
図8(a)〜(g)は、第2の実施形態の半導体発光素子の製造方法を説明する模式図である。すなわち、図8(a)は結晶成長基板に形成された半導体積層体の模式断面図、図8(b)は第1の凹凸が形成された模式断面図、図8(c)は開口部を有する絶縁層が形成された模式断面図、図8(d)は透明導電膜が形成された模式断面図、図8(e)は第2の凹凸が形成された模式断面図、図8(f)は両面に凹凸を有する反射金属層が形成された模式断面図、図8(g)は第1金属層が形成された模式断面図、である。
GaAsからなる結晶成長基板80の上に、n形GaAsのコンタクト層(1×1018cm−3のキャリア濃度、0.1μmの厚さ)、n形In0.5(Ga0.3Al0.70.5Pの電流拡散層(1.6×1018cm−3のキャリア濃度、3.5μmの厚さ)、n形In0.5Al0.5Pの第2クラッド層(4×1017cm−3のキャリア濃度、0.6μmの厚さ)、発光層38、p形In0.5Al0.5Pの第1クラッド層(3×1017cm−3のキャリア濃度、0.6μmの厚さ)を含むInGaAlP層30b、p形のGaP層30a(5×1020cm−3の不純物濃度、0.2〜0.8μmの厚さ)、がこの順に少なくとも積層された半導体積層体42を形成する(図8(a))。
発光層38は、例えば、In0.5Ga0.5Pからなり、4nmの厚さの井戸層と、In0.5(Ga0.4Al0.60.5Pからなり、厚さ7nmの障壁層と、を有するMQW(Multi Quantum Well)構造とすることができる。発光層38は、例えば、0.61〜0.7μmの赤色光波長範囲の光を放出可能である。なお、半導体積層体42の構造は、これらに限定されない。また、半導体層38は、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法やMBE(Molecular Beam Epitaxy)法などを用いて結晶成長を行うことができる。
続いて、図8(b)のように、GaP層30aの表面にウェットエッチング法などを用いて凹凸を形成する。この場合、たとえば、GaP層30aの厚さを0.2〜0.8μmの範囲とし、凹凸の高低差をGaP層30aの厚さの約2分の1とすることができる。尚、GaP層30aの第1電極と接する一部分には、凹凸形状を形成しないこともできる。
続いて、図8(c)のように、SiOなどからなる絶縁層46を形成し、開口部46cを設ける。開口部46cにはGaP層30aが露出するようにする。なお、絶縁層46と接する凹凸面はInGaAlP層30bであってもよい。
続いて、透明導電膜28を形成する。透明導電膜28の厚さは、たとえば、0.2〜0.8μmとすることができる。さらに、図8(e)のように、透明導電膜28の表面に、RIE(Reactive Ion Etching)などのドライエッチング法またはウェットエッチング法を用いて凹凸面を形成する。この微小凹凸は、規則的でも不規則的でもよいが、凹凸のピッチが発光層40からの放出光の媒質内波長程度か、またはそれよりも長くすると光の拡散効果を高めることができるので好ましい。凹凸の形状は、その断面が底角の一方が90°より大きい角度を持つ三角形とすることができる。このような形状にすることにより、反射が起こる面の面積を実効的に拡大することが可能となり、高い光取り出し効率を得ることが出来る。
続いて、図8(f)のように、反射金属層26を形成する。反射金属層26を薄くすると、反射金属層26の表面にも凹凸が引き継がれる。反射金属層26の厚さは、たとえば、100nm以上、500nm以下とすることができる。もし、100nmよりも薄いと光が透過し、反射金属層26として十分に機能しなくなる。また、500nmよりも厚いと、チップ側面の反射金属層26の除去が必要になった場合に、大きな段差が生じ接合金属層の埋め込みがうまくいかないことがある。続いて、図8(g)のように、第2接合金属層24を形成する。第2接合金属層24は、たとえばAuまたはAuInなどとすることができる。
図9(a)〜(e)は、第2の実施形態の製造方法を示す模式図である。すなわち、図9(a)はウェーハ接着を説明する模式図、図9(b)は接着後の模式断面図、図9(c)は結晶成長基板を除去した模式断面図、図9(d)は第1導電形層の第2の面に凹凸を形成した模式断面図、図9(e)は第2電極を形成した後の模式断面図、である。
導電性を有するSiやSiCなどからなる支持基板10に、Ti、Pt、Niなどを含むバリア金属層、バリア金属層の上に設けられたAu層やAuIn層などを含む第1接合金属層22、をこの順序で形成する。
図9(b)のように、結晶成長基板80に形成された半導体積層体42の上の第2接合金属層24の表面と、支持基板10の側の第1接合金属層22とを重ね合わせ、加熱かつ加圧により、ウェーハ接着を行う。
続いて、図9(c)のように、研磨やウェットエッチング法などを用いて結晶成長基板80を除去する。なお、結晶成長基板80を除去して露出した第2導電形層40の表面は、たとえばGaAsからなるコンタクト層40aを有するものとする。図9(d)のように、パッド部50aの下方とする領域のコンタクト層40aを除去した面にパッド部50a、およびコンタクト層40aの上に細線部50bを形成する。パッド部50aと細線部50bとを含む第2電極50は、第2導電形層40の側から、例えばAuGe、Auなどをこの順序で積層したものとすることができる。なお、細線部50bを設けないない電極構造では、パッド部50aの下方にコンタクト層40aを残すようにする。
もし、半導体積層体42を窒化物系材料とする場合、結晶成長基板80は、サファイヤ、Si、SiCなどとすることができる。サファイヤ基板は、レーザーリフトオフ法などを用いて除去できる。また、SiやSiCは、研磨やウェットエッチング法を用いて除去できる。
さらに、図9(e)のように、細線部50bの下方となる領域以外のコンタクト層40aを除去する。さらに露出した第2導電形層40の表面にフロスト処理などにより凹凸を形成する。また、支持基板10の裏面にはTi/Pt/Auなどからなる裏面電極62を形成したのち、チップへ分割する。
図10は、第3の実施形態にかかる半導体発光素子の模式断面図である。
第3の実施形態では、反射金属層26と透明導電膜28との間の界面は、第1の凹凸を有する。また、反射金属層26と接合金属層20との界面は、第3の凹凸を有する。なお、第1導電形層30には、凹凸が設けられない。透明導電膜28の厚さは、たとえば、0.2〜0.8μmの範囲とする。また、凹凸の山と谷との差で表す高さの平均は、透明導電膜28の厚さの2分の1とすることができる。接合金属層20を構成する第2金属層24の反射金属層26の側に第3の凹凸を有していても、第2金属層24をAuInのような半田材とすることにより、第1金属層22との間で平坦な接合界面とすることができる。
発光層38から下方へ向かう光は、半導体積層体42、透明導電膜28、絶縁層46などのそれぞれの界面において反射や屈折しつつ反射金属層26へ入射する。入射光は、反射金属層26の表面の凹凸により散乱しつつ反射される。図7(a)に示した光g3のように、散乱された光は、上方で取り出す割合が増加する。このため、光取り出し効率が増加する。第3の実施形態にかかる半導体発光素子の輝度は、比較例の輝度の約115%と高めることができた。凹凸は、その断面が底角の一方が90°より大きい角度を持つ三角形とすることができる。このような形状にすることにより、反射が起こる面の面積を実効的に拡大することが可能となり、高い光取り出し効率を得ることが出来る。
第1〜第3の実施形態およびこれらに付随した変形例にかかる半導体発光素子は、発光層と反射電極との間の界面のうちの少なくとも1つに第1の凹凸を有し、光取り出し面に第2の凹凸を有する。このため、光取り出し効率および輝度を高めることができる。このような半導体発光素子は、照明装置、表示装置、信号機などに広く用いられる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 支持基板、20 接合金属層、22 第1金属層、24 第2金属層、26 反射金属層、28 透明導電膜、29 第1電極、30 第1導電形層、38 発光層、40 第2導電形層、42 半導体積層体、42a 第1の面、42b 第2の面、42c 第2の凹凸、46 絶縁層、46c 開口部、50 第2電極、50a パッド部、50b 細線部

Claims (11)

  1. 発光層と、
    反射金属層と、前記反射金属層の上に設けられた透明導電膜と、を有する第1電極と、
    前記発光層と前記第1電極との間に設けられ第1導電形層と、
    前記発光層の側の第1の面と、前記第1の面の反対の側の第2の面とを有する第2導電形層と、
    前記第2導電形層の前記第2の面に設けられた第2電極と、
    を備え、
    前記第1導電形層と前記第1電極との界面は、一方の底角が90度以上である第1の凹凸を有し、
    前記第2導電形層の前記第2の面のうち前記第2電極が設けられない領域は、第2の凹凸を有し、
    前記透明導電膜と前記反射金属層との界面は、第3の凹凸を有する半導体発光素子。
  2. 発光層と、
    反射金属層を有する第1電極と、
    前記発光層と前記第1電極との間に設けられた第1導電形層と、
    前記発光層の側の第1の面と、前記第1の面の反対の側の第2の面とを有する第2導電形層と、
    前記第2導電形層の前記第2の面に設けられた第2電極と、
    を備え、
    前記第1導電形層と前記反射金属層との間に設けられた界面のうちの少なくとも1つは、一方の底角が90度以上である第1の凹凸を有し、
    前記第2導電形層の前記第2の面のうち前記第2電極が設けられない領域は、第2の凹凸を有する半導体発光素子。
  3. 前記第1電極は、前記第1導電形層と、前記反射金属層と、の間に透明導電膜をさらに有する請求項2記載の半導体発光素子。
  4. 前記第1の凹凸は、前記第1導電形層と前記透明導電膜との間の界面の少なくとも一部に設けられた請求項3記載の半導体発光素子。
  5. 前記第1の凹凸は、前記透明導電膜と前記反射金属層との界面の少なくとも一部に設けられた請求項3記載の半導体発光素子。
  6. 前記透明導電膜と前記反射金属層との界面は、第3の凹凸を有する請求項3または4に記載の半導体発光素子。
  7. 前記第1導電形層と前記第1電極との間に設けられ、開口部を有する絶縁層をさらに備え、
    前記第1電極と、前記第1導電形層と、は、前記開口部において接する請求項2〜6のいずれか1つに記載の半導体発光素子。
  8. 支持基板をさらに備え、
    前記第1電極は、前記支持基板と前記反射金属層との間に、前記反射金属層の光反射率よりも低い光反射率を有する接合金属層をさらに有する請求項2から7記載の半導体発光素子。
  9. 前記発光層、前記第1導電形層、前記第2導電形層は、In(AlGa1−y1−xP(0≦x≦1、0≦y≦1)、AlGa1−xAs(0≦x≦1)、およびInAlGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)、のいずれかを含むことを特徴とする請求項1〜8のいずれか1つに記載の半導体発光素子。
  10. 前記第1導電形層のうちの前記第1電極に接する領域はGaPからなることを特徴とする請求項1〜9のいずれか1つに記載の半導体発光素子。
  11. 前記第2の凹凸の一方の底角は、90度以上であることを特徴とする請求項1〜10のいずれか1つに記載の半導体発光素子。
JP2012024096A 2012-02-07 2012-02-07 半導体発光素子 Expired - Fee Related JP5661660B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012024096A JP5661660B2 (ja) 2012-02-07 2012-02-07 半導体発光素子
US13/599,853 US8772809B2 (en) 2012-02-07 2012-08-30 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024096A JP5661660B2 (ja) 2012-02-07 2012-02-07 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2013162025A JP2013162025A (ja) 2013-08-19
JP5661660B2 true JP5661660B2 (ja) 2015-01-28

Family

ID=49001870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024096A Expired - Fee Related JP5661660B2 (ja) 2012-02-07 2012-02-07 半導体発光素子

Country Status (2)

Country Link
US (1) US8772809B2 (ja)
JP (1) JP5661660B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803569B1 (ko) * 2011-05-24 2017-12-28 엘지이노텍 주식회사 발광 소자
TWI458122B (zh) * 2011-11-23 2014-10-21 Toshiba Kk 半導體發光元件
JP6181661B2 (ja) * 2012-10-22 2017-08-16 シャープ株式会社 窒化物半導体発光素子
WO2014141028A1 (en) * 2013-03-13 2014-09-18 Koninklijke Philips N.V. Method and apparatus for creating a porous reflective contact
JP2016062924A (ja) 2014-09-12 2016-04-25 株式会社東芝 半導体発光素子
JP2017112203A (ja) * 2015-12-16 2017-06-22 シャープ株式会社 半導体発光素子
JP6826395B2 (ja) * 2016-08-26 2021-02-03 ローム株式会社 半導体発光素子
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
JP7096489B2 (ja) 2018-09-20 2022-07-06 日亜化学工業株式会社 半導体素子の製造方法
JP7364376B2 (ja) * 2018-10-12 2023-10-18 ローム株式会社 半導体発光装置および半導体発光装置の製造方法
JP7360822B2 (ja) * 2019-06-13 2023-10-13 ローム株式会社 半導体発光装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007A (en) * 1852-06-08 Improvement in hay-rakes
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP2002190620A (ja) * 2000-12-20 2002-07-05 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体発光ダイオード
CN100459189C (zh) * 2003-11-19 2009-02-04 日亚化学工业株式会社 半导体元件
TWI244220B (en) * 2004-02-20 2005-11-21 Epistar Corp Organic binding light-emitting device with vertical structure
JP4371029B2 (ja) 2004-09-29 2009-11-25 サンケン電気株式会社 半導体発光素子およびその製造方法
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
KR100654533B1 (ko) * 2005-05-24 2006-12-06 엘지전자 주식회사 광 추출용 나노 로드를 갖는 발광 소자 및 그의 제조방법
TWI248691B (en) * 2005-06-03 2006-02-01 Formosa Epitaxy Inc Light emitting diode and method of fabricating thereof
JP5032017B2 (ja) * 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
KR20070079528A (ko) 2006-02-02 2007-08-07 서울옵토디바이스주식회사 질화물 반도체 발광 다이오드 및 이의 제조 방법
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
US20080008964A1 (en) * 2006-07-05 2008-01-10 Chia-Hua Chan Light emitting diode and method of fabricating a nano/micro structure
JP4957130B2 (ja) 2006-09-06 2012-06-20 日立電線株式会社 発光ダイオード
TWI419355B (zh) 2007-09-21 2013-12-11 Nat Univ Chung Hsing 高光取出率的發光二極體晶片及其製造方法
DE102008024517A1 (de) 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
JP2009206265A (ja) 2008-02-27 2009-09-10 Hitachi Cable Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2009259857A (ja) 2008-04-11 2009-11-05 Furukawa Electric Co Ltd:The 面発光レーザ素子および面発光レーザ素子アレイ
JP5638514B2 (ja) * 2008-04-30 2014-12-10 エルジー イノテック カンパニー リミテッド 発光素子及びその製造方法
TWI393269B (zh) * 2008-06-17 2013-04-11 Epistar Corp 發光元件
JP2010067903A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 発光素子
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
KR100986523B1 (ko) * 2010-02-08 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5391425B2 (ja) 2010-02-09 2014-01-15 スタンレー電気株式会社 半導体発光装置
JP2011249510A (ja) 2010-05-26 2011-12-08 Toshiba Corp 発光素子
JP2012028547A (ja) 2010-07-23 2012-02-09 Toshiba Corp 半導体素子およびその製造方法
JP5087672B2 (ja) 2010-12-13 2012-12-05 株式会社東芝 半導体発光素子
JP2011142353A (ja) 2011-04-19 2011-07-21 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置

Also Published As

Publication number Publication date
US20130221367A1 (en) 2013-08-29
US8772809B2 (en) 2014-07-08
JP2013162025A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
JP5661660B2 (ja) 半導体発光素子
JP5082504B2 (ja) 発光素子及び発光素子の製造方法
US7659553B2 (en) Light-emitting semiconductor device protected against reflector metal migration
JP5095840B2 (ja) 半導体発光素子
JP5095848B1 (ja) 半導体発光素子
TWI596801B (zh) 藉由使用反射層強化發光二極體的光擷取效率
JP5550078B2 (ja) 半導体発光素子
EP3758076A1 (en) Light emitting diode
JP4813394B2 (ja) 端面発光型led及びその製造方法
TWI514612B (zh) 具有至少一個半導體晶粒之輻射發出晶片
JP6013931B2 (ja) 半導体発光素子
JP2013201411A (ja) 半導体発光装置
JP5377725B1 (ja) 半導体発光素子
JP6694650B2 (ja) 半導体発光素子
JP2012124306A (ja) 半導体発光素子
US20130126829A1 (en) High efficiency light emitting diode
JP5075786B2 (ja) 発光装置及びその製造方法
JP2006128659A (ja) 窒化物系半導体発光素子及びその製造方法
JP5933075B2 (ja) 半導体発光素子
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
JP2006237467A (ja) 半導体発光素子及びその製造方法
JP5865870B2 (ja) 半導体発光素子
TWI467818B (zh) Light emitting element
KR20170088663A (ko) 자외선 발광 소자
KR200379693Y1 (ko) 백색광 발광 다이오드의 수직 전극 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141203

LAPS Cancellation because of no payment of annual fees