JP2017112203A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2017112203A
JP2017112203A JP2015245130A JP2015245130A JP2017112203A JP 2017112203 A JP2017112203 A JP 2017112203A JP 2015245130 A JP2015245130 A JP 2015245130A JP 2015245130 A JP2015245130 A JP 2015245130A JP 2017112203 A JP2017112203 A JP 2017112203A
Authority
JP
Japan
Prior art keywords
semiconductor
conductivity type
type semiconductor
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015245130A
Other languages
English (en)
Inventor
誠 澤村
Makoto Sawamura
誠 澤村
山本　秀一郎
Hideichiro Yamamoto
秀一郎 山本
伊藤　茂稔
Shigetoshi Ito
茂稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015245130A priority Critical patent/JP2017112203A/ja
Priority to US15/375,333 priority patent/US9911902B2/en
Priority to CN201611167309.5A priority patent/CN106887489B/zh
Publication of JP2017112203A publication Critical patent/JP2017112203A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供する。【解決手段】半導体発光素子は、第一主面４ａに第一電極１３を備えた第一導電型半導体４と、第二導電型半導体６と、第一導電型半導体４の第二主面４ｂと第二導電型半導体６の第一主面６ａとの間の活性層５とを備えている。第二導電型半導体６の第二主面６ｂの第一電極１３と向かい合う領域６１の少なくとも一部に複数の凸部９が配置されており、領域６１以外の領域の少なくとも一部に第二電極１３が配置されている。誘電体を含む複数の凸部９は第二導電型半導体６の第二主面６ｂから活性層５とは反対側に突出しており、隣り合う凸部９の間の間隔１５は、活性層５から発せられる光の凸部９の媒質中での波長λ１よりも広い。【選択図】図１

Description

本開示は、半導体発光素子に関する。
図２０に、特許文献１に開示されたＧａＡｓ赤外発光素子の模式的な断面図を示す。図２０に示されるＧａＡｓ赤外発光素子は、ｐ型半導体層１１１と、ｎ型半導体層１１２と、ｐ型半導体層１１１上に設けられたｐ電極１１５と、ｎ型半導体層１１２上に間隔を空けて設けられたｎ電極１１６とを備えている。ｐ型半導体層１１１とｎ型半導体層１１２とがＰＮ接合面１１３で接合しており、ｎ型半導体層１１２にはＰＮ接合面１１３を分断するＶ字溝１１７が形成されている。さらに、ｎ型半導体層１１２のｎ電極１１６が形成されていない領域の略全面には誘電体で構成した光学多層膜からなる反射膜１１４が形成されている。
図２０に示されるＧａＡｓ赤外発光素子においては、ＰＮ接合面１１３を分断するＶ字溝１１７が光出射面に形成されたｐ電極１１５に対向しているため、Ｖ字溝１１７を有しない場合と比べて、ｐ電極１１５に対向するＰＮ接合面１１３の面積が減少する。これにより、ＰＮ接合面１１３からｐ電極１１５に向かって進行する光の量を減少して、ｐ電極１１５で遮られる光の量を低減することができるため、光出射効率を向上することができるとされている。
図２１に、特許文献２に開示されたマイクロＬＥＤアレイの模式的な断面図を示す。図２１に示されるマイクロＬＥＤアレイは、ＩＴＯ（Indium Tin Oxide）などからなる透明電極１２１と、透明電極１２１の一部に埋め込まれたｎ電極１２２と、透明電極１２１およびｎ電極１２２上に設けられたｎ型ＧａＡｓ層１２３と、ｎ型ＧａＡｓ層１２３上のｎ型ＡｌＧａＩｎＰ層１２４と、ｎ型ＡｌＧａＩｎＰ層１２４上にＡｌＧａＩｎＰ層とＧａＩｎＰ層とが交互に積層されてなるＭＱＷ活性層１２５と、ｐ型ＡｌＧａＩｎＰ層とｐ型ＧａＩｎＰ層との積層体からなり（１１１）面および（１１−１）面からなる一対の傾斜反射面からなる凹凸構造を含むｐ型半導体層１２６と、ｐ型半導体層１２６の凹凸構造の一部を埋め込む低屈折率膜１２７と、ｐ型半導体層１２６上に設けられたｐ型ＧａＡｓ層１２８と、ｐ型半導体層１２６の凹凸構造およびｐ型ＧａＡｓ層１２８を被覆するｐ電極１２９と、ｐ電極１２９を被覆するようにｐ型半導体層１２６上に設けられた光反射メタル１３０と、光反射メタル１３０上に電気的に接続された引き出し電極１３２と、モールド樹脂１３１と、曲率半径の大きい凹面鏡１３３とを備えている。
ｐ型半導体層１２６を構成するｐ型ＡｌＧａＩｎＰ層およびｐ型ＧａＩｎＰ層はそれぞれリンを含むことから、ｐ型半導体層１２６の傾斜反射面は、エッチャントとして塩酸を用い、結晶面の差異に起因するエッチングレートの差異を利用したウエットエッチングにより形成されている。これにより、ｐ型半導体層１２６の一対の傾斜反射面は、ＭＱＷ活性層１２５まで達しないＶ字溝を構成している。
図２１に示されるマイクロＬＥＤアレイは、ｐ型半導体層１２６に一対の傾斜反射面を構成することによって、これらの傾斜反射面の間の領域に電流を狭窄することができ、ＭＱＷ活性層１２５の限定された領域のみに電流を注入して素子端面などの非発光再結合が支配的な領域に電流が広がることを防止することができるため、結果的に発光効率を高めることができるとされている。
特許第３３１２０４９号明細書 特許第４８３０３５６号明細書
しかしながら、図２０に示される特許文献１のＧａＡｓ赤外発光素子においては、ＰＮ接合面１１３を分断するＶ字溝１１７によって発光に寄与するＰＮ接合面１１３の面積が減少するため、光取り出し効率が低下するという課題があった。図２０に示される素子構造をＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子に適用する場合には、ｐ型半導体層１１１の十分な活性化率を確保するために、ｐ型半導体層１１１にｐ型ＧａＮ、またはＡｌ組成比の低いｐ型ＡｌＧａＮを用いることが好ましいが、この場合にはｐ型半導体層１１１によるＰＮ接合面１１３からの光の吸収損が大きくなるため、光取り出し効率が低下するという課題があった。
図２１に示される特許文献２の素子構造をＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子に適用する場合にも、ｐ型半導体層１２６の十分な活性化率を確保するために、ｐ型ＧａＮ、またはＡｌ組成比の低いｐ型ＡｌＧａＮを用いることが好ましいが、ｐ型ＧａＮおよびＡｌ組成比の低いｐ型ＡｌＧａＮはウェットエッチングすることが非常に困難であるため、傾斜反射面の形成が非常に困難であるという課題があった。ＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子にＩＴＯに代表される透明電極１２１を適用した場合には、透明電極１２１における光の吸収損が大きくなるため、光取り出し効率が低下するという課題があった。
ここで開示された実施形態の半導体発光素子は、ＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子であって、第一導電型半導体と、第二導電型半導体と、第一導電型半導体と第二導電型半導体との間の活性層と、第一導電型半導体の第一主面上の複数の第一電極と、第二導電型半導体の第二主面上の第二電極と、第二導電型半導体の第二主面上の複数の凸部とを備え、第一導電型半導体の第一主面は、第一導電型半導体、活性層および第二導電型半導体を介して、第二導電型半導体の第二主面と向かい合っており、第二導電型半導体の第二主面の第一電極と向かい合う領域の少なくとも一部に複数の凸部が配置されており、第二導電型半導体の第二主面の複数の凸部が配置されている領域以外の領域の少なくとも一部に第二電極が配置されており、複数の凸部は第二導電型半導体の第二主面から活性層とは反対側に突出しており、凸部は誘電体を含み、隣り合う凸部の間の間隔は、活性層から発せられる光の凸部の媒質中での波長よりも広い半導体発光素子である。
ここで開示された実施形態によれば、光取り出し効率（素子に注入される電流量に対して素子の外部に取り出される光の量の割合）を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
実施形態１の半導体発光素子の模式的な断面図である。 図１の破線で取り囲まれた部分の模式的な拡大断面図である。 （ａ）は図２の矢印の方向から見た複数の凸部の模式的な平面図であり、（ｂ）は（ａ）の１つの凸部の模式的な平面図である。 （ａ）〜（ｃ）は、複数の凸部による光の反射方向の制御の原理について説明するための図面である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 実施形態１の半導体発光素子の製造方法の一例について図解するための模式的な断面図である。 （ａ）は実施形態２の半導体発光素子の第一電極と第二電極との位置関係を示す模式的な平面図であり、（ｂ）は実施形態２の半導体発光素子の第一電極と複数の凸部との位置関係の模式的な平面図である。 実施形態３の半導体発光素子の模式的な断面図である。 実施形態４の半導体発光素子の模式的な断面図である。 （ａ）は実施形態５の半導体発光素子の複数の凸部と第二電極との位置関係の模式的な平面図であり、（ｂ）は（ａ）のＸＶＩｂ−ＸＶＩｂに沿った模式的な断面図である。 （ａ）は実施形態６の半導体発光素子の第一電極と第二電極との位置関係を示す模式的な平面図であり、（ｂ）は実施形態６の半導体発光素子の複数の凸部と第二電極との位置関係を示す模式的な平面図である。 （ａ）は実施形態７の半導体発光素子の第一電極と第二電極との位置関係を示す模式的な平面図であり、（ｂ）は実施形態７の半導体発光素子の複数の凸部と第二電極との位置関係を示す模式的な平面図である。 実施形態８の半導体発光素子の模式的な断面図である。 特許文献１に開示されたＧａＡｓ赤外発光素子の模式的な断面図である。 特許文献２に開示されたマイクロＬＥＤアレイの模式的な断面図である。
以下、実施形態について説明する。実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
［実施形態１］
図１に、実施形態１の半導体発光素子の模式的断面図を示す。図１に示すように、実施形態１の半導体発光素子は、たとえばｎ型半導体である第一導電型半導体４と、たとえばｐ型半導体である第二導電型半導体６と、第一導電型半導体４の第二主面４ｂと第二導電型半導体６の第一主面６ａとの間の活性層５とを備えている。実施形態１においては、第一導電型半導体４は、たとえばｎ型Ａｌx1Ｇａy1Ｎ（０＜ｘ１≦１、０≦ｙ１＜１）を含むｎ型窒化物半導体クラッド層からなり、第二導電型半導体６は、たとえばｐ型Ａｌx2Ｇａy2Ｎ（０＜ｘ２≦１、０≦ｙ２＜１）を含むｐ型窒化物半導体層７とｐ型Ａｌx3Ｇａy3Ｎ（０＜ｘ３≦１、０≦ｙ３＜１）を含むｐ型窒化物半導体ハイドープ層８との積層体からなる。活性層５は、たとえばＡｌx4Ｇａy4Ｎ（０＜ｘ４≦１、０≦ｙ４＜１）を含むＳＱＷ（Single Quantum Well）またはＭＱＷ（Multiple Quantum Well）の活性層からなる。
第一導電型半導体４の第一主面４ａと第二導電型半導体６の第二主面６ｂとは、第一導電型半導体４と活性層５と第二導電型半導体６とを介して互いに向かい合っている。第一導電型半導体４の第一主面４ａは、ｎ電極である第一電極１３が配置されている電極形成領域（第一領域１６）と、第一電極１３が配置されていない電極非形成領域（第二領域１７）とから構成されている。第一導電型半導体４の第一主面４ａは、実施形態１の半導体発光素子の光取り出し面となる。
第一導電型半導体４の第一主面４ａの第一電極１３が配置されている領域（第一領域１６）と向かい合う第二導電型半導体６の第二主面６ｂの領域（第三領域６１）には複数の凸部９が配置されている。第一導電型半導体４の第一主面４ａの第一電極１３が配置されていない領域（第二領域１７）と向かい合う第二導電型半導体６の第二主面６ｂの領域（第四領域６２）にはｐ型不純物としてマグネシウム（Ｍｇ）を含むｐ型窒化物半導体ハイドープ層８が配置されている。
複数の凸部９は、誘電体を含み、第二導電型半導体６の第二主面６ｂから活性層５とは反対側に突出している。隣り合う凸部９の間の間隔１５は、隣り合う凸部９の頂点間の最短距離を意味する。ｐ型窒化物半導体ハイドープ層８は、ｐ型窒化物半導体層７から活性層５とは反対側に部分的に突出しており、ｐ型窒化物半導体層７よりもｐ型不純物濃度が高くなっている。
ｐ型窒化物半導体ハイドープ層８の活性層５とは反対側の主面上にはｐ電極である第二電極１８が配置されている。ｐ型窒化物半導体ハイドープ層８と複数の凸部９と第二電極１８とを覆うように金属層１０が配置されている。金属層１０と導電性基板１２とは導電性接合層１１によって機械的かつ電気的に接合されている。
図２に、図１の破線１４で取り囲まれた部分の模式的な拡大断面図を示す。図３（ａ）に、図２の矢印１９の方向から見た複数の凸部９の模式的な平面図を示し、図３（ｂ）に、図３（ａ）の１つの凸部９の模式的な平面図を示す。実施形態１において、凸部９は活性層５とは反対側に突出する四角錐であって、活性層５から最も離れている点が四角錐の凸部９の頂点となっている。隣り合う凸部９の間の間隔１５は、活性層５から発せられる光が凸部９の媒質中を伝搬するときの波長λ１よりも広くなっている。
実施形態１の半導体発光素子においては、第一電極１３と向かい合う第二導電型半導体６の第二主面６ｂの領域（第三領域６１）に誘電体を含む複数の凸部９が配置されるとともに、隣り合う凸部９の間の間隔１５が活性層５から発せられる光の凸部９の媒質中での波長λ１よりも広くなっている。これにより、活性層５から発せられた光のうち第二導電型半導体６側に進行して複数の凸部９と他の媒質（実施形態１においては金属層１０）との界面で反射して第一電極１３側に向かう光のうち第一電極１３に向かう光の量を低減することができる。これにより、実施形態１の半導体発光素子においては、第一電極１３で吸収される光の量を低減して光取り出し効率を向上することができる。
以下、図４（ａ）〜図４（ｃ）を参照して、複数の凸部９による光の反射方向の制御の原理について説明する。図４（ａ）において、入射光２０を反射して反射光２１を生じさせる界面２２は、複数の凸部９と、複数の凸部９に隣接する媒質（実施形態１では金属層１０）とから構成されている。凸部９を構成する誘電体の屈折率をｎとし、入射光２０の真空中での波長をλ０としたとき、凸部９の媒質中における入射光２０の波長λ１はλ１＝λ０/ｎとなる。
図４（ｂ）および図４（ｃ）は、複数の凸部９の模式的な拡大断面図であって、第二導電型半導体６の第二主面６ｂに対して垂直な方向に進行する入射光２０が複数の凸部９に入射したときにホイヘンスの原理に従って複数の凸部９の斜面の各点で光が散乱している様子を示している。
図４（ｂ）に、隣り合う凸部９の間隔１５が、活性層５から発せられる光の凸部９の媒質中での波長λ１よりも広い場合における光の散乱の様子の一例を示している。ここで、活性層５から第二導電型半導体６側に進行していずれかの界面で反射した後に凸部９の傾斜面上の各点に入射した入射光２０は、それぞれの点から球面波として散乱し、同位相の散乱光波面２５を形成する。図４（ｂ）に、散乱光波面２５の包絡面２６を示す。第二導電型半導体６の第二主面６ｂに垂直な方向に進行して複数の凸部９に入射した入射光２０の散乱光２１の進行方向は、包絡面２６に垂直な方向となり、第二導電型半導体６の第二主面６ｂに対して垂直な方向とはならない。
図４（ｃ）に、隣り合う凸部９の間隔１５が、活性層５から発せられる光の凸部９の媒質中での波長λ１以下の場合における光の散乱の様子の一例を示している。この場合には、活性層５から第二導電型半導体６側に進行していずれかの界面で反射した後に凸部９の傾斜面上の各点に入射した光２０の散乱光波面２５の包絡面は、微小な凹凸を有するが実質的には平坦となる。したがって、この場合には、第二導電型半導体６の第二主面６ｂに垂直な方向に進行して複数の凸部９に入射した入射光２０の散乱光２１の進行方向は、第二導電型半導体６の第二主面６ｂに対して垂直な方向となる。
隣り合う凸部９の間隔１５が活性層５から発せられる光の凸部９の媒質中での波長λ１よりも広い場合に、反射光２１の進行方向を制御することができることは、たとえばＷＯ２０１１／０６５５７１Ａ１に示されている。
以上の理由により、実施形態１の半導体発光素子においては、複数の凸部９と他の媒質との界面により、第二導電型半導体６の第二主面６ｂに垂直な方向に進行して複数の凸部９に入射して反射した光の進行方向を、第一電極１３には向かわない方向とすることができる。これにより、第一電極１３で吸収される光の量を低減することができるため、光取り出し効率を向上することができる。
図２１に示す特許文献２のｐ型半導体層１２６の凹凸構造においても理論上は実施形態１の半導体発光素子と同様の光の進行方向の制御は可能であると考えられるが、ｐ型半導体層１２６に凹凸構造を形成するためには、特許文献２の素子構造上、ｐ型半導体層１２６の厚さは一定以上の厚さにする必要がある。そのため、特許文献２の素子構造においては、ｐ型半導体層１２６による光の吸収による損失が大きくなる。一方、実施形態１の半導体発光素子においては、第二導電型半導体６ではなく、誘電体を含む複数の凸部９に光の進行方向の制御機能を持たせることによって、第二導電型半導体６を薄くすることができる。したがって、実施形態１の半導体発光素子において、第二導電型半導体６を薄くすることによって、第二導電型半導体６における光の吸収による損失を抑えることができ、光取り出し効率をさらに向上することができる。
実施形態１の半導体発光素子においては、第一電極１３と向かい合っていない第二導電型半導体６の第二主面６ｂの第四領域６２に第二電極１８が配置されているため、第一電極１３と第二電極１８とは活性層５を挟んで互いに向かい合わない関係とすることができる。これにより、第二電極１８から第一電極１３への電流経路を広くすることができるため、活性層５における発光領域を広くすることができる。
実施形態１の半導体発光素子においては、複数の凸部９と第二電極１８を被覆する金属層１０が導電性接合層１１によって導電性基板１２と電気的かつ機械的に接合されている。したがって、実施形態１の半導体発光素子においては、電気的導通を容易に取ることができるとともに、素子を実装する際の工程を簡略化することができるため、製造コストを低減することもできる。
実施形態１の半導体発光素子においては、複数の凸部９を金属層１０が被覆して複数の凸部９と金属層１０との界面が形成されているため、当該界面を透過する光の量を低減することができる。
図２０に示す特許文献１の素子構造においては、ＰＮ接合面１１３を分断するＶ字溝１１７によって発光に寄与するＰＮ接合面１１３の面積が減少するという課題があったが、実施形態１の半導体発光素子においては、活性層５を分断する溝を形成する必要がないため、そのような課題は生じない。
以下、図５〜図１２の模式的断面図を参照して、実施形態１の半導体発光素子の製造方法の一例について説明する。
まず、図５に示すように、サファイア基板１上に、ＡｌＮバッファ層２、ＡｌＧａＮ下地層３、第一導電型半導体４、活性層５、ｐ型窒化物半導体層７およびｐ型窒化物半導体ハイドープ層８をこの順でＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により積層する。サファイア基板１に代えて、ＡｌＮ基板を用いることもできる。
次に、図６に示すように、ｐ型窒化物半導体ハイドープ層８のうち、第二電極１８が形成される領域以外の領域を除去する。ここで、ｐ型窒化物半導体ハイドープ層８の除去は、たとえば、ｐ型窒化物半導体ハイドープ層８上にフォトリソグラフィーによってレジストパターンを形成した後に反応性イオンエッチングなどのドライエッチングによって行うことができる。このように、ｐ型窒化物半導体ハイドープ層８の不要な部分を除去することによって、活性層５から生じた光のうちｐ型窒化物半導体ハイドープ層８で吸収される光の量を低減することができるため、光取り出し効率の向上につながる。
次に、ｐ型窒化物半導体ハイドープ層８の除去後の半導体ウエハを加熱する。ここで、半導体ウエハの加熱は、たとえば、加熱処理炉などを用いて、たとえば８００℃以上に加熱することにより行うことができる。
次に、図７に示すように、ｐ型窒化物半導体ハイドープ層８上に第二電極１８を形成する。第二電極１８の形成は、たとえば、ｐ型窒化物半導体ハイドープ層８上にフォトリソグラフィーによって任意のレジストパターンを形成し、たとえば電子ビーム蒸着法によりたとえば厚さ２０ｎｍのニッケル（Ｎｉ）およびたとえば厚さ２０ｎｍの金（Ａｕ）を順次積層した後にリフトオフによってすることによって行うことができる。第二電極１８としては、ＮｉとＡｕとの積層体以外にも、白金（Ｐｔ）とＡｕとの積層体、またはパラジウム（Ｐｄ）とＡｕとの積層体であってもよい。第二電極１８の形成方法としては、電子ビーム蒸着法以外にも、たとえば従来から公知のスパッタリング法を用いてもよい。このような第二電極１８を用いることによって、良好なオーミック特性を備えるとともに、導電性基板１２との優れた密着性を兼ね備えることができる。複数の凸部９を形成する前に、第二電極１８を形成してｐ型窒化物半導体ハイドープ層８を覆うことによって、その後の工程におけるｐ型窒化物半導体ハイドープ層８へのダメージを低減することもできる。
次に、図８に示すように、ｐ型窒化物半導体層７上に複数の凸部９を形成する。複数の凸部９は、たとえば以下のように形成することができる。まず、従来から公知のスパッタリング法により、ｐ型窒化物半導体層７上にＡｌＮ膜などの誘電体膜を形成した後に、誘電体膜上にフォトリソグラフィーによってレジストパターンを形成し、反応性イオンエッチングなどのドライエッチングによって、微小な周期的な凹凸パターンが形成されるように誘電体膜の一部を除去することにより複数の凸部９を形成することができる。紫外領域の波長（１ｎｍ以上４００ｎｍ以下）を有する光のＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）における屈折率は２．３〜２．６程度であり、ＡｌＮの屈折率は２．３前後であるため、複数の凸部９にＡｌＮを用いた場合には、複数の凸部９とｐ型窒化物半導体層７との界面における屈折率差を小さくすることができ、全反射を抑制することができるため、より多くの光の反射方向を制御することが可能となる。複数の凸部９はＡｌＮに限定されるものではなく、ＡｌＮ以外にも、たとえば、紫外領域の波長（１ｎｍ以上４００ｎｍ以下）を有する光に対するｐ型窒化物半導体層７の屈折率と近い屈折率を有する材料であって、当該光に対して透過性である誘電体材料を好適に用いることもできる。複数の凸部９の形状は、たとえば、反応性イオンエッチングなどのドライエッチングの雰囲気ガスなどのエッチング条件を適宜調節することによって、厚さ方向のドライエッチング速度と、面方向のドライエッチング速度とを変化させ、所望のエッチング角度（テーパ角）を形成することにより、たとえば四角錐などの形状にすることができる。
複数の凸部９は、隣り合う凸部９の間隔１５が、活性層５から発せられる光の凸部９の媒質中での波長λ１以下となるように形成される。隣り合う凸部９の間隔１５は、半導体発光素子を分割若しくは集束イオンビーム（ＦＩＢ）などによって断面加工した後、電子顕微鏡によって隣り合う凸部９の頂点の間隔を測定することによって特定することができ、凸部９の媒質中での波長λ１は、たとえば半導体発光素子から発せられる光を光検知器（フォトディテクタ）によって観測して空気中での波長λ０を特定した後、分光エリプソメトリなどによる解析によって凸部９の屈折率ｎを導出することによって算出することができる。すなわち、上記の空気中での波長λ０、空気の屈折率ｎ０、凸部９の屈折率ｎを用いて、λ１＝（λ０×ｎ０）／ｎによって特定することができる。
次に、図９に示すように、複数の凸部９、ｐ型窒化物半導体ハイドープ層８および第二電極１８を被覆するように金属層１０を形成する。金属層１０は、たとえば、スパッタリング法により、たとえば厚さ３００ｎｍのＡｌ（アルミニウム）とたとえば厚さ３００ｎｍのＡｕとをこの順に積層することによって形成することができる。紫外領域の波長の光に対して反射率の高いＡｌなどを含む金属層１０と誘電体の複数の凸部９とで反射界面を形成することによって、反射界面を透過する光の量を低減することができる。金属層１０を形成することによって、複数の凸部９と比べて、導電性接合層１１による導電性基板１２との強固な接合を可能にすることができるため、歩留まりを向上することができる。
次に、図１０に示すように、金属層１０と導電性基板１２とを導電性接合層１１で接合する。ここで、金属層１０と導電性基板１２との導電性接合層１１による接合は、たとえば、以下のようにして行うことができる。まず、ＣｕＷ基板またはｐ型半導体がドープされたＳｉ基板などの導電性基板１２上に厚さ２０ｎｍのＮｉと厚さ１５０ｎｍのＡｕとの積層体などの密着用金属層（図示せず）を形成した後に導電性接合層１１を配置し、金属層１０と導電性接合層１１とを対向させた状態で配置する。
ここで、導電性接合層１１としては、たとえば、銀（Ａｇ）などを含有する熱硬化型の導電性接着剤、Ａｕ、錫（Ｓｎ）、Ｐｄ、インジウム（Ｉｎ）、チタン（Ｔｉ）、Ｎｉ、タングステン（Ｗ）、モリブデン（Ｍｏ）、Ａｕ−Ｓｎ、Ｓｎ−Ｐｄ、Ｉｎ−Ｐｄ、Ｔｉ−Ｐｔ−ＡｕまたはＴｉ−Ｐｔ−Ｓｎなどを用いることができる。導電性接合層１１に、これらの材料を用いた場合には、共晶反応により、金属層１０と導電性接合層１１とを接合することが可能となる。共晶反応により形成された共晶形成層は、金属層１０との接合時に互いに拡散して共晶を形成する。
次に、サファイア基板１と導電性基板１２とを加熱圧着する。ここで、導電性接合層１１として熱硬化型の導電性接着剤を用いた場合には、たとえば、数百Ｎ〜数ｋＮ程度の加圧を行い、１５０℃〜４００℃程度に加熱し、真空若しくは窒素雰囲気、または大気雰囲気下で、１５分程度保持する条件などを挙げることができる。サファイア基板１と導電性基板１２との加熱圧着により、導電性接合層１１が溶融した後に固化することによって、金属層１０と導電性基板１２とが導電性接合層１１によって接合する。
無加圧状態で接合する場合の接合条件としては、たとえば、真空若しくは窒素雰囲気、大気雰囲気下で、２００℃程度加熱し、６０分程度保持する条件などを挙げることができる。導電性接合層１１の材料の特性に合わせて、適宜、接合条件を設定することができる。このように、導電性接合層１１によって、導電性基板１２と金属層１０および第二電極１８とが電気的に接合されるため、電流の注入が可能となる。
次工程であるレーザリフトオフ（ＬＬＯ）工程の前に、サファイア基板１の裏面（導電性接合層１１側とは反対側の表面）の研削および研磨を行い、サファイア基板１を任意の厚さに、加工してもよい。
次に、図１１に示すように、ＡｌＮバッファ層２からサファイア基板１を剥離する。サファイア基板１は、たとえばＬＬＯ法によってＡｌＮバッファ層２から剥離され、より具体的には、波長約１９３ｎｍ程度のエキシマレーザ光をサファイア基板１の裏面側から照射することによって剥離する。エキシマレーザ光のエネルギー密度は、たとえば、約５００ｍＪ／ｃｍ2〜約８０００ｍＪ／ｃｍ2とすることができる。
次に、図１２に示すように、第一導電型半導体４からＡｌＮバッファ層２およびＡｌＧａＮ下地層３を剥離する。ＡｌＮバッファ層２およびＡｌＧａＮ下地層３の剥離は、たとえば、サファイア基板１の剥離後の半導体ウエハを４０℃以上のフッ酸に浸漬することにより行うことができ、より具体的には、サファイア基板１の剥離後の半導体ウエハを６０℃に熱したフッ酸に１５分間浸漬することにより行うことができる。このようなフッ酸処理を行うことによって、ＬＬＯ法に特有に発生する第一導電型半導体４のＡｌ含有物の残留物がフッ酸により除去されることによってＡｌ含有物がエッチングマスクとして機能し、第一導電型半導体４上にピラー形状の突起物が発生するのを抑制して、第一導電型半導体４の表面を平坦にすることができる。これにより、第一電極１３の形成工程や後述する素子分割工程における歩留まりを向上することができる。
次に、ドライエッチングによって第一導電型半導体４の表面の一部を除去することによって、第一導電型半導体４の第一主面４ａを露出させる。ここで、第一導電型半導体４の第一主面４ａを露出させるためのドライエッチングとしては、たとえば、塩素（Ｃｌ）ガスを用いた反応性イオンエッチングなどを挙げることができる。
次に、第一導電型半導体４の第一主面４ａ上にフォトリソグラフィーによってレジストパターンを形成した後に第一電極１３を構成する金属膜を形成し、その後、リフトオフを行うことによって、図１に示すように、第一電極１３を形成する。第一電極１３は、たとえば、レジストパターン上に、たとえば厚さ２５ｎｍのＴｉとたとえば厚さ２００ｎｍのＡｌとをこの順にたとえば電子ビーム蒸着法によって積層した後にリフトオフすることにより形成することができる。電子ビーム蒸着法の代わりに従来から公知のスパッタリング法によって第一電極１３を形成してもよい。
その後、たとえば従来から公知のダイヤモンドスクライブ、レーザスクライブ、ブレードダイシング、ブレードブレイク、またはローラーブレイクなどの方法によって、複数の素子に分割することによって、図１に示す半導体発光素子を得ることができる。
［実施形態２］
図１３（ａ）に、実施形態２の半導体発光素子の第一電極１３と第二電極１８との位置関係の好ましい一例の模式的な平面図を示し、図１３（ｂ）に、実施形態２の半導体発光素子の複数の凸部９と第二電極１８との位置関係の好ましい一例の模式的な平面図を示す。図１３（ａ）および図１３（ｂ）に示すように、実施形態２の半導体発光素子においては、第二電極１８が第一電極１３で取り囲まれているとともに、第一電極１３と向かい合うように複数の凸部９が配置された構成となっている。このような構成とすることによって、活性層５に注入される電流をより広い領域に拡散することができるとともに、第一電極１３の形成面積を小さくすることができるため、光取り出し効率を向上することができる。
また、第二電極１８は、第一方向に延在する第一ライン状電極１８ｂの複数と、第一方向とは異なる第二方向に延在する第二ライン状電極１８ａとを備えており、第一ライン状電極１８ｂの複数と第二ライン状電極１８ａとが交差することによって、複数本の第一ライン状電極１８ｂが１本の第二ライン状電極１８ａによって電気的に接続されている。
［実施形態３］
図１４に、実施形態３の半導体発光素子の模式的な断面図を示す。図１４に示すように、実施形態３の半導体発光素子は、ｐ型窒化物半導体ハイドープ層８を備えておらず、第二導電型半導体がｐ型窒化物半導体層７のみからなり、ｐ型窒化物半導体層７の厚さｔ2が、第一導電型半導体４の厚さｔ1および活性層５から発せられる光の凸部９の媒質中での波長λ１よりも小さくなっているとともに、凸部９の厚さｔ3がｐ型窒化物半導体層７の厚さｔ2よりも厚くなっていることを特徴としている。第一導電型半導体４の厚さｔ1は、第一導電型半導体４の第一主面４ａと第二主面４ｂとの間の最短距離である。ｐ型窒化物半導体層７の厚さｔ2は、第二導電型半導体としてのｐ型窒化物半導体層７の第一主面６ａと第二主面６ｂとの間の最短距離である。凸部９の厚さｔ3は、凸部９の頂点と凸部９の底面との間の最短距離である。
第一導電型半導体４の厚さｔ1は厚い方が結晶欠陥を低減することができ、第一電極１３からの注入電流の拡散の広がりも大きくすることができるため、一定以上の厚さｔ1を有していることが好ましく、３００ｎｍ以上であることが特に好ましい。
一方で、ｐ型窒化物半導体は厚膜化すると光吸収損失が大きくなり、光取り出しが難しいという課題があった。よって、ｐ型窒化物半導体層７に、たとえばｐ型ＧａＮまたはＡｌ組成の低いｐ型Ａｌx2Ｇａy2Ｎ（０＜ｘ２≦１、０≦ｙ２＜１）などの窒化物半導体を用いた場合には、ｐ型窒化物半導体層７の厚さｔ2を薄く形成することが好ましく、２００ｎｍ以下とすることが好ましい。このように、ｐ型窒化物半導体層７の厚さｔ2を第一導電型半導体４の厚さｔ1よりも薄くすることによって、活性層５に効率的に電流を注入することができるとともに、活性層５で発生した光を外部に効率的に取り出すことができる。
隣り合う凸部９の間隔１５は、実施形態１および実施形態２と同様に光の反射方向を制御するために、活性層５からの光の凸部９の媒質中での波長よりも大きな間隔で配置されている。ここで、活性層５からの光の発光波長が、たとえば２２０ｎｍ以上３５０ｎｍ以下である場合には、光取り出し効率を向上させる観点からは、隣り合う凸部９の間隔１５を６６０ｎｍ以上とすることが好ましい。
凸部９の厚さｔ3をｐ型窒化物半導体層７の厚さｔ2よりも厚くした場合には、凸部９の傾斜面の傾きをより容易に制御することができるようになるため、複数の凸部９と金属層１０との界面における反射光を第一電極１３が配置されていない領域に向かうように制御することがより容易となり、光取り出し効率を容易に向上することができる。
実施形態３の半導体発光素子においては、第一導電型半導体４の第一主面４ａにおいて第１電極１３が配置されていない領域である第二領域１７の総面積が、第１電極１３が配置されている領域である第一領域１６の総面積よりも大きいことも特徴となっている。これにより、第一導電型半導体４の第一主面４ａから取り出すことができる光の量を多くすることができるため、光取り出し効率がさらに向上する傾向にある。光取り出し効率を向上する観点からは、第二領域１７の総面積が第一領域１６の総面積の３倍以上であることが好ましい。
実施形態３における上記以外の説明は、実施形態１および実施形態２と同様であるため、その説明については繰り返さない。
［実施形態４］
図１５に、実施形態４の半導体発光素子の模式的な断面図を示す。実施形態４の半導体発光素子は、金属層１０が形成されておらず、複数の凸部９と導電性接合層１１とによって反射界面が形成されていることを特徴としている。このような構成とすることによっても複数の凸部９と導電性接合層１１との反射界面を透過する光の量を低減することができるとともに、金属層１０の形成工程を省略することができるため、実施形態４の半導体発光素子の製造工程を簡略化して製造コストを低減することができる。
実施形態４における上記以外の説明は、実施形態１〜実施形態３と同様であるため、その説明については繰り返さない。
［実施形態５］
図１６（ａ）に、実施形態５の半導体発光素子の複数の凸部９と第二電極１８との位置関係の模式的な平面図を示し、図１６（ｂ）に、図１６（ａ）のＸＶＩｂ−ＸＶＩｂに沿った模式的な断面図を示す。実施形態５の半導体発光素子は、凸部９の形状が三角柱のストライプが素子の周縁に沿ってライン状に延在する形状であることを特徴としている。
実施形態５における上記以外の説明は、実施形態１〜実施形態４と同様であるため、その説明については繰り返さない。
［実施形態６］
図１７（ａ）に、実施形態６の半導体発光素子の第一電極１３と第二電極１８との位置関係を示す模式的な平面図を示し、図１７（ｂ）に、実施形態６の半導体発光素子の複数の凸部９と第二電極１８との位置関係を示す模式的な平面図を示す。実施形態６の半導体発光素子の第二電極１８は複数であって、第二電極１８はそれぞれ互いに間隔を空けて位置していることを特徴としている。第一電極１３は格子状に形成されており、複数の第二電極１８はそれぞれ矩形状であって、矩形状の第二電極１８が第一電極１３で矩形状に取り囲まれたそれぞれの領域と向かい合うように配置されている。このような構成とすることによっても、活性層５のより広い領域に電流を注入しやすくなり、第一電極１３の形成面積も低減することができるため、光取り出し効率を向上することができる。
実施形態６における上記以外の説明は、実施形態１〜実施形態５と同様であるため、その説明については繰り返さない。
［実施形態７］
図１８（ａ）に、実施形態７の半導体発光素子の第一電極１３と第二電極１８との位置関係を示す模式的な平面図を示し、図１８（ｂ）に、実施形態７の半導体発光素子の複数の凸部９と第二電極１８との位置関係を示す模式的な平面図を示す。実施形態７の半導体発光素子は、第一電極１３および第二電極１８がそれぞれ櫛型状に形成されているとともに、互いの櫛歯がそれぞれ噛み合わさるように配置されていることを特徴としている。このような構成とすることによっても、活性層５の全体にわたって電流を注入しやすくなり、第一電極１３の形成面積も低減することができるため、光取り出し効率を向上することができる。
実施形態７における上記以外の説明は、実施形態１〜実施形態６と同様であるため、その説明については繰り返さない。
［実施形態８］
図１９に、実施形態８の半導体発光素子の模式的な断面図を示す。実施形態８の半導体発光素子は、複数の凸部９のそれぞれの断面が三角形であって、半導体発光素子の周縁に最も近い位置に配置されている凸部９の三角形の断面において、半導体発光素子の周縁側の辺９ａが半導体発光素子の内側の辺９ｂよりも長くなっていることを特徴としている。このような構成とすることによって、半導体発光素子の周縁に最も近い位置に配置されている凸部９によって半導体発光素子の外部に向かって進行する光を半導体発光素子の内側に戻すことができるため、光取り出し効率を向上することができる。光取り出し効率をさらに向上する観点からは、半導体発光素子の周縁に最も近い位置に配置されている凸部９の三角形の断面の半導体発光素子の周縁側の辺９ａが内側の辺９ｂよりも長い直角三角形となっていることが好ましい。
実施形態８における上記以外の説明は、実施形態１〜実施形態７と同様であるため、その説明については繰り返さない。
［付記］
（１）ここで開示された実施形態は、ＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子であって、第一導電型半導体と、第二導電型半導体と、第一導電型半導体と第二導電型半導体との間の活性層と、第一導電型半導体の第一主面上の第一電極と、第二導電型半導体の第二主面上の第二電極と、第二導電型半導体の第二主面上の複数の凸部と、を備え、第一導電型半導体の第一主面は、第一導電型半導体、活性層および第二導電型半導体を介して、第二導電型半導体の前記第二主面と向かい合っており、第二導電型半導体の第二主面の第一電極と向かい合う領域の少なくとも一部に複数の凸部が配置されており、第二導電型半導体の第二主面の複数の凸部が配置されている領域以外の領域の少なくとも一部に第二電極が配置されており、複数の凸部は第二導電型半導体の第二主面から活性層とは反対側に突出しており、凸部は誘電体を含み、隣り合う凸部の間の間隔は、活性層から発せられる光の凸部の媒質中での波長よりも広い半導体発光素子である。このような構成とすることにより、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（２）ここで開示された実施形態の半導体発光素子は、複数の凸部を被覆する金属層をさらに備えていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（３）ここで開示された実施形態の半導体発光素子において、金属層は第二電極上に配置されていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（４）ここで開示された実施形態の半導体発光素子は、導電性基板と、導電性基板と金属層とを接合する導電性接合層とをさらに備えていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（５）ここで開示された実施形態の半導体発光素子は、導電性基板と、導電性基板と複数の凸部とを接合する導電性接合層とをさらに備えていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（６）ここで開示された実施形態の半導体発光素子において、導電性接合層は第二電極上に配置されて、第二電極と電気的に接続されていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（７）ここで開示された実施形態の半導体発光素子において、第二導電型半導体は、第二導電型半導体の第二領域の少なくとも一部において、活性層とは反対側に突出する突出部を備えていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（８）ここで開示された実施形態の半導体発光素子において、第二導電型半導体の突出部上に第二電極が位置していてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（９）ここで開示された実施形態の半導体発光素子において、第二導電型半導体の突出部はマグネシウムを含んでいてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１０）ここで開示された実施形態の半導体発光素子においては、第二導電型半導体の突出部以外の領域に複数の凸部が位置していてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１１）ここで開示された実施形態の半導体発光素子において、第二電極は、第一方向に延在する第一ライン状電極の複数と、第一方向とは異なる第二方向に延在する第二ライン状電極とを備え、第一ライン状電極の複数と第二ライン状電極とは交差していてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１２）ここで開示された実施形態の半導体発光素子において、第二電極は複数であって、第二電極はそれぞれ互いに間隔を空けて位置していてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１３）ここで開示された実施形態の半導体発光素子において、第一電極および第二電極はそれぞれ櫛型状であって、互いの櫛歯がそれぞれ噛み合わさるように配置されていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１４）ここで開示された実施形態の半導体発光素子において、第二導電型半導体の厚さは、第一導電型半導体の厚さおよび活性層から発せられる光の凸部の媒質中での波長よりも小さく、凸部の厚さは、第二導電型半導体の厚さよりも厚くてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１５）ここで開示された実施形態の半導体発光素子において、第一導電型半導体の厚さは、第一導電型半導体の第一主面と、第一導電型半導体の第一主面と向かい合う主面であって第一導電型半導体の活性層側に位置する第一導電型半導体の第二主面との間の最短距離であってもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１６）ここで開示された実施形態の半導体発光素子においては、第一導電型半導体の第一主面において、第１電極が配置されていない領域の総面積が、第１電極が配置されている領域の総面積よりも大きくてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１７）ここで開示された実施形態の半導体発光素子においては、凸部の形状が四角錐であってもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１８）ここで開示された実施形態の半導体発光素子においては、凸部の形状が三角柱のストライプが半導体発光素子の周縁に沿ってライン状に延在する形状であってもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（１９）ここで開示された実施形態の半導体発光素子においては、凸部の断面が三角形であって、半導体発光素子の周縁に最も近い位置に配置されている凸部の断面の三角形において、半導体発光素子の周縁側の辺が半導体発光素子の内側の辺よりも長くなっていてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（２０）ここで開示された実施形態の半導体発光素子においては、半導体発光素子の周縁に最も近い位置に配置されている凸部の断面の三角形が、半導体発光素子の周縁側の辺が半導体発光素子の内側の辺よりも長くなっている直角三角形であってもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（２１）ここで開示された実施形態の半導体発光素子においては、活性層が、ＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含んでいてもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（２２）ここで開示された実施形態の半導体発光素子において、半導体発光素子の発光波長は、２２０ｎｍ以上３５０ｎｍ以下であってもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
（２３）ここで開示された実施形態の半導体発光素子において、隣り合う凸部の間の間隔は、６６０ｎｍ以上であってもよい。このような構成とすることによっても、光取り出し効率を向上したＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子を提供することができる。
以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ここで開示された実施形態は、ＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子およびその製造方法に関し、特に、半導体ウエハの半導体成長用基板をレーザリフトオフ（ＬＬＯ：Laser Lift Off）法によって取り除く工程を有する半導体発光素子の製造方法、およびその方法によって製造された半導体発光素子に関する。
１ サファイア基板、２ ＡｌＮバッファ層、３ ＡｌＧａＮ下地層、４ 第一導電型半導体、４ａ 第一主面、４ｂ 第二主面、５ 活性層、６ 第二導電型半導体、６ａ 第一主面、６ｂ 第二主面、７ ｐ型窒化物半導体層、８ ｐ型窒化物半導体ハイドープ層、９ 凸部、９ａ 、９ｂ 、１０ 金属層、１１ 導電性接合層、１２ 導電性基板、１３ 第一電極、１４ 破線、１５ 間隔、１６ 第一領域、１７ 第二領域、１８ 第二電極、１８ａ 第二ライン状電極、１８ｂ 第一ライン状電極、１９ 矢印、２０ 入射光、２１ 反射光、２２ 界面、２５ 散乱光波面、２６ 包絡面、６１ 第三領域、６２ 第四領域、１１１ ｐ型半導体層、１１２ ｎ型半導体層、１１３ ＰＮ接合面、１１４ 反射膜、１１５ ｐ電極、１１６ ｎ電極、１１７ Ｖ字溝、１２１ 透明電極、１２２ ｎ電極、１２３ ｎ型ＧａＡｓ層、１２４ ｎ型ＡｌＧａＩｎＰ層、１２５ ＭＱＷ活性層、１２６ ｐ型半導体層、１２７ 低屈折率膜、１２８ ｐ型ＧａＡｓ層、１２９ ｐ電極、１３０ 光反射メタル、１３１ モールド樹脂、１３２ 引き出し電極、１３３ 凹面鏡。

Claims (5)

  1. ＡｌxＧａyＮ（０＜ｘ≦１、０≦ｙ＜１）を含む半導体発光素子であって、
    第一導電型半導体と、
    第二導電型半導体と、
    前記第一導電型半導体と前記第二導電型半導体との間の活性層と、
    前記第一導電型半導体の第一主面上の第一電極と、
    前記第二導電型半導体の第二主面上の第二電極と、
    前記第二導電型半導体の前記第二主面上の複数の凸部と、を備え、
    前記第一導電型半導体の前記第一主面は、前記第一導電型半導体、前記活性層および前記第二導電型半導体を介して、前記第二導電型半導体の前記第二主面と向かい合っており、
    前記第二導電型半導体の前記第二主面の前記第一電極と向かい合う領域の少なくとも一部に前記複数の凸部が配置されており、
    前記第二導電型半導体の前記第二主面の前記複数の凸部が配置されている前記領域以外の領域の少なくとも一部に前記第二電極が配置されており、
    前記複数の凸部は前記第二導電型半導体の前記第二主面から前記活性層とは反対側に突出しており、
    前記凸部は誘電体を含み、
    隣り合う前記凸部の間の間隔は、前記活性層から発せられる光の前記凸部の媒質中での波長よりも広い、半導体発光素子。
  2. 前記複数の凸部を被覆する金属層をさらに備えた、請求項１に記載の半導体発光素子。
  3. 導電性基板と、
    前記導電性基板と前記金属層とを接合する導電性接合層とをさらに備える、請求項１または請求項２に記載の半導体発光素子。
  4. 前記第二導電型半導体の厚さは、前記第一導電型半導体の厚さおよび前記活性層から発せられる光の前記凸部の媒質中での波長よりも小さく、
    前記凸部の厚さは、前記第二導電型半導体の厚さよりも厚い、請求項１〜請求項３のいずれか１項に記載の半導体発光素子。
  5. 前記第一導電型半導体の前記第一主面において、前記第１電極が配置されていない領域の総面積が、前記第１電極が配置されている領域の総面積よりも大きい、請求項１〜請求項４のいずれか１項に記載の半導体発光素子。
JP2015245130A 2015-12-16 2015-12-16 半導体発光素子 Pending JP2017112203A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015245130A JP2017112203A (ja) 2015-12-16 2015-12-16 半導体発光素子
US15/375,333 US9911902B2 (en) 2015-12-16 2016-12-12 Semiconductor light-emitting device
CN201611167309.5A CN106887489B (zh) 2015-12-16 2016-12-16 半导体发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015245130A JP2017112203A (ja) 2015-12-16 2015-12-16 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2017112203A true JP2017112203A (ja) 2017-06-22

Family

ID=59067155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015245130A Pending JP2017112203A (ja) 2015-12-16 2015-12-16 半導体発光素子

Country Status (3)

Country Link
US (1) US9911902B2 (ja)
JP (1) JP2017112203A (ja)
CN (1) CN106887489B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10324314B2 (en) * 2017-05-24 2019-06-18 Uchicago Argonne, Llc Ultra-flat optical device with high transmission efficiency
US10613254B2 (en) 2017-05-24 2020-04-07 Uchicago Argonne, Llc Ultrathin, polarization-independent, achromatic metalens for focusing visible light

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327729A (ja) * 2003-04-24 2004-11-18 Nichia Chem Ind Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2007250714A (ja) * 2006-03-15 2007-09-27 Kyocera Corp 発光素子
US20090272993A1 (en) * 2008-05-02 2009-11-05 Cheong Hung Seob Semiconductor light emitting device
JP2012169667A (ja) * 2012-05-11 2012-09-06 Toshiba Corp 半導体発光素子及びその製造方法
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
WO2013008380A1 (ja) * 2011-07-14 2013-01-17 パナソニック株式会社 窒化物系半導体発光素子
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312049B2 (ja) 1993-03-12 2002-08-05 シャープ株式会社 半導体発光装置
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP4830356B2 (ja) 2005-06-08 2011-12-07 ソニー株式会社 半導体発光素子及び半導体発光装置
US7906791B2 (en) * 2005-06-09 2011-03-15 Rohm Co., Ltd. Semiconductor light emitting element
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP4997304B2 (ja) * 2010-03-11 2012-08-08 株式会社東芝 半導体発光素子及びその製造方法
JP2012099651A (ja) * 2010-11-02 2012-05-24 Toshiba Corp 発光素子
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327729A (ja) * 2003-04-24 2004-11-18 Nichia Chem Ind Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2007250714A (ja) * 2006-03-15 2007-09-27 Kyocera Corp 発光素子
US20090272993A1 (en) * 2008-05-02 2009-11-05 Cheong Hung Seob Semiconductor light emitting device
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
WO2013008380A1 (ja) * 2011-07-14 2013-01-17 パナソニック株式会社 窒化物系半導体発光素子
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子
JP2012169667A (ja) * 2012-05-11 2012-09-06 Toshiba Corp 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US20170179342A1 (en) 2017-06-22
CN106887489B (zh) 2019-08-23
CN106887489A (zh) 2017-06-23
US9911902B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
US11616172B2 (en) Semiconductor light emitting device with frosted semiconductor layer
US20240042166A1 (en) Semiconductor light-emitting device
US8039864B2 (en) Semiconductor light emitting device and fabrication method for the same
JP4997304B2 (ja) 半導体発光素子及びその製造方法
JP6926205B2 (ja) 半導体レーザーダイオード
JP5990405B2 (ja) 発光素子及びその製造方法
JP4371956B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2008141015A (ja) 発光ダイオード素子
JP6159130B2 (ja) 半導体発光素子
JP2007150259A (ja) 窒化物半導体発光素子およびその製造方法
JP2013239471A (ja) 発光ダイオード素子の製造方法
WO2009107621A1 (ja) 半導体レーザ素子およびその製造方法
JP2017112203A (ja) 半導体発光素子
JP2005302803A (ja) 窒化物半導体発光素子およびその製造方法
JP6106522B2 (ja) 半導体発光素子アレイ
JP5945409B2 (ja) 半導体素子とその製造方法
JP2006269807A (ja) 半導体発光ダイオード
JP5153082B2 (ja) 半導体素子
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
JP5592248B2 (ja) 窒化物半導体発光素子
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
JP7453588B2 (ja) 垂直共振器面発光レーザ素子
JP2012169667A (ja) 半導体発光素子及びその製造方法
WO2023281848A1 (ja) 半導体レーザ素子
KR20100061134A (ko) 질화물 반도체 발광소자의 제조방법 및 이 방법에 의해 제조된 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171212