JP4371029B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP4371029B2
JP4371029B2 JP2004284924A JP2004284924A JP4371029B2 JP 4371029 B2 JP4371029 B2 JP 4371029B2 JP 2004284924 A JP2004284924 A JP 2004284924A JP 2004284924 A JP2004284924 A JP 2004284924A JP 4371029 B2 JP4371029 B2 JP 4371029B2
Authority
JP
Japan
Prior art keywords
light
layer
protrusion
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004284924A
Other languages
English (en)
Other versions
JP2006100569A (ja
Inventor
仁 室伏
四郎 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2004284924A priority Critical patent/JP4371029B2/ja
Priority to US11/231,071 priority patent/US7560737B2/en
Priority to TW094133247A priority patent/TWI263364B/zh
Priority to CNB2005101097999A priority patent/CN100438099C/zh
Publication of JP2006100569A publication Critical patent/JP2006100569A/ja
Application granted granted Critical
Publication of JP4371029B2 publication Critical patent/JP4371029B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Description

本発明は、発光ダイオード、半導体レーザ等の半導体発光素子およびその製造方法に関する。
発光ダイオード、半導体レーザ等の半導体発光素子において、輝度を向上させるには、発光素子の活性層で発光した光をいかに素子外部に効率よく取り出すかが極めて重要である。すなわち、発光素子表面での光の反射をできる限り抑制して発光光を素子外部に出射させ、いわゆる光取り出し効率を増大させる必要がある。
発光素子表面での光の反射を抑制して光取り出し効率を増大させる手段としては、発光素子表面での全反射を抑制する方法がある。素子表面で出射または全反射される光の割合は、素子の表面層と外部(透明保護層等)との屈折率で決定される。表面層と外部との屈折率は、その差が小さいほど臨界角が大きくなる。ここで、臨界角とは、表面層と外部との界面に対する光の入射角をいう。また、表面層の屈折率をn11とし、外部の屈折率をn12とすると、臨界角θは下記数式1で表される。
(数式1)
θ=sin−1(n11/n12
上記数式1よりわかるように、表面層の屈折率n11と外部の屈折率n12との差が小さいほど、すなわち、その比n11/n12が1に近いほど、臨界角θは大きい(90°に近い)値となる。臨界角θよりも入射角の大きな光は界面で全反射され、出射されない。したがって、屈折率の差が小さいほど全反射される光の割合が低く、光がより多く外部に取り出され、その結果、光取り出し効率が高いものとなる。
しかし、一般的な発光素子は、屈折率が2〜4のガリウム−ヒ素等から構成される表面層を、屈折率1.5程度の樹脂でモールドして形成されており、表面層とその外部との屈折率が比較的大きい。このため、光取り出し効率が比較的低く、光取り出し効率を向上させるための手法が種々開発されている。
このような手法の1つとして、光取り出し面上に、表面に凹凸を有する光散乱層を形成する技術がある(特許文献1および2参照)。このように表面に凹凸を有する光散乱層を形成することにより、光散乱層表面での光の全反射が抑制され、光を素子外部に効率よく取り出せることが期待される。また、発光層の上面に厚いウインドウ層を形成する技術がある(特許文献3参照)。
特開平10−163525号公報 特開平11−46005号公報 米国特許第5233204号明細書
しかし、このような散乱層やウインドウ層の形成は、加工性、再現性等の観点から問題がある。例えば、特許文献1に開示されている光散乱層の形成方法では、散乱粒子を均一に分散配置させる必要がある。また、特許文献2に開示されている光散乱層の形成方法では、液状膜中に気泡を均一に分散させる必要がある。しかし、これらを再現性よく行い、均一性の高い所望の輝度を有する発光素子を歩留まりよく製作することは極めて難しい。また、特許文献3に開示されているウインドウ層を厚くエピタキシャル成長させると、結晶の劣化を招くおそれがある。
本発明は、上記事情を鑑みてなされたものであり、光取り出し効率を向上させることができる半導体発光素子およびその製造方法を提供することを目的とする。
また、本発明は、素子表面における発光光の反射を良好に抑制することができる半導体発光素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点にかかる半導体発光素子は、
光取り出し面を有する一面に複数の突起部及び窪み部が形成された半導体層と、
前記窪み部に形成された光透過性を有する誘電膜と、
前記半導体層の一面上に形成された光透過性を有する導体膜と、
を備え、
前記導体膜と前記半導体層とが電気的に接続されており、
前記導体膜の屈折率n1と、前記誘電体膜の屈折率n2と、前記半導体層の屈折率n3とは、
n1≦n2<n3
の関係を満たし、
前記半導体層内で発光した光の波長λと、前記突起部の幅Xとは、
X≧(λ/2)
の関係を満たし、
前記半導体層内で発光した光の波長λと、前記突起部の高さYとは、
Y≧(λ/2)
の関係を満たす、ことを特徴とする。
前記導体膜と前記半導体層とは、前記突起部を介して電気的に接続されていることが好ましい。
前記半導体層は、前記導体膜から前記半導体層に流れる電流が前記一面の全面に流れるように、前記突起部及び窪み部が形成されていることが好ましい。
前記突起部上に形成された光透過性を有する導電性膜をさらに備え、
前記導体膜と前記突起部とが前記導電性膜を介して電気的に接続されていることが好ましい。
前記突起部の幅Xと、前記突起部の高さYとは、
(Y/3)≦X≦3Y
の関係を満たすことが好ましい。
上記目的を達成するため、本発明の第2の観点にかかる半導体発光素子の製造方法は、
半導体層の光取り出し面を有する一面に複数の突起部及び窪み部を形成し、前記窪み部に光透過性を有する誘電膜を形成し、前記半導体層の一面上に光透過性を有する導体膜を形成する工程を備え、
前記工程では、前記導体膜と前記半導体層とが前記突起部を介して電気的に接続するように、前記導体膜、前記誘電体膜、及び、前記半導体層を形成する、ことを特徴とする。
前記導体膜から前記半導体層に流れる電流が前記一面の全面に流れるように、前記突起部及び窪み部を形成することが好ましい。
前記突起部上に光透過性を有する導電性膜を形成する工程をさらに備え、該工程では、前記導体膜と前記突起部とが前記導電性膜を介して電気的に接続するように、前記導電性膜を形成することが好ましい。
前記導体膜の屈折率n1と、前記誘電体膜の屈折率n2と、前記半導体層の屈折率n3とが、
n1≦n2<n3
の関係を満たす材料を用いて、前記導体膜、前記誘電体膜、及び、前記半導体層を形成することが好ましい。
前記突起部の幅Xと、前記突起部の高さYとが
(Y/3)≦X≦3Y
の関係を満たすように、前記突起部を形成することが好ましい。
前記半導体層内で発光した光の波長λと、前記突起部の幅Xとが、
X≧(λ/2)
の関係を満たし、
前記半導体層内で発光した光の波長λと、前記突起部の高さYとが、
Y≧(λ/2)
の関係を満たすように、前記突起部を形成することが好ましい。
本発明によれば、光取り出し効率を向上させることができる。また、素子表面における発光光の反射を良好に抑制することができる。
以下、本発明の実施の形態にかかる半導体発光素子およびその製造方法について、発光ダイオードを用いた場合を例に、図面を参照して説明する。図1に、本実施の形態にかかる半導体発光素子の断面構成を示す。
図1に示すように、本実施の形態の半導体発光素子1は、半導体基体10と、コンタクト電極21と、透明誘電体膜22と、透明導体膜23と、アノード電極24と、保護層25と、カソード電極26と、を備えている。半導体基体10は、N型基板11と、N型補助層12と、活性層13と、P型補助層14と、ウインドウ層15と、を備えている。
N型基板11は、シリコン(Si)、ガリウム−ヒ素(GaAs)、ガリウム−リン(GaP)、シリコンカーバイト(SiC)等のN型の半導体基板から構成されている。N型基板11は、例えば、1×1018cm−3程度の不純物濃度で、250μm程度の厚みに形成されている。
N型補助層12は、N型基板11上に形成され、アルミニウム−ガリウム−インジウム−リン(AlGaInP)やアルミニウム−インジウム−リン(AlInP)等の半導体層から構成されている。N型補助層12は、例えば、エピタキシャル成長法により形成されている。N型補助層12は、例えば、5×1017cm−3程度の不純物濃度で、2μm程度の厚みに形成されている。
活性層13は、N型補助層12上に形成され、AlGaInPやAlInP等の半導体層から構成されている。活性層13は、例えば、エピタキシャル成長法により形成されている。活性層13は、例えば、0.5μm程度の厚みに形成されている。活性層13は、電界発光により発光する発光層であり、活性層13においてその両面側から注入されたキャリア(正孔および電子)が再結合し、発光が生じる。
P型補助層14は、活性層13上に形成され、AlGaInPやAlInP等の半導体層から構成されている。P型補助層14は、例えば、エピタキシャル成長法により形成されている。P型補助層14は、例えば、5×1017cm−3程度の不純物濃度で、2μm程度の厚みに形成されている。
ここで、N型補助層12およびP型補助層14をそれぞれ構成するAlGaInP中のAl組成比は、活性層13を構成するAlGaInP中のAl組成比よりも大きくなるように設定されている。このように設定することで、活性層13内におけるキャリア再結合によって発生した光を活性層13の外側に効率的に取り出すことができる。
なお、N型補助層12およびP型補助層14は、それぞれN型クラッド層およびP型クラッド層と呼ぶこともできる。
ウインドウ層15は、P型補助層14上に形成され、P型の不純物が導入されたGaP、AlGaInP、アルミニウム−ガリウム−砒素(AlGaAs)等の半導体層から構成されている。ウインドウ層15は、電流拡散層とも呼ばれるものである。ウインドウ層15は、例えば、エピタキシャル成長法により形成されている。ウインドウ層15は、例えば、5×1017cm−3程度の不純物濃度で、2μm程度の厚みに形成されている。なお、P型補助層14とウインドウ層15との間に、N型AlGaInP等から構成される電流ブロック層を設けてもよい。
ウインドウ層15の上面は、半導体基体10の一面を構成し、活性層13から発光された光を取り出す、半導体基体10の光取り出し面を有している。図2にウインドウ層15(半導体基体10)の平面図を示す。図1及び図2に示すように、ウインドウ層15は、その上面に、島状(アイランド状)に分散配置された多数の円筒状の突起部16が形成されている。このため、この突起部16に対して相対的に窪んだ箇所が窪み部17を構成する。この結果、ウインドウ層15の上面には、多数の突起部16及び窪み部17が形成されている。本実施の形態では、ウインドウ層15の上面に、千鳥格子状に配置されている。
ここで、図3に示すように、突起部16の幅X、及び、突起部16の高さYは、数式2を満たすことが好ましく、数式3を満たすことがさらに好ましい。
(数式2)
(Y/3)≦X≦3Y
(数式3)
(Y/2)≦X≦2Y
これは、(Y/3)>Xになると、活性層13から発光した光のうち、突起部16の側面と透明誘電体膜22との界面に照射された光が、この界面で全反射を繰り返すうちに減退してしまうおそれがあるためである。また、X>3Yになると、突起部16の側面と透明誘電体膜22との界面に入射されて透明誘電体膜22を介して導出される光量が減少するおそれがあるためである。
また、突起部16の幅Xや高さY、換言すれば、窪み部17の幅や深さがあまりに微細になると、この凹凸面での回折現象の影響が大きくなり、光取りだし効率が低下してしまうおそれがある。このため、回折現象の影響を小さくするために、活性層13で発光した光の波長λと、X及びYとは、数式4及び数式5の関係を満たすことが好ましい。
(数式4)
X≧(λ/2)
(数式5)
Y≧(λ/2)
コンタクト電極21は、ウインドウ層15の突起部16の上面に形成されている。コンタクト電極21は、光透過性を有するように、例えば、その厚みが、好ましくは、1〜10nm、より好ましくは、1〜5nm程度の極薄の金属膜から構成されている。このため、コンタクト電極21は、活性層13からの発光光を透過して素子外部に導出することができる。コンタクト電極21は、例えば、金(Au)、ニッケル(Ni)、ゲルマニウム(Ge)、ベリリウム(Be)、チタン(Ti)、クロム(Cr)、Si、Al、亜鉛(Zn)から選ばれた1つの金属、または、これらの合金から形成されている。なお、コンタクト電極21は、上述した金属材料以外の金属で形成されていてもよいが、上述した金属材料を使用すると、AlGaInP等からなるウインドウ層15と良好に低抵抗接触することから、上述した金属材料を用いることが好ましい。
透明誘電体膜22は、ウインドウ層15の窪み部17を埋めるように形成されている。透明誘電体膜22は、光透過性を有する誘電体膜から形成されている。このため、透明誘電体膜22は、活性層13からの発光光を透過して素子外部に導出することができる。また、透明誘電体膜22は、ウインドウ層15や透明導体膜23と低抵抗接触しない。透明誘電体膜22は、例えば、酸化チタン(TiO)、酸化亜鉛(ZnO)、酸化ジルコニウム(ZrO)、酸化シリコン(SiO)等から形成されている。
透明導体膜23は、透明誘電体膜22と、コンタクト電極21との上に形成されている。透明導体膜23は、光透過性を有する導体膜から形成されている。このため、透明誘電体膜22は、活性層13からの発光光を透過して素子外部に導出することができる。透明導体膜23は、例えば、酸化インジウム・スズ(ITO)、酸化インジウム(InO)、酸化スズ(SnO)等から形成されている。この透明導体膜23は、その上面に形成されたアノード電極24及びコンタクト電極21と良好に低抵抗接触するが、透明誘電体膜22とは低抵抗接触しない。
アノード電極24は、透明導体膜23の上面に形成され、例えば、半導体発光素子1をその上方から見た状態で(平面視)、透明導体膜23上の中央部分に略円形状に形成されている。アノード電極24は、その外周側が保護層25によって環状に包囲されている。アノード電極24は、透明導体膜23と良好に低抵抗接触する金属から形成されており、例えば、Au電極、AuとTiの積層電極、AuとCrの積層電極、AuとNiの積層電極から構成されている。
保護層25は、透明導体膜23及びアノード電極24の上面に形成されている。保護層25は、エポキシ樹脂等の光透過率の高い材料から構成され、半導体基体10を湿分から保護する等の機能を有する。
カソード電極26は、N型基板11(半導体基体10)の下面に形成されている。カソード電極26は、N型基板11に低抵抗接触する金属から形成されており、例えば、Au電極、AuとTiの積層電極、AuとCrの積層電極、AuとNiの積層電極、AuとNiとTiの積層電極、AuGeNi合金電極、AuGe合金電極、AuSi合金電極から構成されている。
このように構成された半導体発光素子1では、アノード電極24とカソード電極26との間に、アノード電極24側の電位が高くなるように電圧を印加すると、図4に示すように、アノード電極24から、透明導体膜23、コンタクト電極21、突起部16、ウインドウ層15、P型補助層14、活性層13、N型補助層12、及び、N型基板11を介してカソード電極26に電流が流れる。ここで、ウインドウ層15の上面には突起部16及び窪み部17が形成され、突起部16の上面にコンタクト電極21が形成され、窪み部17内に透明誘電体膜22が形成されている。また、透明導体膜23は、アノード電極24及びコンタクト電極21と良好に低抵抗接触するが、透明誘電体膜22とは低抵抗接触しない。このため、図4に示すように、アノード電極24から透明導体膜23に流れる電流は、透明導体膜23の横方向(図4に左右方向)に流れ、コンタクト電極21を介してウインドウ層15の多数の突起部16に分流する。この結果、活性層13の素子外周側にも良好に電流が流れる。従って、活性層13で発光した光を良好に導出することができ、光取り出し効率を向上させることができる。
ここで、アノード電極24からの電流が活性層13の上面の全面に流れるように、突起部16及び窪み部17を形成することが好ましい。このため、アノード電極24からの電流がウインドウ層15の上面の全面に流れるように、突起部16をウインドウ層15の上面の全面に形成することが好ましい。
また、アノード電極24から透明導体膜23に流れる電流は、透明誘電体膜22を介してウインドウ層15に流れない。このため、ウインドウ層15及びP型補助層14を介して活性層13に流れ込む電流は、突起部16の下側において相対的に大きくなり、窪み部17の下側において相対的に小さくなる。この結果、活性層13の発光光は、突起部16の下側において発光量が相対的に大きくなり、窪み部17の下側において発光量が相対的に小さくなる。図5に示すように、この突起部16の下側において発光した光の一部L1は、突起部16の側面と透明誘電体膜22との界面で反射して、コンタクト電極21、透明導体膜23及び保護層25を通じて素子外部に良好に導出される。また、図5に示すように、突起部16の下側において発光した光の一部あるいは窪み部17の下側において発光した光L2は、突起部16の側面と透明誘電体膜22との界面に入射して、透明誘電体膜22及び透明導体膜23を通じて素子外部に良好に導出される。このため、活性層13で発光した光を効率よく素子外部に取り出すことができ、光取り出し効率が向上する。
このように、本実施の形態の半導体発光素子1では、ウインドウ層15の上面に突起部16を多数形成することにより、ウインドウ層の厚い発光素子が多数集合したような構造に形成している。このため、従来の発光素子に比較して、その光取り出し効率を向上させることができる。また、ウインドウ層15をあまり厚く形成していないので、結晶の劣化を抑制することができる。このため、厚いウインドウ層を有する発光素子と同様に光取り出し効率を向上させるとともに、結晶性の良好な発光素子を得ることができる。この結果、発光特性が向上した半導体発光素子を得ることができる。
このような半導体発光素子1では、透明導体膜23の屈折率n1、透明誘電体膜22の屈折率n2、ウインドウ層15の屈折率n3、及び、保護層25の屈折率n4が、下記数式6の関係を満たすことが好ましい。
(数式6)
n4<n1≦n2<n3
ここで、ウインドウ層15と透明導体膜23との界面における臨界角θ1は、下記数式7で表される。
(数式7)
θ1=sin−1(n3/n1)
ウインドウ層15と透明誘電体膜22との界面における臨界角θ2は、下記数式8で表される。
(数式8)
θ2=sin−1(n3/n2)
透明誘電体膜22と透明導体膜23との界面における臨界角θ3は、下記数式9で表される。
(数式9)
θ3=sin−1(n2/n1)
透明導体膜23と保護層25との界面における臨界角θ4は、下記数式10で表される。
(数式10)
θ4=sin−1(n1/n4)
このため、透明導体膜23の屈折率n1と、透明誘電体膜22の屈折率n2と、ウインドウ層15の屈折率n3と、保護層25の屈折率n4とが数式6の関係を満たすことにより、臨界角θ1、θ2、θ3、θ4を比較的大きくすることができる。従って、各界面における全反射を抑制することができ、光取りだし効率を向上させることができる。
次に、本実施の形態にかかる半導体発光素子1の製造方法について説明する。なお、以下に示す製造方法は一例であり、同様の結果物が得られるのであればこの方法に限らない。
まず、N型の不純物が導入されたGaAsから構成されるN型基板11の上に、エピタキシャル成長法により、N型補助層12、活性層13、P型補助層14、ウインドウ層15の順に積層形成する。エピタキシャル成長法としては、有機金属気相成長(MOCVD)法、分子線エピタキシ(MBE)法、化学ビームエピタキシ(CBE)法、分子層エピタキシ(MLE)法等を用いることができる。
例えば、減圧MOCVD法を用いる場合には、以下のように層形成を行うことができる。GaAsにN型不純物を加えて構成されるN型基板11を用意し、MOCVD法によって、N型基板11上に、N型補助層12と、活性層13と、P型補助層14と、ウインドウ層15と、を連続的に気相エピタキシャル成長により形成する。
具体的には、例えば、まず、TMA(トリメチルアルミニウム)と、TEG(トリエチルガリウム)と、TMIn(トリメチルインジウム)と、とPH(フォスフィン)と、を原料ガスとして用い、例えば、(AlGa1−yIn1−yP(0.3≦x≦1)の組成を有するN型補助層12を形成する。ここで、N型のドーパントガスとしては、例えば、SiH(モノシラン)、Si(ジシラン)、DESe(ジエチルセレン)、DETe(ジエチルテルル)等を用いることができる。
次に、連続的に、同一の原料ガスを用いて、例えば、N型補助層12よりもアルミニウム組成の低い、(AlGa1−yIn1−yP(0.2≦x≦1)の組成を有する活性層13を形成する。このとき、ドーパントガスは用いない。
続いて、連続的に、同一の原料ガスを用いて、活性層13よりもアルミニウム組成の高い、(AlGa1−yIn1−yP(0.3≦x≦1)の組成を有するP型補助層14を形成する。ここで、P型不純物の導入方法としては、例えば、DEZn(ジエチル亜鉛)等のドーパントガスを用い、或いは固体のベリリウム(Be)ソースを用いることができる。
その後、連続的に、TMAおよびTMInの供給を停止し、TEGおよびとPHを導入し、P型の不純物が導入されたGaPから構成されるウインドウ層15を形成する。ここで、PHのかわりにTBP(ターシャリーブチルフォスフィン)を用いても良い。このようにして図6(a)に示すような半導体基体10が得られる。
次に、例えば、エッチング法等を用いて、ウインドウ層15の上面に多数の円筒状の突起が千鳥格子状に配置されるように、ウインドウ層15の上面の所定領域を除去する。これにより、図6(b)に示すように、ウインドウ層15の上面に突起部16及び窪み部17が形成される。そして、図6(c)に示すように、ウインドウ層15の窪み部17を埋めるように、蒸着法、スパッタリング法、プラズマCVD法、ゾルゲル法等により、酸化チタン等から構成される透明誘電体膜22を形成する。
続いて、ウインドウ層15の上に、金(Au)、ニッケル(Ni)等からなる金属膜等を真空蒸着法又はスパッタリング法により堆積し、金属膜を形成する。更に、エッチング法等を用いて透明誘電体膜22上の金属膜を除去して、図7(a)に示すように、ウインドウ層15の突起部16上にコンタクト電極21を形成する。
次に、図7(b)に示すように、ウインドウ層15(コンタクト電極21及び透明誘電体膜22)の上に、蒸着法、スパッタリング法等によりITO、InO等から構成される透明導体膜23を形成する。
続いて、透明導体膜23の上に、Au−Zn、Au−Be−Cr及びAu等からなる金属多層膜等を真空蒸着法又はスパッタリング法により堆積し、金属膜を形成する。更に、エッチング法等を用いて、例えば、平面視略円形状となるように、透明導体膜23上の金属膜を除去して、図7(c)に示すように、透明導体膜23上にアノード電極24を形成する。また、N型基板11の露出面上に、Au−Ge膜、又は、Au−Ge、Ni、Auからなる金属多層膜等を真空蒸着法又はスパッタリング法で堆積し、図7(c)に示すように、カソード電極26を形成する。
次に、得られた積層体について、透明導体膜23及びアノード電極24の表面等をエポキシ樹脂等の保護層25で被覆する。以上のようにして、図1に示す半導体発光素子1が得られる。
以上説明したように、本実施の形態では、ウインドウ層15の上面に突起部16及び窪み部17が形成され、突起部16の上面にコンタクト電極21が形成され、窪み部17内に透明誘電体膜22が形成されている。このため、活性層13の素子外周側にも良好に電流が流れ、活性層13で発光した光を良好に導出することができ、光取り出し効率を向上させることができる。
本実施の形態では、ウインドウ層15の上面に突起部16を多数形成することにより、ウインドウ層の厚い発光素子が多数集合したような構造に形成している。このため、従来の発光素子に比較して、その光取り出し効率を向上させることができるとともに、結晶性の良好な発光素子を得ることができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、ウインドウ層15の上面に多数の円筒状の突起部16が千鳥格子状に形成される場合を例に本発明を説明したが、ウインドウ層15の上面に突起部16がほぼ均一に形成されていればよく、千鳥格子状に形成されていなくてもよい。また、突起部16の形状は円筒状に限定されるものではない。例えば、図8(a)に示すように、窪み部17の断面形状が(逆)三角形となるように突起部16を形成したり、図8(b)に示すように、窪み部17の断面形状が半楕円形となるように突起部16を形成してもよい。
上記実施の形態では、突起部16上にコンタクト電極21が形成されている場合を例に本発明を説明したが、ウインドウ層15と透明導体膜23とが電気的に接続されていればよく、コンタクト電極21を形成していなくてもよい。また、ウインドウ層15と透明導体膜23とが突起部16の上面とともに突起部16の側面や窪み部17を介して電気的に接続されていてもよい。さらに、ウインドウ層15と透明導体膜23とが突起部16の側面や窪み部17のみを介して電気的に接続されていてもよい。ただし、光取り出し効率を高めるためには、突起部16の下側において発光量が相対的に大きいことが望ましいので、上記実施の形態のように、ウインドウ層15と透明導体膜23とが突起部16の上面のみを介して電気的に接続されていることが好ましい。
上記実施の形態の半導体発光素子1において、透明導体膜23からの光が保護層25との界面で光が全反射することを抑制するように、透明導体膜23の上面に凹凸部を設けてもよい。この場合、透明導体膜23からの光を良好に導出することができ、光取り出し効率を向上させることができる。
上記実施の形態の半導体発光素子1において、活性層13の素子外周側に流れる電流を相対的に大きくするために、アノード電極24の下側に位置する領域に周知の電流ブロック層を形成してもよい。この場合、素子外周側に流れる電流量が増加し、活性層13で発光した光を良好に導出することができ、光取り出し効率をさらに向上させることができる。
上記実施の形態の半導体発光素子1において、例えば、N型基板11とN型補助層12との間に、反射膜を設けてもよい。アルミニウム等の導電性が高く、かつ、反射性の材料を用いて反射膜を設けることにより、活性層13からN型基板11側に発光された光をウインドウ層15側に反射させてより発光光の利用効率を高めることができる。
上記実施の形態では、ウインドウ層15が単層の半導体層から構成される場合を例に本発明を説明したが、例えば、ウインドウ層15がAlGaAs半導体層とAlGaInP半導体層とを積層させた構造のような多層構造としてもよい。また、透明誘電体膜22、透明導体膜23、保護層25等を多層の積層膜から形成してもよい。この場合、各膜について、これらの界面における臨界角が大きくなるような屈折率を有する材料を用いることが好ましい。
上記実施の形態では、透明導体膜23及びアノード電極24の表面等をエポキシ樹脂等の保護層25で被覆した場合を例に本発明を説明したが、保護層25を設けなくてもよい。この場合、大気の屈折率に基づいて、好ましい屈折率を有する材料を透明導体膜23に用いることが好ましい。
本発明の半導体発光素子1は、透明導体膜23の屈折率n1、透明誘電体膜22の屈折率n2、ウインドウ層15の屈折率n3、及び、保護層25の屈折率n4が、n4<n1≦n2<n3の関係を満たすことが好ましいが、n3がn1またはn2よりも大きければ、n1>n2であってもよい。
上記実施の形態では、アノード電極24がAu電極等から構成されている場合を例に本発明を説明したが、例えば、透明導体膜23と同様に、ITO等からなる導体膜から構成されていてもよい。
上記実施の形態では、半導体基体10がN型基板11、N型補助層12等を備える場合を例に本発明を説明したが、これらの導電型を反対に構成してもよい。
上記実施の形態では、半導体発光素子1として発光ダイオードを用いた場合を例に本発明を説明したが、本発明は発光ダイオードに限定されるものではなく、半導体レーザ等のいかなる電界発光型の半導体装置にも適用可能である。
本発明の実施の形態の半導体発光素子の構成を示す図である。 ウインドウ層の平面図である。 突起部及び窪み部を示す図である。 半導体発光素子の電流の流れを説明するための図である。 突起部及び窪み部における光の屈折を説明するための図である。 実施の形態の半導体発光素子の製造プロセスを示す図である。 実施の形態の半導体発光素子の製造プロセスを示す図である。 他の実施の形態の突起部及び窪み部を示す図である。
符号の説明
1 半導体発光素子
10 半導体基体
11 N型基板
12 N型補助層
13 活性層
14 P型補助層
15 ウインドウ層
16 突起部
17 窪み部
21 コンタクト電極
22 透明誘電体膜
23 透明導体膜
24 アノード電極
25 保護層
26 カソード電極

Claims (11)

  1. 光取り出し面を有する一面に複数の突起部及び窪み部が形成された半導体層と、
    前記窪み部に形成された光透過性を有する誘電膜と、
    前記半導体層の一面上に形成された光透過性を有する導体膜と、
    を備え、
    前記導体膜と前記半導体層とが電気的に接続されており、
    前記導体膜の屈折率n1と、前記誘電体膜の屈折率n2と、前記半導体層の屈折率n3とは、
    n1≦n2<n3
    の関係を満たし、
    前記半導体層内で発光した光の波長λと、前記突起部の幅Xとは、
    X≧(λ/2)
    の関係を満たし、
    前記半導体層内で発光した光の波長λと、前記突起部の高さYとは、
    Y≧(λ/2)
    の関係を満たす、ことを特徴とする半導体発光素子。
  2. 前記導体膜と前記半導体層とが前記突起部を介して電気的に接続されている、
    ことを特徴とする請求項1に記載の半導体発光素子。
  3. 前記半導体層は、前記導体膜から前記半導体層に流れる電流が前記一面の全面に流れるように、前記突起部及び窪み部が形成されている、ことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記突起部上に形成された光透過性を有する導電性膜をさらに備え、
    前記導体膜と前記突起部とが前記導電性膜を介して電気的に接続されている、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体発光素子。
  5. 前記突起部の幅Xと、前記突起部の高さYとは、
    (Y/3)≦X≦3Y
    の関係を満たす、ことを特徴とする請求項1乃至のいずれか1項に記載の半導体発光素子。
  6. 半導体層の光取り出し面を有する一面に複数の突起部及び窪み部を形成し、前記窪み部に光透過性を有する誘電膜を形成し、前記半導体層の一面上に光透過性を有する導体膜を形成する工程を備え、
    前記工程では、前記導体膜と前記半導体層とが前記突起部を介して電気的に接続するように、前記導体膜、前記誘電体膜、及び、前記半導体層を形成する、ことを特徴とする半導体発光素子の製造方法。
  7. 前記導体膜から前記半導体層に流れる電流が前記一面の全面に流れるように、前記突起部及び窪み部を形成する、ことを特徴とする請求項に記載の半導体発光素子の製造方法。
  8. 前記突起部上に光透過性を有する導電性膜を形成する工程をさらに備え、該工程では、前記導体膜と前記突起部とが前記導電性膜を介して電気的に接続するように、前記導電性膜を形成する、ことを特徴とする請求項またはに記載の半導体発光素子の製造方法。
  9. 前記導体膜の屈折率n1と、前記誘電体膜の屈折率n2と、前記半導体層の屈折率n3とが、
    n1≦n2<n3
    の関係を満たす材料を用いて、前記導体膜、前記誘電体膜、及び、前記半導体層を形成する、ことを特徴とする請求項乃至のいずれか1項に記載の半導体発光素子の製造方法。
  10. 前記突起部の幅Xと、前記突起部の高さYとが
    (Y/3)≦X≦3Y
    の関係を満たすように、前記突起部を形成する、ことを特徴とする請求項乃至のいずれか1項に記載の半導体発光素子の製造方法。
  11. 前記半導体層内で発光した光の波長λと、前記突起部の幅Xとが、
    X≧(λ/2)
    の関係を満たし、
    前記半導体層内で発光した光の波長λと、前記突起部の高さYとが、
    Y≧(λ/2)
    の関係を満たすように、前記突起部を形成する、ことを特徴とする請求項乃至10のいずれか1項に記載の半導体発光素子の製造方法。
JP2004284924A 2004-09-29 2004-09-29 半導体発光素子およびその製造方法 Expired - Fee Related JP4371029B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004284924A JP4371029B2 (ja) 2004-09-29 2004-09-29 半導体発光素子およびその製造方法
US11/231,071 US7560737B2 (en) 2004-09-29 2005-09-20 Semiconductor light emitting element and fabrication method thereof
TW094133247A TWI263364B (en) 2004-09-29 2005-09-23 Semiconductor light emitting element and fabrication method thereof
CNB2005101097999A CN100438099C (zh) 2004-09-29 2005-09-23 半导体发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004284924A JP4371029B2 (ja) 2004-09-29 2004-09-29 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006100569A JP2006100569A (ja) 2006-04-13
JP4371029B2 true JP4371029B2 (ja) 2009-11-25

Family

ID=36144376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004284924A Expired - Fee Related JP4371029B2 (ja) 2004-09-29 2004-09-29 半導体発光素子およびその製造方法

Country Status (4)

Country Link
US (1) US7560737B2 (ja)
JP (1) JP4371029B2 (ja)
CN (1) CN100438099C (ja)
TW (1) TWI263364B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198763B1 (ko) * 2006-03-23 2012-11-12 엘지이노텍 주식회사 기둥 구조와 이를 이용한 발광 소자 및 그 형성방법
CN101416076A (zh) * 2006-04-03 2009-04-22 株式会社尼康 对浸没液体为疏溶的入射表面和光学窗
US7955531B1 (en) * 2006-04-26 2011-06-07 Rohm And Haas Electronic Materials Llc Patterned light extraction sheet and method of making same
JP2008066554A (ja) * 2006-09-08 2008-03-21 Sanken Electric Co Ltd 半導体発光素子
JP4946663B2 (ja) * 2007-06-29 2012-06-06 日亜化学工業株式会社 半導体発光素子
CN101355124B (zh) * 2007-07-23 2010-06-02 广镓光电股份有限公司 具有低缺陷密度的半导体发光组件及其制造方法
TWI361497B (en) * 2007-08-20 2012-04-01 Delta Electronics Inc Light-emitting diode apparatus and manufacturing method thereof
KR101393353B1 (ko) * 2007-10-29 2014-05-13 서울바이오시스 주식회사 발광다이오드
DE102008003182A1 (de) * 2008-01-04 2009-07-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR101469979B1 (ko) * 2008-03-24 2014-12-05 엘지이노텍 주식회사 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
JP5150367B2 (ja) 2008-05-27 2013-02-20 東芝ディスクリートテクノロジー株式会社 発光装置及びその製造方法
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子及びその製造方法
DE102008062932A1 (de) * 2008-12-23 2010-06-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
TWI380481B (en) * 2009-01-13 2012-12-21 Huga Optotech Inc Light-emitting diode with high light-emitting efficiency
TW201117427A (en) * 2009-11-06 2011-05-16 Genesis Photonics Inc Light emitting diode
KR20110055110A (ko) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
CN102024888B (zh) * 2009-12-30 2012-01-25 比亚迪股份有限公司 一种发光二极管及其制作方法
TWI463697B (zh) * 2009-12-30 2014-12-01 Hon Hai Prec Ind Co Ltd 發光二極體及其製作方法
TWI395350B (zh) * 2010-01-04 2013-05-01 Univ Nat Cheng Kung 半導體發光晶片的製作方法及半導體發光晶片
KR101039937B1 (ko) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
TWI437738B (zh) * 2010-10-06 2014-05-11 Huga Optotech Inc 半導體發光元件
KR101827969B1 (ko) * 2010-11-16 2018-02-13 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
JP5661660B2 (ja) 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
JP5897365B2 (ja) * 2012-03-21 2016-03-30 シャープ株式会社 半導体発光素子およびその製造方法
CN103367595B (zh) * 2012-03-30 2016-02-10 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
CN104737321B (zh) * 2012-07-31 2018-05-11 株式会社Lg化学 用于有机电子器件的基板
CN103682010A (zh) * 2012-09-17 2014-03-26 比亚迪股份有限公司 一种led芯片及制备方法
JP5572202B2 (ja) * 2012-11-30 2014-08-13 東芝ディスクリートテクノロジー株式会社 発光装置
WO2014175564A1 (ko) * 2013-04-22 2014-10-30 한국산업기술대학교산학협력단 수직형 발광다이오드 제조 방법, 수직형 발광다이오드와 자외선 발광다이오드 제조 방법 및 자외선 발광다이오드
US10411163B2 (en) * 2015-03-05 2019-09-10 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode and fabrication method thereof
JP6976039B2 (ja) * 2016-05-17 2021-12-01 ローム株式会社 半導体発光素子
CN111446337B (zh) * 2019-01-16 2021-08-10 隆达电子股份有限公司 发光二极管结构
CN114038957A (zh) * 2021-05-18 2022-02-11 重庆康佳光电技术研究院有限公司 一种发光芯片外延结构及其制作方法和发光芯片

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233204A (en) 1992-01-10 1993-08-03 Hewlett-Packard Company Light-emitting diode with a thick transparent layer
US5571339A (en) * 1995-04-17 1996-11-05 The Ohio State Univ. Research Found Hydrogen passivated heteroepitaxial III-V photovoltaic devices grown on lattice-mismatched substrates, and process
JP3448441B2 (ja) 1996-11-29 2003-09-22 三洋電機株式会社 発光装置
US5881089A (en) * 1997-05-13 1999-03-09 Lucent Technologies Inc. Article comprising an organic laser
JPH1146005A (ja) 1997-07-24 1999-02-16 Sanyo Electric Co Ltd 凹凸膜作製方法,光学素子並びに光起電力素子及びその製造方法
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
US6287882B1 (en) * 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
US6985656B2 (en) * 2000-03-16 2006-01-10 Lightsmyth Technologies Inc Temperature-compensated planar waveguide optical apparatus
CA2478174C (en) * 2001-03-09 2012-02-21 Alight Technologies A/S Mode control using transversal bandgap structure in vcsels
JP4704628B2 (ja) 2001-08-31 2011-06-15 アーベル・システムズ株式会社 発光ダイオード
JP4207781B2 (ja) 2002-01-28 2009-01-14 日亜化学工業株式会社 支持基板を有する窒化物半導体素子及びその製造方法
US6649990B2 (en) * 2002-03-29 2003-11-18 Intel Corporation Method and apparatus for incorporating a low contrast interface and a high contrast interface into an optical device
JP4366522B2 (ja) 2002-11-29 2009-11-18 信越半導体株式会社 発光素子
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US6990259B2 (en) * 2004-03-29 2006-01-24 Sru Biosystems, Inc. Photonic crystal defect cavity biosensor
US7442964B2 (en) * 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices

Also Published As

Publication number Publication date
TW200611438A (en) 2006-04-01
CN1755960A (zh) 2006-04-05
TWI263364B (en) 2006-10-01
JP2006100569A (ja) 2006-04-13
CN100438099C (zh) 2008-11-26
US20060076565A1 (en) 2006-04-13
US7560737B2 (en) 2009-07-14

Similar Documents

Publication Publication Date Title
JP4371029B2 (ja) 半導体発光素子およびその製造方法
US10580931B2 (en) Method for making a gallium nitride light-emitting diode
US10559717B2 (en) Light-emitting device and manufacturing method thereof
US8237180B2 (en) Light emitting element including center electrode and thin wire electrode extending from periphery of the center electrode
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
US7968903B2 (en) Light emitting device
CN109841714B (zh) 垂直结构近紫外发光二极管及其制备方法
JP2017168797A (ja) 発光ダイオード
US11637223B2 (en) Light emitting diode device
TWI357162B (ja)
JP2010541216A (ja) オプトエレクトロニクス半導体本体
US11870219B2 (en) Laser diode and method for manufacturing the same
JP2008066554A5 (ja)
US20100224897A1 (en) Semiconductor optoelectronic device and method for forming the same
JP2005191220A (ja) 半導体発光素子およびその製造方法
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
JP4998701B2 (ja) Iii−v族化合物半導体発光ダイオード
TWI657595B (zh) 光電半導體元件
US11870007B2 (en) Light-emitting element, display device and backlight unit
US20110133154A1 (en) Light-emitting device
CN113439344A (zh) 具有传导层的部段的光电半导体构件及其制造方法
JP2017059752A (ja) 発光装置とその製造方法
US11894487B2 (en) Light emitting device
WO2023142145A1 (en) Micro led structure and micro display panel
WO2023142149A1 (en) Micro led structure and micro display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees