JP2011142353A - 半導体発光素子及びその製造方法並びに半導体発光装置 - Google Patents

半導体発光素子及びその製造方法並びに半導体発光装置 Download PDF

Info

Publication number
JP2011142353A
JP2011142353A JP2011092630A JP2011092630A JP2011142353A JP 2011142353 A JP2011142353 A JP 2011142353A JP 2011092630 A JP2011092630 A JP 2011092630A JP 2011092630 A JP2011092630 A JP 2011092630A JP 2011142353 A JP2011142353 A JP 2011142353A
Authority
JP
Japan
Prior art keywords
layer
light emitting
contact
semiconductor
transparent electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011092630A
Other languages
English (en)
Inventor
Hidefumi Yasuda
秀文 安田
Yuko Kato
夕子 加藤
Kazuhiro Ikezawa
一浩 池澤
Toshiyuki Terada
俊幸 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011092630A priority Critical patent/JP2011142353A/ja
Publication of JP2011142353A publication Critical patent/JP2011142353A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Led Devices (AREA)

Abstract

【課題】発光層から放出された光の取り出し効率を向上させる半導体発光素子及びその製造方法並びに半導体発光装置を提供すること。
【解決手段】実施形態によれば、半導体発光素子は、発光層を含み、発光層から放出される光が取り出される第1の主面と、第1の主面の反対側に設けられた第2の主面とを有する半導体積層体と、半導体積層体の第2の主面に接して設けられたコンタクト層と、第2の主面の反対側の面でコンタクト層に接して設けられた透明電極層と、導電性及び反射性を有し、コンタクト層の反対側の面で透明電極層に接して設けられた反射層とを備えている。コンタクト層と透明電極層との界面には起伏が形成されず、透明電極層は反射層と接する面に起伏を有し、反射層は起伏を被覆する粗面を有する。
【選択図】図16

Description

本発明は、半導体発光素子及びその製造方法並びに半導体発光装置に関し、詳しくは、発光層から光取り出し面の反対側に放出された光を光取り出し面側へと反射させる反射層を備えた半導体発光素子及びその製造方法並びに半導体発光装置に関する。
光取り出し面の反対面側に金属材料からなる反射層を設けて、発光層から、光取り出し面の反対側に放出された光をその反射層で光取り出し面側に反射させる構造を有する半導体発光素子が、例えば特許文献1に開示されている。
このような反射層を設けることで光取り出し効率の向上を図らんとするものであるが、発光層から放出された光が、反射層、素子側面、光取り出し面などで全反射を繰り返してしまうと、期待したような光取り出し効率の向上が図れない。
特開2005−175462号公報
本発明は、発光層から放出された光の取り出し効率を向上させる半導体発光素子及びその製造方法並びに半導体発光装置を提供する。
本発明の一態様によれば、発光層を含み、前記発光層から放出される光が取り出される第1の主面と、前記第1の主面の反対側に設けられた第2の主面と、を有する半導体積層体と、前記半導体積層体の前記第1の主面の上に設けられた電極と、前記半導体積層体の前記第2の主面に接して設けられたコンタクト層と、前記第2の主面の反対側の面で前記コンタクト層に接して設けられた透明電極層と、導電性及び前記発光層から放出される光に対する反射性を有し、前記コンタクト層の反対側の面で前記透明電極層に接して設けられた反射層と、を備え、前記コンタクト層と前記透明電極層との界面には起伏が形成されず、前記透明電極層は、前記反射層と接する面に起伏を有し、前記反射層は、前記起伏を被覆する粗面を有することを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、
実装部材と、
前記実装部材の上にマウントされた上述の半導体発光素子と、
前記半導体発光素子を封止した樹脂と、
を備えたことを特徴とする半導体発光装置が提供される。
また、本発明のさらに他の一態様によれば、第1の基板上に、発光層を含む半導体層と、コンタクト層と、透明電極層と、を順に形成する工程と、前記コンタクト層はエッチングされないように、前記透明電極層の表面をエッチングして前記透明電極層の表面に起伏を形成する工程と、前記透明電極層の表面に形成された前記起伏を被覆するように、第1の金属層を形成する工程と、第2の基板上に形成された第2の金属層を前記第2の基板ごと前記第1の金属層に接合させる工程と、前記第2の金属層を前記第1の金属層に接合させた後、前記第1の基板を除去する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、光取り出し効率を向上させて、高輝度化を図れる半導体発光素子、その製造方法、半導体発光装置が提供される。
本発明の第1の実施形態に係る半導体発光素子の要部断面構造を例示する模式図である。 同半導体発光素子の要部上面構造を例示する模式図である。 発光層を含む半導体層の断面構造を例示する模式図である。 粗面化されたGaAs層表面の電子顕微鏡画像である。 凹凸が設けられた、コンタクト層と反射層との界面を模式的に例示した拡大断面図であり、コンタクト層が半導体層の第2の主面の全面にわたって残っている態様を表す。 図5と同様な模式図であり、コンタクト層は部分的に残され、反射層の一部が半導体層内まで及んでいない態様を表す。 図5、6と同様な模式図であり、コンタクト層は部分的に残され、反射層の一部が半導体層内まで及んでいる態様を表す。 コンタクト層と反射層との界面における光の散乱の程度と、素子外部への光取り出し量との関係を表すグラフである。 図8のグラフにおける横軸の角度を説明するための模式図である。 本発明の第1の実施形態に係る半導体発光素子の製造工程の要部を例示する工程断面図である。 図10に続く工程断面図である。 図11に続く工程断面図である。 図12に続く工程断面図である。 図13に続く工程断面図である。 図14に続く工程断面図である。 本発明の第2の実施形態に係る半導体発光素子の要部断面構造を例示する模式図である。 本発明の第2の実施形態に係る半導体発光素子の製造工程の要部を例示する工程断面図である。 図17に続く工程断面図である。 図18に続く工程断面図である。 図19に続く工程断面図である。 図20に続く工程断面図である。 図21に続く工程断面図である。 本発明の第3の実施形態に係る半導体発光素子の要部断面構造を例示する模式図である。 本発明の第4の実施形態に係る半導体発光装置の要部断面構造を例示する模式図である。 本発明の第4の実施形態に係る他の半導体発光装置の要部断面構造を例示する模式図である。
以下に、図面を参照しつつ、本発明の実施形態について説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体発光素子11の要部断面構造を例示する模式図である。
図2は、同半導体発光素子11の要部上面構造を例示する模式図である。
本実施形態に係る半導体発光素子11は、基板16上に、反射層25と、コンタクト層12と、発光層8を含む半導体層6と、が積層された構造を有する。半導体層6における第1の主面(上面)は光取り出し面であり、この上にコンタクト層4を介して第1の電極22が設けられている。基板16の裏面には第2の電極20が設けられている。
半導体層6は、図3に表されるように、例えば、クラッド層7、発光層(活性層)8、クラッド層9、電流拡散層10を含む半導体の積層体である。クラッド層7、発光層8、クラッド層9、電流拡散層10は、この順でコンタクト層12の上に積層されている。発光層8は、これよりもバンドギャップの大きいクラッド層7、9で挟まれている。クラッド層7、9のうち一方は第1導電型、他方は第2導電型の半導体からなる。
本具体例では、例えば、クラッド層7はp型のInAlPやInGaAlPからなり、クラッド層9はn型のInAlPやInGaAlPからなる。発光層8は、例えば、InGaP/InGaAlPの多重量子井戸構造を有する。電流拡散層10は、例えばn型のGaAsからなる。
あるいは、クラッド層7をp型のAlGaN、発光層8をAlGaN/AlInGaNの多重量子井戸構造、クラッド層9をn型のAlGaN、電流拡散層10をn型のGaNから構成してもよい。
もちろん、各層の材料は上記で挙げたものに限定されるものではなく、他の半導体材料を用いてもよい。また、半導体層6の構成も上記の構成に限らず、例えば電流拡散層10がない構成であってもよい。
半導体層6と、金属からなる反射層25と、を直接接触させると良好なオーミックコンタクトが得られないので、半導体層6と反射層25との間にはこれら両者間の抵抗を低減させる目的でコンタクト層12が設けられている。すなわち、コンタクト層12は、半導体層6の第1の主面(光取り出し面)の反対側に設けられた第2の主面に接している。コンタクト層12は、半導体層6の第2の主面を構成する半導体よりもバンドギャップが小さい半導体からなるものとすることが望ましい。例えば、クラッド層7がp型のInAlPやInGaAlPである場合には、コンタクト層12として例えばp型のGaAsが用いられる。あるいは、クラッド層7がp型のAlGaNである場合には、コンタクト層12として例えばp型のGaNが用いられる。
そして、コンタクト層12において、半導体層6の第2の主面に接する面の反対側の面は粗面化されている。この粗面化は、コンタクト層12と反射層25との界面のうちの少なくとも第1の電極22に対向する部分においてなされている。この粗面化は、例えば、コンタクト層12の粗面化したい面をウェットエッチングまたはドライエッチングする手法などにより行われる。
図4は、例えばGaAsからなるコンタクト層12の表面を、後述するような条件でドライエッチングして得られた粗面部分の電子顕微鏡画像である。
コンタクト層12の粗面化された面には第1の金属層14が形成される。第1の金属層14は、粗面化された部分の凹凸を被覆するように形成される。これにより、コンタクト層12と第1の金属層14との界面に凹凸(起伏)が形成される。第1の金属層14は、例えば、Auを含む金属材料(合金も含む)からなり、スパッタ法や真空蒸着法などにより形成される。
図5〜7は、コンタクト層12と第1の金属層14との界面の一部を模式的に例示した拡大断面図であり、それぞれ、コンタクト層12の粗面化の程度が異なる3つの態様を表す。
図5は、コンタクト層12の表面側から行ったエッチングの深さが半導体層6にまで達せず、コンタクト層12が、半導体層6の第2の主面上に全面にわたって残っている態様を表す。
図6は、上記エッチングにより、コンタクト層12が部分的に厚さ方向のすべてにわたって除去されてしまった態様を表す。コンタクト層12は半導体層6の第2の主面上に島状に残されている。半導体層6の第2の主面はエッチングされず、よって第1の金属層14は半導体層6にまでは入り込んでいない。
図7は、図6と同様にコンタクト層12が部分的に(島状に)残されており、さらに半導体層6の第2の主面も部分的にエッチングされて、第1の金属層14が部分的に半導体層6にまで入り込んで形成されている態様を表す。
上記3態様いずれにしても、コンタクト層12と第1の金属層14との界面には凹凸が形成されている。また、上記3つの態様が混在する構造であってもよい。
第1の金属層14において、コンタクト層12との界面の反対側の面は、第2の金属層18と接合されている。第2の金属層18は、例えば、Auを含む金属材料(合金も含む)からなる。後述するように、基板16上に支持された第2の金属層18が、第1の金属層14に圧接された状態で加熱されて、第1及び第2の金属層14、18が固相拡散接合される。これら一体とされた第1の金属層14と第2の金属層18とから反射層25が構成される。反射層25は、発光層8から放出される光に対する反射性を有する。
半導体層6の第1の主面(上面)は、素子外部への光取り出し面であり、この面の略中央にコンタクト層4を介して第1の電極22が設けられている。第1の電極22は、図示しない外部回路と接続するためのワイヤが接続されるボンディングパッドである。コンタクト層4及び第1の電極22の平面形状は、図2に表されるように、例えば円形状を呈しているが、これに限らず角形等であってもよい。
第1の電極22は、金属(合金も含む)からなる。コンタクト層4は、第1の電極22と半導体層6との間の抵抗を低減する役割を担い、例えば、半導体層6がInGaAlP系材料からなる場合には、コンタクト層4としてGaAsを用いることができる。基板16の裏面全面には、金属(合金も含む)からなる第2の電極20が形成されている。
基板16は、両電極22、20間の導通を確保するため、導電性を有する。本具体例では、例えば、安価で加工も容易なシリコン基板を用いている。なお、半導体層6、コンタクト層12、反射層25を含む積層体の機械的強度が十分な場合には、基板16を省いてもよい。
以上のように構成される半導体発光素子11において、第1の電極22とコンタクト層4を除いた部分の厚さ(高さ)は、例えば100〜300マイクロメータほどである。半導体発光素子11の横方向寸法は、例えば200〜300マイクロメータほどである。第1の電極22及びコンタクト層4の直径は、例えば50〜100マイクロメータほどである。
半導体発光素子11において、両電極22、20を介して、発光層8に電流を注入すると、電子と正孔との再結合が生じて発光層8から光が放出される。発光層8から、半導体層6の光取り出し面(第1の主面)に向けて放出された光は、その半導体層6の光取り出し面から素子外部に取り出される。発光層8から、上記光取り出し面の反対側の面(第2の主面)に向けて放出された光は、この光に対して透光性を有するコンタクト層12を透過して、コンタクト層12と反射層25(第1の金属層14)との界面で反射される。この反射された光は、コンタクト層12及び半導体層6を透過して、半導体層6の光取り出し面から素子外部に取り出される。
そして、本具体例では、コンタクト層12の粗面化によって、反射層25(第1の金属層14)における半導体層6の第2の主面側の面であるコンタクト層12との界面に凹凸が形成されているため、発光層8から第2の主面側に放出された光は、コンタクト層12と反射層25との界面で散乱して反射(乱反射)される。すなわち、上記界面での反射光は様々な方向に進行方向を変えるため、素子内で全反射を繰り返すような光路をとる割合が小さくなり、上記界面で反射された後、光取り出し面を透過する光をより多くできる。また、例えば、発光層8のうちで電極22の下の部分から下方(基板16の方向)に放出された光をコンタクト層12と反射層25との界面の凹凸で横または斜め方向に散乱することにより、遮光体となる電極22の方向に反射する割合を低下させ、外部に取り出す割合を増やすことも可能となる。この結果、素子外部への光取り出し効率を向上させることができ、半導体発光素子11の高輝度化を図れる。
図8は、上記界面における光の散乱の程度と、素子外部への光取り出し量との関係を表すグラフである。
縦軸は、素子外部への光の取り出し量を表す。単位は、任意単位(arbitrary unit)であり、上記界面における反射で散乱がない場合の光取り出し量を基準(1.0)とし、これに対する光取り出し量の相対的な大きさを表している。
横軸は、上記界面における光の散乱の程度を表す。これについて、図9を参照して説明する。
図9は、入射光L1が、コンタクト層と反射層との界面aにて、反射光(散乱光)L2として反射される様子を模式的に表している。角度θは、散乱光L2の広がりの中心軸bに対する散乱光L2の広がり角度を表し、これを図8のグラフにおける横軸にとっている。なお、散乱光L2の光強度分布は、中心軸bにピークを有するガウシアン分布となる。
図8の結果より、上記界面で散乱反射がない場合(θ=0°)に比べて、散乱反射がある方が光の取り出し量は大であり、また、散乱の程度が大きくなるにしたがって(角度θの大きさが大きくなるにしたがって)、光の取り出し量は大きくなる。
次に、本実施形態に係る半導体発光素子11の製造方法の一例について説明する。
図10〜図15は、半導体発光素子11の製造工程の要部を例示する工程断面図である。
まず、図10に表されるように、第1の基板2上に、コンタクト層4、半導体層6、コンタクト層12を、順にエピタキシャル成長させる。第1の基板2は、上記各層の良好なエピタキシャル成長に適したものが用いられ、例えば、InGaAlP系発光素子の場合には、GaAsを用いることができる。また、GaN系発光素子の場合には、第1の基板2として、例えばサファイアやSiCを用いることができる。
次に、例えば、GaAsからなるコンタクト層12の表面を、RIE(Reactive Ion Etching)法によってエッチングすることで粗面化する(図11)。このエッチングの各種条件の一例を以下に示す。
エッチングガス:BCl
印加高周波電力:300[W]
雰囲気圧力 :66.7[mPa]
温度:室温(常温)
エッチング時間:10分
上述した図4の電子顕微鏡画像は、この条件によるエッチングの結果得られたGaAsからなるコンタクト層12の粗面を表す。
例えば、InGaAlP系発光素子の場合には、コンタクト層12としてGaAsを用いれば、半導体層6及び反射層25とオーミックコンタクトを得やすい。ここで、GaAsからなるコンタクト層12を図5乃至図7に例示したように凹凸状に粗面化する方法として、その上にインジウム(In)を添加した層を積層させてからエッチングする方法がある。
例えば、図10に表される工程において、コンタクト層(GaAs層)12の上に、例えばInGaAlP層を100ナノメータ程度成長させた上で、上記条件によるエッチングを行うと、図5乃至図7に例示したような凹凸状の粗面化をより確実に実現できる。これは、エッチングの際にインジウムの濃度の変調あるいは偏析が生じ、インジウム濃度の高い部分が下地のGaAsに対する微細なマスクとして作用するからであると推測される。
以上のコンタクト層12の粗面化の後、図12に表されるように、コンタクト層12の粗面化した面を覆うように、第1の金属層14を形成する。第1の金属層14は、例えば、Auを含む金属材料(合金も含む)からなり、スパッタ法や真空蒸着法により形成される。第1の金属層14の厚さは、例えば1マイクロメータほどである。コンタクト層12と第1の金属層14との界面は、コンタクト層12の粗面形状を反映して、凹凸を有する界面となる。
次に、図13に表されるように、前述の工程までで得られた第1の積層体51と、第2の基板16の両面にそれぞれ第2の金属層18と第2の電極20とを形成した第2の積層体52とを熱圧着する。第2の金属層18は、例えば、Auを含む金属材料(合金も含む)からなり、スパッタ法や真空蒸着法により形成される。第2の金属層18の厚さは、例えば1マイクロメータほどである。
第2の電極20は、金属材料(合金も含む)からなる。また、この段階では、第2の基板16の一方の面のみに第2の金属層18を形成しておき、第2の電極20は、2つの積層体51、52の圧着後に、第2の基板16の他方の面に形成するようにしてもよい。
第1の金属層14と、第2の金属層18とを圧接させた状態で加熱することにより、両金属層14、18が固相拡散接合される。例えば、加熱温度は400℃ほどであり、2インチウェーハに対して9.80665×10[N]以上の力を両積層体51、52の厚さ方向に加える。
次に、図14に表されるように、半導体層6などのエピタキシャル成長用に用いた第1の基板2を、例えばエッチングにより除去する。これにより、導電性の例えばシリコン基板16上に、反射層25、コンタクト層12、半導体層6、コンタクト層4が積層された構造が得られる。
次に、図15に表されるように、コンタクト層4上の略中央に、選択的に第1の電極(ボンディングパッド)22を形成する。第1の電極22は、スパッタ法や真空蒸着法などにより形成される。この後、第1の電極22の下以外のコンタクト層4をエッチングにより除去して、図1、2に表される半導体発光素子11が得られる。また、ハンドリング性や半導体層6等の機械的強度に問題がなければ、図13に表される圧着工程の前に第1の基板2を除去しておいてもよい。
[第2の実施形態]
次に、本発明の第2の実施形態について説明する。なお、上記第1の実施形態と同様の要素については同一の符号を付して詳細な説明は省略する。
図16は、本発明の第2の実施形態に係る半導体発光素子31の要部断面構造を例示する模式図である。
本実施形態に係る半導体発光素子31が、上記第1の実施形態に係る半導体発光素子11と異なるのは、コンタクト層32の下に透明電極層33が設けれた点である。
コンタクト層32は、半導体層6の第1の主面(光取り出し面)の反対側に設けられた第2の主面に接している。コンタクト層32は、隣接する半導体層6の第2の主面(第1の主面とは反対側の主面)を構成する半導体よりもバンドギャップの小さな半導体からなるものとすることが望ましい。例えば、クラッド層7がp型のInAlPやInGaAlPである場合には、コンタクト層32としてp型のGaAsを用いることができる。あるいは、クラッド層7がp型のAlGaNである場合には、コンタクト層32としてp型のGaNを用いることができる。
透明電極層33は、コンタクト層32に接して設けられている。透明電極層33は、導電性及び発光層8から放出される光に対する透光性を有する。例えば、透明電極層33として、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、酸化亜鉛などの金属酸化物や、窒化チタンなどの金属窒化物、その他金属化合物などを用いることができる。透明電極層33において、コンタクト層32に接する面の反対側の面は粗面化されている。この粗面化は、透明電極層33の粗面化したい面を全面にわたってエッチングすることにより行われる。
透明電極層33の粗面化された面には第1の金属層14が形成される。第1の金属層14は、粗面化された部分の凹凸を被覆するように形成される。これにより、透明電極層33と第1の金属層14との界面に凹凸(起伏)が形成される。第1の金属層14は、例えば、Auを含む金属材料(合金も含む)からなり、スパッタ法や真空蒸着法などにより形成される。
以上のように、本具体例においても、反射層25(第1の金属層14)における透明電極層33側の面である透明電極層33との界面に凹凸が形成されているため、発光層8から第2の主面側に放出された光は、透明電極層33と反射層25との界面で散乱して反射(乱反射)される。すなわち、上記界面での反射光は様々な方向に進行方向を変えるため、素子内で全反射を繰り返すような光路をとる割合が小さくなり、上記界面で反射された後、光取り出し面を透過する光をより多くできる。また、例えば、発光層8のうちで電極22の下の部分から下方(基板16の方向)に放出された光を透明電極層33と反射層25との界面の凹凸で横または斜め方向に散乱することにより、遮光体となる電極22の方向に反射する割合を低下させ、外部に取り出す割合を増やすことも可能となる。この結果、素子外部への光取り出し効率を向上させることができ、半導体発光素子31の高輝度化を図れる。
また、本具体例では、コンタクト層32の下に透明電極層33を設けることで、以下のような利点がある。
コンタクト層32としては、半導体層6との良好なオーミックコンタクト確保のために、例えばGaAs等の半導体が用いられる。しかし、GaAsは、例えばInGaAlP系の発光層8から放出される光を吸収しやすいので、コンタクト層32は薄い方がよいが、薄くなると、コンタクト層32の過剰なエッチングが生じやすくなり、これは素子の順方向電圧の増大につながる。
これに対して、本具体例では、コンタクト層32をエッチングしないため、コンタクト層32を薄く形成しても、順方向電圧の増大をまねくような過剰な除去が起こり得ない。コンタクト層32を薄くすることで、コンタクト層32における光吸収を抑えることができる。
例えば、第1の実施形態に係る半導体発光素子11における、GaAs等からなるコンタクト層12は50ナノメータほどであるのに対して、同じくGaAs等からなる上記コンタクト層32の厚さは20ナノメータ程度まで薄くすることができる。
エッチングされる透明電極層33は、GaAs等の透光性半導体よりも光透過率が高いITO等からなるため、比較的厚く形成できる。例えば、透明電極層33は、100〜500ナノメータである。また、ITOはコンタクト層32及び第1の金属層14との間に合金層を形成しないため、その合金層による光透過率の低下を防ぐことができる。
次に、本実施形態に係る半導体発光素子31の製造方法の一例について説明する。
図17〜図22は、半導体発光素子31の製造工程の要部を例示する工程断面図である。
まず、図17に表されるように、第1の基板2上に、コンタクト層4、半導体層6、コンタクト層32を、順にエピタキシャル成長させる。
次に、コンタクト層32の上に、透明電極層33として、例えばITO(Indium Tin Oxide)からなる層を形成する。このITOからなる透明電極層33は、例えば、直流スパッタ法により形成される。このスパッタ時、被成膜体(第1の基板2、コンタクト層4、半導体層6、コンタクト層32からなる積層体)は、250[℃]に加熱した。また、直流パワーは、200[W](放電電圧250[V]、放電電流0.82[A])とした。
以上のような条件にて、膜厚が200ナノメータ、比抵抗が1.6×10−4[Ωcm]、発光層8から放出される光に対する透過率が95%以上のITOからなる透明電極層33が得られた。
次に、透明電極層33の表面を、ウェットエッチングすることで粗面化する(図18)。例えば、エッチング液は、35%濃塩酸と水とを1:1の割合で混合したものを用いた。温度は45[℃]、エッチング時間は2分とした。
以上の透明電極層33の粗面化の後、図19に表されるように、透明電極層33の粗面化した面を覆うように、第1の金属層14を形成する。第1の金属層14は、例えば、Auを含む金属材料(合金も含む)からなり、スパッタ法や真空蒸着法により形成される。透明電極層33と第1の金属層14との界面は、透明電極層33の粗面形状を反映して、凹凸を有する界面となる。
次に、図20に表されるように、前述の工程までで得られた第1の積層体61と、第2の基板16の両面にそれぞれ第2の金属層18と第2の電極20とを形成した第2の積層体52とを熱圧着する。第2の金属層18は、例えば、Auを含む金属材料(合金も含む)からなり、スパッタ法や真空蒸着法により形成される。
第2の電極20は、金属材料(合金も含む)からなる。また、この段階では、第2の基板16の一方の面のみに第2の金属層18を形成しておき、第2の電極20は、2つの積層体61、52の圧着後に、第2の基板16の他方の面に形成するようにしてもよい。
第1の金属層14と、第2の金属層18とを圧接させた状態で加熱することにより、両金属層14、18が固相拡散接合される。例えば、加熱温度は400℃ほどであり、2インチウェーハに対して9.80665×10[N]以上の力を両積層体61、52の厚さ方向に加える。
次に、図21に表されるように、半導体層6などのエピタキシャル成長用に用いた第1の基板2を、例えばエッチングにより除去する。これにより、導電性の例えばシリコン基板16上に、反射層25、透明電極層33、コンタクト層32、半導体層6、コンタクト層4が積層された構造が得られる。
次に、図22に表されるように、コンタクト層4上の略中央に、選択的に第1の電極(ボンディングパッド)22を形成する。第1の電極22は、スパッタ法や真空蒸着法などにより形成される。この後、第1の電極22の下以外のコンタクト層4をエッチングにより除去して、図16に表される半導体発光素子31が得られる。また、ハンドリング性や半導体層6等の機械的強度に問題がなければ、図20に表される圧着工程の前に第1の基板2を除去しておいてもよい。
[第3の実施形態]
次に、本発明の第3の実施形態について説明する。なお、上記第1、第2の実施形態と同様の要素については、同一の符号を付して詳細な説明は省略する。
図23は、本発明の第3の実施形態に係る半導体発光素子41の要部断面構造を例示する模式図である。
第3の実施形態に係る半導体発光素子41では、第2の電極43を、基板16の裏面ではなく表面側に設けている。すなわち、基板16の表面の全面に第2の金属層18が形成されている点は上記第1、第2の実施形態と同じであるが、第2の金属層18上に積層されている第1の金属層14、コンタクト層12、半導体層6は、第2の金属層18の全面にわたって設けられていない。それら積層体が設けられた部分の側方の第2の金属層18上に、第2の電極43が設けられている。この場合、基板16は導電性を有していなくてもかまわない。
[第4の実施形態]
次に、本発明の第4の実施形態として、半導体発光素子を搭載した半導体発光装置への適用例について説明する。すなわち、第1〜第3の実施形態に関して前述した光取り出し効率の高い半導体発光素子(それら半導体発光素子を以下の説明ではまとめて符号101で表す)を、リードフレームや基板などの実装部材に実装することにより、高輝度の半導体発光装置が得られる。
図24は、第4の実施形態の半導体発光装置の一具体例を表す模式断面図である。本具体例の半導体発光装置100は、「砲弾型」などと呼ばれる樹脂封止型の半導体発光装置である。
リード102の上部にはカップ部106が設けられ、半導体発光素子101はカップ部106の底面に導電性ペーストなどによりマウントされている。半導体発光素子101の上面側の電極(ボンディングパッド)と、もう一方のリード103とはワイヤ104により電気的に接続されている。カップ部106の内壁面106aは、光反射面を構成し、半導体発光素子101から放出された光を反射して上方に取り出すことができる。
カップ部106は、光透過性の樹脂105により封止されている。樹脂105の光取り出し面105aは集光曲面を形成し、半導体発光素子101から放出される光を適宜集光させて所定の配光分布が得られるようにすることができる。
図25は、半導体発光装置の他の具体例を表す模式断面図である。本具体例の半導体発光装置110は、「表面実装型」などと称されるものであり、半導体発光素子101は、リード112の上に導電性ペーストなどを介してマウントされ、半導体発光素子101の上面側の電極(ボンディングパッド)は、もうひとつのリード113にワイヤ104により電気的に接続されている。これらリード112、113は、第1の樹脂116にモールドされており、半導体発光素子101は、透光性を有する第2の樹脂115により封止されている。第1の樹脂116は、例えば、酸化チタンの微粒子などを分散させることにより、光反射性が高められている。そして、その内壁面116aが光反射面として作用し、半導体発光素子101から放出された光を外部に導く。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
コンタクト層や透明電極層の粗面化の方法としては、上述した方法や条件に限らない。例えば、ITOからなる透明電極層33のエッチングに、フッ酸系のエッチング液を用いてもよい。あるいは、ウェットエッチングに限らず、ドライエッチングによってITOからなる透明電極層33の粗面化を行ってもよい。また、GaAs等からなるコンタクト層12の粗面化は、ドライエッチングに限らず、例えばリン酸系のエッチング液を用いたウェットエッチングで行ってもよい。
2 第1の基板、4、42 コンタクト層、6 半導体層、7 クラッド層、8 発光層、9 クラッド層、10 電流拡散層、11、31、41 半導体発光素子、12 コンタクト層、14 第1の金属層、16 第2の基板、18 第2の金属層、20、43 第2の電極、22 第1の電極、25 反射層、32 コンタクト層、33 透明電極層、51、61 第1の積層体、52 第2の積層体

Claims (8)

  1. 発光層を含み、前記発光層から放出される光が取り出される第1の主面と、前記第1の主面の反対側に設けられた第2の主面と、を有する半導体積層体と、
    前記半導体積層体の前記第1の主面の上に設けられた電極と、
    前記半導体積層体の前記第2の主面に接して設けられたコンタクト層と、
    前記第2の主面の反対側の面で前記コンタクト層に接して設けられた透明電極層と、
    導電性及び前記発光層から放出される光に対する反射性を有し、前記コンタクト層の反対側の面で前記透明電極層に接して設けられた反射層と、
    を備え、
    前記コンタクト層と前記透明電極層との界面には起伏が形成されず、
    前記透明電極層は、前記反射層と接する面に起伏を有し、
    前記反射層は、前記起伏を被覆する粗面を有することを特徴とする半導体発光素子。
  2. 前記透明電極層は、ITO(Indium Tin Oxide)であることを特徴とする請求項1記載の半導体発光素子。
  3. 前記コンタクト層は、GaAsを含むことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 実装部材と、
    前記実装部材の上にマウントされた請求項1〜3のいずれか1つに記載の半導体発光素子と、
    前記半導体発光素子を封止した樹脂と、
    を備えたことを特徴とする半導体発光装置。
  5. 第1の基板上に、発光層を含む半導体層と、コンタクト層と、透明電極層と、を順に形成する工程と、
    前記コンタクト層はエッチングされないように、前記透明電極層の表面をエッチングして前記透明電極層の表面に起伏を形成する工程と、
    前記透明電極層の表面に形成された前記起伏を被覆するように、第1の金属層を形成する工程と、
    第2の基板上に形成された第2の金属層を前記第2の基板ごと前記第1の金属層に接合させる工程と、
    前記第2の金属層を前記第1の金属層に接合させた後、前記第1の基板を除去する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
  6. 前記透明電極層は、ITO(Indium Tin Oxide)であることを特徴とする請求項5記載の半導体発光素子の製造方法。
  7. 前記透明電極層の表面をウェットエッチングすることにより前記起伏を形成することを特徴とする請求項5または6に記載の半導体発光素子の製造方法。
  8. 前記第1の金属層を、スパッタ法あるいは真空蒸着法により形成することを特徴とする請求項5〜7のいずれか1つに記載の半導体発光素子の製造方法。
JP2011092630A 2011-04-19 2011-04-19 半導体発光素子及びその製造方法並びに半導体発光装置 Pending JP2011142353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011092630A JP2011142353A (ja) 2011-04-19 2011-04-19 半導体発光素子及びその製造方法並びに半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011092630A JP2011142353A (ja) 2011-04-19 2011-04-19 半導体発光素子及びその製造方法並びに半導体発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005314056A Division JP5032017B2 (ja) 2005-10-28 2005-10-28 半導体発光素子及びその製造方法並びに半導体発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012205066A Division JP5433749B2 (ja) 2012-09-18 2012-09-18 半導体発光素子及び半導体発光装置

Publications (1)

Publication Number Publication Date
JP2011142353A true JP2011142353A (ja) 2011-07-21

Family

ID=44457939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011092630A Pending JP2011142353A (ja) 2011-04-19 2011-04-19 半導体発光素子及びその製造方法並びに半導体発光装置

Country Status (1)

Country Link
JP (1) JP2011142353A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772809B2 (en) 2012-02-07 2014-07-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124966A (ja) * 1994-10-28 1996-05-17 Toshiba Corp 半導体パッケ−ジ及びその製造方法
JPH08316644A (ja) * 1995-05-15 1996-11-29 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2001138296A (ja) * 1999-11-15 2001-05-22 Matsushita Electric Works Ltd 半導体マイクロバルブ
JP2003051389A (ja) * 2001-08-06 2003-02-21 Toppan Printing Co Ltd 有機エレクトロルミネセンス表示素子およびその製造方法
JP2005026395A (ja) * 2003-07-01 2005-01-27 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2005109220A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子
WO2005050748A1 (ja) * 2003-11-19 2005-06-02 Nichia Corporation 半導体素子及びその製造方法
JP2005175462A (ja) * 2003-11-21 2005-06-30 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2005216705A (ja) * 2004-01-30 2005-08-11 Toppan Printing Co Ltd 有機el表示素子およびその製造方法
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2005259910A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124966A (ja) * 1994-10-28 1996-05-17 Toshiba Corp 半導体パッケ−ジ及びその製造方法
JPH08316644A (ja) * 1995-05-15 1996-11-29 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2001138296A (ja) * 1999-11-15 2001-05-22 Matsushita Electric Works Ltd 半導体マイクロバルブ
JP2003051389A (ja) * 2001-08-06 2003-02-21 Toppan Printing Co Ltd 有機エレクトロルミネセンス表示素子およびその製造方法
JP2005026395A (ja) * 2003-07-01 2005-01-27 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2005109220A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子
WO2005050748A1 (ja) * 2003-11-19 2005-06-02 Nichia Corporation 半導体素子及びその製造方法
JP2005175462A (ja) * 2003-11-21 2005-06-30 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2005216705A (ja) * 2004-01-30 2005-08-11 Toppan Printing Co Ltd 有機el表示素子およびその製造方法
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2005259910A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772809B2 (en) 2012-02-07 2014-07-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP5032017B2 (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
JP6917417B2 (ja) 光電素子及びその製造方法
TWI422065B (zh) 發光二極體晶片、包含其之封裝結構以及其製造方法
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
TWI633679B (zh) 豎立式透明無鏡發光二極體
US9117972B2 (en) Group III nitride semiconductor light-emitting device
US8263998B2 (en) Light-emitting device
US7834369B2 (en) Light-emitting device having a roughened surface with different topographies
JP5304563B2 (ja) Iii族窒化物半導体発光素子
JP5178360B2 (ja) 窒化物半導体発光素子
TW200843144A (en) Transparent light emitting diodes
JP2003078162A (ja) GaP系半導体発光素子
JP2010114405A (ja) 窒化物半導体発光ダイオード
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
KR101103963B1 (ko) 발광소자 및 그 제조방법
JP2013168547A (ja) Iii族窒化物半導体発光素子およびその製造方法
US8574936B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8178886B2 (en) Multi-layered LED epitaxial structure with light emitting unit
KR100946441B1 (ko) 수직 전극구조를 갖는 발광소자 및 그 제조방법
KR20090078480A (ko) 반도체 소자
JP6617401B2 (ja) 半導体発光素子
JP5433749B2 (ja) 半導体発光素子及び半導体発光装置
JP2011142353A (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
JP2007059623A (ja) 反射層を具えた高輝度発光ダイオードの製造方法
JP2011061246A (ja) 窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110419

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120614

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121126