WO2005050748A1 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
WO2005050748A1
WO2005050748A1 PCT/JP2004/016957 JP2004016957W WO2005050748A1 WO 2005050748 A1 WO2005050748 A1 WO 2005050748A1 JP 2004016957 W JP2004016957 W JP 2004016957W WO 2005050748 A1 WO2005050748 A1 WO 2005050748A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
semiconductor device
semiconductor
semiconductor layer
Prior art date
Application number
PCT/JP2004/016957
Other languages
English (en)
French (fr)
Inventor
Takashi Ichihara
Daisuke Sanga
Takeshi Kususe
Takao Yamada
Original Assignee
Nichia Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corporation filed Critical Nichia Corporation
Priority to EP04818886.6A priority Critical patent/EP1686629B1/en
Priority to JP2005515603A priority patent/JP4148264B2/ja
Priority to KR1020067008779A priority patent/KR101127314B1/ko
Publication of WO2005050748A1 publication Critical patent/WO2005050748A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Definitions

  • the present invention provides a nitride semiconductor having Al In Ga N (0 ⁇ x, 0 ⁇ y, 0 ⁇ x + y) force.
  • the present invention relates to a nitride semiconductor device formed using stacked semiconductor layers and a method of manufacturing the same, and more particularly to a semiconductor light emitting device such as a light emitting diode (LED) or a laser with improved light extraction efficiency and a method of manufacturing the same.
  • a semiconductor light emitting device such as a light emitting diode (LED) or a laser with improved light extraction efficiency and a method of manufacturing the same.
  • a light-emitting element using a nitride-based semiconductor such as gallium nitride is capable of emitting ultraviolet light, blue light, green light, and the like, is highly efficient, consumes low power, is small in size, and can be made mechanically. It has advantages such as long life and high reliability, which is strong against severe vibrations, etc., and is being used in various fields. In particular, light-emitting elements are remarkably popular in large displays, traffic lights, backlight sources for mobile phones, and the like.
  • a light-transmitting conductive film is required as an electrode, and for example, ITO (composite oxide of In and Sn), SnO, ZnO and the like are used. Among them, ITO is an oxide oxide.
  • FIG. 1 shows an example of an LED using such a transparent electrode.
  • the LED has a configuration in which an n-type GaN layer 2, an InGaN light-emitting layer 3, and a p-type GaN layer 4 are sequentially epitaxially grown on a sapphire substrate 1 via a buffer layer.
  • a part of the InGaN light emitting layer 3 and a part of the p-type GaN layer 4 are selectively removed by etching, so that the n-type GaN layer 2 is exposed.
  • an ITO layer is formed as a P-side transparent electrode 5, and a bonding pad for the p-side electrode 7 is further laminated.
  • n-side electrode 8 is formed on the n-type GaN layer 2. These electrodes are formed by vapor deposition of a metal such as Al, Au, and In.
  • the electric current injected through the p-side electrode 7 is a p-side transparent electrode 5 having good conductivity. Light is diffused uniformly in the layer, and current is injected from the p-type GaN layer 3 to the n-type GaN layer 2 to emit light. The emitted light is not blocked by the p-side electrode 7 but passes through the ITO layer and is extracted out of the chip.
  • such a nitride-based semiconductor light-emitting device has a problem that the contact resistance of the electrode portion is high. This is because GaN has a wide band gap of 3.4 eV, which makes it difficult to make ohmic contact with the electrodes. As a result, there arises a problem that the contact resistance of the electrode portion increases, and the operating voltage of the element increases, so that power consumption and heat generation also increase.
  • the light extraction efficiency is not good. This is because GaN has a large refractive index of about 2.67, so its critical angle is extremely small at 21.9 degrees. In other words, light incident at an angle larger than this critical angle when viewed from the normal to the main light extraction surface is confined without being extracted outside the LED chip. For this reason, it has been difficult to improve the external quantum efficiency to obtain a larger emission power.
  • the p-type GaN layer which is the main light extraction surface
  • the p-type GaN layer needs to have a certain thickness to form the uneven shape. If a thick p-type GaN layer is formed while doping with a high concentration of impurities to reduce the contact resistance with the electrode even slightly, a new problem will arise if the crystal surface becomes rough. I was
  • Patent Document 1 discloses an LED light-emitting element in which unevenness is provided on a main light extraction surface to improve light extraction efficiency.
  • the LED disclosed in Patent Document 1 has a configuration in which an interface between an ITO layer as a transparent electrode and a p-type GaN layer as a p-type semiconductor layer is made uneven so that light reflected on this surface can be easily extracted to the outside. As a result, the extraction efficiency has been improved.
  • the surface of the p-type GaN layer is processed into irregularities, and a transparent metal electrode or a transparent electrode is provided thereon.
  • the epitaxial growth layer is damaged and this portion does not emit light.
  • the p-type GaN layer is thin, it may reach the active layer and the n-type GaN layer during roughening. To avoid this, the GaN layer had to be thick.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2000-196152
  • a main object of the present invention is to provide a semiconductor light emitting device having a high reflection efficiency and a method for manufacturing the same, and more particularly to provide a semiconductor light emitting device having an excellent light extraction efficiency and a method for manufacturing the same.
  • a semiconductor device includes a substrate 11 having a pair of opposing main surfaces, a first conductive semiconductor layer on one main surface of the substrate 11, A second conduction type semiconductor layer on the first conduction type semiconductor layer, an active layer 14 formed between the first conduction type semiconductor layer and the second conduction type semiconductor layer, And a reflection layer 16 formed on the first conduction type semiconductor layer for reflecting light traveling from the active layer 14 toward the second conduction type semiconductor layer.
  • This semiconductor element can be mounted on a wiring board as a light emitting element, using the other main surface of the substrate 11 as a main light extraction surface. Further, a translucent conductive layer 17 is formed between the reflective layer 16 and the second conductive semiconductor layer, and an uneven surface is formed at the interface between the translucent conductive layer 17 and the reflective layer 16. 22 are formed. With this configuration, the second conductive type is The light applied to the semiconductor layer is reflected and scattered by the uneven surface 22, so that the efficiency of extracting light to the outside can be increased. In particular, since irregularities are formed at the interface between the light-transmitting conductive layer 17 and the reflective layer 16, it is difficult to process the surface without deteriorating the characteristics of the second conductive semiconductor layer. Has been resolved.
  • the interface between the translucent conductive layer 17 and the second conductive semiconductor layer can be a substantially smooth surface. With this configuration, unevenness can be formed at the interface between the light-transmitting conductive layer 17 and the reflective layer 16 without processing on the surface of the second conductivity type semiconductor layer, and the light extraction efficiency can be improved.
  • the uneven surface 22 is provided with an inclined surface as a semiconductor light emitting device, and the inclination angle of the inclined surface is 60 ° or less with respect to a normal line of the main light extraction surface. it can. With this configuration, the probability of reflecting light at an angle equal to or smaller than the critical angle can be increased, and the light extraction efficiency can be improved.
  • the semiconductor element can be a semiconductor light emitting element having a cylindrical lens shape in which the uneven surface 22 is continuous. With this configuration, it is possible to reduce the number of planes parallel to the interface, increase the probability of reflecting light at an angle smaller than the critical angle, and improve the light extraction efficiency.
  • the light-transmitting conductive layer 17 may be a semiconductor light-emitting device in which the light-transmitting conductive layer 17 includes at least one element C selected from the group consisting of Zn, In, Sn, and Mg. Different layers can be used.
  • the oxide film may include a layer containing a trace element D in addition to the element C.
  • the trace element D can be at least one element from which tin, zinc, gallium and aluminum forces are also selected.
  • it can be configured to have ITO power using indium as the element C and tin as the trace element D.
  • the surface on the uneven surface 22 can be made of ITO, which is easy to form a fine pattern, as the translucent conductive layer 17, and the light extraction efficiency can be increased.
  • ITO is also excellent in ohmic connection with the nitride semiconductor layer, as a nitride semiconductor light emitting device, the contact resistance at the interface with the second conductivity type nitride semiconductor layer is reduced to reduce the forward voltage Vf. A low practical nitride semiconductor light emitting device can be realized.
  • an oxide film containing the element C and the trace element D is finely divided in the vicinity of the interface with the semiconductor layer.
  • a semiconductor element in which the quantity element D is higher than the concentration of the trace element D in the film in the other part of the oxide film can be obtained.
  • an oxide film containing element C and trace element D is a semiconductor element in which the concentration of trace element D near the interface with the semiconductor layer is higher than the concentration of trace element D near the surface facing the interface. be able to.
  • the sheet resistance on the semiconductor layer side can be reduced, and a high-quality semiconductor light emitting device that achieves both improvement in light extraction efficiency and reduction in sheet resistance can be realized. It is preferable that the oxide film contains the element D at 20% or less of the element C.
  • the reflection layer 16 is formed of a layer containing at least one element selected from aluminum, titanium, platinum, rhodium, silver, and a metal such as radium, iridium, silicon, and zinc. It can be.
  • a layer containing aluminum (A1), rhodium (Rh), and silver (Ag) is preferably used as a layer capable of realizing high reflection used in the nitride semiconductor light emitting device of the present invention. Since aluminum, rhodium, and silver have high reflectivity, they can be efficiently reflected at the interface with the translucent conductive layer 17 to increase the light extraction efficiency.
  • the reflection layer 16 may be a dielectric containing at least one of Si, Zn, Ti, Zr, Hf, Nb, Ta, Al, and Mg. More preferably, a combination of SiO, TiO, ZrO, HfO, NbO, AlO, etc., is used in combination with low refractive index and high refractive index.
  • dielectric multilayer film in which two types of dielectrics are multilayered so as to satisfy the above-mentioned conditions and increase the refractive index difference, or SiO, MgO, MgF, AlO, SiN, SiON or the like.
  • the adhesiveness between the reflective layer 16 and the translucent conductive layer 17 can be improved.
  • the dielectric layer of the reflective layer 16 has higher adhesiveness at the interface than the metal such as A1, and the reliability can be improved.
  • the thickness of the light-transmitting conductive layer 17 may be approximately an integer multiple of ⁇ 4 with respect to the wavelength ⁇ of the light emitted from the active layer 14.
  • the light-transmitting conductive layer 17 may have a thickness of 2 m or less.
  • the reflection layer 16 is formed by forming a surface intersecting with the main surface of the substrate 11. It may be formed also. With this structure, light emitted in the lateral direction is also reflected on the upper surface, so that more light can be extracted.
  • the nitride semiconductor light emitting device at least a part of a surface of the nitride semiconductor layer that intersects a main surface of the substrate 11 is inclined. With this configuration, light emitted in the horizontal direction is reflected upward, and the light extraction efficiency can be further improved.
  • the method for manufacturing a nitride semiconductor light emitting device of the present invention provides a method for manufacturing a nitride semiconductor light emitting device, comprising: a substrate 11 having a pair of opposing main surfaces; a first conductive semiconductor layer on one main surface of the substrate 11; A second conduction type semiconductor layer on the first conduction type semiconductor layer, an active layer 14 formed between the first conduction type semiconductor layer and the second conduction type semiconductor layer, A reflection layer 16 formed on the first conduction type semiconductor layer for reflecting light traveling from the active layer 14 to the second conduction type semiconductor layer.
  • This is a method for manufacturing a semiconductor element that can be mounted on a wiring board as the extraction surface.
  • This method comprises the steps of laminating a first conductive type semiconductor layer, an active layer 14 and a second conductive type semiconductor layer on a substrate 11, and forming a light transmitting layer on the second conductive type semiconductor layer.
  • light emitted from the active layer 14 to the second conductivity type semiconductor layer is reflected and scattered by the uneven surface 22, so that the efficiency of extracting light to the outside can be increased.
  • irregularities are formed at the interface between the translucent conductive layer 17 and the reflective layer 16, it is difficult to process the surface without deteriorating the characteristics of the second conductive semiconductor layer. Has been resolved.
  • the semiconductor device and the method of manufacturing the same according to the present invention can greatly improve the efficiency of light extraction to the outside without damaging a nitride semiconductor which is difficult to process without deteriorating characteristics.
  • the interface serves as a reflective surface having unevenness, and a large amount of reflected light is emitted to a main light extraction surface facing the reflective portion. Is incident at an angle less than the critical angle, which greatly increases the amount of light extracted to the outside.
  • a translucent conductive layer between the second conductive type nitride semiconductor layer and the reflective layer it is easy to process the above-mentioned uneven surface.
  • an ohmic contact is easily obtained.
  • it is difficult to obtain an ohmic contact between a nitride semiconductor and a metal.
  • the interposition of a light-transmitting conductive layer such as ITO or a dielectric makes it easier to achieve ohmic contact.
  • a nitride semiconductor light emitting device with reduced power consumption and heat generation can be realized.
  • the conductive oxide film used as the light-transmitting conductive film with the structure of the present invention, it is possible to achieve both improvement in light extraction efficiency and reduction in sheet resistance as a semiconductor element, particularly, a semiconductor light emitting element. A high quality semiconductor light emitting device can be realized.
  • FIG. 1 is a schematic cross-sectional view showing an example of an LED using a conventional transparent electrode.
  • FIG. 2 is a schematic sectional view showing an LED mounted with a nitride semiconductor light emitting device according to one embodiment of the present invention.
  • FIG. 3 is a schematic sectional view showing a nitride semiconductor light emitting device according to a first embodiment of the present invention.
  • FIG. 4 is an explanatory view showing a state in which light reflected by a reflection surface is extracted from a main light extraction surface of a light emitting element.
  • FIG. 5 is a schematic sectional view showing a nitride semiconductor light emitting device according to Modification 1 of the first embodiment of the present invention.
  • FIG. 6 is a schematic sectional view showing a nitride semiconductor light emitting device according to Modification 2 of the first embodiment of the present invention.
  • FIG. 7 is a schematic sectional view showing a nitride semiconductor light emitting device according to Modification 3 of the first embodiment of the present invention.
  • FIG. 8 is an explanatory diagram showing a change in light absorption caused by interposing a light-transmitting conductive layer between a nitride semiconductor layer and a reflective layer of a metal film.
  • FIG. 9 is a schematic sectional view showing a nitride semiconductor light emitting device according to Modification 4 of the first embodiment of the present invention.
  • FIG. 10 is a graph showing a depth profile of tin in an ITO film.
  • FIG. 11 is a schematic sectional view showing a nitride semiconductor light emitting device according to Embodiment 2 of the present invention.
  • FIG. 12 is a schematic view showing a surface of a light-transmitting conductive layer as a nitride semiconductor light-emitting device according to another embodiment of the present invention.
  • FIG. 13 is a schematic view showing an electrode shape as a nitride semiconductor light emitting device according to another embodiment of the present invention.
  • each element constituting the present invention may be configured such that a plurality of elements are configured by the same member and one member also serves as the plurality of elements, or conversely, the function of one member may be controlled by a plurality of elements. It can also be realized by sharing with members.
  • FIG. 2 is a schematic sectional view showing an example in which the nitride semiconductor light emitting device according to one embodiment of the present invention is mounted.
  • an LED chip 9 which is a nitride semiconductor light emitting element is flip-chip mounted on a submount 10 which is one of wiring boards.
  • the flip chip mounting method uses the substrate 11 side facing the electrode formation surface as the main light extraction surface. Also called etc.
  • the buffer layer 12, the n-type nitride semiconductor layer 13, the active layer 14, and the p-type nitride semiconductor layer 15 are epitaxially grown on the substrate 11 in this order, and the light-transmitting conductive
  • the layer 17 and the reflection layer 16 are laminated.
  • the crystal growth method include metal-organic chemical vapor deposition (MOCVD), metal-organic chemical vapor deposition (MOCVD), HVPE, hydride CVD, and MBE (molecular beam epitaxy). Available.
  • the laminated structure of the semiconductor layer include a homostructure having a MIS junction, a PIN junction, and a PN junction, a heterostructure, and a double heterostructure.
  • each layer may have a superlattice structure, or the active layer 14 may have a single quantum well structure or a multiple quantum well structure in which a thin film in which a quantum effect occurs is formed.
  • n-side pad electrode 18 is formed on the same surface as the n-side electrode.
  • a p-side pad electrode 19 is formed on the p-type nitride semiconductor layer 15.
  • a metallized layer (bump 20) for connecting to an external electrode or the like is formed on the pad electrode.
  • the metallized layer is made of a material such as Ag, Au, Sn, In, Bi, Cu, and Zn.
  • the electrode forming surface side of the LED chip 9 is opposed to a pair of positive and negative external electrodes provided on the submount 10, and the respective electrodes are joined by bumps 20. Further, wires 21 and the like are wired to the submount 10. Meanwhile, Faith Dow The main surface side of the substrate 11 of the LED chip 9 mounted with the component is a main light extraction surface.
  • the term "over" on a layer or the like is not necessarily limited to a case where a layer is formed in contact with an upper surface and includes a case where a layer is formed above and separated from a layer. It is used to include the case where an intervening layer exists between layers.
  • FIG. 3 shows the nitride semiconductor light emitting device according to the first embodiment of the present invention in more detail.
  • the nitride semiconductor light emitting device shown in the figure is shown upside down to indicate that it is flip-chip mounted. In the actual manufacturing process, each layer is formed on the substrate 11, and the obtained nitride semiconductor light emitting device is mounted upside down as shown in FIG.
  • the substrate 11 is a light-transmitting substrate on which a nitride semiconductor can be epitaxially grown, and the size and thickness of the substrate are not particularly limited.
  • the substrate may be an insulating substrate such as sapphire-spinel (MgAlO) having any one of the C-plane, R-plane, and A-plane as its main surface, silicon carbide (6H, 4H, 3C), silicon, Oxide substrates such as lithium niobate and neodymium gallate lattice-bonded to ZnS, ZnO, Si, GaAs, diamond, and nitride semiconductors.
  • MgAlO sapphire-spinel
  • a nitride semiconductor substrate such as GaN or A1N can be used as long as the film is thick enough to process a device (several tens / zm or more).
  • the range is from 0.01 ° to 3.0 °, preferably from 0.05 ° to 0.5 °.
  • the nitride semiconductor may be epitaxially grown after forming the unevenness on the substrate.
  • the unevenness may be at least larger than the wavelength of light from the light emitting layer, and may be such that a flat surface can be obtained when the light emitting layer is grown.
  • the general formula is InAlGaN (0 ⁇ x, 0 ⁇ y, x + y ⁇ l), and B, P, or As may be mixed.
  • the n-type nitride semiconductor layer 13 and the p-type nitride semiconductor layer 15 are not particularly limited to a single layer or a multilayer.
  • the nitride semiconductor layer contains an n-type impurity and a p-type impurity as appropriate. Examples of n-type impurities include Si, Ge, Sn, S, 0, Ti, and Zr. Group or VI elements can be used, preferably Si, Ge, Sn, and most preferably Si.
  • the p-type impurity is not particularly limited, but includes Be, Zn, Mn, Cr, Mg, Ca and the like, and preferably Mg is used.
  • a nitride semiconductor of each conductivity type can be formed.
  • the nitride semiconductor layer has an active layer 14, and the active layer 14 has a single (SQW) or multiple quantum well structure (MQW). The details of the nitride semiconductor are shown below.
  • the nitride semiconductor grown on the substrate 11 grows via a buffer layer (not shown in FIG. 3).
  • a buffer layer As the buffer layer, a nitride semiconductor represented by the general formula Al GaN (0 ⁇ a ⁇ 0.8) a a
  • a nitride semiconductor represented by AlGaN (0 ⁇ a ⁇ 0.5) is used. Knock a a
  • the layer thickness is preferably 0.002 to 0.5 m, more preferably 0.005 to 0.2 m, and still more preferably 0.01 to 0.02 m.
  • the growth temperature of the buffer layer is preferably from 200 to 900 ° C, more preferably from 400 to 800 ° C.
  • an AlGaN (0 ⁇ X ⁇ 1) layer may be grown on the above-mentioned heterogeneous substrate by ELO (Epitaxial Lateral Overgrowth).
  • ELO Epiaxial Lateral Overgrowth
  • the Epitaxial Lateral Overgrowth method is to reduce dislocations by bending and converging threading dislocations by growing a nitride semiconductor laterally.
  • the buffer layer may have a low-temperature growth buffer layer and a high-temperature growth layer formed thereon.
  • As the high temperature growth layer undoped GaN or GaN doped with n-type impurities can be used.
  • the thickness of the high-temperature growth layer is at least 1 ⁇ m, more preferably at least 3 ⁇ m.
  • the growth temperature of the high-temperature growth layer is 900-1100 ° C, preferably 1050 ° C or more.
  • the n-type nitride semiconductor layer 13 is grown.
  • an n-type contact layer (not shown) is grown.
  • the n-type contact layer has a composition larger than the band gap energy of the active layer 14, and is preferably AlGaN (0 ⁇ j ⁇ 0.3). Especially the thickness of the n-type contact layer
  • the n-type cladding layer contains A1, and the n-type impurity concentration is not particularly limited, but is preferably 1 ⁇ 10 17 —1 ⁇ 10 2 Vcm 3 , more preferably 1 ⁇ 10 18 — 1 X 10 19 Zcm 3 . Further, the n-type impurity concentration may be inclined. Also, by giving the composition gradient of A1, it can be used as a cladding layer to confine carriers. Function.
  • the active layer 14 functions as a light emitting layer, and at least Al In Ga N (0 ⁇ a ⁇ 1, 0 ⁇ b ⁇ 1, a b 1— a— b
  • the nitride semiconductor used for the active layer 14 may be non-doped, n-type doped, or p-type doped.
  • the output of the light-emitting element can be increased. More preferably, the output and luminous efficiency of the light emitting element can be increased by undoping the well layer and doping the barrier layer with n-type impurities.
  • the wavelength region that is difficult with the conventional InGaN well layer specifically, a wavelength close to 365 nm, which is the band gap energy of GaN, or a shorter wavelength is used.
  • the wavelength of light emitted from the active layer 14 is about 360 nm to 650 nm, and preferably 380 nm to 560 nm, depending on the purpose and use of the light emitting device.
  • the thickness of the well layer is preferably lnm or more and 30nm or less, more preferably 2nm or more and 20nm or less, and still more preferably 3.5nm or more and 20nm or less. If it is smaller than lnm, it does not function well as a well layer, and if it is larger than 30nm, the crystallinity of the quaternary mixed crystal of InAlGaN is reduced and the device characteristics are reduced. When the thickness is 2 nm or more, a relatively uniform film quality can be obtained without large unevenness in the film thickness, and when the thickness is 20 nm or less, crystal growth can be performed while suppressing generation of crystal defects.
  • the output can be improved by setting the film thickness to 3.5 nm or more. This is because, by increasing the thickness of the well layer, luminescence recombination is performed with high luminous efficiency and internal quantum efficiency for a large number of carrier injections such as LD driven by a large current. It has an effect in a multiple quantum well structure. In the single quantum well structure, the effect of improving the output can be obtained in the same manner as described above by setting the film thickness to 5 nm or more.
  • the number of well layers is not particularly limited, when the number is 4 or more, it is preferable that the thickness of the well layers be lOnm or less and the film thickness of the active layer 14 be kept low. This is because if the thickness of each layer constituting the active layer 14 is increased, the overall thickness of the active layer 14 is increased, which causes an increase in V. Multiple quantum f
  • At least one well layer having a thickness within the above-mentioned lOnm is included in the plurality of wells, and more preferably, all the well layers are formed above the above-mentioned lOnm. It is to be below.
  • the barrier layer is preferably doped with a p-type impurity or an n-type impurity or undoped, as in the case of the well layer. More preferably, the n-type impurity is doped or undoped. For example, when an n-type impurity is doped into the barrier layer, its concentration needs to be at least 5 ⁇ 10 16 Zcm 3 or more. For example, in LED, preferably 5 X 10 16 Zc m 3 or more 2 X 10 18 Zcm 3 below.
  • the LED and LD of high output 5 X 10 17 Z cm 3 or more 1 X 10 2 ° Zcm 3 or less, more preferably 5 X 10 19 Zcm 3 hereinafter 1 X 10 18 Zcm 3 or more.
  • the well layer does not substantially contain an n-type impurity or that the well layer is grown by undoping.
  • the barrier layer is doped with an n-type impurity, all the barrier layers in the active layer may be doped, or a part may be doped and a part may be doped.
  • doping some barrier layers with an n-type impurity it is preferable to dope the barrier layers disposed on the n-type layer side in the active layer.
  • n-th barrier layer B (n is a positive integer) counting from the n-type layer
  • electrons are efficiently injected into the active layer, and excellent luminous efficiency and internal quantum efficiency are obtained.
  • a light emitting element having the above is obtained.
  • the m-th well layer W (m is a positive integer) counted from the n-type layer side
  • the same effect as in the case of the barrier layer described above can be obtained.
  • the same effect can be obtained by doping both the barrier layer and the well layer.
  • the p-type cladding layer is not particularly limited as long as the p-type cladding layer is made of a material having a band gap energy larger than that of the active layer 14 and can confine carriers in the active layer 14.
  • Al Ga N (0 ⁇ k ⁇ l) is used.
  • Al Ga N (0 ⁇ k ⁇ 0.4) is k 1— k k 1-k
  • the thickness of the p-type cladding layer is not particularly limited, but is preferably 0.01 to 0.3 m, more preferably 0.04 to 0. p-type impurity concentration of the p-type cladding layer, 1 X 10 1 8 - 1 X 10 21 / cm 3, preferably 1 X 10 19 - to 5 X 10 2 ° cm 3.
  • the p-type cladding layer may be a single layer or a multilayer film (superlattice structure). In the case of a multilayer film layer, the above Al Ga N and a nitride semiconductor layer having a smaller bandgap energy and k 1-k
  • the thickness of each layer forming the multilayer film layer can be preferably 100 A or less, more preferably 70 A or less, and even more preferably 10-4 OA.
  • the band gap energy is large! May be doped with p-type impurities.
  • the doping amount may be the same or different.
  • the p-type contact layer is made of Al Ga N (f 1-f
  • the p-type impurity concentration is preferably 1 ⁇ 10 17 Zcm 3 or more.
  • the p-type contact layer preferably has a composition gradient in which the p-type impurity concentration is high on the conductive substrate side and the mixed crystal ratio of A1 is small. In this case, the composition gradient may change the composition continuously or may change the composition discontinuously and stepwise.
  • a p-type contact layer is in contact with an ohmic electrode, a first p-type contact layer with a high p-type impurity concentration and a low A1 composition ratio, and a second p-type contact with a low p-type impurity concentration and a high A1 composition ratio It can also be composed of layers. Good ohmic contact can be obtained by the first p-type contact layer, and self-absorption can be prevented by the second p-type contact layer.
  • the wafer is taken out of the reaction apparatus, and then heat-treated at 450 ° C. or more in an atmosphere containing oxygen, Z, or nitrogen. As a result, hydrogen bonded to the p-type layer is removed, and a p-type nitride semiconductor layer 15 having p-type conductivity is formed.
  • Examples of the laminated structure of the nitride semiconductor layer include the following (1)-(5).
  • GaN buffer layer (thickness: 200A), Si-doped n-type GaN n-type contact layer (4 m), undoped InGaN single quantum well light emitting layer (30 A)
  • p-type cladding layer (0.2 m) made of Mg-doped p-type AlGaN, made of Mg-doped p-type GaN P-type contact layer (0.5 m).
  • AlGaN buffer layer (thickness: about 100 A), undoped GaN layer (1 m), n-side contact layer (5 m) made of GaN containing 4.5 ⁇ 10 18 Zcm 3 of Si , An undoped GaN lower layer (3000 A), a middle layer (300 A) that contains 4.5 ⁇ 10 18 Zcm 3 of Si and also has a GaN force, and an upper layer (50 A) that also has an undoped GaN force.
  • n-side first multilayer total thickness: 3350 A
  • An n-side second multilayer film layer (total thickness: 640 A) with a superlattice structure in which layers of undoped GaN (40 A) are further laminated, a barrier layer (250 A) with undoped GaN power and InGaN
  • n 0.03 Ga 0.97 N (25A) is repeatedly laminated alternately in 5 layers, and further, Al GaN (40 A) containing Mg 5 X 10 19 Z cm 3 is laminated.
  • Side multilayer film layer (total film thickness: 3
  • p-side contact layer 120 ⁇
  • p-side contact layer 120 ⁇
  • GaN GaN containing 1 ⁇ 10 20 / cm 3 of Mg.
  • AlGaN buffer layer (thickness: about 100 A) Undoped GaN layer (1 m), n-side contact layer made of GaN containing 4.5 ⁇ 10 18 / cm 3 of Si (5 m) , An undoped GaN lower layer (3000 A), a middle layer (300 A) that contains 4.5 ⁇ 10 18 Zcm 3 of Si and also has a GaN force, and an upper layer (50 A) that also has an undoped GaN force.
  • n-side first multilayer total thickness: 3350 A
  • An n-side second multilayer film layer (total thickness: 640 A) with a superlattice structure in which layers of undoped GaN (40 A) are further laminated, a barrier layer (250 A) with undoped GaN power and InGaN
  • a well layer (30 A) consisting of 0.3 0.7 and a first barrier layer ( ⁇ ) also containing InGaN force and undoped
  • Light-emitting layer with multiple quantum well structure formed by alternately stacking six layers of second barrier layers (150A) of GaN layers (three layers alternately stacked) One layer of 6 layers is preferred! / ⁇ ), Al Ga N (40 A) and Mg containing 5 x 10 19 Zcm 3 of Mg
  • GaN or AlGaN may be formed between the p-side multilayer film layer and the p-side contact layer.
  • This layer is undoped and exhibits p-type due to the diffusion of Mg from adjacent layers.
  • the electrostatic breakdown voltage of the light emitting element is improved.
  • This layer may be omitted when used in a light emitting device provided with an electrostatic protection function separately, but when no electrostatic protection means such as an electrostatic protection element is provided outside the light emitting element, the electrostatic withstand voltage is reduced. It is preferable to provide them because they can be improved.
  • OX 10 18 / cm 3 n-side co Ntakuto layer made of GaN containing, undoped GaN layer (or n-type nitride semiconductor layer having a total thickness of 6nm ), A GaN barrier layer containing 2.0 ⁇ 10 18 Zcm 3 of Si and a multiple quantum well light emitting layer (total thickness: 1000 A) alternately stacked with five layers each consisting of a GaN barrier layer and an InGaN well layer. .
  • OX 10 18 Zcm 3 P-type nitride semiconductor layer becomes GaN force comprising (film thickness: 1300A).
  • an InGaN layer (30-10 ⁇ , preferably 5 ⁇ ) may be provided on the p-type nitride semiconductor layer. As a result, the InGaN layer becomes a p-side contact layer in contact with the electrode.
  • an InGaN layer (30-100 A, preferably 50 A) may be formed as a p-side contact layer.
  • a light-transmitting conductive layer 17 is formed on the p-type nitride semiconductor layer 15 thus grown.
  • translucency means that the light-emitting wavelength of a light-emitting element can be transmitted. Does not mean colorless and transparent.
  • the translucent conductive layer 17 preferably contains oxygen in order to obtain ohmic contact.
  • oxygen there are many types of the light-transmitting conductive layer 17 containing oxygen.
  • Particularly preferred is an acid containing at least one element selected from the group consisting of zinc (Zn), indium (In), and tin (Sn). ⁇ Specifically, ITO, ZnO, In ⁇ , S
  • ITO Indium Tin Oxide
  • a light-transmitting conductive layer 17 in which ITO is formed after a metal such as Ni is formed in a thin film so as to have a light-transmitting property may be used.
  • a layer containing oxygen atoms may be formed and then heat-treated in an atmosphere containing oxygen.
  • oxygen atoms can be contained in each layer by reactive sputtering, ion beam assisted vapor deposition, or the like.
  • Ohmic contact can be obtained at the interface with the nitride semiconductor layer by interposing the light-transmitting conductive layer 17 without contacting the reflective layer 16 such as a metal film with the nitride semiconductor layer.
  • the resistance of the p-type nitride semiconductor layer 15 tends to be high, it is important to reduce the contact resistance with this interface.
  • the provision of the uneven surface 22 on the translucent conductive layer 17 eliminates the necessity of providing the unevenness directly on the nitride semiconductor, thereby avoiding the difficult processing that may cause the deterioration of the electrical characteristics.
  • Surface 22 can be formed.
  • An uneven surface 22 is formed on the surface of the translucent conductive layer 17.
  • the uneven surface 22 is formed on the resist pattern by etching or the like by a method such as R1E (reactive ion etching) or ion milling.
  • the uneven surface 22 has a pattern in which a plurality of mesa-shaped dimples each having a trapezoidal inclined surface are provided.
  • FIG. 4 (a) and 4 (b) show a light emitting element in which the upper surface has a main light extraction surface and the lower surface has a reflection surface, that is, a surface for reflecting light in order to extract downwardly directed light from above.
  • the inclination angle of the inclined surface of the unevenness can be increased by setting the angle X between the normal line of the main light extraction surface and 0 ° ⁇ X ⁇ 65 ° to increase the probability of reflecting light at an angle equal to or less than the critical angle. It can improve the light extraction efficiency.
  • the pattern of the uneven surface 22 can be any shape that can obtain a light scattering effect, in addition to the isosceles trapezoidal shape as shown in Figs.
  • a cylindrical lens-shaped uneven surface 22B having a semicircular cross section as shown in FIG. 5 may be formed. Due to the cylindrical shape, upward light can be more efficiently extracted to the outside.
  • the uneven surface 22C can be formed in a triangular wave shape as shown in FIG. Unlike the configuration shown in FIG. 3, the configuration shown in FIGS. 5 and 6 has no flat surface parallel to the interface between the light-transmitting conductive layer 17 and the reflection layer. Can be further enhanced.
  • a rectangular wave-shaped uneven surface 22D as shown in FIG. 7 can be used.
  • the cylindrical lens-shaped pattern of FIG. 5 may be provided to be separated between adjacent dimples, or may be formed into an elliptical shape by changing the cross section into a circle.
  • the pattern of the dimples is not limited to a stripe shape, but may be a columnar shape, a triangular conical shape, or a polygonal prism shape such as a prism shape or a prism shape.
  • it may be a single dome-shaped convex portion or concave portion.
  • the light extraction efficiency can also be improved by using the above pattern.
  • the unevenness is not necessarily limited to the case including the concave portion and the convex portion, but it is needless to say that the case includes only the concave portion or only the convex portion.
  • a region with a high light intensity may have a dense pattern of uneven surfaces so that more light can be extracted to the outside.
  • the angle of incidence of light on the reflective layer is the main light extraction. The light is emitted at an angle equal to or less than the critical angle, for example, by increasing the slope of FIG. 4 (b) or increasing the density of dimples. The probability of doing it can be increased.
  • the thickness of the light-transmitting conductive layer 17 is set to such an extent that an uneven surface can be formed.
  • the wavelength of the light emitted from the active layer 14 be approximately an integral multiple of ⁇ 4. This is because strong light is emitted from the light-transmitting conductive layer due to light interference in the light-transmitting conductive layer.
  • the surface of the light-transmitting conductive layer 17 has irregularities.
  • the shape of the unevenness is not particularly limited, and can be appropriately adjusted in consideration of light extraction efficiency.
  • a convex shape such as a triangle, a quadrangle, and a hexagon, in which unevenness can be densely arranged, is preferable.
  • These patterns may have different shapes on the pattern surface and the bottom surface, that is, a shape that becomes narrower as approaching the pattern surface, a shape with rounded corners, or the like, depending on the forming method.
  • the pitch is suitably, for example, about 1 ⁇ m or less, about 700 ⁇ m or less, about 500 nm or less, about 300 nm or less, or the like.
  • the height of the unevenness is not particularly limited, and is, for example, about or less, about 500 nm or less, and preferably about 10 to 500 nm.
  • the reflection layer 16 is formed on the translucent conductive layer 17 on which the uneven surface 22 is formed as described above.
  • the reflection layer 16 can be formed of, for example, a metal film. It is preferable that a part of the metal film is oxidized for good connection with the light-transmitting conductive layer 17 containing oxygen. In this way, by connecting the reflective layer of the metal film to the nitride semiconductor layer via the translucent conductive layer 17, In addition, the translucent conductive layer 17 can perform good ohmic connection with the semiconductor layer.
  • the metal film When the metal film is directly bonded to the nitride semiconductor, impurities diffuse from the metal film to the nitride semiconductor layer and become contaminated, and problems such as peeling due to poor bonding at the interface occur. The yield may decrease.
  • the oxide film When an oxide film is interposed therebetween, the oxide film serves as a protective film to prevent diffusion.
  • the adhesiveness between the oxidized object and the metal film is generally poor, but the uneven surface 22 can increase the contact area and improve the adhesive strength.
  • the absorption of light at the interface 27 with the light can also be suppressed, and the light extraction efficiency and external quantum efficiency can be improved by increasing the light that can be used effectively, and the light emission output can be increased.
  • the above-described interface as the uneven surface 22, more light can be extracted to the outside, and the output is further improved.
  • the thickness of the metal film is preferably 200 ⁇ or more, more preferably 500 ⁇ or more, light is sufficiently reflected.
  • the upper limit may be 1 ⁇ m or less.
  • a material that becomes an electrode of a p-type nitride semiconductor and can form a thin film with high reflectance is used.
  • a metal or alloy containing at least one selected element A metal or alloy containing at least one selected element. Layers or multilayers are preferred. These metals or alloys provide a favorable ohmic connection with the nitride semiconductor, and are useful for lowering the forward voltage of the light emitting element. Especially Al, Ti, Pt, R A group consisting of h, Ag, Pd, and Ir It is preferable that the layer contains at least one selected from the group consisting of aluminum, rhodium, and silver. .
  • the reflectance on the uneven surface can be 70% or more, whereby the light emitting device made of a nitride semiconductor can have a reflectance of about 360 nm to 650 nm, preferably 380 nm to 560 nm.
  • the layer of the metal film may have a laminated structure of the above-listed metals.
  • the electrode may be treated with thermal annealing later so that the electrode material becomes a solid and alloyed state in the metal film!
  • the translucent conductive layer 17 and the reflective layer 16 may have a multilayer structure. For example, by gradually decreasing the refractive index of the second layer located on the semiconductor layer side in the multilayer structure from the refractive index of the first layer, it is possible to improve the light extraction of the light emitting element. .
  • the reflection layer 16 can be made of a dielectric.
  • the dielectric preferably has a laminated structure of an oxidized product. Oxidation products are more chemically stable than metals, and can be used more reliably than reflective layers of metal films.
  • the reflectance can be 98% or more and close to 100%, and the loss due to light absorption in the reflective layer can be minimized.
  • the reflection film is made of a dielectric
  • a multilayer structure can be adopted.
  • it is a dielectric containing at least one of Si, Zn, Ti, Zr, Hf, Nb, and Ta.
  • an inclined surface 28 in which the side surface of the semiconductor layer of the light emitting element is inclined by forming an inclined surface 28 in which the side surface of the semiconductor layer of the light emitting element is inclined, light directed toward the side surface can be reduced. The light is reflected upward and the light extraction efficiency can be further improved.
  • the inclined surface 28 may be formed flat or may be curved. The curved surface is better Further, the reflection efficiency can be increased.
  • the dielectric reflection layer 29 on the inclined surface 28 the light in the horizontal direction is surely reflected and output effectively, thereby improving the efficiency.
  • This configuration is not shown in the drawings, but can be applied to a configuration in which a reflective layer is not provided on the side surface.
  • each layer can be formed by a method such as vapor deposition or sputtering using a general vapor-phase film forming apparatus.
  • each layer can be formed by using different film formation methods such as metal organic chemical vapor deposition (MOCVD), vapor deposition, and sputtering.
  • MOCVD metal organic chemical vapor deposition
  • it can be formed by a sol-gel method.
  • a certain layer may be formed by a vapor deposition method and another layer may be formed by a sputtering method.
  • an evaporation method when the light-transmitting conductive layer 17 is formed directly on the nitride semiconductor layer without using a metal film.
  • the film quality is improved, the ohmic connection between the light-transmitting electrode and the nitride semiconductor is improved, and the contact resistance can be further reduced.
  • the patterning of the interface between the light-transmitting conductive layer 17 and the reflective layer 16 can be performed by selectively using a patterning method such as wet etching, dry etching or lift-off.
  • the nitride semiconductor light emitting device in the present embodiment is provided with the light-transmitting conductive layer 17 and the reflective layer 16 for the p-type layer, but is n-type in other embodiments. It goes without saying that the light-transmitting conductive layer 17 and the like may be provided for the layer. For example, a configuration may be adopted in which light is mainly extracted from the n-type layer side, the uneven surface 22 is formed on the n-layer pad electrode, and a reflective film may be provided.
  • the pad electrode may or may not be provided on the surface of the reflective layer.
  • the light-transmitting layer provided on one of the p-type nitride semiconductor layer 15 side and the n-type nitride semiconductor layer 13 side may be provided including a layer functioning as a reflective layer. It is formed on the conductive layer 17 and the other nitride semiconductor layer.
  • a part of the nod electrode in another embodiment according to the present invention may be provided directly in the nitride semiconductor layer by extending into a through hole provided in the light-transmitting conductive layer 17 or may be provided with a transparent electrode. It may be provided directly on the nitride semiconductor layer at the outer edge of the photoconductive layer 17. As described above, since a part of the pad electrode is provided directly on the nitride semiconductor layer, peeling of the pad electrode can be prevented.
  • a conductive member such as an Au bump is arranged on the surface of the pad electrode, and is opposed to each other via the conductive member.
  • the electrical connection between the electrode of the light emitting element and the external electrode can be achieved.
  • the pad electrodes formed on the p-type nitride semiconductor layer 15 side and the n-type nitride semiconductor layer 13 side have the same type of metal and the same thickness.
  • a pad electrode can be formed on the p-type nitride semiconductor layer 15 side and the n-type nitride semiconductor layer 13 side at the same time.
  • the step of forming the pad electrode can be simplified.
  • a TiZRhZPtZAu electrode in which each of Ti, Rh, Pt, and Au on the p-type nitride semiconductor layer 15 or the n-type nitride semiconductor layer 13 side is sequentially laminated by sputtering.
  • a WZPtZAu electrode (each having a thickness of, for example, 20 nm, 200 nm, and 500 nm, respectively) is formed by sequentially laminating each of W, Pt, and Au by sputtering. Since the uppermost layer of the pad electrode is made of Au, the nod electrode can be connected favorably to a conductive wire mainly containing Au. By stacking Pt between Rh and Au, diffusion of Au or Rh can be prevented. Rh can be suitably used because it has excellent light reflectivity and barrier properties and improves light extraction efficiency.
  • an LED or laser When an LED or laser is produced as a light emitting element, it is generally formed by growing each semiconductor layer on a specific substrate. In this case, an insulating substrate such as sapphire is used as the substrate. If the insulating substrate is not finally removed, both the p-electrode and the n-electrode are usually formed on the same side of the semiconductor layer. This realizes flip-chip mounting in which the insulating substrate side is disposed on the viewing side and emitted light is extracted from the substrate side. Of course, flip-chip mounting can be performed after the board is finally removed. As described above, it is possible to improve the light extraction efficiency, improve the external quantum efficiency, and obtain a larger emission power.
  • a semiconductor device includes a substrate 11 having a pair of main surfaces opposed to each other, a first conductive semiconductor layer on one main surface of the substrate 11, A second conductivity type semiconductor layer on the first conductivity type semiconductor layer; an active layer formed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; Formed on conductive semiconductor layer A reflection layer 16 for reflecting directional light from the active layer 14 to the second conductive semiconductor layer.
  • This semiconductor element can be mounted as a light emitting element on a wiring board with the other main surface of the substrate 11 as a main light extraction surface. Further, a light-transmitting conductive layer 17 is formed between the reflective layer 16 and the second conductive semiconductor layer, and the light-transmitting conductive layer 17 is formed of at least a group consisting of zinc, indium, tin, and magnesium. Force Contains at least one selected element C and trace element D. With this configuration, light emitted from the active layer in the semiconductor layer passes through the light-transmitting conductive layer, is preferably reflected by the reflective layer, and light is extracted to the outside.
  • the concentration of the trace element D in the vicinity of the interface with the semiconductor layer is higher than the concentration of the trace element D in the film in the other part of the oxide film, In the vicinity of the interface, there are many carriers.
  • the trace element D has a specific concentration distribution in the film thickness direction, so that a conductive oxide film having excellent crystallinity and conductivity can be obtained.
  • the amount of the trace element D is too large, the conductivity tends to be improved, but the crystallinity is deteriorated, which is not preferable as a light-transmitting electrode. That is, it is preferable that a high concentration region and a low concentration region of the trace element D coexist in the film thickness direction.
  • the concentration of the trace element D in the film near the interface with the semiconductor layer is higher than the concentration of the trace element D in the film in the other part of the conductive oxide film.
  • the trace element D is tin.
  • ITO has a high carrier concentration due to a large amount of oxygen deficiency, and also has a high carrier concentration due to a large tin doping amount.
  • the doping amount of tin is too large, the carrier becomes high, but the crystallinity is deteriorated, and it is generally not preferable as a translucent electrode.
  • the doping amount of tin is large in the vicinity of the interface with the semiconductor layer, so that a good ohmic contact is provided between the conductive oxide film and the semiconductor layer. A contact is obtained, and the tin doping amount in other regions is small! / ⁇ , so that a favorable crystalline film is obtained.
  • AES Address Electron Spectroscopy
  • FIG. 10 is a graph showing the depth profile of tin in the ITO film.
  • the depth profile refers to a change in element concentration from the surface of a substance toward the inside of the substance, and a concentration distribution in a depth direction.
  • Fig. 10 (a) shows the tin concentration trend when there is a continuous tin concentration gradient
  • Fig. 10 (b) shows the overall tin concentration trend. It is.
  • the doping amount of tin is set in a range in which the state of high mobility is maintained, that is, tin having the best conductivity and the doping amount of tin is provided in the vicinity of the interface with the semiconductor layer, so that it is introduced into the conductive oxide film. This is a film that can diffuse the applied current throughout the film and further uniformly diffuse the semiconductor layer, which is preferable.
  • the concentration of the trace element D in the film near the interface with the semiconductor layer is higher than the concentration of the trace element D near the surface facing the interface.
  • the conductive oxide film has a reflective film on the surface facing the interface with the semiconductor layer, and light coming from the active layer in the semiconductor layer is formed by the reflective film being in contact with the conductive oxide film. And reflected by a reflective layer.
  • the reflective layer contains at least one element selected from aluminum, titanium, platinum, rhodium, silver, palladium, iridium, silicon, and zinc, these reflective layers have a higher conductivity than the semiconductor layer.
  • the Schottky barrier with the conductive oxide film is small and an ohmic contact is relatively easy to obtain.
  • the function as a reflective layer can be sufficiently exhibited by suppressing the doping amount of tin and improving the crystallinity. This is considered even when the surface state of the conductive oxide film is taken into consideration. If a conductive oxide film made of an oxide containing the element C has a trace element D, it is rough if the trace element D has a large amount. Surface condition. Since this surface state is roughened by the trace element D, if a reflective layer is formed on such a roughened surface, a force that makes the crystal orientation of the metal as the reflective layer unstable and a good interface is formed.
  • the interface with the reflective layer containing the metal element suppress the carriers and improve the crystallinity.
  • These configurations containing the trace element D include, for example, tin doped with InO and ZnO.
  • a conductive oxide film having such a specific concentration distribution is preferable because a conductive oxide film having such a specific concentration distribution can be obtained.
  • a conductive oxide film containing a trace element D specifically means that the element C contains about 20% or less of the element D with respect to the element C.
  • the trace element D has been described using the doping amount. This indicates whether the conductive oxide film has a small amount of a trace element D when the conductive oxide film is formed. It indicates how much trace element D is present in the state, and also includes the state after the transfer of trace element D due to thermal diffusion or the like.
  • the element C and the trace element D are preferable, and for the material, those similar to those in Embodiment 1 are preferable.
  • heat treatment may be performed in an oxygen-containing atmosphere after forming a layer containing oxygen atoms.
  • oxygen atoms can be contained by reactive sputtering, ion beam assisted vapor deposition, or the like.
  • FIG. 11 shows a schematic cross-sectional view of the nitride semiconductor light emitting device according to the second embodiment.
  • the nitride semiconductor light emitting device shown in this figure is shown upside down to indicate that it is flip-chip mounted.
  • each layer is formed on the substrate 11, and the obtained nitride semiconductor light emitting device is mounted upside down as shown in FIG.
  • the same components, members, and the like as those in the first embodiment are denoted by the same reference numerals, and detailed description is omitted.
  • the trace element D has a specific concentration distribution in the thickness direction in the semiconductor according to the second embodiment.
  • the characteristics of the element can be further improved.
  • the concentration of the trace element D be different between the surface that becomes the concave portion and the surface that becomes the convex portion, and further, the inclined surface that is in contact with the concave portion and the convex portion.
  • the concentration of the fine element D on the surface serving as the concave portion becomes higher than that on the surface serving as the convex portion.
  • a good crystallinity surface having a low concentration of trace element D can be formed on the surface of the convex portion, and suitable reflection characteristics can be obtained.
  • a carrier having a high concentration of trace element D on the surface of the convex portion can be formed.
  • the reflective layer and the conductive oxide film form a good ohmic contact.
  • these characteristics coexist on the inclined surface, and are most preferable in terms of improving light extraction to the outside and reducing operating voltage.
  • the semiconductor element is formed by a nitride semiconductor.
  • the light emitting element has been described in detail.
  • the first conductivity type semiconductor layer is shown as n-type and the second conductivity type semiconductor layer is shown as p-type.
  • the present invention is not limited to these. It goes without saying that it is included in.
  • Example 1 an LED was created as a semiconductor light emitting device having the configuration shown in FIG. First, using a MOVPE reactor, a GaN buffer layer of 200 ⁇ , a Si-doped n-type GaN n-type contact layer of 4 m, and a non-doped InGaN on a 2-inch ⁇ sapphire substrate 11
  • Single quantum well structure active layer 14 is 30 ⁇ , Mg-doped p-type AlGaN.
  • a 0.1-0.9 P-type cladding layer was grown with a thickness of 0.2 ⁇ , and a ⁇ -type contact layer of Mg-doped ⁇ -type GaN with a thickness of 0.5 ⁇ m.
  • the wafer was annealed in a nitrogen atmosphere in a reaction vessel at a temperature of 600 ° C. to further lower the resistance of the p-type nitride semiconductor layer 15. After annealing, the wafer is taken out of the reaction vessel, a mask of a predetermined shape is formed on the surface of the uppermost p-type GaN, and etching is performed from above the mask with an etching device. Part of the layer was exposed.
  • the mask on the p-type nitride semiconductor layer 15 was removed, and ITO was sputtered as a light-transmitting conductive layer 17 on almost the entire surface of the uppermost p-type GaN to a thickness of 4000A.
  • the translucent conductive layer 17 after sputtering was clearly transparent, and could be observed through the sapphire substrate 11.
  • the current can be uniformly spread over the entire p-type nitride semiconductor layer 15. Since the light-transmitting conductive layer 17 is also light-transmitting, the electrode side can be used as the main light extraction surface.
  • the transparent conductive layer 17 made of ITO color irregularities were formed in the ITO by RIE (reactive ion etching).
  • Rh was formed as a reflective layer 16 to a thickness of 1000 A by sputtering.
  • the light-transmitting conductive layer 17 (ITO) and the reflective layer 16 (Rh) were both formed at a low output of 100 W in an Ar atmosphere.
  • the translucent conductive layer 17 is formed, the transmittance of the ITO is low because oxygen in the ITO is not sufficient.
  • the patterning of the translucent conductive layer 17 (ITO) and the reflective layer 16 (Rh) was performed by wet etching. Like this In this case, the contact resistance at the interface could be kept low.
  • ITO may be formed in a state where it is heated to about 300 ° C during sputtering film formation, or it is formed at room temperature during snow film formation, and then heat-treated after film formation. Or a combination of these! The contact characteristics after the heat treatment showed good ohmic characteristics.
  • a light-transmitting conductive layer 17 including an ITO film having a lower sheet resistance than that of the related art was obtained. Through the above steps, a light-transmitting conductive layer 17 having a high transmittance and a low resistance having a sheet resistance of 6.5 ⁇ aperture and a transmittance of about 90% was obtained.
  • a pad electrode containing PtZAu was formed to a thickness of 7000 A on the entire surface of the reflective layer 16. This pad electrode is not translucent.
  • an n-electrode containing TiZRhZPtZAu was formed on the exposed n-type nitride semiconductor layer 13 to a thickness of 7000 A.
  • the wafer in which the electrodes are formed on the n-type contact layer and the p-type contact layer is cut into a chip shape of 320 m square, and the flip chip is mounted on the submount 10 as shown in FIG.
  • Example 5 an LED was produced in the same manner as in Example 1 except that the reflective layer 16 was used as a dielectric.
  • the reflective layer 16 is made of TiO 2 / SiO 4 on the transparent conductive layer 17.
  • ⁇ ⁇ 4 ( ⁇ ) is used as the film thickness, which is an integer multiple of ⁇ 4 based on the peak wavelength of light emitted from the light emitting layer.
  • auxiliary electrode 30 extending in an arc shape with a downward force was formed.
  • Such an auxiliary electrode 30 is a semiconductor light emitting element.
  • the current applied to the element is diffused throughout the translucent electrode.
  • RhZPtZAu was formed to have a thickness of 1000 ⁇ , Z2000 ⁇ , and Z 5000 ⁇ . Since the metal (Rh), which also functions as a reflection layer, is formed, the reflection efficiency is hardly reduced, and it can be used as a preferable auxiliary electrode 30. Otherwise, by producing a semiconductor light emitting element in the same manner as in Example 2, an element having a lower V than that of Example 2 could be obtained.
  • Example 4 the dielectric material used for the reflective layer in Example 2 was ZrO
  • Example 2 a semiconductor light-emitting device was prepared in the same manner as in Example 2. As a result, a device having the same characteristics as in Example 2 was obtained.
  • Example 5 the n-electrode containing TiZRhZPtZAu was ITOZ RhZPtZAu, and the p-electrode (light-transmitting conductive layer, reflective layer, pad The configuration was the same as that of the (electrode), and the n-electrode was formed simultaneously with the p-electrode. With this configuration, the electrode forming process is simplified, and light from the light emitting layer that propagates inside the semiconductor light emitting element and hits the n-electrode can be appropriately reflected. Better than that.
  • Example 6 the n-electrode containing TiZRhZPtZAu in Example 4 was replaced with ITOZ
  • the electrode transparent conductive layer Z reflective layer Z pad electrode
  • the electrode had the same configuration as the electrode, and the n electrode was formed simultaneously with the p electrode. This configuration simplifies the electrode formation process, allows the light from the light-emitting layer that has propagated inside the semiconductor light-emitting element and hits the n-electrode to be appropriately reflected, and has a light extraction efficiency higher than that of the fourth embodiment. improves.
  • Example 7
  • An LED was created as a semiconductor light emitting device with the configuration shown in Fig. 3.
  • Si on a 2-inch ⁇ sapphire substrate 11 were 4.5 ⁇ 10 18 / cm 3 n-type contact layer for forming an n electrode made of GaN force comprising (5 m), an undoped GaN force and also lower (3000A), Si and 4.
  • N-side second multilayer film layer (total thickness: 640 A) with a superlattice structure in which 10 layers are alternately stacked and undoped GaN (40 A) is further stacked, and a barrier layer (250 A) made of undoped GaN Well layer (30 A) that also has InGaN force and the first barrier layer (100 A that also has InGaN force)
  • Mg is 5 ⁇ 10 19 / cm 3 containing Al Ga ⁇ (4 ⁇ ) to the Mg 5 X 10 19 Zcm 3 includes an In Ga N and (25A)
  • a p-type multilayer layer with a superlattice structure (total thickness: 365 A) with N (40 A) laminated, containing Mg at 1 X 10 2 ° Zcm 3 and forming a p-electrode on the GaN surface
  • the layers (1200A) were grown in sequence.
  • the wafer was annealed in a nitrogen atmosphere in a reaction vessel at a temperature of 600 ° C to further lower the resistance of the p-type nitride semiconductor layer 15. After annealing, the wafer is taken out of the reaction vessel, a mask of a predetermined shape is formed on the surface of the uppermost p-type GaN, and etching is performed from above the mask with an etching device. Part of the layer was exposed.
  • the mask on the p-type nitride semiconductor layer 15 is removed, and almost all of the uppermost p-type GaN is removed.
  • ITO was sputtered on the surface as a light-transmitting conductive layer 17 to a thickness of 4000 A.
  • the translucent conductive layer 17 after sputtering was clearly transparent, and could be observed through the sapphire substrate 11.
  • Rh was formed as the reflective layer 16 by sputtering to a thickness of 100 OA.
  • the light-transmitting conductive layer 17 (ITO) and the reflective layer 16 (Rh) were both formed at a low output of 100 W in an Ar atmosphere.
  • the patterning of the translucent conductive layer 17 (ITO) and the reflective layer 16 (Rh) was performed by wet etching. By performing the wet etching in this manner, the contact resistance at the interface could be suppressed to a low level.
  • ITO may be formed in a state where it is heated to about 300 ° C during sputtering film formation, or it is formed at room temperature during snow film formation, and then heat-treated after film formation.
  • the treatment in the vicinity of the interface between the ITO and the tin oxide type contact layer, the treatment was performed so that the concentration of tin in the other portions of the ITO became higher.
  • the tin concentration increased near the interface with the semiconductor layer as shown in Fig. 10 (a). Was done.
  • a light-transmitting conductive layer 17 having a high transmittance and a low resistance was obtained.
  • the entire surface of the reflective layer 16 and the exposed n-type nitride semiconductor layer 13 are
  • the wafer having electrodes formed on the n-type contact layer and the p-type contact layer is cut into a 320 m square chip shape, and a flip chip real Dressed.
  • the efficiency of extracting light to the outside is improved, and a device with a reduced operating voltage can be obtained.
  • Example 8 will be described with reference to FIG. 13 showing a plan view of the electrode forming surface side.
  • the n-type nitride semiconductor layer is exposed in a stripe shape between the p-type nitride semiconductor layers by etching.
  • the exposed n-type nitride semiconductor layer has a shape that becomes thinner inside the device.
  • An n-electrode 8 is formed on the n-type semiconductor layer.
  • the p-side light-transmitting conductive layer (ITO) 17 and the reflective layer (Rh) 16 have a stripe shape, and have a shape wider than the width of the exposed n-type nitride semiconductor layer at the center of the light emitting element. are doing.
  • the p-side light-transmitting conductive layer is formed of the same ITO as in Example 7.
  • the number of stripe rows of the p-side translucent conductive layer 17 and the reflection layer 16 is larger than the number of rows of n-type nitride semiconductor layer-shaped n-electrodes (TiZRhZPtZAu) 8. Otherwise, a semiconductor light emitting device is obtained in the same manner as in Example 7. In FIG. 13, since the reflection layer 16 is formed on the translucent conductive layer 17, only the reflection layer 16 can be seen in the plan view.
  • the n-electrode has a constricted shape, the area of the region of the p-side translucent conductive layer and the reflective layer can be increased, and the amount of current supplied to the light emitting element per unit time Can be increased. Furthermore, by reducing the area of the n-type nitride semiconductor layer that does not contribute to light emission of the light-emitting element and relatively increasing the area of the p-type nitride semiconductor layer on the light-emitting surface, light extraction efficiency of the light-emitting element can be improved. . Therefore, with this light-emitting element, high luminance can be realized.
  • the current applied to the light-emitting element can be uniformly diffused over the entire surface of the light-emitting element, and the light emission of the light-emitting element can be made uniform. it can.
  • the pad electrode and the n-electrode formed on the p-side reflection layer preferably contain at least one of the materials contained in the bumps.
  • the material of the p-side pad electrode and the n-electrode, particularly the material of the bonding surface directly in contact with the bump is preferably Au or an alloy containing Au. It may be a single layer or a multilayer of Ag, Al, Rh, RhZlr.
  • the semiconductor light emitting device according to Example 9 has irregularities formed on the surface of the light-transmitting conductive layer of the light emitting device obtained in Example 7 as described in Example 1, and the irregularities are formed on the irregularities.
  • a semiconductor light emitting device was obtained in the same manner as in Example 7, except that a reflective layer was formed.
  • the semiconductor light-emitting device obtained by this method further improved the light extraction efficiency to the outside, and obtained a device with a reduced operating voltage.
  • Example 10 a semiconductor device according to Example 10 will be described. Also in this semiconductor element, as shown in the plan view of the electrode forming surface side shown in FIG. 13, the n-type nitride semiconductor layer is exposed in a stripe shape between the p-type nitride semiconductor layers by etching. The exposed n-type nitride semiconductor layer has a narrow shape inside the element, and an n-electrode is formed on the exposed n-type semiconductor layer.
  • the p-side translucent conductive layer (ITO) and the reflective layer (Rh) have a stripe shape, and have a shape wider than the width of the exposed n-type nitride semiconductor layer at the center of the light emitting element. I have.
  • the p-side translucent conductive layer is formed of the same ITO as in the seventh embodiment.
  • the number of stripe rows of the translucent conductive layer and the reflective layer on the p-side is larger than the number of rows of n-type nitride semiconductor layered n-electrodes (Ti / Rh / Pt / Au). Otherwise in the same manner as in Example 9, a semiconductor light emitting device was obtained.
  • the n-electrode has a constricted shape, the area of the region of the p-side translucent conductive layer and the reflective layer can be increased, and the amount of current supplied to the light emitting element per unit time can be increased. Can be increased. Furthermore, by reducing the area of the n-type nitride semiconductor layer that does not contribute to light emission of the light-emitting element and relatively increasing the area of the p-type nitride semiconductor layer on the light-emitting surface, light extraction efficiency of the light-emitting element can be improved. . Therefore, with this light-emitting element, high luminance can be realized.
  • the current applied to the light-emitting element can be uniformly diffused over the entire surface of the light-emitting element, and the light emission of the light-emitting element can be made uniform. it can.
  • the pad electrode and the n-electrode formed on the p-side reflection layer preferably contain at least one of the materials contained in the bumps.
  • the material of the p-side pad electrode and the n-electrode, particularly the material of the bonding surface directly in contact with the bump is preferably Au or an alloy containing Au. It may be a single layer or a multilayer of Ag, Al, Rh, RhZlr.
  • the nitride semiconductor light emitting device As described above, by forming the nitride semiconductor light emitting device on the mounting substrate with a flip chip as in all the examples shown in the first embodiment, it is possible to mount a plurality of nitride semiconductor light emitting devices at the same potential.
  • the size of the nitride semiconductor light emitting device can be reduced compared to the case where the device is mounted face up.
  • the node electrode serves as a light shielding part and the light emitting area decreases, but in flip-chip mounting, the entire back surface of the substrate 11 emits light. It can emit light over a wide area.
  • a eutectic alloy for bonding a relatively large light emitting area can be obtained even if the size is reduced.
  • the film thickness of the translucent conductive layer 17 and the reflective layer 16 the light emitting surface of the element can be easily made horizontal or provided to be inclined from horizontal.
  • the semiconductor device of the present invention can be applied not only to a light emitting device but also to a light receiving device.
  • a light emitting diode (LED) or a laser diode (LD) an LED device such as a full color LED display, an LED traffic light, a road information display board, or the like.
  • LED light emitting diode
  • LD laser diode
  • an LED device such as a full color LED display, an LED traffic light, a road information display board, or the like.
  • It can be applied to image scanners and the like as light-receiving elements such as solar cells and optical sensors, or can be used to transfer large amounts of information such as electronic devices (transistors such as FETs and power devices) and light sources for optical disks using these devices.
  • It can be suitably used as a storage medium such as a DVD, a light source for communication, a printing device, a light source for illumination, and the like.

Abstract

　窒化物半導体発光素子は、対向する一対の主面を有する基板１１と、基板１１の一方の主面上に積層される第１の伝導型窒化物半導体層と、第１の伝導型窒化物半導体層上に積層される第２の伝導型窒化物半導体層と、第１の伝導型窒化物半導体層と第２の伝導型窒化物半導体層との間に形成される活性層１４と、第２の伝導型窒化物半導体層上に形成され、活性層１４から第２の伝導型窒化物半導体層に向かう光を反射させるための反射層１６とを備える。この窒化物半導体発光素子は、上記基板１１の他方の主面を主光取出し面として配線基板に実装可能である。さらに、反射層１６と第２の伝導型窒化物半導体層との間に透光性導電層１７が形成されており、透光性導電層１７と反射層１６との界面に凹凸面２２が形成されている。

Description

明 細 書
半導体素子及びその製造方法
技術分野
[0001] 本発明は、 Al In Ga N (0≤x、 0≤y、 0≤x+yく 1)力 なる窒化物半導体を
Ι
積層した半導体層を用いて形成した窒化物半導体素子及びその製造方法に関し、 特に光取り出し効率を改善した発光ダイオード (LED)やレーザ等の半導体発光素 子及びその製造方法に関する。
背景技術
[0002] 窒化ガリウム等の窒化物系半導体を用いた発光素子は、紫外光、青色光、緑色光 等の発光が可能であり、高効率で低消費電力である上、小型化可能で機械的な振 動等にも強ぐ長寿命で信頼性が高い等の利点を有することから、各方面での利用 が進んでいる。特に発光素子は大型ディスプレイや信号機、携帯電話のバックライト 光源等への普及が顕著である。
[0003] 窒化物系半導体を用いた発光素子においては、活性層で発生される光を外部に 取り出して有効利用できるように、光の取り出し効率を高めることが重要となる。このよ うな観点から透光性を有する導電膜が電極として要求されており、例えば ITO (Inと S nの複合酸化物）や SnO、 ZnO等が利用されている。中でも ITOは酸化物インジゥ
2
ムにスズを含有する酸化物導電性材料であり、低抵抗、高透明度を備えているので、 透明電極等に好適である。
[0004] このような透明電極を利用した LEDの一例を図 1に示す。 LEDはサファイア基板 1 の上にバッファ層を介して n型 GaN層 2、 InGaN発光層 3、 p型 GaN層 4が順次ェピ タキシャル成長された構成を有する。また、 InGaN発光層 3及び p型 GaN層 4の一部 が選択的にエッチング除去されて、 n型 GaN層 2が露出されている。 p型 GaN層 3上 には P側透明電極 5として ITO層が形成され、さらに p側電極 7のボンディングパッドが 積層されている。また、 n型 GaN層 2の上には n側電極 8が形成されている。これらの 電極は、 Al、 Au、 In等の金属を蒸着によって形成している。このような構造において は、 p側電極 7を介して注入された電流は、導電性の良い p側透明電極 5である ITO 層で均一に拡散され、 p型 GaN層 3から n型 GaN層 2に電流が注入されて発光する。 またその発光は p側電極 7に遮られず、 ITO層を透過してチップ外に取り出される。
[0005] し力しながら、このような窒化物系半導体発光素子は、電極部の接触抵抗が高いと いう問題を有していた。それは、 GaNのバンドギャップは 3. 4eVと広いために、電極 とォーミック接触をさせることが難しいからである。その結果、電極部の接触抵抗が高 くなり、素子の動作電圧が高くなつて消費電力、発熱量も大きくなるという問題が生ず る。
[0006] また一方で、光の取り出し効率も良くない。それは、 GaNの屈折率は約 2. 67と大き いために、臨界角が 21. 9度と極めて小さいからである。つまり、主光取出し面の法 線からみて、この臨界角よりも大きい角度で入射した光は、 LEDチップの外に取り出 せず閉じ込められてしまう。このために、外部量子効率を改善してより大きな発光パヮ 一を得ることが困難であった。
[0007] ここで、主光取出し面である p型 GaN層の表面を凹凸形状に加工すれば、この問 題を改善することができる。しかし、凹凸形状を形成するためには p型 GaN層はある 程度の厚さが必要となる。そして、電極との接触抵抗を少しでも低減するために高濃 度の不純物をドーピングしつつ、厚い p型 GaN層を形成しょうとすると、結晶表面の 面荒れが発生すると 、う新たな問題が生じて 、た。
[0008] このような問題を解消するものとして、主光取出し面に凹凸を設けて光取り出し効率 を改善した LED発光素子が特許文献 1に開示される。特許文献 1に開示される LED は、透明電極である ITO層と p型半導体層である p型 GaN層との界面を凹凸にして、 この面で反射される光を外部に取り出しし易 、構成として取り出し効率を改善したも のである。具体的には、 p型 GaN層の表面を凹凸に加工して、この上に透明金属電 極や透明電極を設けて ヽる。
[0009] しかしながら、 GaN層の表面を凹凸に加工すると、ェピタキシャル成長層がダメー ジを受けてこの部分が発光しなくなるという問題がある。また p型 GaN層は薄いため、 凹凸加工の際に活性層、 n型 GaN層に達してしまうことがあり、これを回避するには G aN層を厚膜にしなければならな力つた。一方、 p型 GaN層の表面を平面として p側透 明電極の表面を凹凸に加工する方法もあるが、凹凸面が主光取出し面に近くなるた め、この凹凸パターンが外部力も視認され易くなつて外観上の見栄えが悪くなるとい う問題があった。
[0010] また主光取出し面に p型電極を設けたいわゆるフェイスアップ構造では、 n型電極を 設ける必要があり主光取出し面が狭くなる上、 p型電極にパッド電極を設けるため、こ の部分で光が遮られてしま 、、光の取り出しができなくなって光取り出し効率が悪くな るという問題もあった。
[0011] また透光性導電層として、 ITOが代表として挙げられる導電性酸ィ匕物膜を用いる構 造では、透光性を良好にする必要があり、さらに導電性酸化物膜を半導体層に接し て設ける構造では、ォーミック特性も良好にする必要がある。し力しながら、透光性と ォーミック特性とを同時に良好にすることは困難であり、導電性酸ィ匕物膜のさらなる 特¾の向上が必要であった。
特許文献 1：特開 2000— 196152号公報
発明の開示
発明が解決しょうとする課題
[0012] 本発明は、このような問題点を解決するためになされたものである。本発明の主な 目的は、反射効率の高い半導体発光素子及びその製造方法であって、特に光取り 出し効率の優れた半導体発光素子及びその製造方法を提供することにある。
課題を解決するための手段
[0013] 以上の目的を達成するために本発明に係る半導体素子は、対向する一対の主面 を有する基板 11と、前記基板 11の一方の主面上に第 1の伝導型半導体層と、前記 第 1の伝導型半導体層上に第 2の伝導型半導体層と、前記第 1の伝導型半導体層と 第 2の伝導型半導体層との間に形成される活性層 14と、前記第 2の伝導型半導体層 上に形成され、前記活性層 14から前記第 2の伝導型半導体層に向かう光を反射さ せるための反射層 16とを備える。
この半導体素子は、発光素子として、上記基板 11の他方の主面を主光取出し面とし て配線基板に実装可能である。さら〖こ、前記反射層 16と第 2の伝導型半導体層との 間に透光性導電層 17が形成されており、前記透光性導電層 17と前記反射層 16との 界面に凹凸面 22が形成されている。この構成によって、活性層 14から第 2の伝導型 半導体層に照射される光を凹凸面 22で反射、散乱させて、外部への光の取り出し効 率を高めることができる。特に、透光性導電層 17と前記反射層 16との界面で凹凸を 形成しているため、第 2の伝導型半導体層の特性を悪化させずに表面を加工するこ とが困難な問題を解消している。
[0014] また半導体発光素子は、前記透光性導電層 17と前記第 2の伝導型半導体層との 界面が略平滑面とすることができる。この構成によって、第 2の伝導型半導体層の表 面には加工を行うことなぐ透光性導電層 17と前記反射層 16との界面で凹凸を形成 して光の取り出し効率を改善できる。
[0015] さらに半導体素子は、半導体発光素子として、前記凹凸面 22が傾斜面を備えてお り、該傾斜面の傾斜角度が主光取出し面の法線に対して 60° 以下とすることができ る。この構成によって、光を臨界角以下の角度に反射させる確率を高くでき、光の取 り出し効率を改善することができる。
[0016] さらに半導体素子は、半導体発光素子として、前記凹凸面 22が連続したシリンドリ カルレンズ状とすることができる。この構成によって、界面に平行な面を少なくし、光を 臨界角以下の角度に反射させる確率を高くして光の取り出し効率を改善することが できる。
[0017] さらにまた、半導体素子は、半導体発光素子として、前記透光性導電層 17が Zn、 I n、 Sn、 Mgよりなる群力 選択された少なくとも 1種の元素 Cを含む酸ィ匕物力 なる層 を用いることができる。また、前記酸ィ匕物膜は元素 Cに加えて、微量元素 Dを含む層 を用いることができる。また、微量元素 Dは、スズ、亜鉛、ガリウム、アルミニウム力も選 択される少なくとも一種の元素とすることができる。好ましくは元素 Cとしてインジウム、 微量元素 Dとしてスズを用いた ITO力もなるよう構成することができる。この構成によ つて、微細パターンが形成し易い ITOを透光性導電層 17として表面を凹凸面 22に カロェでき、光の取り出し効率を高めることができる。また ITOは窒化物半導体層との ォーミック接続にも優れているため、窒化物半導体発光素子として、第 2の伝導型窒 化物半導体層との界面での接触抵抗を小さくして順方向電圧 Vfが低い実用的な窒 化物半導体発光素子を実現できる。
[0018] また、元素 Cと微量元素 Dを含む酸ィ匕物膜を、半導体層との界面近傍における微 量元素 Dが、酸化物膜の他の部分の膜中微量元素 Dの濃度よりも高い半導体素子と することができる。また元素 Cと微量元素 Dを含む酸ィ匕物膜を、半導体層との界面近 傍における微量元素 Dが、界面に対向する面近傍の微量元素 Dの濃度よりも高 、半 導体素子とすることができる。この構成によって、例えば ITOでは、微量元素 Dを酸 化物膜中にお 、て一定に含むものよりも、半導体層側にぉ 、てキャリアを多く配置す ることができ、ショットキー障壁を小さぐまた半導体層側のシート抵抗を小さくすること ができ、光取り出し効率の改善とシート抵抗の低減を両立させた高品質の半導体発 光素子を実現できる。また前記酸ィ匕物膜は元素 Cに対して 20%以下の元素 Dを含 むことが好ましい。
[0019] さらにまた、窒化物半導体発光素子は、前記反射層 16をアルミニウム、チタン、白 金、ロジウム、銀、ノ《ラジウム、イリジウム、ケィ素、亜鉛力も選択される少なくとも一種 の元素を含む層とすることができる。なかでも本発明の窒化物半導体発光素子に用 いる高反射が実現できる層として、アルミニウム (A1)、ロジウム (Rh)、銀 (Ag)を含む 層とすることが好ましい。アルミニウム、ロジウム、銀は高反射率であるため、透光性導 電層 17との界面で効率よく反射させて光取り出し効率を高くできる。
[0020] さらにまた、窒化物半導体発光素子は、前記反射層 16が Si、 Zn、 Ti、 Zr、 Hf、 Nb 、 Ta、 Al、 Mgの少なくともいずれかを含む誘電体としてもよい。さらに好ましくは SiO 、 TiO、 ZrO、 HfO、 Nb O、 Al O等、組み合わせて低屈折率と高屈折率の関
2 2 2 2 2 3 2 3
係を満たし、その屈折率差が大きくなるように 2種の誘電体を多層化した誘電体多層 膜、又は SiO、 MgO、 MgF、 Al O、 SiN、 SiON等を用いることが好ましい。この構
2 2 3
成によって、反射層 16と透光性導電層 17との接着性を高めることができる。特に透 光性導電層 17に ITOを使用する場合、反射層 16を A1等の金属よりも誘電体の方が 界面の接着性が高ぐ信頼性を高めることができる。
[0021] さらにまた、窒化物半導体発光素子は、前記透光性導電層 17の膜厚を、前記活性 層 14力も放出される光の波長 λに対して λ Ζ4のおよそ整数倍としてもよい。
[0022] さらにまた、窒化物半導体発光素子は前記透光性導電層 17の膜厚を 2 m以下と することができる。
[0023] さらに窒化物半導体発光素子は、前記反射層 16を、基板 11の主面と交差する面 にも形成してもよい。この構造によって、横方向に放射される光も上面に反射させて、 より多くの光を取り出すことが可能となる。
[0024] さらにまた、窒化物半導体発光素子は、前記窒化物半導体層の、前記基板 11の 主面と交差する面の少なくとも一部を傾斜させている。この構成によって、横方向に 放射される光を上方向に反射させて、光の取り出し効率をさらに改善できる。
[0025] また、本発明の窒化物半導体発光素子の製造方法は、対向する一対の主面を有 する基板 11と、前記基板 11の一方の主面上に第 1の伝導型半導体層と、前記第 1 の伝導型半導体層上に第 2の伝導型半導体層と、前記第 1の伝導型半導体層と第 2 の伝導型半導体層との間に形成される活性層 14と、前記第 2の伝導型半導体層上 に形成され、前記活性層 14から前記第 2の伝導型半導体層に向かう光を反射させる ための反射層 16と、を備え、上記基板 11の他方の主面を主光取出し面として配線 基板に実装可能な半導体素子の製造方法である。この方法は、基板 11上に、第 1の 伝導型半導体層と、活性層 14と、第 2の伝導型半導体層を積層するステップと、前 記第 2の伝導型半導体層上に透光性導電層 17を形成するステップと、前記透光性 導電層 17に凹凸面 22を形成するステップと、前記凹凸面 22の形成された透光性導 電層 17上に反射層 16を形成するステップとを備える。これによつて、活性層 14から 第 2の伝導型半導体層に照射される光を凹凸面 22で反射、散乱させて、外部への 光の取り出し効率を高めることができる。特に、透光性導電層 17と前記反射層 16と の界面で凹凸を形成しているため、第 2の伝導型半導体層の特性を悪化させずに表 面を加工することが困難な問題を解消している。
発明の効果
[0026] 本発明の半導体素子及びその製造方法は、特性を低下させることなく加工すること が困難な窒化物半導体への損傷を与えることなぐ外部への光取り出し効率を大きく 改善することができる。それは、本発明が凹凸面を有する透光性導電層上に反射膜 を成型することにより、この界面を凹凸を備える反射面として、反射部と対向する主光 取出し面に対し、反射光の多くを臨界角以下の角度で入射させて外部への光取り出 しを大幅に増カロさせているからである。また透光性導電層を第 2の伝導型窒化物半 導体層と反射層との間に介在させることで、上記凹凸面の加工が容易なことにカ卩えて 、ォーミック接触を得やすいという利点もある。特に窒化物半導体と金属はォーミック 接触を得ることが困難であるが、 ITOや誘電体等の透光性導電層を介在させることで ォーミック接触を取りやすくなり、この接触抵抗を小さくして動作電圧を下げ、消費電 力や発熱量を抑えた窒化物半導体発光素子を実現できるという利点もある。
[0027] また透光性導電膜として用いる導電性酸化物膜を本発明の構造とすることにより、 半導体素子、特に半導体発光素子として、光取り出し効率の改善とシート抵抗の低 減を両立させた高品質の半導体発光素子を実現できる。
図面の簡単な説明
[0028] [図 1]従来の透明電極を利用した LEDの一例を示す概略断面図である。
[図 2]本発明の一実施の形態に係る窒化物半導体発光素子を実装した LEDを示す 概略断面図である。
[図 3]本発明の第 1の実施の形態に係る窒化物半導体発光素子を示す概略断面図 である。
[図 4]発光素子にぉ 、て反射面で反射した光を主光取り出し面から取り出す様子を 示す説明図である。
[図 5]本発明の第 1の実施の形態の変形例 1に係る窒化物半導体発光素子を示す概 略断面図である。
[図 6]本発明の第 1の実施の形態の変形例 2に係る窒化物半導体発光素子を示す概 略断面図である。
[図 7]本発明の第 1の実施の形態の変形例 3に係る窒化物半導体発光素子を示す概 略断面図である。
[図 8]窒化物半導体層と金属膜の反射層との間に透光性導電層を介在させることに よる光吸収の変化を示す説明図である。
[図 9]本発明の第 1の実施の形態の変形例 4に係る窒化物半導体発光素子を示す概 略断面図である。
[図 10]ITO膜中のスズのデプスプロファイルを示すグラフである。
[図 11]本発明の実施の形態 2に係る窒化物半導体発光素子を示す概略断面図であ る。 [図 12]本発明の他の実施の形態に係る窒化物半導体発光素子として透光性導電層 の表面を示す概略図である。
[図 13]本発明の他の実施の形態に係る窒化物半導体発光素子として、電極形状を 示す概略図である。
符号の説明
[0029] 1 · ··サファイア基板； 2· · ·η型 GaN層； 3· · 'InGaN発光層； 4· · ·ρ型 GaN層
5·· ·ρ側透明電極； 7· · ·ρ側電極 ;8·· ·η側電極 ;9·· 'LEDチップ； 10· ··サブマウント 11…基板； 12···バッファ層
13·· ·η型窒化物半導体層 ;14·· '活性層 ;15·· ·ρ型窒化物半導体層
16·· '反射層；17·· '透光性導電層
18·· ·η側パッド電極；19·· ·ρ側パッド電極
20···バンプ； 21…ワイヤー
22、 22B、 22C、 22D…凹凸面
23· ··窒化物半導体層 ;24·· ·金属膜
25···窒化物半導体層と金属膜との界面; 26···窒化物半導体層と透光性導電層との 界
27·· '透光性導電層と金属膜との界面； 28 · · ·傾斜面
29·· '誘電体反射層； 30· · '補助電極
発明を実施するための最良の形態
[0030] 以下、本発明の実施の形態を図面に基づいて説明する。ただし、以下に示す実施 の形態は、本発明の技術思想を具体化するための半導体素子及びその製造方法を 例示するものであって、本発明は半導体素子及びその製造方法を以下のものに特 定しない。
[0031] また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定す るものでは決してない。特に実施の形態に記載されている構成部品の寸法、材質、 形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれ のみに限定する趣旨ではなぐ単なる説明例にすぎない。なお、各図面が示す部材 の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以 下の説明において、同一の名称、符号については同一もしくは同質の部材を示して おり、詳細説明を適宜省略する。さら〖こ、本発明を構成する各要素は、複数の要素を 同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に 一の部材の機能を複数の部材で分担して実現することもできる。
(実施の形態 1)
[0032] 本発明の一実施の形態に係る窒化物半導体発光素子を実装した例を図 2の概略 断面図に示す。この図では、窒化物半導体発光素子である LEDチップ 9を配線基板 の一であるサブマウント 10上にフリップチップ実装している。フリップチップは、窒化 物半導体層の電極形成面を主光取出し面とするフェイスアップ実装と異なり、電極形 成面と対向する基板 11側を主光取出し面とする実装方式であり、フ イスダウン実装 等とも呼ばれる。
[0033] 図 2の LEDチップ 9は、基板 11上にバッファ層 12、 n型窒化物半導体層 13、活性 層 14、 p型窒化物半導体層 15を順にェピタキシャル成長し、さらに透光性導電層 17 と反射層 16を積層している。結晶成長方法としては、例えば、有機金属気相成長法 (MOCVD： metal-organic chemical vapor deposition)、ノヽイドフイド気ネ目成長法 (HV PE)、ハイドライド CVD法、 MBE (molecularbeam epitaxy)等の方法が利用できる。ま た、半導体層の積層構造としては、 MIS接合、 PIN接合や PN接合を有したホモ構 造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。また、各層を超格子 構造としたり、活性層 14を量子効果が生ずる薄膜に形成させた単一量子井戸構造 や多重量子井戸構造とすることもできる。
[0034] また図 2においては詳細に図示しないが、活性層 14及び p型窒化物半導体層 15 の一部を選択的にエッチング除去して、 n型窒化物半導体層 15の一部を露出させて 、 n側パッド電極 18を形成している。また n側電極と同一面側で、 p型窒化物半導体 層 15には p側パッド電極 19が形成される。パッド電極の上には、外部電極等と接続さ せるためのメタライズ層（バンプ 20)を形成する。メタライズ層は、 Ag、 Au、 Sn、 In、 B i、 Cu、 Zn等の材料から成る。これら LEDチップ 9の電極形成面側をサブマウント 10 上に設けられた正負一対の外部電極と対向させ、バンプ 20にて各々の電極を接合 する。さらにサブマウント 10に対してワイヤー 21等が配線される。一方、フェイスダウ ンで実装された LEDチップ 9の基板 11の主面側を、主光取出し面としている。
[0035] なお本明細書において、層上等でいう「上」とは、必ずしも上面に接触して形成され る場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在 層が存在する場合も包含する意味で使用する。
[0036] 図 3に、本発明の第 1の実施の形態に係る窒化物半導体発光素子をより詳細に示 す。図に示す窒化物半導体発光素子はフリップチップ実装であることを示すため、上 下逆に表示している。実際の製造工程では基板 11上に各層を形成し、得られた窒 化物半導体発光素子を上下逆にして図 2のように実装する。
[0037] [基板 11]
基板 11は、窒化物半導体をェピタキシャル成長させることができる透光性基板で、 基板の大きさや厚さ等は特に限定されない。この基板としては、 C面、 R面、及び A面 のいずれかを主面とするサファイアゃスピネル (MgAl O )のような絶縁性基板、ま た炭化珪素（6H、 4H、 3C)、シリコン、 ZnS、 ZnO、 Si、 GaAs、ダイヤモンド、及び 窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジゥム等の酸ィ匕物基 板が挙げられる。また、デバイス加工が出来る程度の厚膜 (数十/ z m以上)であれば GaNや A1N等の窒化物半導体基板を用いることもできる。異種基板はオフアングル していてもよぐサファイア C面を用いる場合には、 0. 01° — 3. 0° 、好ましくは 0. 0 5° — 0. 5° の範囲とする。またさらに基板としてサファイア等の窒化物半導体と異 なる材料を用いるとき、基板に凹凸を形成した上に窒化物半導体をェピタキシャル成 長させてもよい。これにより、窒化物半導体層と異種基板との界面で反射する光を減 らすことができ、また界面で反射した光も工程に基板側から出されるようになるので、 好ましい。この凹凸の段差としては、少なくとも発光層からの光の波長よりも大きくか つ、発光層を成長する際に平坦な面が得られる程度の段差を設ければよい。
[0038] [窒化物半導体層]
窒化物半導体としては、一般式が In Al Ga N (0≤x、 0≤y、 x+y≤l)であつ て、 Bや P、 Asを混晶してもよい。また、 n型窒化物半導体層 13、 p型窒化物半導体 層 15は、単層、多層を特に限定しない。また、窒化物半導体層には n型不純物、 p型 不純物を適宜含有させる。 n型不純物としては、 Si、 Ge、 Sn、 S、 0、 Ti、 Zr等の IV 族、若しくは VI族元素を用いることができ、好ましくは Si、 Ge、 Snを、最も好ましくは S iを用いる。また、 p型不純物としては、特に限定されないが、 Be、 Zn、 Mn、 Cr、 Mg、 Ca等が挙げられ、好ましくは Mgが用いられる。これにより、各導電型の窒化物半導 体を形成することができる。前記窒化物半導体層には活性層 14を有し、該活性層 14 は単一（SQW)又は多重量子井戸構造 (MQW)とする。以下に窒化物半導体の詳 細を示す。
[0039] 基板 11上に成長させる窒化物半導体はバッファ層（図 3に図示せず)を介して成長 する。ノ ッファ層としては、一般式 Al Ga N (0≤a≤0. 8)で表される窒化物半導体 a a
、より好ましくは、 Al Ga N (0≤a≤0. 5)で示される窒化物半導体を用いる。ノ ッフ a a
ァ層の膜厚は、好ましくは 0. 002— 0. 5 m、より好ましくは 0. 005— 0. 2 m、さら に好ましくは 0. 01-0. 02 mとする。バッファ層の成長温度は、好ましくは 200— 9 00°C、より好ましくは 400— 800°Cである。これにより、窒化物半導体層上の転位や ピットを低減させることができる。さらに、上述した異種基板上に ELO (Epitaxial Lateral Overgrowth)法により Al Ga N (0≤X≤ 1)層を成長させてもよい。 ELO (
X -x
Epitaxial Lateral Overgrowth)法とは、窒化物半導体を横方向成長させることで貫通 転位を曲げて収束させることにより、転位を低減させるものである。ノ ッファ層は多層 構成としてもよぐ低温成長バッファ層と、その上に高温成長層を形成してもよい。高 温成長層としては、アンドープの GaN又は n型不純物をドープした GaNを用いること ができる。高温成長層の膜厚は、 1 μ m以上、より好ましくは 3 μ m以上である。また、 高温成長層の成長温度は 900— 1100°C、好ましくは 1050°C以上でとする。
[0040] 次に、 n型窒化物半導体層 13を成長させる。まず n型コンタクト層（図示せず)を成 長させる。 n型コンタクト層としては、活性層 14のバンドギャップエネルギーより大きく なる組成であり、 Al Ga N (0<j < 0. 3)が好ましい。 n型コンタクト層の膜厚は特に
j H
限定されるものではないが、好ましくは 1 μ m以上、より好ましくは 3 μ m以上である。 次に、 n型クラッド層を成長させる。 n型クラッド層は A1を含有しており、 n型不純物濃 度は特に限定されるものではないが、好ましくは 1 X 1017— 1 X 102Vcm3,より好ま しくは 1 X 1018— 1 X 1019Zcm3である。また、 n型不純物濃度に傾斜をつけても良い 。また、 A1の組成傾斜をつけることで、キャリアの閉じ込めのためのクラッド層としても 機能する。
[0041] 活性層 14は発光層として機能し、少なくとも Al In Ga N (0≤a≤ 1、 0≤b≤ 1、 a b 1— a— b
a+b≤l)力 成る井戸層と、 Al ln Ga N (0≤c≤l、 0≤d≤l, c + d≤l)から c d 1— c— d
成る障壁層とを含む量子井戸構造を有する。活性層 14に用いられる窒化物半導体 は、ノンドープ、 n型不純物ドープ、 p型不純物ドープのいずれでも良い。好ましくは、 ノンドープもしくは、又は n型不純物ドープの窒化物半導体を用いることにより、発光 素子を高出力化することができる。さらに好ましくは、井戸層をアンドープとし、障壁 層を n型不純物ドープとすることで、発光素子の出力と発光効率を高めることができる 。また発光素子に用いる井戸層に A1を含ませることで、従来の InGaNの井戸層では 困難な波長域、具体的には、 GaNのバンドギャップエネルギーである波長 365nm付 近、もしくはそれより短い波長を得ることができる。活性層 14から放出する光の波長 は、発光素子の目的、用途等に応じて 360nm— 650nm付近、好ましくは 380nm— 560nmの波長とする。
[0042] 井戸層の膜厚は、好ましくは lnm以上 30nm以下、より好ましくは 2nm以上 20nm 以下、さらに好ましくは 3. 5nm以上 20nm以下である。 lnmより小さいと井戸層とし て良好に機能せず、 30nmより大きいと InAlGaNの 4元混晶の結晶性が低下し素子 特性が低下するからである。また、 2nm以上では膜厚に大きなむらがなく比較的均 一な膜質の層が得られ、 20nm以下では結晶欠陥の発生を抑制して結晶成長が可 能となる。さらに膜厚を 3. 5nm以上とすることで出力を向上させることができる。これ は井戸層の膜厚を大きくすることで、大電流で駆動させる LDのように多数のキャリア 注入に対して、高 、発光効率及び内部量子効率により発光再結合がなされるもので あり、特に多重量子井戸構造において効果を有する。また、単一量子井戸構造では 膜厚を 5nm以上とすることで上記と同様に出力を向上させる効果が得られる。また、 井戸層の数は特に限定されないが、 4以上の場合には井戸層の膜厚を lOnm以下と して活性層 14の膜厚を低く抑えることが好ま ヽ。活性層 14を構成する各層の膜厚 が厚くなると、活性層 14全体の膜厚が厚くなり Vの上昇を招くからである。多重量子 f
井戸構造の場合、複数の井戸の内、好ましくは上記の lOnm以下の範囲にある膜厚 の井戸層を少なくとも 1つ有すること、より好ましくは全ての井戸層を上記の lOnm以 下とすることである。
[0043] また障壁層は、井戸層の場合と同様に、好ましくは p型不純物又は n型不純物がド ープされているか又はアンドープとする。より好ましくは、 n型不純物がドープされてい るか又はアンドープとする。例えば、障壁層中に n型不純物をドープする場合、その 濃度は少なくとも 5 X 1016Zcm3以上が必要である。例えば LEDでは、 5 X 1016Zc m3以上 2 X 1018Zcm3以下が好ましい。また、高出力の LEDや LDでは、 5 X 1017Z cm3以上 1 X 102°Zcm3以下、より好ましくは 1 X 1018Zcm3以上 5 X 1019Zcm3以 下とする。この場合、井戸層は n型不純物を実質的に含有しないか、あるいはアンド ープで成長させることが好ましい。また、障壁層に n型不純物をドープする場合、活 性層内のすべての障壁層にドープしても良ぐあるいは、一部をドープとし一部をァ ンドープとすることもできる。ここで、一部の障壁層に n型不純物をドープする場合、 活性層内で n型層側に配置された障壁層にドープすることが好ましい。例えば、 n型 層側から数えて n番面の障壁層 B (nは正の整数）にドープすることで、電子が効率 的に活性層内に注入され、優れた発光効率と内部量子効率を有する発光素子が得 られる。また、井戸層についても、 n型層側から数えて m番目の井戸層 W (mは正の 整数）にドープすることにより上記の障壁層の場合と同様の効果が得られる。また、障 壁層と井戸層の両方にドープしても同様の効果が得られる。
[0044] 次に、活性層 14上に p型窒化物半導体層 15として以下の複数層（図示せず)を形 成する。まず p型クラッド層としては、活性層 14のバンドギャップエネルギーより大きく なる糸且成であり、活性層 14へのキャリアの閉じ込めができるものであれば特に限定さ れない。例えば Al Ga N (0≤k< l)が用いられ、特に Al Ga N (0<k< 0. 4)が k 1— k k 1-k
好ましい。 p型クラッド層の膜厚は特に限定されないが、好ましくは 0. 01-0. 3 m 、より好ましくは 0. 04-0. とする。 p型クラッド層の p型不純物濃度は、 1 X 101 8— 1 X 1021/cm3、好ましくは 1 X 1019— 5 X 102°cm3とする。 p型不純物濃度が上 記の範囲にあると、結晶性を低下させることなくバルタ抵抗を低下させることができる 。 p型クラッド層は、単一層でも多層膜層 (超格子構造)でも良い。多層膜層の場合、 上記の Al Ga Nと、それよりバンドギャップエネルギーの小さい窒化物半導体層と k 1-k
力もなる多層膜層であれば良 、。例えばバンドギャップエネルギーの小さ 、層として は、 n型クラッド層の場合と同様に、 In Ga N (0≤1< 1) (0≤m< l
1 1—1 、 Al Ga N
m 1— m 、 m>l)が挙げられる。多層膜層を形成する各層の膜厚は、超格子構造の場合は、一 層の膜厚が好ましくは 100 A以下、より好ましくは 70 A以下、さらに好ましくは 10— 4 OAとすることができる。また、 p型クラッド層がバンドギャップエネルギーの大きい層と 、バンドギャップエネルギーの小さい層力もなる多層膜層である場合、バンドギャップ エネルギーの大き!、層及び小さ!、層の少なくとも!、ずれか一方に p型不純物をドー プさせても良い。また、バンドギャップエネルギーの大きい層及び小さい層の両方に ドープする場合は、ドープ量は同一でも異なっても良い。
[0045] 次に p型クラッド層上に p型コンタクト層を形成する。 p型コンタクト層は、 Al Ga N ( f 1-f
0≤f< l)が用いられ、特に、 Al Ga N (0≤f< 0. 3)で構成することにより、ォーミツ f l-f
ク電極である p電極と良好なォーミックコンタクトが可能となる。 p型不純物濃度は 1 X 1017Zcm3以上が好ましい。また、 p型コンタクト層は、導電性基板側で p型不純物濃 度が高ぐかつ A1の混晶比が小さくなる組成勾配を有することが好ましい。この場合、 組成勾配は、連続的に組成を変化させても、あるいは、不連続に段階的に組成を変 化させても良い。例えば、 p型コンタクト層を、ォーミック電極と接し、 p型不純物濃度 が高く A1組成比の低い第 1の p型コンタクト層と、 p型不純物濃度が低く A1組成比の 高い第 2の p型コンタクト層とで構成することもできる。第 1の p型コンタクト層により良 好なォーミック接触が得られ、第 2の p型コンタクト層により自己吸収を防止することが 可能となる。
[0046] 以上のように窒化物半導体を基板 11上に成長させた後、ウェハーを反応装置から 取り出し、その後、酸素及び Z又は窒素を含む雰囲気中で 450°C以上で熱処理を する。これにより p型層に結合している水素が取り除かれ、 p型の伝導性を示す p型窒 化物半導体層 15を形成する。
[0047] 窒化物半導体層の積層構造としては、例えば、次の（1)一 (5)に示すものが挙げら れる。
(l) GaNよりなるバッファ層（膜厚： 200A)、 Siドープ n型 GaNよりなる n型コンタクト 層（4 m)、アンドープ In Ga Nよりなる単一量子井戸構造の発光層（30 A)
0. 2 0. 8 、 M gドープ p型 Al Ga Nよりなる p型クラッド層 (0. 2 m)、 Mgドープ p型 GaNよりな る p型コンタクト層（0. 5 m)。
[0048] (2) AlGaNからなるバッファ層（膜厚：約 100 A)、アンドープ GaN層（1 m)、 Siを 4. 5 X 1018Zcm3含む GaNからなる n側コンタクト層（5 m)、アンドープ GaNからな る下層（3000 A)と、 Siを 4. 5 X 1018Zcm3含む GaN力もなる中間層（300A)と、ァ ンドープ GaN力もなる上層（50 A)との 3層からなる n側第 1多層膜層（総膜厚： 3350 A)、アンドープ GaN (40 A)とアンドープ In Ga N (20 A)とが繰り返し交互に 10
0. 1 0. 9
層ずつ積層されてさらにアンドープ GaN (40 A)が積層された超格子構造の n側第 2 多層膜層（総膜厚： 640 A)、アンドープ GaN力もなる障壁層（250 A)と In Ga N
0. 3 0. 7 からなる井戸層（30A)とが繰り返し交互に 6層ずつ積層されてさらにアンドープ Ga N力もなる障壁層（250A)が積層された多重量子井戸構造の発光層（総膜厚： 193 OA)、 Mgを 5 X 1019/cm3含む Al Ga N (40 A)と Mgを 5 X 1019/cm3含む I
0. 15 0. 85
n 0. 03 Ga 0. 97 N (25A)とが繰り返し 5層ずつ交互に積層されてさらに Mgを 5 X 1019Z cm3含む Al Ga N (40 A)が積層された超格子構造の p側多層膜層（総膜厚： 3
0. 15 0. 85
65 A)、 Mgを 1 X 1020/cm3含む GaNからなる p側コンタクト層（120θΑ)。
[0049] (3) AlGaNからなるバッファ層（膜厚：約 100 A)アンドープ GaN層（1 m)、 Siを 4 . 5 X 1018/cm3含む GaNからなる n側コンタクト層（5 m)、アンドープ GaNからな る下層（3000 A)と、 Siを 4. 5 X 1018Zcm3含む GaN力もなる中間層（300A)と、ァ ンドープ GaN力もなる上層（50 A)との 3層からなる n側第 1多層膜層（総膜厚： 3350 A)、アンドープ GaN (40 A)とアンドープ In Ga N (20 A)とが繰り返し交互に 10
0. 1 0. 9
層ずつ積層されてさらにアンドープ GaN (40 A)が積層された超格子構造の n側第 2 多層膜層（総膜厚： 640 A)、アンドープ GaN力もなる障壁層（250 A)と In Ga N
0. 3 0. 7 からなる井戸層（30 A)と In Ga N力もなる第 1の障壁層（ΙΟθΑ)とアンドープ
0. 02 0. 98
GaNカゝらなる第 2の障壁層（150A)が繰り返し交互に 6層ずつ積層されて形成され た多重量子井戸構造の発光層（総膜厚： 1930A) (繰り返し交互に積層する層は 3 層一 6層の範囲が好まし!/ヽ）、 Mgを 5 X 1019Zcm3含む Al Ga N (40 A)と Mg
0. 15 0. 85
を 5 X 1019Zcm3含む In Ga N (25 A)とが繰り返し 5層ずつ交互に積層されて
0. 03 0. 97
さらに Mgを 5 X 1019Zcm3含む Al Ga N (40 A)が積層された超格子構造の p
0. 15 0. 85
側多層膜層（総膜厚： 365 A)、 Mgを 1 X 102G/cm3含む GaN力もなる p側コンタクト 層（1200A)。
[0050] なお、このうち、 n側に設けるアンドープ GaNからなる下層（3000A)を、下からアン ドープ GaNからなる第 1の層（1500A)、 Siを 5 X 1017Zcm3含む GaNからなる第 2 の層（100 A)及びアンドープ GaN力もなる第 3の層（1500 A)からなる 3層構造の下 層とすることで、発光素子の駆動時間経過に伴う Vfの変動を抑えることが可能となる
[0051] さらに、 p側多層膜層と p側コンタクト層との間に、 GaN又は AlGaN(2000A)を形 成してもよい。この層は、アンドープで形成され、隣接する層からの Mgの拡散により p 型を示す。この層を設けることで、発光素子の静電耐圧が向上する。この層は、静電 保護機能を別途設けた発光装置に用いる場合にはなくてもよいが、発光素子外部に 静電保護素子等、静電保護手段を設けない場合には、静電耐圧を向上させることが できるので、設けることが好ましい。
[0052] (4)バッファ層、アンドープ GaN層、 Siを 6. O X 1018/cm3含む GaNからなる n側コ ンタクト層、アンドープ GaN層（以上が総膜厚 6nmの n型窒化物半導体層）、 Siを 2. 0 X 1018Zcm3含む GaN障壁層と InGaN井戸層とを繰り返し 5層ずつ交互に積層さ れた多重量子井戸の発光層（総膜厚： 1000 A)、 Mgを 5. O X 1018Zcm3含む GaN 力もなる P型窒化物半導体層 (膜厚： 1300A)。
[0053] さらに、 p型窒化物半導体層の上に InGaN層（30— 10θΑ、好ましくは 5θΑ)を有 してもよい。これにより、この InGaN層が電極と接する p側コンタクト層となる。
[0054] (5)バッファ層、アンドープ GaN層、 Siを 1. 3 X 1019/cm3含む GaNからなる n側コ ンタクト層、アンドープ GaN層（以上が総膜厚 6nmの n型窒化物半導体層）、 Siを 3. 0 X 1018Zcm3含む GaN障壁層と InGaN井戸層とを繰り返し 7層ずつ交互に積層さ れた多重量子井戸の発光層（総膜厚： 800 A)、 Mgを 2. 5 X 102 Zcm3含む GaN 力 なる P型窒化物半導体層。この p型窒化物半導体層の上には、 p側コンタクト層と して、 InGaN層（30— 100 A、好ましくは 50 A)を形成してもよい。
[0055] [透光性導電層 17]
このようにして成長された p型窒化物半導体層 15上に、透光性導電層 17を形成す る。なお透光性とは、発光素子の発光波長を透過できるという意味であって、必ずし も無色透明を意味するものではない。透光性導電層 17は、ォーミック接触を得るため に、好ましくは酸素を含むものとする。酸素を含む透光性導電層 17には数々の種類 があるが、特に好ましくは亜鉛 (Zn)、インジウム (In)、スズ (Sn)よりなる群力 選択さ れた少なくとも一種の元素を含む酸ィ匕物とする。具体的には、 ITO、 ZnO、 In Ο、 S
2 3 ηθ等、 Ζη、 Ιη、 Snの酸化物を含む透光性導電層 17を形成することが望ましぐ好
2
ましくは ITOを使用する。またさらに、 Ni等の金属を透光性を有するように薄膜で形 成後、 ITOを形成した透光性導電層 17としてもよい。
[0056] 透光性導電層 17の中に酸素原子を含ませるには、酸素原子を含有させる層を形 成した後、酸素を含む雰囲気にて熱処理すればよい。あるいは、反応性スパッタリン グ、イオンビームアシスト蒸着等により、それぞれの層に酸素原子を含有させることも できる。
[0057] 窒化物半導体層に金属膜等の反射層 16を接触させず、透光性導電層 17を介在さ せることで窒化物半導体層との界面でォーミック接触を取ることができる。特に p型窒 化物半導体層 15は抵抗が高 ヽ傾向にあるため、この界面との接触抵抗を低減する ことは重要となる。さらに、透光性導電層 17に凹凸面 22を設けることによって、窒化 物半導体に直接凹凸を設ける必要をなくし、これによつて電気特性を悪化させる原 因となる困難な加工を回避しつつ凹凸面 22を形成できる。
[0058] [凹凸面 22]
透光性導電層 17の表面に、凹凸面 22を形成する。凹凸面 22の形成は、レジスト パターンの上から R1E (reactiveion etching)やイオンミリング（ion milling)等の方法に よりエッチング等で行う。図 3の例では、等脚台形状の傾斜面を備えるメサ型のディン プルを複数設けたパターンの凹凸面 22としている。このような凹凸パターンの形成に よって、光の取り出し効率が改善される様子を図 4に基づいて説明する。図 4 (a)、 (b )は、上面を主光取り出し面、下面を反射面、すなわち下方に向力う光を上側から取 り出すために光を反射させる面とする発光素子を示している。図 4 (a)に示すように、 発光部を備える発光素子の反射面が平坦の場合は、反射面で反射される光は入射 角と出射角が等しくなるので、主光取出し面の法線に対して臨界角よりも大きい角度 で入射した光は、全反射するため発光素子の上面から取り出せなくなる。 [0059] これに対して、図 4 (b)に示すように反射面を凹凸面 22とすることによって、反射角 が変更されるので光の散乱のような効果が生じ、光が反射を続けるうち出射角が臨界 角以下となった時点で外部に放出される。この結果、反射光の多くを臨界角以下の 角度にして外部に放出させ、光取り出し効率を大幅に改善することができる。
[0060] 凹凸の傾斜面の傾斜角度は、主光取出し面の法線とのなす角度 Xを 0° <X< 65 ° とすると、光を臨界角以下の角度に反射させる確率を高くでき、光の取り出し効率 を改善することができ好まし 、。
[0061] 凹凸面 22のパターンは、図 3や図 4のような等脚台形状の他、光の散乱効果が得ら れる任意の形状が採用できる。例えば、第 1の実施の形態の変形例 1として、図 5に 示すような断面を半円状とするシリンドリカルレンズ状の凹凸面 22Bを形成しても良い 。シリンドリカル形状によって、より効率よく上方向への光が外部に取り出しできる。ま た第 1の実施の形態の変形例 2として、図 6に示すような三角波状に凹凸面 22Cを形 成することもできる。これら図 5、図 6の構成は、図 3と異なり透光性導電層 17と反射 層との界面に平行な平坦面がないので、全反射の生じる領域を極減して、外部取り 出し効率をより高めることができる。さらに第 1の実施の形態の変形例 3として図 7に示 すような矩形波状の凹凸面 22Dとすることもできる。また図示しないが、図 5のシリンド リカルレンズ状のパターンを隣接するディンプル同士で離間させて設けたり、断面を 円形に変えて楕円形状としてもよい。あるいはディンプルのパターンをストライプ状と する例に限られず、円柱状、三角円錐状、あるいはプリズム状、角柱状等の多角柱 状等とすることもできる。あるいはまた、単一のドーム状の凸部、あるいは凹部とするこ ともできる。以上のようなパターンとすることでも、光取り出し効率を改善することがで きる。なお本明細書において凹凸とは、必ずしも凹部と凸部を備える場合に限られず 、凹部のみあるいは凸部のみの場合も包含することは 、うまでもな!/、。
[0062] 更に、これら凹凸面のパターンは、全体で均一なパターンとする必要はなぐ必要 に応じて複数のパターンを組み合わせたり、あるいは分布密度を変更することができ る。例えば、活性層の二次元的な光出力の分布密度に応じて、光強度の強い領域 は凹凸面のパターンを密として、より多くの光を外部に取り出せるようにしてもよい。あ るいは、 3次元的な光の照射パターンに応じて、反射層への光の入射角が主光取り 出し面の法線方向に対して大き 、領域にぉ 、ては、例えば図 4 (b)の傾斜面を急峻 にしたり、ディンプルの密度を増す等して、光を臨界角以下の角度で出射できる確率 を増すことができる。
[0063] この透光性導電層 17の厚さは、凹凸面が形成できる程度の厚さとし、好ましくは 1
/z m以下、さらに好ましくは 100Aから 5000Aとする。膜厚を 1000 Aでォーミック性 が確認され、厚くするとァニール温度が上昇する傾向にある。また、活性層 14から放 出される光の波長えに対して λ Ζ4のおよそ整数倍とすることが好ましい。なぜなら、 透光性導電層内での光の干渉により、強い光が透光性導電層から放出されるからで ある。
[0064] 透光性導電層 17の表面には凹凸が形成されている。凹凸の形状は特に限定され るものではなぐ光の取り出し効率を考慮して適宜調整することができる。例えば、周 期的又は不規則な格子状のパターン、円形、多角形、多角形の角が若干の丸みを 帯びた略多角形の周期的又は不規則な配列パターンが挙げられる。中でも、凹凸が 密に配置することができる三角形、四角形、六角形等の凸形状が好ましい。なお、こ れらのパターンはその形成方法によって、パターン表面と底面とで異なる形状、つま りパターン表面に近づくにつれて幅が細くなる形状、角が丸みを帯びた形状等であ つてもよい。周期的なパターンの場合、そのピッチは、例えば 1 μ m程度以下、 700η m程度以下、 500nm程度以下、 300nm程度以下等であることが適当である。凹凸 の高さは、特に限定されるものではなぐ例えば 程度以下、 500nm程度以下、 好ましくは 10— 500nm程度が挙げられる。このような凹凸パターンは、例えば凹部 の深さを dとし、パターンの上面の幅を Wとするとき、 d≤Wの関係を満たすように設定 することが好ましい。これにより、光の反射を制御することができ、光の取り出し効率を 向上させることができる。
[0065] [反射層 16]
以上のようにして凹凸面 22が形成された透光性導電層 17上に、反射層 16を形成 する。反射層 16は、例えば金属膜で形成できる。金属膜は、酸素を含有する透光性 導電層 17との接続を良好に行うため、一部が酸ィ匕されていることが好ましい。このよう に金属膜の反射層を透光性導電層 17を介して窒化物半導体層と接続することにより 、透光性導電層 17は半導体層と良好なォーミック接続を行うことができる。
[0066] また金属膜と窒化物半導体と直接接合をさせると、金属膜から不純物が窒化物半 導体層に拡散して汚染される問題や、界面での接合性が悪く剥離等の問題が生じて 歩留まりが低下することがある。間に酸ィ匕膜を介在させると、酸ィ匕膜が保護膜となつ て拡散が阻止される。カロえて、酸ィ匕物と金属膜との接着性は一般に悪いが、凹凸面 22とすることで接触面積を増やして接着強度を向上できる。
[0067] また界面での光の吸収によって光の取り出し効率が悪ィ匕するという問題もある。図 8
(a)に示すように、透光性導電層 17を介することなく直接 GaN等の窒化物半導体層 23と金属膜 24の反射層とを接合させると、金属膜との界面 25で光の吸収が生じてし まい、有効に取り出せる光が失われる。吸収率は材質によって異なる力 A1と GaNの 場合で約 10%となる。これに対して、図 8 (b)に示すように ITO等の透光性導電層 17 を介在させることで、窒化物半導体との界面 26で光の吸収を抑え、また金属膜 24の 反射層との界面 27での光の吸収も抑制でき、有効に利用できる光を増やして光取り 出し効率、外部量子効率を改善して発光出力を高めることができる。これに加えて、 上述した界面を凹凸面 22とすることで、より多くの光を外部に取り出すことができるよ うになり、さらに出力が改善される。
[0068] 金属膜の膜厚は、好ましくは 200オングストローム以上、さらに好ましくは 500オング ストローム以上とすることで、十分に光が反射される。特に限定するものではないが、 上限としては 1 μ m以下とすればよい。
[0069] 金属膜は、 p型窒化物半導体の電極となり、かつ反射率の高い薄膜を形成できる材 料を使用する。特にアルミニウム (A1)、銀 (Ag)、亜鉛 (Zn)、ニッケル (Ni)、白金 (Pt )、パラジウム（Pd)、ロジウム（Rh)、ルテニウム (Ru)、オスミウム（Os)、イリジウム（Ir) 、チタン (Ti)、ジルコニウム（Zr)、ハフニウム（Hf)、バナジウム（V)、ニオブ（Nb)、タ ンタル (Ta)、コバルト（Co)、鉄（Fe)、マンガン（Mn)、モリブデン（Mo)、クロム（Cr) 、タングステン (W)、ランタン (La)、銅 (Cu)、イットリウム (Y)よりなる群力も選択され た少なくとも一種の元素を含む金属又は合金であって、その単一の層もしくは多層が 好ましい。これらの金属又は合金は、窒化物半導体と好ましいォーミック接続が得ら れ、さらに発光素子の順方向電圧を低下させる上で有用である。特に Al、 Ti、 Pt、 R h、 Ag、 Pd、 Irよりなる群力 選ばれた少なくとも 1種を含む層とすることが好ましぐさ らに好ましくは高反射が実現できる層として、アルミニウム、ロジウム、銀を含む層とす る。特にアルミニウム、ロジウム、銀を本発明の構成に用いると、凹凸面での反射率は 70%以上とでき、これによつて窒化物半導体よりなる発光素子の 360nm— 650nm 付近、望ましくは 380nm— 560nmの波長の吸収が少なぐさらに好ましいォーミック 接触を得ることができる。また、金属膜の層を上記で列挙した金属の積層構造として もよい。また後に電極を熱的ァニールで処理して、電極材料が金属膜の中で渾然ー 体となって合金化した状態としてもよ!ヽ。
[0070] これら透光性導電層 17や反射層 16は、多層構造としても良い。例えば、多層構造 で半導体層側に位置する第二の層の屈折率を、第一の層の屈折率より段階的に小 さくすることにより、発光素子力もの光の取り出しを向上させることができる。
[0071] [誘電体]
また反射層 16を誘電体で構成することもできる。誘電体は、好ましくは酸ィ匕物の積 層構造とする。酸ィ匕物は金属よりも化学的に安定しているので、金属膜の反射層に 比べてより信頼性高く使用することができる。また反射率を 98%以上、 100%に近い 値とでき、反射層での光の吸収による損失を極減できる。
[0072] 誘電体で反射膜を構成する場合は、多層構造が採用できる。好ましくは、 Si、 Zn、 Ti、 Zr、 Hf、 Nb、 Taの少なくともいずれかを含む誘電体とする。
[0073] さらにまた、誘電体を利用すると、表面へのコーティングが容易となるので、発光素 子の実装面のみならず、基板 11の主面と交差する面、すなわち図 3において発光素 子の側面にも誘電体の反射層を設けて、横方向の光を効率よく反射させて取り出す ことが可能となる。これにより、半導体の側面に設けられた反射層で横方向からの光 を漏れを抑制し、上方への光の取り出し向上に寄与し得る。
[0074] さらに、第 1の実施の形態の変形例 4として図 9に示すように、発光素子の半導体層 の側面を傾斜させた傾斜面 28とすることで、側面方向に向力う光を上方向に反射し て、さらに光取り出し効率を改善できる。この構造は、傾斜面 28をドーム状にすること で、出射光を上方向に効果的に反射し、極めて高い光取り出し効率を得ることができ る。この傾斜面 28はフラットに形成する他、曲面とすることもできる。曲面とする方が、 さらに反射効率を高めることができる。傾斜面 28上に誘電体反射層 29を形成するこ とで、横方向の光も確実に反射させて有効に出力し、効率を改善する。また、この構 成は図示しな!、が反射層を側面に設けな 、構成にも適用できる。
[0075] またこれらの層を形成するには、蒸着、スパッタ等の手法により、通常の気相成膜 装置を用いて形成できる。また、有機金属気相成長法 (MOCVD)、蒸着法、スパッ タリング法等、それぞれ異なる成膜方法を使い分けて、各々の層を形成することもで きる。またさらにはゾルゲル法により形成することも可能である。例えばある層は蒸着 法によって成膜し、他の層はスパッタリング法によって成膜を行ってもよい。特に、金 属膜を介することなく窒化物半導体層に直接透光性導電層 17を成膜するときには、 蒸着法によることが好ましい。このように、成膜方法を使い分けることにより、膜質が向 上し透光性電極と窒化物半導体とのォーミック接続が良好となり、更に接触抵抗を下 げることができる。また、透光性導電層 17と反射層 16との界面をパターユングするに は、ウエットエッチング、ドライエッチング又はリフトオフ等のパターユング方法を使い 分けることにより行うことができる。
[0076] なお、本実施の形態における窒化物半導体発光素子は、 p型層に対して透光性導 電層 17及び反射層 16を設けて ヽるが、他の形態にぉ ヽて n型層に対して透光性導 電層 17等を設けてもよいことはいうまでもない。例えば、 n型層の側から主に光を取り 出す構成とし、 n層のパッド電極に凹凸面 22を形成し、反射膜を設けてもよい。
[0077] [パッド電極]
本実施の形態において、パッド電極は、反射層の表面に設けてもよいし、設けなく てもよい。また反射層として機能する層を含めて設けてもよぐ p型窒化物半導体層 1 5側及び n型窒化物半導体層 13側のうち、一方の窒化物半導体層側に設けられた 透光性導電層 17及び他方の窒化物半導体層に対して形成される。また本発明に係 る他の実施の形態におけるノッド電極の一部は、透光性導電層 17に設けた貫通孔 内に延在させて窒化物半導体層に直接設けたり、ある!、は透光性導電層 17の外縁 にて窒化物半導体層に直接設けてもよい。このように、パッド電極の一部が窒化物半 導体層に直接設けられることによってパッド電極の剥離を防止することができる。
[0078] パッド電極表面に Auバンプのような導電部材を配置し、導電部材を介して対向さ れた発光素子の電極と外部電極との電気的接続を図ることができる。
[0079] また、 p型窒化物半導体層 15側及び n型窒化物半導体層 13側に形成されるパッド 電極は、用いる金属の種類や膜厚が同じ構成とすることが好ましい。このように同じ 構成とすることによって、 p型窒化物半導体層 15側及び n型窒化物半導体層 13側と で同時にパッド電極を形成することができるため、 p型窒化物半導体層 15側及び n型 窒化物半導体層 13側とを別々に形成する場合と比較して、パッド電極の形成の工程 を簡略ィ匕することができる。本実施の形態におけるパッド電極として、例えば、 p型窒 化物半導体層 15あるいは n型窒化物半導体層 13側カゝら Ti、 Rh、 Pt、 Auのそれぞ れをスパッタリングにより順に積層させた TiZRhZPtZAu電極や W、 Pt、 Auのそ れぞれをスパッタリングにより順に積層させた WZPtZAu電極 (その膜厚として、例 えばそれぞれ 20nmZ200nmZ500nm)が挙げられる。パッド電極の最上層を Au とすること〖こよって、ノッド電極は、 Auを主成分とする導電性ワイヤと良好な接続がで きる。また、 Rhと Auの間に Ptを積層させることによって、 Auあるいは Rhの拡散を防 止することができる。また、 Rhは、光反射性及びバリア性に優れ、光取り出し効率が 向上するため好適に用いることができる。
[0080] 発光素子として LEDやレーザを作成する場合、一般的には特定の基板上に各半 導体層を成長させて形成されるが、その際、基板としてサファイア等の絶縁性基板を 用いその絶縁性基板を最終的に取り除かない場合、通常、 p電極及び n電極はいず れも半導体層上の同一面側に形成される。これによつて、絶縁性基板側を視認側に 配置し発光された光を基板側から取り出すフリップチップ実装が実現される。もちろ ん、最終的に基板を除去した上で、フリップチップ実装することもできる。このように、 光の取り出し効率を良くし、外部量子効率を改善してより大きな発光パワーを得ること ができる。
(実施の形態 2)
[0081] 本発明の別の実施の形態に係る半導体素子は、対向する一対の主面を有する基 板 11と、前記基板 11の一方の主面上に第 1の伝導型半導体層と、前記第 1の伝導 型半導体層上に第 2の伝導型半導体層と、前記第 1の伝導型半導体層と第 2の伝導 型半導体層との間に形成される活性層 14と、前記第 2の伝導型半導体層上に形成 され、前記活性層 14から前記第 2の伝導型半導体層に向力 光を反射させるための 反射層 16とを備える。
この半導体素子は、発光素子として、上記基板 11の他方の主面を主光取出し面と して配線基板に実装可能である。さらに、前記反射層 16と第 2の伝導型半導体層と の間に透光性導電層 17が形成されており、透光性導電層 17は、少なくとも亜鉛、ィ ンジゥム、スズ及びマグネシウムよりなる群力 選択された少なくとも一種の元素 Cと、 微量元素 Dを含む。この構成により、半導体層中の活性層から出た光が透光性導電 層を通過し、好適に反射層で反射し、外部に光が取り出される。特に、酸化物膜から なる透光性導電層を、半導体層との界面近傍における微量元素 Dが、酸化物膜の他 の部分の膜中微量元素 Dの濃度よりも高くすることで、半導体層の界面近傍におい て、キャリアを多く有することになる。この微量元素 Dは、膜厚方向において、特有の 濃度分布を持つことで、結晶性及び導電性に優れた導電性酸化物膜とすることがで きる。詳しくは、微量元素 Dが多すぎると導電性は良くなる傾向にあるが、結晶性が悪 くなり、透光性の電極として好ましくない。すなわち、微量元素 Dは膜厚方向において 、濃度の高い領域と低い領域とが共存することが好ましい。特に、半導体層との界面 近傍における膜中微量元素 Dの濃度が、導電性酸ィ匕物膜の他の部分の膜中微量元 素 Dの濃度よりも高いことがさらに好ましい。例えば、導電性酸ィ匕物膜が ITOの場合、 微量元素 Dはスズとなる。 ITOは、酸素欠損量が多いことで高いキャリア濃度が得ら れると共に、スズのドープ量が多いことでも高いキャリア濃度が得られる。ただし、スズ のドープ量が多すぎるとキャリアは高くなるが、結晶性が悪くなり、一般に透光性の電 極としては好ましくない。しかし本発明の実施の形態では、半導体層との界面近傍に お 、てスズのドープ量が多 、ことで、導電性酸化物膜と半導体層との間にお 、て良 好なォーミックコンタクトが得られると共に、他の領域でではスズのドープ量が少な!/ヽ ことで、良好な結晶性の膜となるので好ましい。この様子を AES (オージ 電子分光） 分析装置により測定すると、図 10のような傾向になる。図 10は、 ITO膜中のスズのデ プスプロファイルを示すグラフである。デプスプロファイルとは、物質の表面から物質 内部に向力つての元素濃度の変化、深さ方向の濃度分布の事をいう。図 10 (a)は、 連続的にスズ濃度の濃度勾配がある場合、 (b)は総括したスズ濃度の傾向を示す図 である。またスズのドープ量を、移動度の高い状態を維持した範囲で、つまり導電性 が最も良 、状態のドープ量のスズを半導体層との界面近傍に設けることで、導電性 酸化物膜に投入された電流を膜全体に拡散させ、さらに半導体層に均一に拡散させ ることができる膜となり、好ましい。
[0083] また、半導体層との界面近傍における膜中微量元素 Dの濃度が、その界面に対向 する面近傍の微量元素 Dの濃度よりも高いことがさらに好ましい。導電性酸化物膜は 、半導体層との界面に対向する面には、反射膜を有し、その反射膜が接してなること で半導体層中の活性層から出た光が導電性酸化物膜を通過し、好適に反射層で反 射する。特に反射層力 アルミニウム、チタン、白金、ロジウム、銀、パラジウム、イリジ ゥム、ケィ素、亜鉛から選択される少なくとも一種の元素を含む場合、これらの反射層 は、半導体層と比べて導電性がよぐキャリアが多く存在するために、導電性酸化物 膜とのショットキー障壁は小さぐォーミックコンタクトも比較的得られやすい。そのよう な界面においてはスズのドープ量を抑え、結晶性を良好にすることで、反射層として の機能を十分に発揮することができる。これは導電性酸化物膜の表面状態を考慮し ても ヽえることで、元素 Cを含む酸化物からなる導電性酸化物膜に微量元素 Dを有 する場合、微量元素 Dを多く有すると荒れた表面状態となる。この表面状態は、微量 元素 Dによる荒れ状態となるため、このような荒れた表面に反射層を形成すると、反 射層としての金属の結晶方位が不安定になる力、良好な界面が形成されにくくなり、 良好な反射特性を得るには好ましくない。つまり、金属元素を含む反射層との界面は 、キャリアを抑えて結晶性を良好にすることが好ましぐ導電性酸化物膜は、半導体 層との界面において微量元素 Dを多ぐ反対に金属との界面においては微量元素 D を少なく有することで、ォーミック特性に優れ、かつ反射特性つまりは光取り出しの良 好な半導体発光素子を得ることができる。
[0084] これら、微量元素 Dを含む構成としては、例えば In Oにドープされたスズ、 ZnOに
2 3
ドープされたアルミニウム等がこのような特有の濃度分布の導電性酸ィ匕物膜が得られ るので好ましい。本発明において、微量元素 Dを含む導電性酸ィ匕物膜とは、具体的 には元素 Cに対して、およそ 20%以下の元素 Dを含むことを意味する。
[0085] また微量元素 Dはドープ量を用いて説明したが、半導体素子として微量元素がどの 程度の量を有して ヽるかを示すもので、導電性酸化物膜を成膜する際にその導電性 酸ィ匕物がどの程度の量の微量元素 Dが存在するかではなぐその膜状態においてど の程度の量の微量元素 Dが存在するかを示すものであり、熱拡散等による微量元素 Dの移動後の状態も含むものである。
[0086] その他、導電性酸化物膜につ!、て、元素 Cや微量元素 Dの好ま 、材料につ 、て は、実施の形態 1と同様のものが好ましい。さらに、導電性酸化物膜 (透光性導電層 17)の中に酸素原子を含ませるには、酸素原子を含有させる層を形成した後、酸素 を含む雰囲気にて熱処理すればよい。あるいは、反応性スパッタリング、イオンビー ムアシスト蒸着等により、酸素原子を含有させることもできる。
[0087] また導電性酸ィ匕物膜以外の層構成については、上記実施の形態 1と同様の構成が 好適に利用できる。図 11に、実施の形態 2に係る窒化物半導体発光素子の概略断 面図を示す。この図に示す窒化物半導体発光素子は、フリップチップ実装であること を示すため、上下逆に表示している。実際の製造工程では、基板 11上に各層を形 成し、得られた窒化物半導体発光素子を上下逆にして図 2のように実装する。実施の 形態 1と同様の構成、部材等については、同じ符号を付して詳細説明を省略する。
[0088] またさらに加えて、実施の形態 1に示した導電性酸化物膜に凹凸を形成することで 、微量元素 Dが、膜厚方向において、特有の濃度分布を持つ実施の形態 2の半導体 素子の特性をさらに良好にすることができる。具体的には、凹部となる面と凸部となる 面、さらには凹部と凸部とに接する傾斜面とのそれぞれにおいて、微量元素 Dの濃 度が異なることが好ましい。具体的な例として、微量元素 Dが半導体層との界面に対 向する面近傍の微量元素 D力 半導体層から離れるにつれて、微量元素 Dの濃度が 低くなるような導電性酸ィ匕物膜とすると、凸部となる面に対して、凹部となる面での微 量元素 Dの濃度が高くなる。つまり、凸部の面では微量元素 Dの濃度が低ぐ結晶性 の良好な面が形成でき、好適な反射特性が得られると共に、凸部となる面では、微量 元素 Dの濃度が高ぐキャリアが多く、反射層と導電性酸化物膜とが良好なォーミック コンタクトとなる。また、傾斜面では、これらの特性が共存され、外部への光取り出し 向上と動作電圧の低減の点にお 、て最も好ま 、。
[0089] 以上、 2つの実施の形態を示したが、いずれも半導体素子を窒化物半導体力 なる 発光素子として詳説した。また好ましい形態として、第 1の伝導型半導体層を n型、第 2の伝導型半導体層を p型で示したが、これらに限るものではなぐ本発明の特徴部 を備えて 、れば本発明に含まれることは言うまでもな 、。
実施例 1
[0090] 以下、本発明に係る実施例について詳述する。ここでは実施例 1として、図 3に示 す構成の半導体発光素子として LEDを作成した。まず、 MOVPE反応装置を用い、 2インチ φのサファイア基板 11の上に GaNよりなるバッファ層を 200オングストローム 、 Siドープ n型 GaNよりなる n型コンタクト層を 4 m、ノンドープ In Ga Nよりなる
O. 2 0. 8 単一量子井戸構造の活性層 14を 30オングストローム、 Mgドープ p型 Al Ga Nよ
0. 1 0. 9 りなる P型クラッド層を 0. 2 μ ΐη, Mgドープ ρ型 GaNよりなる ρ型コンタクト層を 0. 5 μ mの膜厚で順に成長させた。
[0091] さらにウェハーを反応容器内において、窒素雰囲気とし温度 600°Cでアニーリング して、 p型窒化物半導体層 15をさらに低抵抗ィ匕した。アニーリング後、ウェハーを反 応容器から取り出し、最上層の p型 GaNの表面に所定の形状のマスクを形成し、エツ チング装置でマスクの上からエッチングを行い、図 3に示すように n型コンタクト層の一 部を露出させた。
[0092] 次に、 p型窒化物半導体層 15の上のマスクを除去し、最上層の p型 GaNのほぼ全 面に透光性導電層 17として ITOを 4000 Aの膜厚でスパッタした。スパッタ後の透光 性導電層 17は明らかに透明性となっており、サファイア基板 11まで透けて観察でき た。このように、露出した p型窒化物半導体層 15のほぼ全面に透光性導電層 17が形 成されることにより、電流を p型窒化物半導体層 15全体に均一に広げることができる。 し力も透光性導電層 17は透光性であるので、電極側を主光取出し面とすることもでき る。 ITOカゝらなる透光性導電層 17を形成後、 RIE (反応性イオンエッチング）により IT Oに凹凸を形成した。凹凸形成後、さらにスパッタにより反射層 16として Rhを 1000 Aの膜厚で成膜した。ここで、透光性導電層 17 (ITO)、反射層 16 (Rh)共に 100W の低出力で、 Ar雰囲気中で成膜を行った。透光性導電層 17を形成した時点では、 I TOの酸素が十分でないため、透過率は低い。また、透光性導電層 17 (ITO)と反射 層 16 (Rh)のパターユングは、ウエットエッチングで行った。このようにウエットエツチン グで行うことにより、界面の接触抵抗を低く抑えることができた。
[0093] ここで ITOはスパッタ成膜中に 300°C程度に加熱した状態で成膜してもよ!、し、ス ノ^タ成膜中は室温で成膜し、成膜後に加熱処理を行ってもよいし、これらを組み合 わせて用いてもよ!、。加熱処理後のコンタクト特性は良好なォーミック特性を示した。 また従来技術と比較してシート抵抗の低い ITO膜を含む透光性導電層 17が得られ た。以上の工程により、シート抵抗が 6. 5 ΩΖ口、透過率 90%程度の高透過率、低 抵抗の透光性導電層 17を得ることができた。
[0094] 反射層 16の形成後、反射層 16の表面全面に PtZAuを含むパッド電極を 7000 A の膜厚で形成した。なお、このパッド電極は透光性ではない。
[0095] パッド電極を形成した後、露出した n型窒化物半導体層 13に TiZRhZPtZAuを 含む n電極を 7000Aの膜厚で形成した。
[0096] 以上のようにして、 n型コンタクト層と p型コンタクト層とに電極を形成したウェハーを 、 320 m角のチップ状に切断し、図 2のようにサブマウント 10上にフリップチップ実
¾ζした。
実施例 2
[0097] 実施例 5として、上記実施例 1において、反射層 16を誘電体とする他は同様にして LEDを作成した。反射層 16は、透光性導電層 17上に TiO /SiOカゝらなる 4. 5ぺ
2 2
ァの 9層を積層した。膜厚は、発光層から発光される光のピーク波長えをもとに、 λ Ζ4の整数倍の値を用いるとよぐここでは λ Ζ4 (ηπι)を用いた。反射層 16は、光の 入射側、すなわち透光性導電層 17に近 、側に屈折率の大き!/ヽ層を配置することで、 全反射を生じ易くして反射率を向上できる。このように誘電体の多層膜として、屈折 率の大きい層と屈折率の小さい層のペアを繰り返すことで、表面の臨界角を大きくで き、これによつて反射する光を増やすことができる。この誘電体を積層した反射層 16 を使用して、実施例 1よりも反射率は 140%向上した。
実施例 3
[0098] 実施例 3として、上記実施例 2において透光性導電層 17と反射層 16との間に、図 1 2に示すような、 η電極と対抗する隅部力も LEDチップの隣接した外縁へ向力つて円 弧状に延伸する補助電極 30を形成した。このような補助電極 30は、半導体発光素 子に投入された電流を透光性電極全体に拡散させる。補助電極 30の材料としては、 RhZPtZAuをそれぞれの膜厚を 1000オングストローム Z2000オングストローム Z 5000オングストロームとして形成した。反射層としても機能する金属 (Rh)を形成して いるので、反射効率もほとんど低下せず、好ましい補助電極 30として用いることがで きる。その他は実施例 2と同様にして半導体発光素子を作成することで、実施例 2より も Vがさらに低い素子を得ることができた。
f
実施例 4
[0099] 実施例 4として、上記実施例 2にお 、て反射層として用いる誘電体の材料を、 ZrO
2
/SiOカゝらなる 9. 5ペアの 19層を積層した。膜厚は、発光層から発光される光のピ
2
ーク波長えをもとに、 Z4 (nm)とした。 ZrOと SiOとの組み合わせによる多層膜
2 2
は、 TiOと SiOとの組み合わせによる多層膜より屈折率差が小さいために、積層数
2 2
を増やしている。その他は実施例 2と同様にして半導体発光素子を作成したところ、 実施例 2と同等の特性の素子が得られた。
実施例 5
[0100] 実施例 5として、上記実施例 1にお!/、て TiZRhZPtZAuを含む n電極を、 ITOZ RhZPtZAuとし、 p型層上に形成される p電極 (透光性導電層,反射層,パッド電 極）と同様の構成とし、 p電極と同時に n電極も形成した。この構成によって電極形成 工程が簡略ィ匕されると共に、半導体発光素子の内部を伝播し、 n電極に当たった発 光層からの光も好適に反射させることができ、光取り出し効率が実施例 1よりも向上す る。
実施例 6
[0101] 実施例 6として、上記実施例 4において TiZRhZPtZAuを含む n電極を、 ITOZ
(ZrO /SiOからなる 9. 5ペアの 19層） ZPtZAuとし、 p型層上に形成される p電
2 2
極 (透光性導電層 Z反射層 Zパッド電極）と同様の構成とし、 p電極と同時に n電極も 形成した。この構成によって電極形成工程が簡略化されるとともに、半導体発光素子 の内部を伝播し、 n電極に当たった発光層からの光も好適に反射させることができ、 光取り出し効率が実施例 4よりも向上する。 実施例 7
[0102] 次に実施例 7について詳述する。図 3に示す構成の半導体発光素子として LEDを 作成した。まず、 MOVPE反応装置を用い、 2インチ φのサファイア基板 11の上に A1 GaNからなるバッファ層（膜厚：約 100A)、アンドープ GaN層（1 /ζ πι)、 Siを 4. 5 X 1018/cm3含む GaN力 なる n電極を形成する n型コンタクト層（5 m)、アンドープ GaN力もなる下層（3000A)と、 Siを 4. 5 X 1018/cm3含む GaN力もなる中間層（3 00 A)と、アンドープ GaNからなる上層（50A)との 3層からなる n側第 1多層膜層（総 膜厚： 3350 A)、アンドープ GaN (40 A)とアンドープ In Ga Ν (2θΑ)とが繰り
0. 1 0. 9
返し交互に 10層ずつ積層されてさらにアンドープ GaN (40 A)が積層された超格子 構造の n側第 2多層膜層（総膜厚 : 640 A)、アンドープ GaNからなる障壁層（250 A )と In Ga N力もなる井戸層（30 A)と In Ga N力もなる第 1の障壁層（100
0. 3 0. 7 0. 02 0. 98
A)とアンドープ GaN力 なる第 2の障壁層（150A)が繰り返し交互に 6層ずつ積層 されて形成された多重量子井戸構造の発光層（総膜厚： 1930 A)、 Mgを 5 X 1019/ cm3含む Al Ga Ν(4θΑ)と Mgを 5 X 1019Zcm3含む In Ga N(25A)と
0. 15 0. 85 0. 03 0. 97
が繰り返し 5層ずつ交互に積層されてさらに Mgを 5 X 1019Zcm3含む Al Ga
0. 15 0. 85
N (40 A)が積層された超格子構造の p側多層膜層（総膜厚： 365 A)、 Mgを 1 X 102 °Zcm3含む GaN力もなる表面に p電極を形成する p型コンタクト層（1200A)を順に 成長させた。ここではアンドープ GaNからなる下層（3000 A)を、下からアンドープ G aNからなる第 1の層（1500A)、 Siを 5 X 1017/cm3含む GaN力もなる第 2の層（10 OA)及びアンドープ GaN力もなる第 3の層（1500 A)からなる 3層構造の下層とし、 さらに、 p側多層膜層と p側コンタクト層との間に、 GaN (2000A)を、アンド一プで形 成後、隣接する層からの Mgの拡散により p型を示す p型半導体層を形成する。
[0103] さらにウェハーを反応容器内において、窒素雰囲気とし温度 600°Cでアニーリング して、 p型窒化物半導体層 15をさらに低抵抗ィ匕した。アニーリング後、ウェハーを反 応容器から取り出し、最上層の p型 GaNの表面に所定の形状のマスクを形成し、エツ チング装置でマスクの上からエッチングを行い、図 3に示すように n型コンタクト層の一 部を露出させた。
[0104] 次に、 p型窒化物半導体層 15の上のマスクを除去し、最上層の p型 GaNのほぼ全 面に透光性導電層 17として ITOを 4000 Aの膜厚でスパッタした。スパッタ後の透光 性導電層 17は明らかに透明性となっており、サファイア基板 11まで透けて観察でき た。このように、露出した p型窒化物半導体層 15のほぼ全面に透光性導電層 17が形 成されることにより、電流を p型窒化物半導体層 15全体に均一に広げることができる。 し力も透光性導電層 17は透光性であるので、電極側を主光取出し面とすることもでき る。 ITO力もなる透光性導電層 17を形成後、スパッタにより反射層 16として Rhを 100 OAの膜厚で成膜した。ここで、透光性導電層 17 (ITO)、反射層 16 (Rh)共に 100 Wの低出力で、 Ar雰囲気中で成膜を行った。また、透光性導電層 17 (ITO)と反射 層 16 (Rh)のパターユングは、ウエットエッチングで行った。このようにウエットエツチン グで行うことにより、界面の接触抵抗を低く抑えることができた。
[0105] ここで ITOはスパッタ成膜中に 300°C程度に加熱した状態で成膜してもよ!、し、ス ノ^タ成膜中は室温で成膜し、成膜後に加熱処理を行ってもよいが、本実施例では 、加熱処理において、 ITOのスズカ ¾型コンタクト層との界面近傍において、 ITOの 他の部分のスズの濃度よりも高くなるように処理した。 ITOのスズにつ 、て AES分析 装置で膜厚方向に測定した結果、図 10 (a)に示すように、半導体層との界面近傍に おいて、スズの濃度が高くなつていることが確認された。以上の工程により、高透過率 、低抵抗の透光性導電層 17を得ることができた。
[0106] 反射層 16の形成後、反射層 16の表面全面と、露出した n型窒化物半導体層 13に
1 71¾7? 7八11を7000 の膜厚で形成した。
[0107] 以上のようにして、 n型コンタクト層と p型コンタクト層とに電極を形成したウェハーを 、 320 m角のチップ状に切断し、図 2のようにサブマウント 10上にフリップチップ実 装した。従来の ITOを用いた場合と比べて、外部への光取り出し効率が向上し、動作 電圧の低減した素子が得られる。
実施例 8
[0108] 次に実施例 8について、電極形成面側の平面図を示した図 13に基づいて説明す る。実施例 8に係る半導体素子は、図 13に示すように、 p型窒化物半導体層の間に n 型窒化物半導体層がエッチングによりストライプ状に露出されている。露出された n型 窒化物半導体層は、素子の内側において、細くなる形状を有しており、この露出され た n型半導体層上に n電極 8が形成されている。なお、 p側の透光性導電層 (ITO) 17 と反射層 (Rh) 16は、ストライプ形状であり、発光素子中央部分において、露出され た n型窒化物半導体層の幅より広い形状を有している。 p側の透光性導電層は、実施 例 7と同様の ITOにより形成されて 、る。 p側の透光性導電層 17及び反射層 16のス トライプ列数は、 n型窒化物半導体層状の n電極 (TiZRhZPtZAu) 8の列数より多 い。その他は実施例 7と同様にして半導体発光素子を得る。なお、図 13では、透光 性導電層 17の上に反射層 16が形成されて 、るので、平面図では反射層 16のみが 見えるようになる。
[0109] このように、 n電極がくびれた形状を有することにより p側の透光性導電層と反射層 の領域面積を大きくすることができ、単位時間当たりに発光素子に投入される電流量 を増大させることができる。さらに発光面において、発光素子の発光に寄与しない n 型窒化物半導体層の面積を減らし、 p型窒化物半導体層の面積を相対的に増やす ことで発光素子の光取り出し効率を向上させることができる。したがって、この発光素 子では、高輝度を実現することができる。また透光性導電層をこのように設けることに より、発光素子に投入される電流を均一に発光素子全面に拡散させることができ、発 光素子の発光面力 の発光を均一とすることができる。
[0110] なお、 p側の反射層上に形成されるパッド電極及び n電極は、バンプに含有される 材料の少なくとも一種を含有することが好ましい。例えば、バンプが Auを材料とする ときには、 p側のパッド電極及び n電極の材料、特にバンプと直接に接する接合面の 材料は、 Au又は Auを含む合金とすることが好ましい。また、 Ag、 Al、 Rh、 RhZlrの 単層又は多層膜でもよい。
実施例 9
[0111] さらに実施例 9に係る半導体発光素子は、上記実施例 7で得られる発光素子の透 光性導電層の表面に、実施例 1で示したように凹凸を形成し、その凹凸上に反射層 を形成した他は、実施例 7と同様にして半導体発光素子を得た。これによつて得られ た半導体発光素子は、さらに外部への光取り出し効率が向上し、動作電圧の低減し た素子が得られた。
実施例 10 [0112] さらに実施例 10に係る半導体素子を説明する。この半導体素子も、図 13に示す電 極形成面側の平面図で示したように、 p型窒化物半導体層の間に n型窒化物半導体 層がエッチングによりストライプ状に露出されている。露出された n型窒化物半導体層 は、素子の内側において、細くなる形状を有しており、この露出された n型半導体層 上に n電極が形成されている。なお、 p側の透光性導電層 (ITO)と反射層（Rh)は、 ストライプ形状であり、発光素子中央部分において、露出された n型窒化物半導体層 の幅より広い形状を有している。 p側の透光性導電層は、上記実施例 7と同様の ITO により形成されている。 p側の透光性導電層及び反射層のストライプ列数は、 n型窒 化物半導体層状の n電極 (Ti/Rh/Pt/Au)の列数より多 ヽ。その他は上記実施 例 9と同様にして半導体発光素子を得た。
[0113] このように、 n電極がくびれた形状を有することにより p側の透光性導電層と反射層 の領域面積を大きくすることができ、単位時間当たりに発光素子に投入される電流量 を増大させることができる。さらに発光面において、発光素子の発光に寄与しない n 型窒化物半導体層の面積を減らし、 p型窒化物半導体層の面積を相対的に増やす ことで発光素子の光取り出し効率を向上させることができる。したがって、この発光素 子では、高輝度を実現することができる。また透光性導電層をこのように設けることに より、発光素子に投入される電流を均一に発光素子全面に拡散させることができ、発 光素子の発光面力 の発光を均一とすることができる。
[0114] なお、 p側の反射層上に形成されるパッド電極及び n電極は、バンプに含有される 材料の少なくとも一種を含有することが好ましい。例えば、バンプが Auを材料とする ときには、 p側のパッド電極及び n電極の材料、特にバンプと直接に接する接合面の 材料は、 Au又は Auを含む合金とすることが好ましい。また、 Ag、 Al、 Rh、 RhZlrの 単層又は多層膜でもよい。
[0115] 以上、実施例 1から示したすべての実施例のように、窒化物半導体発光素子をフリ ップチップでマウント基板上に形成することによって、複数の窒化物半導体発光素子 を等電位で実装でき、フェイスアップで実装するよりも、窒化物半導体発光装置の小 型化が図れる。特にフェイスアップ実装にすると、ノ^ド電極が光遮光部となってしま い、発光面積が減ってしまうが、フリップチップ実装では基板 11の裏面側全面を発光 面とでき、広い面積で発光できる。また接合に共晶合金を用いることで、小型化にし ても比較的発光面積を大きく取ることができる。また、透光性導電層 17や反射層 16 の膜厚を調節することで、素子の発光面を水平としたり、水平から傾斜して設けたり することが容易にできる。
産業上の利用可能性
本発明の半導体素子は、発光素子のみならず受光素子等にも適用でき、例えば発 光ダイオード（LED)やレーザダイオード（LD)等としてフルカラー LEDディスプレイ、 LED信号機、道路情報表示板等の LEDデバイス、あるいは太陽電池、光センサー 等の受光素子としてイメージスキャナ一等に適用したり、あるいはまた電子デバイス（ FET等のトランジスタやパワーデバイス)や、これらを用いた光ディスク用光源等大容 量の情報を記憶する DVD等のメディアや通信用の光源、印刷機器、照明用光源等 に好適に利用できる。

Claims

請求の範囲
[1] 対向する一対の主面を有する基板 (11)と、
前記基板 (11)の一方の主面上に第 1の伝導型半導体層と、
前記第 1の伝導型半導体層上に第 2の伝導型半導体層と、
前記第 1の伝導型半導体層と第 2の伝導型半導体層との間に形成される活性層 (14)と、
前記第 2の伝導型半導体層上に形成され、前記活性層 (14)から前記第 2の伝導型 半導体層に向力う光を反射させるための反射層 (16)と、
を備え、上記基板 (11)の他方の主面を主光取出し面とする半導体素子であって、 前記反射層 (16)と第 2の伝導型半導体層との間に透光性導電層 (17)が形成されて おり、前記透光性導電層 (17)と前記反射層 (16)との界面に凹凸面 (22)が形成されてな ることを特徴とする半導体素子。
[2] 請求項 1に記載の半導体素子であって、
前記透光性導電層 (17)と前記第 2の伝導型半導体層との界面が略平滑面であるこ とを特徴とする半導体素子。
[3] 請求項 1又は 2に記載の半導体素子であって、
前記凹凸面 (22)が傾斜面を備えており、該傾斜面の傾斜角度が主光取出し面の法 線に対して 60° 以下であることを特徴とする半導体素子。
[4] 請求項 1から 3のいずれかに記載の半導体素子であって、
前記凹凸面 (22)が連続したシリンドリカルレンズ状であることを特徴とする半導体素 子。
[5] 請求項 1から 4のいずれかに記載の半導体素子であって、
前記透光性導電層 (17)は、少なくとも亜鉛、インジウム、スズ及びマグネシウムよりな る群カゝら選択された少なくとも一種の元素 Cを含む酸ィ匕物膜であることを特徴とする 半導体素子。
[6] 請求項 5に記載の半導体素子であって、前記酸ィ匕物膜は元素 Cに加えて、微量元 素 Dを含むことを特徴とする半導体素子。
[7] 請求項 6に記載の半導体素子であって、前記微量元素 Dは、スズ、亜鉛、ガリウム、 アルミニウム力 選択される少なくとも一種の元素であることを特徴とする半導体素子
[8] 請求項 7に記載の半導体素子であって、前記酸化物膜は、前記半導体層との界面 近傍における前記微量元素 Dが、前記酸化物膜の他の部分の膜中微量元素 Dの濃 度よりも高いことを特徴とする半導体素子。
[9] 請求項 7又は 8に記載の半導体素子であって、前記酸化物膜は、前記半導体層と の界面近傍における前記微量元素 Dが、前記界面に対向する面近傍の微量元素 D の濃度よりも高 ヽことを特徴とする半導体素子。
[10] 請求項 6から 9のいずれかに記載の半導体素子であって、前記酸化物膜は元素 C に対して 20%以下の元素 Dを含むことを特徴とする半導体素子。
[11] 請求項 1から 10のいずれかに記載の半導体素子であって、
前記透光性導電層 (17)は ITO力 なることを特徴とする半導体素子。
[12] 請求項 1から 11のいずれかに記載の半導体素子であって、
前記反射層 (16)が、アルミニウム、チタン、白金、ロジウム、銀、パラジウム、イリジゥ ム、ケィ素、亜鉛から選択される少なくとも一種の元素を含むことを特徴とする半導体 素子。
[13] 請求項 1から 12のいずれかに記載の半導体素子であって、
前記反射層 (16)が、アルミニウムを含む金属膜であることを特徴とする半導体素子。
[14] 請求項 1から 12のいずれかに記載の半導体素子であって、
前記反射層 (16)が Si、 Zn、又は Tiの少なくともいずれかを含む誘電体であることを 特徴とする半導体素子。
[15] 請求項 1から 14のいずれかに記載の半導体素子であって、
前記透光性導電層 (17)の膜厚が、前記活性層 (14)力 放出される光の波長えに対 して λ Ζ4のおよそ整数倍であることを特徴とする半導体素子。
[16] 請求項 1から 15のいずれかに記載の半導体素子であって、
前記透光性導電層 (17)の膜厚が 1 μ m以下であることを特徴とする半導体素子。
[17] 請求項 1から 16のいずれかに記載の半導体素子であって、
前記反射層 (16)を、前記基板 (11)の主面と交差する面にも形成してなることを特徴と する半導体素子。
[18] 請求項 1から 17のいずれかに記載の半導体素子であって、
前記半導体層の、前記基板 (11)の主面と交差する面の少なくとも一部を傾斜させて なることを特徴とする半導体素子。
[19] 請求項 1から 18のいずれかに記載の半導体素子であって、
前記第 1伝導型半導体層は n型半導体層であり、第 2伝導型半導体層は p型半導 体層であることを特徴とする半導体素子。
[20] 請求項 1から 19のいずれかに記載の半導体素子であって、
前記第 1伝導型半導体層及び第 2伝導型半導体層は、窒化物半導体層であること を特徴とする半導体素子。
[21] 対向する一対の主面を有する基板 (11)と、
前記基板 (11)の一方の主面上に積層される第 1の伝導型半導体層と、 前記第 1の伝導型半導体層上に積層される第 2の伝導型半導体層と、 前記第 1の伝導型半導体層と第 2の伝導型半導体層との間に形成される活性層 (14)と、
前記第 2の伝導型半導体層上に形成され、前記活性層 (14)から前記第 2の伝導型 半導体層に向力う光を反射させるための反射層 (16)と、
を備え、上記基板 (11)の他方の主面を主光取出し面として配線基板に実装可能な半 導体素子の製造方法であって、
基板 (11)上に、第 1の伝導型半導体層と、活性層 (14)と、第 2の伝導型半導体層を 積層するステップと、
前記第 2の伝導型半導体層上に透光性導電層 (17)を形成するステップと、 前記透光性導電層 (17)に凹凸面 (22)を形成するステップと、
前記凹凸面 (22)の形成された透光性導電層 (17)上に反射層 (16)を形成するステツ プと、
を備えることを特徴とする半導体素子の製造方法。
[22] 請求項 21に記載の半導体素子の製造方法であって、
前記透光性導電層 (17)は、少なくとも亜鉛、インジウム、スズ及びマグネシウムよりな る群力 選択された少なくとも一種の元素 Cと、微量元素 Dは、スズ、亜鉛、ガリウム、 アルミニウム力 選択される少なくとも一種の元素とを含む酸ィ匕物膜であることを特徴 とする半導体素子の製造方法。
[23] 請求項 22に記載の半導体素子の製造方法であって、前記酸化物膜は、前記半導 体層との界面近傍における前記微量元素 Dが、前記酸ィ匕物膜の他の部分の膜中微 量元素 Dの濃度よりも高いことを特徴とする半導体素子の製造方法。
[24] 請求項 22又は 23に記載の半導体素子の製造方法であって、前記酸化物膜は、前 記半導体層との界面近傍における前記微量元素 Dが、前記界面に対向する面近傍 の微量元素 Dの濃度よりも高いことを特徴とする半導体素子の製造方法。
PCT/JP2004/016957 2003-11-19 2004-11-15 半導体素子及びその製造方法 WO2005050748A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04818886.6A EP1686629B1 (en) 2003-11-19 2004-11-15 Nitride semiconductor light emitting diode and method for manufacturing the same
JP2005515603A JP4148264B2 (ja) 2003-11-19 2004-11-15 半導体素子及びその製造方法
KR1020067008779A KR101127314B1 (ko) 2003-11-19 2004-11-15 반도체소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003388894 2003-11-19
JP2003-388894 2003-11-19

Publications (1)

Publication Number Publication Date
WO2005050748A1 true WO2005050748A1 (ja) 2005-06-02

Family

ID=34567489

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/016957 WO2005050748A1 (ja) 2003-11-19 2004-11-15 半導体素子及びその製造方法

Country Status (7)

Country Link
US (1) US7183586B2 (ja)
EP (1) EP1686629B1 (ja)
JP (1) JP4148264B2 (ja)
KR (1) KR101127314B1 (ja)
CN (1) CN100459189C (ja)
TW (1) TW200522399A (ja)
WO (1) WO2005050748A1 (ja)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096300A (ja) * 2005-09-26 2007-04-12 Samsung Electro Mech Co Ltd 窒化ガリウム系半導体発光素子及びその製造方法
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス
JP2007123517A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2007134533A (ja) * 2005-11-11 2007-05-31 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
JP2007142420A (ja) * 2005-11-15 2007-06-07 Samsung Electro Mech Co Ltd 垂直構造の窒化ガリウム系発光ダイオード素子
JP2007243189A (ja) * 2006-03-06 2007-09-20 Lg Innotek Co Ltd 発光素子及びその製造方法
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2008182138A (ja) * 2007-01-26 2008-08-07 Ulvac Japan Ltd 発光ダイオード素子及びその製造方法
WO2008108488A1 (ja) * 2007-03-05 2008-09-12 Showa Denko K.K. 窒化ガリウム系化合物半導体発光素子の製造方法
JP2009502043A (ja) * 2005-07-21 2009-01-22 クリー インコーポレイテッド 光取り出し効率向上のための凹凸化高屈折率表面を有する青色発光ダイオード
JP2009111101A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP2009111098A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010135693A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 光半導体装置及び光半導体装置の製造方法
JP2011035324A (ja) * 2009-08-05 2011-02-17 Showa Denko Kk 半導体発光素子、ランプ、電子機器および機械装置
JP2011066193A (ja) * 2009-09-17 2011-03-31 Rohm Co Ltd 光学装置および光学装置の製造方法
KR101041843B1 (ko) 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
JP2011142353A (ja) * 2011-04-19 2011-07-21 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2011205125A (ja) * 2005-11-24 2011-10-13 Samsung Led Co Ltd 垂直構造の窒化ガリウム系発光ダイオード素子
WO2012091042A1 (ja) * 2010-12-27 2012-07-05 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2012146826A (ja) * 2011-01-12 2012-08-02 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP2013033978A (ja) * 2011-05-18 2013-02-14 Toshiba Corp 半導体発光素子
JP2013093601A (ja) * 2012-12-26 2013-05-16 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード
US8476648B2 (en) 2005-06-22 2013-07-02 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
JP2013530529A (ja) * 2010-06-01 2013-07-25 ▲陳▼文彬 発光ダイオードウェハレベルの色純化方法
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子
JP2015173294A (ja) * 2015-06-05 2015-10-01 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
KR20160088381A (ko) * 2013-11-19 2016-07-25 코닌클리케 필립스 엔.브이. 고체 발광 디바이스 및 고체 발광 디바이스를 제조하는 방법
JP2017506431A (ja) * 2014-02-06 2017-03-02 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 構造化基板を備える発光ダイオード
KR20170074240A (ko) * 2014-10-27 2017-06-29 코닌클리케 필립스 엔.브이. 지향성 발광 배열 및 이를 제조하는 방법
JP2018022911A (ja) * 2017-09-26 2018-02-08 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
US10056531B2 (en) 2011-08-26 2018-08-21 Lumileds Llc Method of processing a semiconductor structure
US10644202B2 (en) 2013-01-10 2020-05-05 Epistar Corporation Electrode of light-emitting device
US10797203B2 (en) 2018-02-21 2020-10-06 Nichia Corporation Light-emitting device and method for manufacturing the light-emitting device having a first dielectric multilayer film arranged on the side surface of the light emitting element
USRE49298E1 (en) 2007-02-01 2022-11-15 Nichia Corporation Semiconductor light emitting element
JP7406595B1 (ja) 2022-07-12 2023-12-27 日機装株式会社 発光素子及び発光素子の製造方法

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
EP1620903B1 (en) 2003-04-30 2017-08-16 Cree, Inc. High-power solid state light emitter package
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
KR100482511B1 (ko) * 2004-02-05 2005-04-14 에피밸리 주식회사 Ⅲ-질화물계 반도체 발광소자
TW200531310A (en) * 2004-03-12 2005-09-16 Opto Tech Corp Light emitting diode with micro-lens layer
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
TWI292630B (en) * 2004-10-22 2008-01-11 Univ Nat Taiwan Light emitting device covered with reflective structure and method of making the same
US20060118898A1 (en) * 2004-11-17 2006-06-08 Kyocera Corporation Photoelectric conversion device and method of manufacturing the same
KR100662191B1 (ko) * 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI352437B (en) 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
US9508902B2 (en) 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7439557B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
US7439556B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Substrate driven field-effect transistor
KR100609117B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same
US7339208B2 (en) 2005-05-13 2008-03-04 Coldwatt, Inc. Semiconductor device having multiple lateral channels and method of forming the same
JP5138873B2 (ja) * 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
US7564074B2 (en) * 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
US7737959B2 (en) * 2005-09-08 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Position detection system using laser speckle
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
US9530940B2 (en) 2005-10-19 2016-12-27 Epistar Corporation Light-emitting device with high light extraction
US8928022B2 (en) 2006-10-17 2015-01-06 Epistar Corporation Light-emitting device
US8405106B2 (en) 2006-10-17 2013-03-26 Epistar Corporation Light-emitting device
TW200717843A (en) * 2005-10-19 2007-05-01 Epistar Corp Light-emitting element with high-light-extracting-efficiency
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
US7893449B2 (en) * 2005-12-14 2011-02-22 Showa Denko K.K. Gallium nitride based compound semiconductor light-emitting device having high emission efficiency and method of manufacturing the same
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
WO2007081719A2 (en) * 2006-01-05 2007-07-19 Illumitex, Inc. Separate optical device for directing light from an led
JP2007266574A (ja) * 2006-02-28 2007-10-11 Sanyo Electric Co Ltd 半導体レーザ素子及び半導体レーザ素子の製造方法
JP5047516B2 (ja) * 2006-03-23 2012-10-10 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
DE102007002416A1 (de) 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US7541640B2 (en) * 2006-06-21 2009-06-02 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US7663183B2 (en) * 2006-06-21 2010-02-16 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US8415737B2 (en) * 2006-06-21 2013-04-09 Flextronics International Usa, Inc. Semiconductor device with a pillar region and method of forming the same
KR100820546B1 (ko) * 2006-09-07 2008-04-07 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP2010506402A (ja) * 2006-10-02 2010-02-25 イルミテックス， インコーポレイテッド Ｌｅｄのシステムおよび方法
US20090275266A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device polishing
KR100836494B1 (ko) * 2006-12-26 2008-06-09 엘지이노텍 주식회사 반도체 발광소자
KR101079574B1 (ko) * 2007-01-15 2011-11-03 삼성전자주식회사 조명광원 및 이를 채용한 스캐너 모듈 및 이미지스캐닝장치
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
US20090026486A1 (en) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha Nitride based compound semiconductor light emitting device and method of manufacturing the same
KR100941766B1 (ko) 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
JP5223102B2 (ja) * 2007-08-08 2013-06-26 豊田合成株式会社 フリップチップ型発光素子
KR20090022700A (ko) * 2007-08-31 2009-03-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI363440B (en) * 2007-11-01 2012-05-01 Univ Nat Taiwan Light-emitting device, light-emitting diode and method for forming a light-emitting device
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8167674B2 (en) * 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
KR101164663B1 (ko) * 2007-12-28 2012-07-12 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조방법
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8218509B2 (en) * 2008-01-15 2012-07-10 Apple Inc. Dynamic allocation of communication resources in a wireless system
CN101939849A (zh) * 2008-02-08 2011-01-05 伊鲁米特克有限公司 用于发射器层成形的系统和方法
US7791101B2 (en) * 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
KR20090106299A (ko) * 2008-04-05 2009-10-08 송준오 오믹접촉 광추출 구조층을 구비한 그룹 3족 질화물계반도체 발광다이오드 소자 및 이의 제조 방법
KR101007099B1 (ko) 2008-04-21 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5426124B2 (ja) 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
JP2010153581A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
CN101771112B (zh) * 2009-01-06 2011-12-07 宏齐科技股份有限公司 增加发光效率的晶片级发光二极管封装结构及其制作方法
KR101134732B1 (ko) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9437785B2 (en) * 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
US8449128B2 (en) * 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
CN102024885A (zh) * 2009-09-10 2011-04-20 鸿富锦精密工业（深圳）有限公司 氮化物半导体发光元件
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
JP2011119333A (ja) * 2009-12-01 2011-06-16 Sharp Corp 窒化物半導体発光素子
KR101020945B1 (ko) * 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
CN102770975B (zh) * 2010-02-26 2015-08-05 日亚化学工业株式会社 氮化物半导体发光元件及其制造方法
CN102237455B (zh) * 2010-04-27 2013-03-13 国立中央大学 发光二极管结构
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
JP4875185B2 (ja) 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
JP5586372B2 (ja) * 2010-08-10 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
TWI462340B (zh) * 2010-09-08 2014-11-21 Epistar Corp 一種發光結構及其製造方法
KR101259482B1 (ko) * 2010-09-24 2013-05-06 서울옵토디바이스주식회사 고효율 발광다이오드
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102446948B (zh) * 2010-10-12 2014-07-30 晶元光电股份有限公司 发光元件
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP6056150B2 (ja) * 2011-04-08 2017-01-11 日亜化学工業株式会社 半導体発光素子
JP2012231000A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 半導体発光装置
CN102832297B (zh) * 2011-06-17 2015-09-30 比亚迪股份有限公司 一种半导体发光器件及电流扩散层的制备方法
KR101871501B1 (ko) * 2011-07-29 2018-06-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
TWM436224U (ja) * 2011-10-28 2012-08-21 Rgb Consulting Co Ltd
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
CN102709421B (zh) * 2012-06-21 2014-11-05 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
KR102005236B1 (ko) * 2012-07-05 2019-07-31 삼성전자주식회사 반사 전극 형성을 위한 콘택층을 포함하는 반도체 발광 소자
CN102760808B (zh) * 2012-07-12 2015-09-23 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103579380A (zh) * 2012-08-09 2014-02-12 索尼公司 受光或者发光元件、太阳能电池、光传感器、发光二极管
WO2014041463A2 (en) 2012-09-17 2014-03-20 Koninklijke Philips N.V. Light emitting device including shaped substrate
CN102903807B (zh) * 2012-10-10 2015-09-30 华灿光电股份有限公司 一种发光二极管的外延片以及发光二极管
CN103035791B (zh) * 2012-12-14 2015-12-09 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103078050A (zh) 2013-02-01 2013-05-01 映瑞光电科技(上海)有限公司 一种倒装led芯片及其制造方法
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
US10014442B2 (en) * 2013-04-22 2018-07-03 Korea Polytechnic University Industry Academic Cooperation Foundation Method for manufacturing vertical type light emitting diode, vertical type light emitting diode, method for manufacturing ultraviolet ray light emitting diode, and ultraviolet ray light emitting diode
KR20140130618A (ko) * 2013-05-01 2014-11-11 서울바이오시스 주식회사 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR102109039B1 (ko) * 2013-05-02 2020-05-11 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN103681985B (zh) * 2013-11-21 2016-05-25 华灿光电(苏州）有限公司 一种发光二极管的外延片及其制作方法
US9502614B2 (en) 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
TWI619271B (zh) * 2014-12-16 2018-03-21 錼創科技股份有限公司 發光元件
US10269776B2 (en) 2014-12-16 2019-04-23 PlayNitride Inc. Light emitting device
US10326050B2 (en) * 2015-02-16 2019-06-18 Seoul Viosys Co., Ltd. Light-emitting device with improved light extraction efficiency
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
CN105118905B (zh) * 2015-09-07 2017-10-10 湘能华磊光电股份有限公司 一种led芯片电极及其制作方法
PL228535B1 (pl) * 2015-11-10 2018-04-30 Inst Wysokich Cisnien Polskiej Akademii Nauk Dioda laserowa na bazie stopu AllnGaN
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN106972085A (zh) * 2017-02-28 2017-07-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN107240627B (zh) * 2017-05-16 2019-06-21 东南大学 一种具有双掺杂多量子阱结构的紫外发光二极管
CN109004075B (zh) * 2017-06-06 2020-02-07 清华大学 发光二极管
TWI630729B (zh) * 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
DE202018102407U1 (de) * 2018-04-30 2019-07-31 Tridonic Jennersdorf Gmbh Flexibles optisches Bauelement mit strukturierter Oberfläche
JP6955172B2 (ja) * 2018-08-31 2021-10-27 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
CN111446337B (zh) 2019-01-16 2021-08-10 隆达电子股份有限公司 发光二极管结构
CN111446338B (zh) 2019-01-17 2022-04-29 隆达电子股份有限公司 发光二极管
CN110034220A (zh) * 2019-04-16 2019-07-19 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
CN112216782B (zh) * 2020-08-26 2021-10-08 华灿光电（浙江）有限公司 发光二极管芯片及其制作方法
TWI739652B (zh) * 2020-11-06 2021-09-11 愛能有限公司 用於鋪設坡屋頂之太陽能電池板及其施工方式
TWI748856B (zh) * 2021-01-29 2021-12-01 錼創顯示科技股份有限公司 微型發光二極體及顯示面板
CN113437197A (zh) * 2021-06-25 2021-09-24 厦门乾照光电股份有限公司 一种倒装led芯片及其制作方法
CN116666519A (zh) * 2022-09-30 2023-08-29 泉州三安半导体科技有限公司 发光二极管及发光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138893A (ja) * 1989-10-24 1991-06-13 Tokyo Electric Co Ltd 端面発光型ｅｌ素子
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
JP2000196152A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2002246648A (ja) * 2001-02-16 2002-08-30 Stanley Electric Co Ltd 波長変換型半導体素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
US6876003B1 (en) * 1999-04-15 2005-04-05 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
JP4380083B2 (ja) * 2001-05-14 2009-12-09 日立電線株式会社 発光ダイオードの製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138893A (ja) * 1989-10-24 1991-06-13 Tokyo Electric Co Ltd 端面発光型ｅｌ素子
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
JP2000196152A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2002246648A (ja) * 2001-02-16 2002-08-30 Stanley Electric Co Ltd 波長変換型半導体素子

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895957B2 (en) 2005-06-22 2014-11-25 Seoul Viosys Co., Ltd Light emitting device and method of manufacturing the same
US10340309B2 (en) 2005-06-22 2019-07-02 Seoul Viosys Co., Ltd. Light emitting device
US9929208B2 (en) 2005-06-22 2018-03-27 Seoul Vlosys Co., Ltd. Light emitting device
US9627435B2 (en) 2005-06-22 2017-04-18 Seoul Viosys Co., Ltd. Light emitting device
US8476648B2 (en) 2005-06-22 2013-07-02 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
US9209223B2 (en) 2005-06-22 2015-12-08 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
US8704246B2 (en) 2005-06-22 2014-04-22 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
JP2009502043A (ja) * 2005-07-21 2009-01-22 クリー インコーポレイテッド 光取り出し効率向上のための凹凸化高屈折率表面を有する青色発光ダイオード
KR101041843B1 (ko) 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス
JP2007096300A (ja) * 2005-09-26 2007-04-12 Samsung Electro Mech Co Ltd 窒化ガリウム系半導体発光素子及びその製造方法
JP2007123517A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2007134533A (ja) * 2005-11-11 2007-05-31 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
JP2007142420A (ja) * 2005-11-15 2007-06-07 Samsung Electro Mech Co Ltd 垂直構造の窒化ガリウム系発光ダイオード素子
JP2011205125A (ja) * 2005-11-24 2011-10-13 Samsung Led Co Ltd 垂直構造の窒化ガリウム系発光ダイオード素子
US8174026B2 (en) 2006-03-06 2012-05-08 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
JP2007243189A (ja) * 2006-03-06 2007-09-20 Lg Innotek Co Ltd 発光素子及びその製造方法
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2008182138A (ja) * 2007-01-26 2008-08-07 Ulvac Japan Ltd 発光ダイオード素子及びその製造方法
USRE49406E1 (en) 2007-02-01 2023-01-31 Nichia Corporation Semiconductor light emitting element
USRE49298E1 (en) 2007-02-01 2022-11-15 Nichia Corporation Semiconductor light emitting element
WO2008108488A1 (ja) * 2007-03-05 2008-09-12 Showa Denko K.K. 窒化ガリウム系化合物半導体発光素子の製造方法
JP2009111098A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP2009111101A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
US8319243B2 (en) 2008-08-05 2012-11-27 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method of manufacturing the same
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010135693A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 光半導体装置及び光半導体装置の製造方法
JP2011035324A (ja) * 2009-08-05 2011-02-17 Showa Denko Kk 半導体発光素子、ランプ、電子機器および機械装置
JP2011066193A (ja) * 2009-09-17 2011-03-31 Rohm Co Ltd 光学装置および光学装置の製造方法
JP2013530529A (ja) * 2010-06-01 2013-07-25 ▲陳▼文彬 発光ダイオードウェハレベルの色純化方法
US10811563B2 (en) 2010-12-27 2020-10-20 Rohm Co., Ltd. Light-emitting element, light-emitting element unit, and light-emitting element package
WO2012091042A1 (ja) * 2010-12-27 2012-07-05 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
US9559263B2 (en) 2010-12-27 2017-01-31 Rohm Co., Ltd. Light-emitting element, light-emitting element unit, and light-emitting element package
US10312411B2 (en) 2010-12-27 2019-06-04 Rohm Co., Ltd. Light-emitting element, light-emitting element unit, and light-emitting element package
US9166111B2 (en) 2010-12-27 2015-10-20 Rohm Co., Ltd. Light-emitting element, light-emitting element unit, and light-emitting element package
JP2012146826A (ja) * 2011-01-12 2012-08-02 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP2011142353A (ja) * 2011-04-19 2011-07-21 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2013033978A (ja) * 2011-05-18 2013-02-14 Toshiba Corp 半導体発光素子
JP2014042059A (ja) * 2011-05-18 2014-03-06 Toshiba Corp 半導体発光素子
US10056531B2 (en) 2011-08-26 2018-08-21 Lumileds Llc Method of processing a semiconductor structure
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子
JP2013093601A (ja) * 2012-12-26 2013-05-16 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード
US10644202B2 (en) 2013-01-10 2020-05-05 Epistar Corporation Electrode of light-emitting device
KR20160088381A (ko) * 2013-11-19 2016-07-25 코닌클리케 필립스 엔.브이. 고체 발광 디바이스 및 고체 발광 디바이스를 제조하는 방법
KR102291797B1 (ko) 2013-11-19 2021-08-24 루미리즈 홀딩 비.브이. 고체 발광 디바이스 및 고체 발광 디바이스를 제조하는 방법
JP2016537815A (ja) * 2013-11-19 2016-12-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 半導体発光デバイスおよび半導体発光デバイスを製造する方法
JP2017506431A (ja) * 2014-02-06 2017-03-02 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 構造化基板を備える発光ダイオード
JP2017533590A (ja) * 2014-10-27 2017-11-09 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 指向性発光装置及びその製造方法
KR102450966B1 (ko) * 2014-10-27 2022-10-06 루미리즈 홀딩 비.브이. 지향성 발광 배열 및 이를 제조하는 방법
KR20170074240A (ko) * 2014-10-27 2017-06-29 코닌클리케 필립스 엔.브이. 지향성 발광 배열 및 이를 제조하는 방법
JP2015173294A (ja) * 2015-06-05 2015-10-01 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2018022911A (ja) * 2017-09-26 2018-02-08 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
US10797203B2 (en) 2018-02-21 2020-10-06 Nichia Corporation Light-emitting device and method for manufacturing the light-emitting device having a first dielectric multilayer film arranged on the side surface of the light emitting element
US11043615B2 (en) 2018-02-21 2021-06-22 Nichia Corporation Light-emitting device having a dielectric multilayer film arranged on the side surface of the light-emitting element
JP7406595B1 (ja) 2022-07-12 2023-12-27 日機装株式会社 発光素子及び発光素子の製造方法

Also Published As

Publication number Publication date
US7183586B2 (en) 2007-02-27
JP4148264B2 (ja) 2008-09-10
US20050104080A1 (en) 2005-05-19
KR101127314B1 (ko) 2012-03-29
EP1686629A1 (en) 2006-08-02
CN100459189C (zh) 2009-02-04
EP1686629B1 (en) 2018-12-26
CN1883058A (zh) 2006-12-20
JPWO2005050748A1 (ja) 2007-06-14
KR20060115741A (ko) 2006-11-09
EP1686629A4 (en) 2013-11-13
TW200522399A (en) 2005-07-01
TWI346401B (ja) 2011-08-01

Similar Documents

Publication Publication Date Title
JP4148264B2 (ja) 半導体素子及びその製造方法
JP4604488B2 (ja) 窒化物半導体発光素子およびその製造方法
EP2763192B1 (en) Nitride semiconductor element and method for producing same
JP4977957B2 (ja) 半導体発光素子
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
US8319243B2 (en) Nitride semiconductor light-emitting device and method of manufacturing the same
US7173277B2 (en) Semiconductor light emitting device and method for fabricating the same
KR101161897B1 (ko) 질화물 반도체 소자
JP5251121B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP2003110140A (ja) 窒化物半導体発光素子
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP2005123489A (ja) 窒化物半導体発光素子およびその製造方法
JP5098135B2 (ja) 半導体レーザ素子
EP1530242B1 (en) Semiconductor light emitting device
JP2005175462A (ja) 半導体発光素子及びその製造方法
JP2011066073A (ja) 半導体発光素子
JP4174581B2 (ja) 発光素子の製造方法
KR100691264B1 (ko) 수직구조 질화물 반도체 발광소자
KR100631842B1 (ko) 질화물 반도체 발광소자
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JP4635458B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480034097.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005515603

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067008779

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004818886

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 2004818886

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067008779

Country of ref document: KR