JPWO2005050748A1 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JPWO2005050748A1
JPWO2005050748A1 JP2005515603A JP2005515603A JPWO2005050748A1 JP WO2005050748 A1 JPWO2005050748 A1 JP WO2005050748A1 JP 2005515603 A JP2005515603 A JP 2005515603A JP 2005515603 A JP2005515603 A JP 2005515603A JP WO2005050748 A1 JPWO2005050748 A1 JP WO2005050748A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor
conductive
semiconductor layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005515603A
Other languages
English (en)
Other versions
JP4148264B2 (ja
Inventor
隆志 市原
隆志 市原
三賀 大輔
大輔 三賀
楠瀬 健
健 楠瀬
山田 孝夫
孝夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JPWO2005050748A1 publication Critical patent/JPWO2005050748A1/ja
Application granted granted Critical
Publication of JP4148264B2 publication Critical patent/JP4148264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

窒化物半導体発光素子は、対向する一対の主面を有する基板11と、基板11の一方の主面上に積層される第1の伝導型窒化物半導体層と、第1の伝導型窒化物半導体層上に積層される第2の伝導型窒化物半導体層と、第1の伝導型窒化物半導体層と第2の伝導型窒化物半導体層との間に形成される活性層14と、第2の伝導型窒化物半導体層上に形成され、活性層14から第2の伝導型窒化物半導体層に向かう光を反射させるための反射層16とを備える。この窒化物半導体発光素子は、上記基板11の他方の主面を主光取出し面として配線基板に実装可能である。さらに、反射層16と第2の伝導型窒化物半導体層との間に透光性導電層17が形成されており、透光性導電層17と反射層16との界面に凹凸面22が形成されている。

Description

本発明は、AlInGa1−x−yN(0≦x、0≦y、0≦x+y<1)からなる窒化物半導体を積層した半導体層を用いて形成した窒化物半導体素子及びその製造方法に関し、特に光取り出し効率を改善した発光ダイオード(LED)やレーザ等の半導体発光素子及びその製造方法に関する。
窒化ガリウム等の窒化物系半導体を用いた発光素子は、紫外光、青色光、緑色光等の発光が可能であり、高効率で低消費電力である上、小型化可能で機械的な振動等にも強く、長寿命で信頼性が高い等の利点を有することから、各方面での利用が進んでいる。特に発光素子は大型ディスプレイや信号機、携帯電話のバックライト光源等への普及が顕著である。
窒化物系半導体を用いた発光素子においては、活性層で発生される光を外部に取り出して有効利用できるように、光の取り出し効率を高めることが重要となる。このような観点から透光性を有する導電膜が電極として要求されており、例えばITO(InとSnの複合酸化物)やSnO、ZnO等が利用されている。中でもITOは酸化物インジウムにスズを含有する酸化物導電性材料であり、低抵抗、高透明度を備えているので、透明電極等に好適である。
このような透明電極を利用したLEDの一例を図1に示す。LEDはサファイア基板1の上にバッファ層を介してn型GaN層2、InGaN発光層3、p型GaN層4が順次エピタキシャル成長された構成を有する。また、InGaN発光層3及びp型GaN層4の一部が選択的にエッチング除去されて、n型GaN層2が露出されている。p型GaN層3上にはp側透明電極5としてITO層が形成され、さらにp側電極7のボンディングパッドが積層されている。また、n型GaN層2の上にはn側電極8が形成されている。これらの電極は、Al、Au、In等の金属を蒸着によって形成している。このような構造においては、p側電極7を介して注入された電流は、導電性の良いp側透明電極5であるITO層で均一に拡散され、p型GaN層3からn型GaN層2に電流が注入されて発光する。またその発光はp側電極7に遮られず、ITO層を透過してチップ外に取り出される。
しかしながら、このような窒化物系半導体発光素子は、電極部の接触抵抗が高いという問題を有していた。それは、GaNのバンドギャップは3.4eVと広いために、電極とオーミック接触をさせることが難しいからである。その結果、電極部の接触抵抗が高くなり、素子の動作電圧が高くなって消費電力、発熱量も大きくなるという問題が生ずる。
また一方で、光の取り出し効率も良くない。それは、GaNの屈折率は約2.67と大きいために、臨界角が21.9度と極めて小さいからである。つまり、主光取出し面の法線からみて、この臨界角よりも大きい角度で入射した光は、LEDチップの外に取り出せず閉じ込められてしまう。このために、外部量子効率を改善してより大きな発光パワーを得ることが困難であった。
ここで、主光取出し面であるp型GaN層の表面を凹凸形状に加工すれば、この問題を改善することができる。しかし、凹凸形状を形成するためにはp型GaN層はある程度の厚さが必要となる。そして、電極との接触抵抗を少しでも低減するために高濃度の不純物をドーピングしつつ、厚いp型GaN層を形成しようとすると、結晶表面の面荒れが発生するという新たな問題が生じていた。
このような問題を解消するものとして、主光取出し面に凹凸を設けて光取り出し効率を改善したLED発光素子が特許文献1に開示される。特許文献1に開示されるLEDは、透明電極であるITO層とp型半導体層であるp型GaN層との界面を凹凸にして、この面で反射される光を外部に取り出しし易い構成として取り出し効率を改善したものである。具体的には、p型GaN層の表面を凹凸に加工して、この上に透明金属電極や透明電極を設けている。
しかしながら、GaN層の表面を凹凸に加工すると、エピタキシャル成長層がダメージを受けてこの部分が発光しなくなるという問題がある。またp型GaN層は薄いため、凹凸加工の際に活性層、n型GaN層に達してしまうことがあり、これを回避するにはGaN層を厚膜にしなければならなかった。一方、p型GaN層の表面を平面としてp側透明電極の表面を凹凸に加工する方法もあるが、凹凸面が主光取出し面に近くなるため、この凹凸パターンが外部から視認され易くなって外観上の見栄えが悪くなるという問題があった。
また主光取出し面にp型電極を設けたいわゆるフェイスアップ構造では、n型電極を設ける必要があり主光取出し面が狭くなる上、p型電極にパッド電極を設けるため、この部分で光が遮られてしまい、光の取り出しができなくなって光取り出し効率が悪くなるという問題もあった。
また透光性導電層として、ITOが代表として挙げられる導電性酸化物膜を用いる構造では、透光性を良好にする必要があり、さらに導電性酸化物膜を半導体層に接して設ける構造では、オーミック特性も良好にする必要がある。しかしながら、透光性とオーミック特性とを同時に良好にすることは困難であり、導電性酸化物膜のさらなる特性の向上が必要であった。
特開2000−196152号公報
本発明は、このような問題点を解決するためになされたものである。本発明の主な目的は、反射効率の高い半導体発光素子及びその製造方法であって、特に光取り出し効率の優れた半導体発光素子及びその製造方法を提供することにある。
以上の目的を達成するために本発明に係る半導体素子は、対向する一対の主面を有する基板11と、前記基板11の一方の主面上に第1の伝導型半導体層と、前記第1の伝導型半導体層上に第2の伝導型半導体層と、前記第1の伝導型半導体層と第2の伝導型半導体層との間に形成される活性層14と、前記第2の伝導型半導体層上に形成され、前記活性層14から前記第2の伝導型半導体層に向かう光を反射させるための反射層16とを備える。
この半導体素子は、発光素子として、上記基板11の他方の主面を主光取出し面として配線基板に実装可能である。さらに、前記反射層16と第2の伝導型半導体層との間に透光性導電層17が形成されており、前記透光性導電層17と前記反射層16との界面に凹凸面22が形成されている。この構成によって、活性層14から第2の伝導型半導体層に照射される光を凹凸面22で反射、散乱させて、外部への光の取り出し効率を高めることができる。特に、透光性導電層17と前記反射層16との界面で凹凸を形成しているため、第2の伝導型半導体層の特性を悪化させずに表面を加工することが困難な問題を解消している。
また半導体発光素子は、前記透光性導電層17と前記第2の伝導型半導体層との界面が略平滑面とすることができる。この構成によって、第2の伝導型半導体層の表面には加工を行うことなく、透光性導電層17と前記反射層16との界面で凹凸を形成して光の取り出し効率を改善できる。
さらに半導体素子は、半導体発光素子として、前記凹凸面22が傾斜面を備えており、該傾斜面の傾斜角度が主光取出し面の法線に対して60°以下とすることができる。この構成によって、光を臨界角以下の角度に反射させる確率を高くでき、光の取り出し効率を改善することができる。
さらに半導体素子は、半導体発光素子として、前記凹凸面22が連続したシリンドリカルレンズ状とすることができる。この構成によって、界面に平行な面を少なくし、光を臨界角以下の角度に反射させる確率を高くして光の取り出し効率を改善することができる。
さらにまた、半導体素子は、半導体発光素子として、前記透光性導電層17がZn、In、Sn、Mgよりなる群から選択された少なくとも1種の元素Cを含む酸化物からなる層を用いることができる。また、前記酸化物膜は元素Cに加えて、微量元素Dを含む層を用いることができる。また、微量元素Dは、スズ、亜鉛、ガリウム、アルミニウムから選択される少なくとも一種の元素とすることができる。好ましくは元素Cとしてインジウム、微量元素Dとしてスズを用いたITOからなるよう構成することができる。この構成によって、微細パターンが形成し易いITOを透光性導電層17として表面を凹凸面22に加工でき、光の取り出し効率を高めることができる。またITOは窒化物半導体層とのオーミック接続にも優れているため、窒化物半導体発光素子として、第2の伝導型窒化物半導体層との界面での接触抵抗を小さくして順方向電圧Vfが低い実用的な窒化物半導体発光素子を実現できる。
また、元素Cと微量元素Dを含む酸化物膜を、半導体層との界面近傍における微量元素Dが、酸化物膜の他の部分の膜中微量元素Dの濃度よりも高い半導体素子とすることができる。また元素Cと微量元素Dを含む酸化物膜を、半導体層との界面近傍における微量元素Dが、界面に対向する面近傍の微量元素Dの濃度よりも高い半導体素子とすることができる。この構成によって、例えばITOでは、微量元素Dを酸化物膜中において一定に含むものよりも、半導体層側においてキャリアを多く配置することができ、ショットキー障壁を小さく、また半導体層側のシート抵抗を小さくすることができ、光取り出し効率の改善とシート抵抗の低減を両立させた高品質の半導体発光素子を実現できる。また前記酸化物膜は元素Cに対して20%以下の元素Dを含むことが好ましい。
さらにまた、窒化物半導体発光素子は、前記反射層16をアルミニウム、チタン、白金、ロジウム、銀、パラジウム、イリジウム、ケイ素、亜鉛から選択される少なくとも一種の元素を含む層とすることができる。なかでも本発明の窒化物半導体発光素子に用いる高反射が実現できる層として、アルミニウム(Al)、ロジウム(Rh)、銀(Ag)を含む層とすることが好ましい。アルミニウム、ロジウム、銀は高反射率であるため、透光性導電層17との界面で効率よく反射させて光取り出し効率を高くできる。
さらにまた、窒化物半導体発光素子は、前記反射層16がSi、Zn、Ti、Zr、Hf、Nb、Ta、Al、Mgの少なくともいずれかを含む誘電体としてもよい。さらに好ましくはSiO、TiO、ZrO、HfO、Nb、Al等、組み合わせて低屈折率と高屈折率の関係を満たし、その屈折率差が大きくなるように2種の誘電体を多層化した誘電体多層膜、又はSiO、MgO、MgF、Al、SiN、SiON等を用いることが好ましい。この構成によって、反射層16と透光性導電層17との接着性を高めることができる。特に透光性導電層17にITOを使用する場合、反射層16をAl等の金属よりも誘電体の方が界面の接着性が高く、信頼性を高めることができる。
さらにまた、窒化物半導体発光素子は、前記透光性導電層17の膜厚を、前記活性層14から放出される光の波長λに対してλ/4のおよそ整数倍としてもよい。
さらにまた、窒化物半導体発光素子は前記透光性導電層17の膜厚を2μm以下とすることができる。
さらに窒化物半導体発光素子は、前記反射層16を、基板11の主面と交差する面にも形成してもよい。この構造によって、横方向に放射される光も上面に反射させて、より多くの光を取り出すことが可能となる。
さらにまた、窒化物半導体発光素子は、前記窒化物半導体層の、前記基板11の主面と交差する面の少なくとも一部を傾斜させている。この構成によって、横方向に放射される光を上方向に反射させて、光の取り出し効率をさらに改善できる。
また、本発明の窒化物半導体発光素子の製造方法は、対向する一対の主面を有する基板11と、前記基板11の一方の主面上に第1の伝導型半導体層と、前記第1の伝導型半導体層上に第2の伝導型半導体層と、前記第1の伝導型半導体層と第2の伝導型半導体層との間に形成される活性層14と、前記第2の伝導型半導体層上に形成され、前記活性層14から前記第2の伝導型半導体層に向かう光を反射させるための反射層16と、を備え、上記基板11の他方の主面を主光取出し面として配線基板に実装可能な半導体素子の製造方法である。この方法は、基板11上に、第1の伝導型半導体層と、活性層14と、第2の伝導型半導体層を積層するステップと、前記第2の伝導型半導体層上に透光性導電層17を形成するステップと、前記透光性導電層17に凹凸面22を形成するステップと、前記凹凸面22の形成された透光性導電層17上に反射層16を形成するステップとを備える。これによって、活性層14から第2の伝導型半導体層に照射される光を凹凸面22で反射、散乱させて、外部への光の取り出し効率を高めることができる。特に、透光性導電層17と前記反射層16との界面で凹凸を形成しているため、第2の伝導型半導体層の特性を悪化させずに表面を加工することが困難な問題を解消している。
本発明の半導体素子及びその製造方法は、特性を低下させることなく加工することが困難な窒化物半導体への損傷を与えることなく、外部への光取り出し効率を大きく改善することができる。それは、本発明が凹凸面を有する透光性導電層上に反射膜を成型することにより、この界面を凹凸を備える反射面として、反射部と対向する主光取出し面に対し、反射光の多くを臨界角以下の角度で入射させて外部への光取り出しを大幅に増加させているからである。また透光性導電層を第2の伝導型窒化物半導体層と反射層との間に介在させることで、上記凹凸面の加工が容易なことに加えて、オーミック接触を得やすいという利点もある。特に窒化物半導体と金属はオーミック接触を得ることが困難であるが、ITOや誘電体等の透光性導電層を介在させることでオーミック接触を取りやすくなり、この接触抵抗を小さくして動作電圧を下げ、消費電力や発熱量を抑えた窒化物半導体発光素子を実現できるという利点もある。
また透光性導電膜として用いる導電性酸化物膜を本発明の構造とすることにより、半導体素子、特に半導体発光素子として、光取り出し効率の改善とシート抵抗の低減を両立させた高品質の半導体発光素子を実現できる。
従来の透明電極を利用したLEDの一例を示す概略断面図である。 本発明の一実施の形態に係る窒化物半導体発光素子を実装したLEDを示す概略断面図である。 本発明の第1の実施の形態に係る窒化物半導体発光素子を示す概略断面図である。 発光素子において反射面で反射した光を主光取り出し面から取り出す様子を示す説明図である。 本発明の第1の実施の形態の変形例1に係る窒化物半導体発光素子を示す概略断面図である。 本発明の第1の実施の形態の変形例2に係る窒化物半導体発光素子を示す概略断面図である。 本発明の第1の実施の形態の変形例3に係る窒化物半導体発光素子を示す概略断面図である。 窒化物半導体層と金属膜の反射層との間に透光性導電層を介在させることによる光吸収の変化を示す説明図である。 本発明の第1の実施の形態の変形例4に係る窒化物半導体発光素子を示す概略断面図である。 ITO膜中のスズのデプスプロファイルを示すグラフである。 本発明の実施の形態2に係る窒化物半導体発光素子を示す概略断面図である。 本発明の他の実施の形態に係る窒化物半導体発光素子として透光性導電層の表面を示す概略図である。 本発明の他の実施の形態に係る窒化物半導体発光素子として、電極形状を示す概略図である。
符号の説明
1…サファイア基板;2…n型GaN層;3…InGaN発光層;4…p型GaN層
5…p側透明電極;7…p側電極;8…n側電極;9…LEDチップ;10…サブマウント
11…基板;12…バッファ層
13…n型窒化物半導体層;14…活性層;15…p型窒化物半導体層
16…反射層;17…透光性導電層
18…n側パッド電極;19…p側パッド電極
20…バンプ;21…ワイヤー
22、22B、22C、22D…凹凸面
23…窒化物半導体層;24…金属膜
25…窒化物半導体層と金属膜との界面;26…窒化物半導体層と透光性導電層との界面
27…透光性導電層と金属膜との界面;28…傾斜面
29…誘電体反射層;30…補助電極
以下、本発明の実施の形態を図面に基づいて説明する。ただし、以下に示す実施の形態は、本発明の技術思想を具体化するための半導体素子及びその製造方法を例示するものであって、本発明は半導体素子及びその製造方法を以下のものに特定しない。
また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
(実施の形態1)
本発明の一実施の形態に係る窒化物半導体発光素子を実装した例を図2の概略断面図に示す。この図では、窒化物半導体発光素子であるLEDチップ9を配線基板の一であるサブマウント10上にフリップチップ実装している。フリップチップは、窒化物半導体層の電極形成面を主光取出し面とするフェイスアップ実装と異なり、電極形成面と対向する基板11側を主光取出し面とする実装方式であり、フェイスダウン実装等とも呼ばれる。
図2のLEDチップ9は、基板11上にバッファ層12、n型窒化物半導体層13、活性層14、p型窒化物半導体層15を順にエピタキシャル成長し、さらに透光性導電層17と反射層16を積層している。結晶成長方法としては、例えば、有機金属気相成長法(MOCVD:metal-organic chemical vapor deposition)、ハイドライド気相成長法(HVPE)、ハイドライドCVD法、MBE(molecularbeam epitaxy)等の方法が利用できる。また、半導体層の積層構造としては、MIS接合、PIN接合やPN接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。また、各層を超格子構造としたり、活性層14を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることもできる。
また図2においては詳細に図示しないが、活性層14及びp型窒化物半導体層15の一部を選択的にエッチング除去して、n型窒化物半導体層15の一部を露出させて、n側パッド電極18を形成している。またn側電極と同一面側で、p型窒化物半導体層15にはp側パッド電極19が形成される。パッド電極の上には、外部電極等と接続させるためのメタライズ層(バンプ20)を形成する。メタライズ層は、Ag、Au、Sn、In、Bi、Cu、Zn等の材料から成る。これらLEDチップ9の電極形成面側をサブマウント10上に設けられた正負一対の外部電極と対向させ、バンプ20にて各々の電極を接合する。さらにサブマウント10に対してワイヤー21等が配線される。一方、フェイスダウンで実装されたLEDチップ9の基板11の主面側を、主光取出し面としている。
なお本明細書において、層上等でいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在層が存在する場合も包含する意味で使用する。
図3に、本発明の第1の実施の形態に係る窒化物半導体発光素子をより詳細に示す。図に示す窒化物半導体発光素子はフリップチップ実装であることを示すため、上下逆に表示している。実際の製造工程では基板11上に各層を形成し、得られた窒化物半導体発光素子を上下逆にして図2のように実装する。
[基板11]
基板11は、窒化物半導体をエピタキシャル成長させることができる透光性基板で、基板の大きさや厚さ等は特に限定されない。この基板としては、C面、R面、及びA面のいずれかを主面とするサファイアやスピネル(MgA1)のような絶縁性基板、また炭化珪素(6H、4H、3C)、シリコン、ZnS、ZnO、Si、GaAs、ダイヤモンド、及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。また、デバイス加工が出来る程度の厚膜(数十μm以上)であればGaNやAlN等の窒化物半導体基板を用いることもできる。異種基板はオフアングルしていてもよく、サファイアC面を用いる場合には、0.01°〜3.0°、好ましくは0.05°〜0.5°の範囲とする。またさらに基板としてサファイア等の窒化物半導体と異なる材料を用いるとき、基板に凹凸を形成した上に窒化物半導体をエピタキシャル成長させてもよい。これにより、窒化物半導体層と異種基板との界面で反射する光を減らすことができ、また界面で反射した光も工程に基板側から出されるようになるので、好ましい。この凹凸の段差としては、少なくとも発光層からの光の波長よりも大きくかつ、発光層を成長する際に平坦な面が得られる程度の段差を設ければよい。
[窒化物半導体層]
窒化物半導体としては、一般式がInAlGa1−x−yN(0≦x、0≦y、x+y≦1)であって、BやP、Asを混晶してもよい。また、n型窒化物半導体層13、p型窒化物半導体層15は、単層、多層を特に限定しない。また、窒化物半導体層にはn型不純物、p型不純物を適宜含有させる。n型不純物としては、Si、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素を用いることができ、好ましくはSi、Ge、Snを、最も好ましくはSiを用いる。また、p型不純物としては、特に限定されないが、Be、Zn、Mn、Cr、Mg、Ca等が挙げられ、好ましくはMgが用いられる。これにより、各導電型の窒化物半導体を形成することができる。前記窒化物半導体層には活性層14を有し、該活性層14は単一(SQW)又は多重量子井戸構造(MQW)とする。以下に窒化物半導体の詳細を示す。
基板11上に成長させる窒化物半導体はバッファ層(図3に図示せず)を介して成長する。バッファ層としては、一般式AlGa1−aN(0≦a≦0.8)で表される窒化物半導体、より好ましくは、AlGa1−aN(0≦a≦0.5)で示される窒化物半導体を用いる。バッファ層の膜厚は、好ましくは0.002〜0.5μm、より好ましくは0.005〜0.2μm、さらに好ましくは0.01〜0.02μmとする。バッファ層の成長温度は、好ましくは200〜900℃、より好ましくは400〜800℃である。これにより、窒化物半導体層上の転位やピットを低減させることができる。さらに、上述した異種基板上にELO(Epitaxial Lateral Overgrowth)法によりAlGa1−xN(0≦X≦1)層を成長させてもよい。ELO(Epitaxial Lateral Overgrowth)法とは、窒化物半導体を横方向成長させることで貫通転位を曲げて収束させることにより、転位を低減させるものである。バッファ層は多層構成としてもよく、低温成長バッファ層と、その上に高温成長層を形成してもよい。高温成長層としては、アンドープのGaN又はn型不純物をドープしたGaNを用いることができる。高温成長層の膜厚は、1μm以上、より好ましくは3μm以上である。また、高温成長層の成長温度は900〜1100℃、好ましくは1050℃以上でとする。
次に、n型窒化物半導体層13を成長させる。まずn型コンタクト層(図示せず)を成長させる。n型コンタクト層としては、活性層14のバンドギャップエネルギーより大きくなる組成であり、AlGa1−jN(0<j<0.3)が好ましい。n型コンタクト層の膜厚は特に限定されるものではないが、好ましくは1μm以上、より好ましくは3μm以上である。次に、n型クラッド層を成長させる。n型クラッド層はAlを含有しており、n型不純物濃度は特に限定されるものではないが、好ましくは1×1017〜1×1020/cm、より好ましくは1×1018〜1×1019/cmである。また、n型不純物濃度に傾斜をつけても良い。また、Alの組成傾斜をつけることで、キャリアの閉じ込めのためのクラッド層としても機能する。
活性層14は発光層として機能し、少なくともAlInGa1−a−bN(0≦a≦1、0≦b≦1、a+b≦1)から成る井戸層と、AlInGa1−c−dN(0≦c≦1、0≦d≦1、c+d≦1)から成る障壁層とを含む量子井戸構造を有する。活性層14に用いられる窒化物半導体は、ノンドープ、n型不純物ドープ、p型不純物ドープのいずれでも良い。好ましくは、ノンドープもしくは、又はn型不純物ドープの窒化物半導体を用いることにより、発光素子を高出力化することができる。さらに好ましくは、井戸層をアンドープとし、障壁層をn型不純物ドープとすることで、発光素子の出力と発光効率を高めることができる。また発光素子に用いる井戸層にAlを含ませることで、従来のInGaNの井戸層では困難な波長域、具体的には、GaNのバンドギャップエネルギーである波長365nm付近、もしくはそれより短い波長を得ることができる。活性層14から放出する光の波長は、発光素子の目的、用途等に応じて360nm〜650nm付近、好ましくは380nm〜560nmの波長とする。
井戸層の膜厚は、好ましくは1nm以上30nm以下、より好ましくは2nm以上20nm以下、さらに好ましくは3.5nm以上20nm以下である。1nmより小さいと井戸層として良好に機能せず、30nmより大きいとInAlGaNの4元混晶の結晶性が低下し素子特性が低下するからである。また、2nm以上では膜厚に大きなむらがなく比較的均一な膜質の層が得られ、20nm以下では結晶欠陥の発生を抑制して結晶成長が可能となる。さらに膜厚を3.5nm以上とすることで出力を向上させることができる。これは井戸層の膜厚を大きくすることで、大電流で駆動させるLDのように多数のキャリア注入に対して、高い発光効率及び内部量子効率により発光再結合がなされるものであり、特に多重量子井戸構造において効果を有する。また、単一量子井戸構造では膜厚を5nm以上とすることで上記と同様に出力を向上させる効果が得られる。また、井戸層の数は特に限定されないが、4以上の場合には井戸層の膜厚を10nm以下として活性層14の膜厚を低く抑えることが好ましい。活性層14を構成する各層の膜厚が厚くなると、活性層14全体の膜厚が厚くなりVの上昇を招くからである。多重量子井戸構造の場合、複数の井戸の内、好ましくは上記の10nm以下の範囲にある膜厚の井戸層を少なくとも1つ有すること、より好ましくは全ての井戸層を上記の10nm以下とすることである。
また障壁層は、井戸層の場合と同様に、好ましくはp型不純物又はn型不純物がドープされているか又はアンドープとする。より好ましくは、n型不純物がドープされているか又はアンドープとする。例えば、障壁層中にn型不純物をドープする場合、その濃度は少なくとも5×1016/cm以上が必要である。例えばLEDでは、5×1016/cm以上2×1018/cm以下が好ましい。また、高出力のLEDやLDでは、5×1017/cm以上1×1020/cm以下、より好ましくは1×1018/cm以上5×1019/cm以下とする。この場合、井戸層はn型不純物を実質的に含有しないか、あるいはアンドープで成長させることが好ましい。また、障壁層にn型不純物をドープする場合、活性層内のすべての障壁層にドープしても良く、あるいは、一部をドープとし一部をアンドープとすることもできる。ここで、一部の障壁層にn型不純物をドープする場合、活性層内でn型層側に配置された障壁層にドープすることが好ましい。例えば、n型層側から数えてn番面の障壁層B(nは正の整数)にドープすることで、電子が効率的に活性層内に注入され、優れた発光効率と内部量子効率を有する発光素子が得られる。また、井戸層についても、n型層側から数えてm番目の井戸層W(mは正の整数)にドープすることにより上記の障壁層の場合と同様の効果が得られる。また、障壁層と井戸層の両方にドープしても同様の効果が得られる。
次に、活性層14上にp型窒化物半導体層15として以下の複数層(図示せず)を形成する。まずp型クラッド層としては、活性層14のバンドギャップエネルギーより大きくなる組成であり、活性層14へのキャリアの閉じ込めができるものであれば特に限定されない。例えばAlGa1−kN(0≦k<1)が用いられ、特にAlGa1−kN(0<k<0.4)が好ましい。p型クラッド層の膜厚は特に限定されないが、好ましくは0.01〜0.3μm、より好ましくは0.04〜0.2μmとする。p型クラッド層のp型不純物濃度は、1×1018〜1×1021/cm、好ましくは1×1019〜5×1020cmとする。p型不純物濃度が上記の範囲にあると、結晶性を低下させることなくバルク抵抗を低下させることができる。p型クラッド層は、単一層でも多層膜層(超格子構造)でも良い。多層膜層の場合、上記のAlGa1−kNと、それよりバンドギャップエネルギーの小さい窒化物半導体層とからなる多層膜層であれば良い。例えばバンドギャップエネルギーの小さい層としては、n型クラッド層の場合と同様に、InGa1−lN(0≦l<1)、AlGa1−mN(0≦m<1、m>l)が挙げられる。多層膜層を形成する各層の膜厚は、超格子構造の場合は、一層の膜厚が好ましくは100Å以下、より好ましくは70Å以下、さらに好ましくは10〜40Åとすることができる。また、p型クラッド層がバンドギャップエネルギーの大きい層と、バンドギャップエネルギーの小さい層からなる多層膜層である場合、バンドギャップエネルギーの大きい層及び小さい層の少なくともいずれか一方にp型不純物をドープさせても良い。また、バンドギャップエネルギーの大きい層及び小さい層の両方にドープする場合は、ドープ量は同一でも異なっても良い。
次にp型クラッド層上にp型コンタクト層を形成する。p型コンタクト層は、AlGa1−fN(0≦f<1)が用いられ、特に、AlGa1−fN(0≦f<0.3)で構成することにより、オーミック電極であるp電極と良好なオーミックコンタクトが可能となる。p型不純物濃度は1×1017/cm以上が好ましい。また、p型コンタクト層は、導電性基板側でp型不純物濃度が高く、かつAlの混晶比が小さくなる組成勾配を有することが好ましい。この場合、組成勾配は、連続的に組成を変化させても、あるいは、不連続に段階的に組成を変化させても良い。例えば、p型コンタクト層を、オーミック電極と接し、p型不純物濃度が高くAl組成比の低い第1のp型コンタクト層と、p型不純物濃度が低くAl組成比の高い第2のp型コンタクト層とで構成することもできる。第1のp型コンタクト層により良好なオーミック接触が得られ、第2のp型コンタクト層により自己吸収を防止することが可能となる。
以上のように窒化物半導体を基板11上に成長させた後、ウェハーを反応装置から取り出し、その後、酸素及び/又は窒素を含む雰囲気中で450℃以上で熱処理をする。これによりp型層に結合している水素が取り除かれ、p型の伝導性を示すp型窒化物半導体層15を形成する。
窒化物半導体層の積層構造としては、例えば、次の(1)〜(5)に示すものが挙げられる。
(1)GaNよりなるバッファ層(膜厚:200Å)、Siドープn型GaNよりなるn型コンタクト層(4μm)、アンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の発光層(30Å)、Mgドープp型Al0.1Ga0.9Nよりなるp型クラッド層(0.2μm)、Mgドープp型GaNよりなるp型コンタクト層(0.5μm)。
(2)AlGaNからなるバッファ層(膜厚:約100Å)、アンドープGaN層(1μm)、Siを4.5×1018/cm含むGaNからなるn側コンタクト層(5μm)、アンドープGaNからなる下層(3000Å)と、Siを4.5×1018/cm含むGaNからなる中間層(300Å)と、アンドープGaNからなる上層(50Å)との3層からなるn側第1多層膜層(総膜厚:3350Å)、アンドープGaN(40Å)とアンドープIn0.1Ga0.9N(20Å)とが繰り返し交互に10層ずつ積層されてさらにアンドープGaN(40Å)が積層された超格子構造のn側第2多層膜層(総膜厚:640Å)、アンドープGaNからなる障壁層(250Å)とIn0.3Ga0.7Nからなる井戸層(30Å)とが繰り返し交互に6層ずつ積層されてさらにアンドープGaNからなる障壁層(250Å)が積層された多重量子井戸構造の発光層(総膜厚:1930Å)、Mgを5×1019/cm含むAl0.15Ga0.85N(40Å)とMgを5×1019/cm含むIn0.03Ga0.97N(25Å)とが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm含むAl0.15Ga0.85N(40Å)が積層された超格子構造のp側多層膜層(総膜厚:365Å)、Mgを1×1020/cm含むGaNからなるp側コンタクト層(1200Å)。
(3)AlGaNからなるバッファ層(膜厚:約100Å)アンドープGaN層(1μm)、Siを4.5×1018/cm含むGaNからなるn側コンタクト層(5μm)、アンドープGaNからなる下層(3000Å)と、Siを4.5×1018/cm含むGaNからなる中間層(300Å)と、アンドープGaNからなる上層(50Å)との3層からなるn側第1多層膜層(総膜厚:3350Å)、アンドープGaN(40Å)とアンドープIn0.1Ga0.9N(20Å)とが繰り返し交互に10層ずつ積層されてさらにアンドープGaN(40Å)が積層された超格子構造のn側第2多層膜層(総膜厚:640Å)、アンドープGaNからなる障壁層(250Å)とIn0.3Ga0.7Nからなる井戸層(30Å)とIn0.02Ga0.98Nからなる第1の障壁層(100Å)とアンドープGaNからなる第2の障壁層(150Å)が繰り返し交互に6層ずつ積層されて形成された多重量子井戸構造の発光層(総膜厚:1930Å)(繰り返し交互に積層する層は3層〜6層の範囲が好ましい)、Mgを5×1019/cm含むAl0.15Ga0.85N(40Å)とMgを5×1019/cm含むIn0.03Ga0.97N(25Å)とが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm含むAl0.15Ga0.85N(40Å)が積層された超格子構造のp側多層膜層(総膜厚:365Å)、Mgを1×1020/cm含むGaNからなるp側コンタクト層(1200Å)。
なお、このうち、n側に設けるアンドープGaNからなる下層(3000Å)を、下からアンドープGaNからなる第1の層(1500Å)、Siを5×1017/cm含むGaNからなる第2の層(100Å)及びアンドープGaNからなる第3の層(1500Å)からなる3層構造の下層とすることで、発光素子の駆動時間経過に伴うVfの変動を抑えることが可能となる。
さらに、p側多層膜層とp側コンタクト層との間に、GaN又はAlGaN(2000Å)を形成してもよい。この層は、アンドープで形成され、隣接する層からのMgの拡散によりp型を示す。この層を設けることで、発光素子の静電耐圧が向上する。この層は、静電保護機能を別途設けた発光装置に用いる場合にはなくてもよいが、発光素子外部に静電保護素子等、静電保護手段を設けない場合には、静電耐圧を向上させることができるので、設けることが好ましい。
(4)バッファ層、アンドープGaN層、Siを6.0×1018/cm含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを2.0×1018/cm含むGaN障壁層とInGaN井戸層とを繰り返し5層ずつ交互に積層された多重量子井戸の発光層(総膜厚:1000Å)、Mgを5.0×1018/cm含むGaNからなるp型窒化物半導体層(膜厚:1300Å)。
さらに、p型窒化物半導体層の上にInGaN層(30〜100Å、好ましくは50Å)を有してもよい。これにより、このInGaN層が電極と接するp側コンタクト層となる。
(5)バッファ層、アンドープGaN層、Siを1.3×1019/cm含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを3.0×1018/cm含むGaN障壁層とInGaN井戸層とを繰り返し7層ずつ交互に積層された多重量子井戸の発光層(総膜厚:800Å)、Mgを2.5×1020/cm含むGaNからなるp型窒化物半導体層。このp型窒化物半導体層の上には、p側コンタクト層として、InGaN層(30〜100Å、好ましくは50Å)を形成してもよい。
[透光性導電層17]
このようにして成長されたp型窒化物半導体層15上に、透光性導電層17を形成する。なお透光性とは、発光素子の発光波長を透過できるという意味であって、必ずしも無色透明を意味するものではない。透光性導電層17は、オーミック接触を得るために、好ましくは酸素を含むものとする。酸素を含む透光性導電層17には数々の種類があるが、特に好ましくは亜鉛(Zn)、インジウム(In)、スズ(Sn)よりなる群から選択された少なくとも一種の元素を含む酸化物とする。具体的には、ITO、ZnO、In、SnO等、Zn、In、Snの酸化物を含む透光性導電層17を形成することが望ましく、好ましくはITOを使用する。またさらに、Ni等の金属を透光性を有するように薄膜で形成後、ITOを形成した透光性導電層17としてもよい。
透光性導電層17の中に酸素原子を含ませるには、酸素原子を含有させる層を形成した後、酸素を含む雰囲気にて熱処理すればよい。あるいは、反応性スパッタリング、イオンビームアシスト蒸着等により、それぞれの層に酸素原子を含有させることもできる。
窒化物半導体層に金属膜等の反射層16を接触させず、透光性導電層17を介在させることで窒化物半導体層との界面でオーミック接触を取ることができる。特にp型窒化物半導体層15は抵抗が高い傾向にあるため、この界面との接触抵抗を低減することは重要となる。さらに、透光性導電層17に凹凸面22を設けることによって、窒化物半導体に直接凹凸を設ける必要をなくし、これによって電気特性を悪化させる原因となる困難な加工を回避しつつ凹凸面22を形成できる。
[凹凸面22]
透光性導電層17の表面に、凹凸面22を形成する。凹凸面22の形成は、レジストパターンの上からRlE(reactiveion etching)やイオンミリング(ion milling)等の方法によりエッチング等で行う。図3の例では、等脚台形状の傾斜面を備えるメサ型のディンプルを複数設けたパターンの凹凸面22としている。このような凹凸パターンの形成によって、光の取り出し効率が改善される様子を図4に基づいて説明する。図4(a)、(b)は、上面を主光取り出し面、下面を反射面、すなわち下方に向かう光を上側から取り出すために光を反射させる面とする発光素子を示している。図4(a)に示すように、発光部を備える発光素子の反射面が平坦の場合は、反射面で反射される光は入射角と出射角が等しくなるので、主光取出し面の法線に対して臨界角よりも大きい角度で入射した光は、全反射するため発光素子の上面から取り出せなくなる。
これに対して、図4(b)に示すように反射面を凹凸面22とすることによって、反射角が変更されるので光の散乱のような効果が生じ、光が反射を続けるうち出射角が臨界角以下となった時点で外部に放出される。この結果、反射光の多くを臨界角以下の角度にして外部に放出させ、光取り出し効率を大幅に改善することができる。
凹凸の傾斜面の傾斜角度は、主光取出し面の法線とのなす角度Xを0°<X<65°とすると、光を臨界角以下の角度に反射させる確率を高くでき、光の取り出し効率を改善することができ好ましい。
凹凸面22のパターンは、図3や図4のような等脚台形状の他、光の散乱効果が得られる任意の形状が採用できる。例えば、第1の実施の形態の変形例1として、図5に示すような断面を半円状とするシリンドリカルレンズ状の凹凸面22Bを形成しても良い。シリンドリカル形状によって、より効率よく上方向への光が外部に取り出しできる。また第1の実施の形態の変形例2として、図6に示すような三角波状に凹凸面22Cを形成することもできる。これら図5、図6の構成は、図3と異なり透光性導電層17と反射層との界面に平行な平坦面がないので、全反射の生じる領域を極減して、外部取り出し効率をより高めることができる。さらに第1の実施の形態の変形例3として図7に示すような矩形波状の凹凸面22Dとすることもできる。また図示しないが、図5のシリンドリカルレンズ状のパターンを隣接するディンプル同士で離間させて設けたり、断面を円形に変えて楕円形状としてもよい。あるいはディンプルのパターンをストライプ状とする例に限られず、円柱状、三角円錐状、あるいはプリズム状、角柱状等の多角柱状等とすることもできる。あるいはまた、単一のドーム状の凸部、あるいは凹部とすることもできる。以上のようなパターンとすることでも、光取り出し効率を改善することができる。なお本明細書において凹凸とは、必ずしも凹部と凸部を備える場合に限られず、凹部のみあるいは凸部のみの場合も包含することはいうまでもない。
更に、これら凹凸面のパターンは、全体で均一なパターンとする必要はなく、必要に応じて複数のパターンを組み合わせたり、あるいは分布密度を変更することができる。例えば、活性層の二次元的な光出力の分布密度に応じて、光強度の強い領域は凹凸面のパターンを密として、より多くの光を外部に取り出せるようにしてもよい。あるいは、3次元的な光の照射パターンに応じて、反射層への光の入射角が主光取り出し面の法線方向に対して大きい領域においては、例えば図4(b)の傾斜面を急峻にしたり、ディンプルの密度を増す等して、光を臨界角以下の角度で出射できる確率を増すことができる。
この透光性導電層17の厚さは、凹凸面が形成できる程度の厚さとし、好ましくは1μm以下、さらに好ましくは100Åから5000Åとする。膜厚を1000Åでオーミック性が確認され、厚くするとアニール温度が上昇する傾向にある。また、活性層14から放出される光の波長λに対してλ/4のおよそ整数倍とすることが好ましい。なぜなら、透光性導電層内での光の干渉により、強い光が透光性導電層から放出されるからである。
透光性導電層17の表面には凹凸が形成されている。凹凸の形状は特に限定されるものではなく、光の取り出し効率を考慮して適宜調整することができる。例えば、周期的又は不規則な格子状のパターン、円形、多角形、多角形の角が若干の丸みを帯びた略多角形の周期的又は不規則な配列パターンが挙げられる。中でも、凹凸が密に配置することができる三角形、四角形、六角形等の凸形状が好ましい。なお、これらのパターンはその形成方法によって、パターン表面と底面とで異なる形状、つまりパターン表面に近づくにつれて幅が細くなる形状、角が丸みを帯びた形状等であってもよい。周期的なパターンの場合、そのピッチは、例えば1μm程度以下、700nm程度以下、500nm程度以下、300nm程度以下等であることが適当である。凹凸の高さは、特に限定されるものではなく、例えば2μm程度以下、500nm程度以下、好ましくは10〜500nm程度が挙げられる。このような凹凸パターンは、例えば凹部の深さをdとし、パターンの上面の幅をWとするとき、d≦Wの関係を満たすように設定することが好ましい。これにより、光の反射を制御することができ、光の取り出し効率を向上させることができる。
[反射層16]
以上のようにして凹凸面22が形成された透光性導電層17上に、反射層16を形成する。反射層16は、例えば金属膜で形成できる。金属膜は、酸素を含有する透光性導電層17との接続を良好に行うため、一部が酸化されていることが好ましい。このように金属膜の反射層を透光性導電層17を介して窒化物半導体層と接続することにより、透光性導電層17は半導体層と良好なオーミック接続を行うことができる。
また金属膜と窒化物半導体と直接接合をさせると、金属膜から不純物が窒化物半導体層に拡散して汚染される問題や、界面での接合性が悪く剥離等の問題が生じて歩留まりが低下することがある。間に酸化膜を介在させると、酸化膜が保護膜となって拡散が阻止される。加えて、酸化物と金属膜との接着性は一般に悪いが、凹凸面22とすることで接触面積を増やして接着強度を向上できる。
また界面での光の吸収によって光の取り出し効率が悪化するという問題もある。図8(a)に示すように、透光性導電層17を介することなく直接GaN等の窒化物半導体層23と金属膜24の反射層とを接合させると、金属膜との界面25で光の吸収が生じてしまい、有効に取り出せる光が失われる。吸収率は材質によって異なるが、AlとGaNの場合で約10%となる。これに対して、図8(b)に示すようにITO等の透光性導電層17を介在させることで、窒化物半導体との界面26で光の吸収を抑え、また金属膜24の反射層との界面27での光の吸収も抑制でき、有効に利用できる光を増やして光取り出し効率、外部量子効率を改善して発光出力を高めることができる。これに加えて、上述した界面を凹凸面22とすることで、より多くの光を外部に取り出すことができるようになり、さらに出力が改善される。
金属膜の膜厚は、好ましくは200オングストローム以上、さらに好ましくは500オングストローム以上とすることで、十分に光が反射される。特に限定するものではないが、上限としては1μm以下とすればよい。
金属膜は、p型窒化物半導体の電極となり、かつ反射率の高い薄膜を形成できる材料を使用する。特にアルミニウム(Al)、銀(Ag)、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、イットリウム(Y)よりなる群から選択された少なくとも一種の元素を含む金属又は合金であって、その単一の層もしくは多層が好ましい。これらの金属又は合金は、窒化物半導体と好ましいオーミック接続が得られ、さらに発光素子の順方向電圧を低下させる上で有用である。特にAl、Ti、Pt、Rh、Ag、Pd、Irよりなる群から選ばれた少なくとも1種を含む層とすることが好ましく、さらに好ましくは高反射が実現できる層として、アルミニウム、ロジウム、銀を含む層とする。特にアルミニウム、ロジウム、銀を本発明の構成に用いると、凹凸面での反射率は70%以上とでき、これによって窒化物半導体よりなる発光素子の360nm〜650nm付近、望ましくは380nm〜560nmの波長の吸収が少なく、さらに好ましいオーミック接触を得ることができる。また、金属膜の層を上記で列挙した金属の積層構造としてもよい。また後に電極を熱的アニールで処理して、電極材料が金属膜の中で渾然一体となって合金化した状態としてもよい。
これら透光性導電層17や反射層16は、多層構造としても良い。例えば、多層構造で半導体層側に位置する第二の層の屈折率を、第一の層の屈折率より段階的に小さくすることにより、発光素子からの光の取り出しを向上させることができる。
[誘電体]
また反射層16を誘電体で構成することもできる。誘電体は、好ましくは酸化物の積層構造とする。酸化物は金属よりも化学的に安定しているので、金属膜の反射層に比べてより信頼性高く使用することができる。また反射率を98%以上、100%に近い値とでき、反射層での光の吸収による損失を極減できる。
誘電体で反射膜を構成する場合は、多層構造が採用できる。好ましくは、Si、Zn、Ti、Zr、Hf、Nb、Taの少なくともいずれかを含む誘電体とする。
さらにまた、誘電体を利用すると、表面へのコーティングが容易となるので、発光素子の実装面のみならず、基板11の主面と交差する面、すなわち図3において発光素子の側面にも誘電体の反射層を設けて、横方向の光を効率よく反射させて取り出すことが可能となる。これにより、半導体の側面に設けられた反射層で横方向からの光を漏れを抑制し、上方への光の取り出し向上に寄与し得る。
さらに、第1の実施の形態の変形例4として図9に示すように、発光素子の半導体層の側面を傾斜させた傾斜面28とすることで、側面方向に向かう光を上方向に反射して、さらに光取り出し効率を改善できる。この構造は、傾斜面28をドーム状にすることで、出射光を上方向に効果的に反射し、極めて高い光取り出し効率を得ることができる。この傾斜面28はフラットに形成する他、曲面とすることもできる。曲面とする方が、さらに反射効率を高めることができる。傾斜面28上に誘電体反射層29を形成することで、横方向の光も確実に反射させて有効に出力し、効率を改善する。また、この構成は図示しないが反射層を側面に設けない構成にも適用できる。
またこれらの層を形成するには、蒸着、スパッタ等の手法により、通常の気相成膜装置を用いて形成できる。また、有機金属気相成長法(MOCVD)、蒸着法、スパッタリング法等、それぞれ異なる成膜方法を使い分けて、各々の層を形成することもできる。またさらにはゾルゲル法により形成することも可能である。例えばある層は蒸着法によって成膜し、他の層はスパッタリング法によって成膜を行ってもよい。特に、金属膜を介することなく窒化物半導体層に直接透光性導電層17を成膜するときには、蒸着法によることが好ましい。このように、成膜方法を使い分けることにより、膜質が向上し透光性電極と窒化物半導体とのオーミック接続が良好となり、更に接触抵抗を下げることができる。また、透光性導電層17と反射層16との界面をパターニングするには、ウェットエッチング、ドライエッチング又はリフトオフ等のパターニング方法を使い分けることにより行うことができる。
なお、本実施の形態における窒化物半導体発光素子は、p型層に対して透光性導電層17及び反射層16を設けているが、他の形態においてn型層に対して透光性導電層17等を設けてもよいことはいうまでもない。例えば、n型層の側から主に光を取り出す構成とし、n層のパッド電極に凹凸面22を形成し、反射膜を設けてもよい。
[パッド電極]
本実施の形態において、パッド電極は、反射層の表面に設けてもよいし、設けなくてもよい。また反射層として機能する層を含めて設けてもよく、p型窒化物半導体層15側及びn型窒化物半導体層13側のうち、一方の窒化物半導体層側に設けられた透光性導電層17及び他方の窒化物半導体層に対して形成される。また本発明に係る他の実施の形態におけるパッド電極の一部は、透光性導電層17に設けた貫通孔内に延在させて窒化物半導体層に直接設けたり、あるいは透光性導電層17の外縁にて窒化物半導体層に直接設けてもよい。このように、パッド電極の一部が窒化物半導体層に直接設けられることによってパッド電極の剥離を防止することができる。
パッド電極表面にAuバンプのような導電部材を配置し、導電部材を介して対向された発光素子の電極と外部電極との電気的接続を図ることができる。
また、p型窒化物半導体層15側及びn型窒化物半導体層13側に形成されるパッド電極は、用いる金属の種類や膜厚が同じ構成とすることが好ましい。このように同じ構成とすることによって、p型窒化物半導体層15側及びn型窒化物半導体層13側とで同時にパッド電極を形成することができるため、p型窒化物半導体層15側及びn型窒化物半導体層13側とを別々に形成する場合と比較して、パッド電極の形成の工程を簡略化することができる。本実施の形態におけるパッド電極として、例えば、p型窒化物半導体層15あるいはn型窒化物半導体層13側からTi、Rh、Pt、Auのそれぞれをスパッタリングにより順に積層させたTi/Rh/Pt/Au電極やW、Pt、Auのそれぞれをスパッタリングにより順に積層させたW/Pt/Au電極(その膜厚として、例えばそれぞれ20nm/200nm/500nm)が挙げられる。パッド電極の最上層をAuとすることによって、パッド電極は、Auを主成分とする導電性ワイヤと良好な接続ができる。また、RhとAuの間にPtを積層させることによって、AuあるいはRhの拡散を防止することができる。また、Rhは、光反射性及びバリア性に優れ、光取り出し効率が向上するため好適に用いることができる。
発光素子としてLEDやレーザを作成する場合、一般的には特定の基板上に各半導体層を成長させて形成されるが、その際、基板としてサファイア等の絶縁性基板を用いその絶縁性基板を最終的に取り除かない場合、通常、p電極及びn電極はいずれも半導体層上の同一面側に形成される。これによって、絶縁性基板側を視認側に配置し発光された光を基板側から取り出すフリップチップ実装が実現される。もちろん、最終的に基板を除去した上で、フリップチップ実装することもできる。このように、光の取り出し効率を良くし、外部量子効率を改善してより大きな発光パワーを得ることができる。
(実施の形態2)
本発明の別の実施の形態に係る半導体素子は、対向する一対の主面を有する基板11と、前記基板11の一方の主面上に第1の伝導型半導体層と、前記第1の伝導型半導体層上に第2の伝導型半導体層と、前記第1の伝導型半導体層と第2の伝導型半導体層との間に形成される活性層14と、前記第2の伝導型半導体層上に形成され、前記活性層14から前記第2の伝導型半導体層に向かう光を反射させるための反射層16とを備える。
この半導体素子は、発光素子として、上記基板11の他方の主面を主光取出し面として配線基板に実装可能である。さらに、前記反射層16と第2の伝導型半導体層との間に透光性導電層17が形成されており、透光性導電層17は、少なくとも亜鉛、インジウム、スズ及びマグネシウムよりなる群から選択された少なくとも一種の元素Cと、微量元素Dを含む。この構成により、半導体層中の活性層から出た光が透光性導電層を通過し、好適に反射層で反射し、外部に光が取り出される。特に、酸化物膜からなる透光性導電層を、半導体層との界面近傍における微量元素Dが、酸化物膜の他の部分の膜中微量元素Dの濃度よりも高くすることで、半導体層の界面近傍において、キャリアを多く有することになる。この微量元素Dは、膜厚方向において、特有の濃度分布を持つことで、結晶性及び導電性に優れた導電性酸化物膜とすることができる。詳しくは、微量元素Dが多すぎると導電性は良くなる傾向にあるが、結晶性が悪くなり、透光性の電極として好ましくない。すなわち、微量元素Dは膜厚方向において、濃度の高い領域と低い領域とが共存することが好ましい。特に、半導体層との界面近傍における膜中微量元素Dの濃度が、導電性酸化物膜の他の部分の膜中微量元素Dの濃度よりも高いことがさらに好ましい。例えば、導電性酸化物膜がITOの場合、微量元素Dはスズとなる。ITOは、酸素欠損量が多いことで高いキャリア濃度が得られると共に、スズのドープ量が多いことでも高いキャリア濃度が得られる。ただし、スズのドープ量が多すぎるとキャリアは高くなるが、結晶性が悪くなり、一般に透光性の電極としては好ましくない。しかし本発明の実施の形態では、半導体層との界面近傍においてスズのドープ量が多いことで、導電性酸化物膜と半導体層との間において良好なオーミックコンタクトが得られると共に、他の領域でではスズのドープ量が少ないことで、良好な結晶性の膜となるので好ましい。この様子をAES(オージェ電子分光)分析装置により測定すると、図10のような傾向になる。図10は、ITO膜中のスズのデプスプロファイルを示すグラフである。デプスプロファイルとは、物質の表面から物質内部に向かっての元素濃度の変化、深さ方向の濃度分布の事をいう。図10(a)は、連続的にスズ濃度の濃度勾配がある場合、(b)は総括したスズ濃度の傾向を示す図である。またスズのドープ量を、移動度の高い状態を維持した範囲で、つまり導電性が最も良い状態のドープ量のスズを半導体層との界面近傍に設けることで、導電性酸化物膜に投入された電流を膜全体に拡散させ、さらに半導体層に均一に拡散させることができる膜となり、好ましい。
また、半導体層との界面近傍における膜中微量元素Dの濃度が、その界面に対向する面近傍の微量元素Dの濃度よりも高いことがさらに好ましい。導電性酸化物膜は、半導体層との界面に対向する面には、反射膜を有し、その反射膜が接してなることで半導体層中の活性層から出た光が導電性酸化物膜を通過し、好適に反射層で反射する。特に反射層が、アルミニウム、チタン、白金、ロジウム、銀、パラジウム、イリジウム、ケイ素、亜鉛から選択される少なくとも一種の元素を含む場合、これらの反射層は、半導体層と比べて導電性がよく、キャリアが多く存在するために、導電性酸化物膜とのショットキー障壁は小さく、オーミックコンタクトも比較的得られやすい。そのような界面においてはスズのドープ量を抑え、結晶性を良好にすることで、反射層としての機能を十分に発揮することができる。これは導電性酸化物膜の表面状態を考慮してもいえることで、元素Cを含む酸化物からなる導電性酸化物膜に微量元素Dを有する場合、微量元素Dを多く有すると荒れた表面状態となる。この表面状態は、微量元素Dによる荒れ状態となるため、このような荒れた表面に反射層を形成すると、反射層としての金属の結晶方位が不安定になるか、良好な界面が形成されにくくなり、良好な反射特性を得るには好ましくない。つまり、金属元素を含む反射層との界面は、キャリアを抑えて結晶性を良好にすることが好ましく、導電性酸化物膜は、半導体層との界面において微量元素Dを多く、反対に金属との界面においては微量元素Dを少なく有することで、オーミック特性に優れ、かつ反射特性つまりは光取り出しの良好な半導体発光素子を得ることができる。
これら、微量元素Dを含む構成としては、例えばInにドープされたスズ、ZnOにドープされたアルミニウム等がこのような特有の濃度分布の導電性酸化物膜が得られるので好ましい。本発明において、微量元素Dを含む導電性酸化物膜とは、具体的には元素Cに対して、およそ20%以下の元素Dを含むことを意味する。
また微量元素Dはドープ量を用いて説明したが、半導体素子として微量元素がどの程度の量を有しているかを示すもので、導電性酸化物膜を成膜する際にその導電性酸化物がどの程度の量の微量元素Dが存在するかではなく、その膜状態においてどの程度の量の微量元素Dが存在するかを示すものであり、熱拡散等による微量元素Dの移動後の状態も含むものである。
その他、導電性酸化物膜について、元素Cや微量元素Dの好ましい材料については、実施の形態1と同様のものが好ましい。さらに、導電性酸化物膜(透光性導電層17)の中に酸素原子を含ませるには、酸素原子を含有させる層を形成した後、酸素を含む雰囲気にて熱処理すればよい。あるいは、反応性スパッタリング、イオンビームアシスト蒸着等により、酸素原子を含有させることもできる。
また導電性酸化物膜以外の層構成については、上記実施の形態1と同様の構成が好適に利用できる。図11に、実施の形態2に係る窒化物半導体発光素子の概略断面図を示す。この図に示す窒化物半導体発光素子は、フリップチップ実装であることを示すため、上下逆に表示している。実際の製造工程では、基板11上に各層を形成し、得られた窒化物半導体発光素子を上下逆にして図2のように実装する。実施の形態1と同様の構成、部材等については、同じ符号を付して詳細説明を省略する。
またさらに加えて、実施の形態1に示した導電性酸化物膜に凹凸を形成することで、微量元素Dが、膜厚方向において、特有の濃度分布を持つ実施の形態2の半導体素子の特性をさらに良好にすることができる。具体的には、凹部となる面と凸部となる面、さらには凹部と凸部とに接する傾斜面とのそれぞれにおいて、微量元素Dの濃度が異なることが好ましい。具体的な例として、微量元素Dが半導体層との界面に対向する面近傍の微量元素Dが、半導体層から離れるにつれて、微量元素Dの濃度が低くなるような導電性酸化物膜とすると、凸部となる面に対して、凹部となる面での微量元素Dの濃度が高くなる。つまり、凸部の面では微量元素Dの濃度が低く、結晶性の良好な面が形成でき、好適な反射特性が得られると共に、凸部となる面では、微量元素Dの濃度が高く、キャリアが多く、反射層と導電性酸化物膜とが良好なオーミックコンタクトとなる。また、傾斜面では、これらの特性が共存され、外部への光取り出し向上と動作電圧の低減の点において最も好ましい。
以上、2つの実施の形態を示したが、いずれも半導体素子を窒化物半導体からなる発光素子として詳説した。また好ましい形態として、第1の伝導型半導体層をn型、第2の伝導型半導体層をp型で示したが、これらに限るものではなく、本発明の特徴部を備えていれば本発明に含まれることは言うまでもない。
以下、本発明に係る実施例について詳述する。ここでは実施例1として、図3に示す構成の半導体発光素子としてLEDを作成した。まず、MOVPE反応装置を用い、2インチφのサファイア基板11の上にGaNよりなるバッファ層を200オングストローム、Siドープn型GaNよりなるn型コンタクト層を4μm、ノンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の活性層14を30オングストローム、Mgドープp型Al0.1Ga0.9Nよりなるp型クラッド層を0.2μm、Mgドープp型GaNよりなるp型コンタクト層を0.5μmの膜厚で順に成長させた。
さらにウエハーを反応容器内において、窒素雰囲気とし温度600℃でアニーリングして、p型窒化物半導体層15をさらに低抵抗化した。アニーリング後、ウエハーを反応容器から取り出し、最上層のp型GaNの表面に所定の形状のマスクを形成し、エッチング装置でマスクの上からエッチングを行い、図3に示すようにn型コンタクト層の一部を露出させた。
次に、p型窒化物半導体層15の上のマスクを除去し、最上層のp型GaNのほぼ全面に透光性導電層17としてITOを4000Åの膜厚でスパッタした。スパッタ後の透光性導電層17は明らかに透明性となっており、サファイア基板11まで透けて観察できた。このように、露出したp型窒化物半導体層15のほぼ全面に透光性導電層17が形成されることにより、電流をp型窒化物半導体層15全体に均一に広げることができる。しかも透光性導電層17は透光性であるので、電極側を主光取出し面とすることもできる。ITOからなる透光性導電層17を形成後、RIE(反応性イオンエッチング)によりITOに凹凸を形成した。凹凸形成後、さらにスパッタにより反射層16としてRhを1000Åの膜厚で成膜した。ここで、透光性導電層17(ITO)、反射層16(Rh)共に100Wの低出力で、Ar雰囲気中で成膜を行った。透光性導電層17を形成した時点では、ITOの酸素が十分でないため、透過率は低い。また、透光性導電層17(ITO)と反射層16(Rh)のパターニングは、ウェットエッチングで行った。このようにウェットエッチングで行うことにより、界面の接触抵抗を低く抑えることができた。
ここでITOはスパッタ成膜中に300℃程度に加熱した状態で成膜してもよいし、スパッタ成膜中は室温で成膜し、成膜後に加熱処理を行ってもよいし、これらを組み合わせて用いてもよい。加熱処理後のコンタクト特性は良好なオーミック特性を示した。また従来技術と比較してシート抵抗の低いITO膜を含む透光性導電層17が得られた。以上の工程により、シート抵抗が6.5Ω/□、透過率90%程度の高透過率、低抵抗の透光性導電層17を得ることができた。
反射層16の形成後、反射層16の表面全面にPt/Auを含むパッド電極を7000Åの膜厚で形成した。なお、このパッド電極は透光性ではない。
パッド電極を形成した後、露出したn型窒化物半導体層13にTi/Rh/Pt/Auを含むn電極を7000Åの膜厚で形成した。
以上のようにして、n型コンタクト層とp型コンタクト層とに電極を形成したウエハーを、320μm角のチップ状に切断し、図2のようにサブマウント10上にフリップチップ実装した。
実施例5として、上記実施例1において、反射層16を誘電体とする他は同様にしてLEDを作成した。反射層16は、透光性導電層17上にTiO/SiOからなる4.5ペアの9層を積層した。膜厚は、発光層から発光される光のピーク波長λをもとに、λ/4の整数倍の値を用いるとよく、ここではλ/4(nm)を用いた。反射層16は、光の入射側、すなわち透光性導電層17に近い側に屈折率の大きい層を配置することで、全反射を生じ易くして反射率を向上できる。このように誘電体の多層膜として、屈折率の大きい層と屈折率の小さい層のペアを繰り返すことで、表面の臨界角を大きくでき、これによって反射する光を増やすことができる。この誘電体を積層した反射層16を使用して、実施例1よりも反射率は140%向上した。
実施例3として、上記実施例2において透光性導電層17と反射層16との間に、図12に示すような、n電極と対抗する隅部からLEDチップの隣接した外縁へ向かって円弧状に延伸する補助電極30を形成した。このような補助電極30は、半導体発光素子に投入された電流を透光性電極全体に拡散させる。補助電極30の材料としては、Rh/Pt/Auをそれぞれの膜厚を1000オングストローム/2000オングストローム/5000オングストロームとして形成した。反射層としても機能する金属(Rh)を形成しているので、反射効率もほとんど低下せず、好ましい補助電極30として用いることができる。その他は実施例2と同様にして半導体発光素子を作成することで、実施例2よりもVがさらに低い素子を得ることができた。
実施例4として、上記実施例2において反射層として用いる誘電体の材料を、ZrO/SiOからなる9.5ペアの19層を積層した。膜厚は、発光層から発光される光のピーク波長λをもとに、λ/4(nm)とした。ZrOとSiOとの組み合わせによる多層膜は、TiOとSiOとの組み合わせによる多層膜より屈折率差が小さいために、積層数を増やしている。その他は実施例2と同様にして半導体発光素子を作成したところ、実施例2と同等の特性の素子が得られた。
実施例5として、上記実施例1においてTi/Rh/Pt/Auを含むn電極を、ITO/Rh/Pt/Auとし、p型層上に形成されるp電極(透光性導電層/反射層/パッド電極)と同様の構成とし、p電極と同時にn電極も形成した。この構成によって電極形成工程が簡略化されると共に、半導体発光素子の内部を伝播し、n電極に当たった発光層からの光も好適に反射させることができ、光取り出し効率が実施例1よりも向上する。
実施例6として、上記実施例4においてTi/Rh/Pt/Auを含むn電極を、ITO/(ZrO/SiOからなる9.5ペアの19層)/Pt/Auとし、p型層上に形成されるp電極(透光性導電層/反射層/パッド電極)と同様の構成とし、p電極と同時にn電極も形成した。この構成によって電極形成工程が簡略化されるとともに、半導体発光素子の内部を伝播し、n電極に当たった発光層からの光も好適に反射させることができ、光取り出し効率が実施例4よりも向上する。
次に実施例7について詳述する。図3に示す構成の半導体発光素子としてLEDを作成した。まず、MOVPE反応装置を用い、2インチφのサファイア基板11の上にAlGaNからなるバッファ層(膜厚:約100Å)、アンドープGaN層(1μm)、Siを4.5×1018/cm含むGaNからなるn電極を形成するn型コンタクト層(5μm)、アンドープGaNからなる下層(3000Å)と、Siを4.5×1018/cm含むGaNからなる中間層(300Å)と、アンドープGaNからなる上層(50Å)との3層からなるn側第1多層膜層(総膜厚:3350Å)、アンドープGaN(40Å)とアンドープIn0.1Ga0.9N(20Å)とが繰り返し交互に10層ずつ積層されてさらにアンドープGaN(40Å)が積層された超格子構造のn側第2多層膜層(総膜厚:640Å)、アンドープGaNからなる障壁層(250Å)とIn0.3Ga0.7Nからなる井戸層(30Å)とIn0.02Ga0.98Nからなる第1の障壁層(100Å)とアンドープGaNからなる第2の障壁層(150Å)が繰り返し交互に6層ずつ積層されて形成された多重量子井戸構造の発光層(総膜厚:1930Å)、Mgを5×1019/cm含むAl0.15Ga0.85N(40Å)とMgを5×1019/cm含むIn0.03Ga0.97N(25Å)とが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm含むAl0.15Ga0.85N(40Å)が積層された超格子構造のp側多層膜層(総膜厚:365Å)、Mgを1×1020/cm含むGaNからなる表面にp電極を形成するp型コンタクト層(1200Å)を順に成長させた。ここではアンドープGaNからなる下層(3000Å)を、下からアンドープGaNからなる第1の層(1500Å)、Siを5×1017/cm含むGaNからなる第2の層(100Å)及びアンドープGaNからなる第3の層(1500Å)からなる3層構造の下層とし、さらに、p側多層膜層とp側コンタクト層との間に、GaN(2000Å)を、アンドープで形成後、隣接する層からのMgの拡散によりp型を示すp型半導体層を形成する。
さらにウエハーを反応容器内において、窒素雰囲気とし温度600℃でアニーリングして、p型窒化物半導体層15をさらに低抵抗化した。アニーリング後、ウエハーを反応容器から取り出し、最上層のp型GaNの表面に所定の形状のマスクを形成し、エッチング装置でマスクの上からエッチングを行い、図3に示すようにn型コンタクト層の一部を露出させた。
次に、p型窒化物半導体層15の上のマスクを除去し、最上層のp型GaNのほぼ全面に透光性導電層17としてITOを4000Åの膜厚でスパッタした。スパッタ後の透光性導電層17は明らかに透明性となっており、サファイア基板11まで透けて観察できた。このように、露出したp型窒化物半導体層15のほぼ全面に透光性導電層17が形成されることにより、電流をp型窒化物半導体層15全体に均一に広げることができる。しかも透光性導電層17は透光性であるので、電極側を主光取出し面とすることもできる。ITOからなる透光性導電層17を形成後、スパッタにより反射層16としてRhを1000Åの膜厚で成膜した。ここで、透光性導電層17(ITO)、反射層16(Rh)共に100Wの低出力で、Ar雰囲気中で成膜を行った。また、透光性導電層17(ITO)と反射層16(Rh)のパターニングは、ウェットエッチングで行った。このようにウェットエッチングで行うことにより、界面の接触抵抗を低く抑えることができた。
ここでITOはスパッタ成膜中に300℃程度に加熱した状態で成膜してもよいし、スパッタ成膜中は室温で成膜し、成膜後に加熱処理を行ってもよいが、本実施例では、加熱処理において、ITOのスズがp型コンタクト層との界面近傍において、ITOの他の部分のスズの濃度よりも高くなるように処理した。ITOのスズについてAES分析装置で膜厚方向に測定した結果、図10(a)に示すように、半導体層との界面近傍において、スズの濃度が高くなっていることが確認された。以上の工程により、高透過率、低抵抗の透光性導電層17を得ることができた。
反射層16の形成後、反射層16の表面全面と、露出したn型窒化物半導体層13にTi/Rh/Pt/Auを7000Åの膜厚で形成した。
以上のようにして、n型コンタクト層とp型コンタクト層とに電極を形成したウエハーを、320μm角のチップ状に切断し、図2のようにサブマウント10上にフリップチップ実装した。従来のITOを用いた場合と比べて、外部への光取り出し効率が向上し、動作電圧の低減した素子が得られる。
次に実施例8について、電極形成面側の平面図を示した図13に基づいて説明する。実施例8に係る半導体素子は、図13に示すように、p型窒化物半導体層の間にn型窒化物半導体層がエッチングによりストライプ状に露出されている。露出されたn型窒化物半導体層は、素子の内側において、細くなる形状を有しており、この露出されたn型半導体層上にn電極8が形成されている。なお、p側の透光性導電層(ITO)17と反射層(Rh)16は、ストライプ形状であり、発光素子中央部分において、露出されたn型窒化物半導体層の幅より広い形状を有している。p側の透光性導電層は、実施例7と同様のITOにより形成されている。p側の透光性導電層17及び反射層16のストライプ列数は、n型窒化物半導体層状のn電極(Ti/Rh/Pt/Au)8の列数より多い。その他は実施例7と同様にして半導体発光素子を得る。なお、図13では、透光性導電層17の上に反射層16が形成されているので、平面図では反射層16のみが見えるようになる。
このように、n電極がくびれた形状を有することによりp側の透光性導電層と反射層の領域面積を大きくすることができ、単位時間当たりに発光素子に投入される電流量を増大させることができる。さらに発光面において、発光素子の発光に寄与しないn型窒化物半導体層の面積を減らし、p型窒化物半導体層の面積を相対的に増やすことで発光素子の光取り出し効率を向上させることができる。したがって、この発光素子では、高輝度を実現することができる。また透光性導電層をこのように設けることにより、発光素子に投入される電流を均一に発光素子全面に拡散させることができ、発光素子の発光面からの発光を均一とすることができる。
なお、p側の反射層上に形成されるパッド電極及びn電極は、バンプに含有される材料の少なくとも一種を含有することが好ましい。例えば、バンプがAuを材料とするときには、p側のパッド電極及びn電極の材料、特にバンプと直接に接する接合面の材料は、Au又はAuを含む合金とすることが好ましい。また、Ag、Al、Rh、Rh/Irの単層又は多層膜でもよい。
さらに実施例9に係る半導体発光素子は、上記実施例7で得られる発光素子の透光性導電層の表面に、実施例1で示したように凹凸を形成し、その凹凸上に反射層を形成した他は、実施例7と同様にして半導体発光素子を得た。これによって得られた半導体発光素子は、さらに外部への光取り出し効率が向上し、動作電圧の低減した素子が得られた。
さらに実施例10に係る半導体素子を説明する。この半導体素子も、図13に示す電極形成面側の平面図で示したように、p型窒化物半導体層の間にn型窒化物半導体層がエッチングによりストライプ状に露出されている。露出されたn型窒化物半導体層は、素子の内側において、細くなる形状を有しており、この露出されたn型半導体層上にn電極が形成されている。なお、p側の透光性導電層(ITO)と反射層(Rh)は、ストライプ形状であり、発光素子中央部分において、露出されたn型窒化物半導体層の幅より広い形状を有している。p側の透光性導電層は、上記実施例7と同様のITOにより形成されている。p側の透光性導電層及び反射層のストライプ列数は、n型窒化物半導体層状のn電極(Ti/Rh/Pt/Au)の列数より多い。その他は上記実施例9と同様にして半導体発光素子を得た。
このように、n電極がくびれた形状を有することによりp側の透光性導電層と反射層の領域面積を大きくすることができ、単位時間当たりに発光素子に投入される電流量を増大させることができる。さらに発光面において、発光素子の発光に寄与しないn型窒化物半導体層の面積を減らし、p型窒化物半導体層の面積を相対的に増やすことで発光素子の光取り出し効率を向上させることができる。したがって、この発光素子では、高輝度を実現することができる。また透光性導電層をこのように設けることにより、発光素子に投入される電流を均一に発光素子全面に拡散させることができ、発光素子の発光面からの発光を均一とすることができる。
なお、p側の反射層上に形成されるパッド電極及びn電極は、バンプに含有される材料の少なくとも一種を含有することが好ましい。例えば、バンプがAuを材料とするときには、p側のパッド電極及びn電極の材料、特にバンプと直接に接する接合面の材料は、Au又はAuを含む合金とすることが好ましい。また、Ag、Al、Rh、Rh/Irの単層又は多層膜でもよい。
以上、実施例1から示したすべての実施例のように、窒化物半導体発光素子をフリップチップでマウント基板上に形成することによって、複数の窒化物半導体発光素子を等電位で実装でき、フェイスアップで実装するよりも、窒化物半導体発光装置の小型化が図れる。特にフェイスアップ実装にすると、パッド電極が光遮光部となってしまい、発光面積が減ってしまうが、フリップチップ実装では基板11の裏面側全面を発光面とでき、広い面積で発光できる。また接合に共晶合金を用いることで、小型化にしても比較的発光面積を大きく取ることができる。また、透光性導電層17や反射層16の膜厚を調節することで、素子の発光面を水平としたり、水平から傾斜して設けたりすることが容易にできる。
本発明の半導体素子は、発光素子のみならず受光素子等にも適用でき、例えば発光ダイオード(LED)やレーザダイオード(LD)等としてフルカラーLEDディスプレイ、LED信号機、道路情報表示板等のLEDデバイス、あるいは太陽電池、光センサー等の受光素子としてイメージスキャナー等に適用したり、あるいはまた電子デバイス(FET等のトランジスタやパワーデバイス)や、これらを用いた光ディスク用光源等大容量の情報を記憶するDVD等のメディアや通信用の光源、印刷機器、照明用光源等に好適に利用できる。

Claims (24)

  1. 対向する一対の主面を有する基板(11)と、
    前記基板(11)の一方の主面上に第1の伝導型半導体層と、
    前記第1の伝導型半導体層上に第2の伝導型半導体層と、
    前記第1の伝導型半導体層と第2の伝導型半導体層との間に形成される活性層(14)と、
    前記第2の伝導型半導体層上に形成され、前記活性層(14)から前記第2の伝導型半導体層に向かう光を反射させるための反射層(16)と、
    を備え、上記基板(11)の他方の主面を主光取出し面とする半導体素子であって、
    前記反射層(16)と第2の伝導型半導体層との間に透光性導電層(17)が形成されており、前記透光性導電層(17)と前記反射層(16)との界面に凹凸面(22)が形成されてなることを特徴とする半導体素子。
  2. 請求項1に記載の半導体素子であって、
    前記透光性導電層(17)と前記第2の伝導型半導体層との界面が略平滑面であることを特徴とする半導体素子。
  3. 請求項1又は2に記載の半導体素子であって、
    前記凹凸面(22)が傾斜面を備えており、該傾斜面の傾斜角度が主光取出し面の法線に対して60°以下であることを特徴とする半導体素子。
  4. 請求項1から3のいずれかに記載の半導体素子であって、
    前記凹凸面(22)が連続したシリンドリカルレンズ状であることを特徴とする半導体素子。
  5. 請求項1から4のいずれかに記載の半導体素子であって、
    前記透光性導電層(17)は、少なくとも亜鉛、インジウム、スズ及びマグネシウムよりなる群から選択された少なくとも一種の元素Cを含む酸化物膜であることを特徴とする半導体素子。
  6. 請求項5に記載の半導体素子であって、前記酸化物膜は元素Cに加えて、微量元素Dを含むことを特徴とする半導体素子。
  7. 請求項6に記載の半導体素子であって、前記微量元素Dは、スズ、亜鉛、ガリウム、アルミニウムから選択される少なくとも一種の元素であることを特徴とする半導体素子。
  8. 請求項7に記載の半導体素子であって、前記酸化物膜は、前記半導体層との界面近傍における前記微量元素Dが、前記酸化物膜の他の部分の膜中微量元素Dの濃度よりも高いことを特徴とする半導体素子。
  9. 請求項7又は8に記載の半導体素子であって、前記酸化物膜は、前記半導体層との界面近傍における前記微量元素Dが、前記界面に対向する面近傍の微量元素Dの濃度よりも高いことを特徴とする半導体素子。
  10. 請求項6から9のいずれかに記載の半導体素子であって、前記酸化物膜は元素Cに対して20%以下の元素Dを含むことを特徴とする半導体素子。
  11. 請求項1から10のいずれかに記載の半導体素子であって、
    前記透光性導電層(17)はITOからなることを特徴とする半導体素子。
  12. 請求項1から11のいずれかに記載の半導体素子であって、
    前記反射層(16)が、アルミニウム、チタン、白金、ロジウム、銀、パラジウム、イリジウム、ケイ素、亜鉛から選択される少なくとも一種の元素を含むことを特徴とする半導体素子。
  13. 請求項1から12のいずれかに記載の半導体素子であって、
    前記反射層(16)が、アルミニウムを含む金属膜であることを特徴とする半導体素子。
  14. 請求項1から12のいずれかに記載の半導体素子であって、
    前記反射層(16)がSi、Zn、又はTiの少なくともいずれかを含む誘電体であることを特徴とする半導体素子。
  15. 請求項1から14のいずれかに記載の半導体素子であって、
    前記透光性導電層(17)の膜厚が、前記活性層(14)から放出される光の波長λに対してλ/4のおよそ整数倍であることを特徴とする半導体素子。
  16. 請求項1から15のいずれかに記載の半導体素子であって、
    前記透光性導電層(17)の膜厚が1μm以下であることを特徴とする半導体素子。
  17. 請求項1から16のいずれかに記載の半導体素子であって、
    前記反射層(16)を、前記基板(11)の主面と交差する面にも形成してなることを特徴とする半導体素子。
  18. 請求項1から17のいずれかに記載の半導体素子であって、
    前記半導体層の、前記基板(11)の主面と交差する面の少なくとも一部を傾斜させてなることを特徴とする半導体素子。
  19. 請求項1から18のいずれかに記載の半導体素子であって、
    前記第1伝導型半導体層はn型半導体層であり、第2伝導型半導体層はp型半導体層であることを特徴とする半導体素子。
  20. 請求項1から19のいずれかに記載の半導体素子であって、
    前記第1伝導型半導体層及び第2伝導型半導体層は、窒化物半導体層であることを特徴とする半導体素子。
  21. 対向する一対の主面を有する基板(11)と、
    前記基板(11)の一方の主面上に積層される第1の伝導型半導体層と、
    前記第1の伝導型半導体層上に積層される第2の伝導型半導体層と、
    前記第1の伝導型半導体層と第2の伝導型半導体層との間に形成される活性層(14)と、
    前記第2の伝導型半導体層上に形成され、前記活性層(14)から前記第2の伝導型半導体層に向かう光を反射させるための反射層(16)と、
    を備え、上記基板(11)の他方の主面を主光取出し面として配線基板に実装可能な半導体素子の製造方法であって、
    基板(11)上に、第1の伝導型半導体層と、活性層(14)と、第2の伝導型半導体層を積層するステップと、
    前記第2の伝導型半導体層上に透光性導電層(17)を形成するステップと、
    前記透光性導電層(17)に凹凸面(22)を形成するステップと、
    前記凹凸面(22)の形成された透光性導電層(17)上に反射層(16)を形成するステップと、
    を備えることを特徴とする半導体素子の製造方法。
  22. 請求項21に記載の半導体素子の製造方法であって、
    前記透光性導電層(17)は、少なくとも亜鉛、インジウム、スズ及びマグネシウムよりなる群から選択された少なくとも一種の元素Cと、微量元素Dは、スズ、亜鉛、ガリウム、アルミニウムから選択される少なくとも一種の元素とを含む酸化物膜であることを特徴とする半導体素子の製造方法。
  23. 請求項22に記載の半導体素子の製造方法であって、前記酸化物膜は、前記半導体層との界面近傍における前記微量元素Dが、前記酸化物膜の他の部分の膜中微量元素Dの濃度よりも高いことを特徴とする半導体素子の製造方法。
  24. 請求項22又は23に記載の半導体素子の製造方法であって、前記酸化物膜は、前記半導体層との界面近傍における前記微量元素Dが、前記界面に対向する面近傍の微量元素Dの濃度よりも高いことを特徴とする半導体素子の製造方法。
JP2005515603A 2003-11-19 2004-11-15 半導体素子及びその製造方法 Active JP4148264B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003388894 2003-11-19
JP2003388894 2003-11-19
PCT/JP2004/016957 WO2005050748A1 (ja) 2003-11-19 2004-11-15 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005050748A1 true JPWO2005050748A1 (ja) 2007-06-14
JP4148264B2 JP4148264B2 (ja) 2008-09-10

Family

ID=34567489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515603A Active JP4148264B2 (ja) 2003-11-19 2004-11-15 半導体素子及びその製造方法

Country Status (7)

Country Link
US (1) US7183586B2 (ja)
EP (1) EP1686629B1 (ja)
JP (1) JP4148264B2 (ja)
KR (1) KR101127314B1 (ja)
CN (1) CN100459189C (ja)
TW (1) TW200522399A (ja)
WO (1) WO2005050748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014525674A (ja) * 2011-08-26 2014-09-29 コーニンクレッカ フィリップス エヌ ヴェ 半導体構造の加工方法

Families Citing this family (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
EP2264798B1 (en) 2003-04-30 2020-10-14 Cree, Inc. High powered light emitter packages with compact optics
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
KR100482511B1 (ko) * 2004-02-05 2005-04-14 에피밸리 주식회사 Ⅲ-질화물계 반도체 발광소자
TW200531310A (en) * 2004-03-12 2005-09-16 Opto Tech Corp Light emitting diode with micro-lens layer
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
TWI292630B (en) * 2004-10-22 2008-01-11 Univ Nat Taiwan Light emitting device covered with reflective structure and method of making the same
US20060118898A1 (en) * 2004-11-17 2006-06-08 Kyocera Corporation Photoelectric conversion device and method of manufacturing the same
KR100662191B1 (ko) * 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
US9508902B2 (en) 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7439557B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
US7439556B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Substrate driven field-effect transistor
KR100609117B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7339208B2 (en) 2005-05-13 2008-03-04 Coldwatt, Inc. Semiconductor device having multiple lateral channels and method of forming the same
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same
JP5138873B2 (ja) * 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
US8476648B2 (en) 2005-06-22 2013-07-02 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
KR101041843B1 (ko) * 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
US7564074B2 (en) * 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
JP4961887B2 (ja) * 2005-09-07 2012-06-27 豊田合成株式会社 固体素子デバイス
US7737959B2 (en) * 2005-09-08 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Position detection system using laser speckle
KR100716790B1 (ko) * 2005-09-26 2007-05-14 삼성전기주식회사 질화갈륨계 반도체 발광소자 및 그 제조방법
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
US8928022B2 (en) 2006-10-17 2015-01-06 Epistar Corporation Light-emitting device
TW200717843A (en) * 2005-10-19 2007-05-01 Epistar Corp Light-emitting element with high-light-extracting-efficiency
US9530940B2 (en) 2005-10-19 2016-12-27 Epistar Corporation Light-emitting device with high light extraction
US8405106B2 (en) 2006-10-17 2013-03-26 Epistar Corporation Light-emitting device
JP2007123517A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体発光素子及び半導体発光装置
JP4968617B2 (ja) * 2005-11-11 2012-07-04 日亜化学工業株式会社 半導体発光素子及びその製造方法
KR100631418B1 (ko) * 2005-11-15 2006-10-04 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
KR100640497B1 (ko) * 2005-11-24 2006-11-01 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
EP1965442B1 (en) * 2005-12-14 2016-09-07 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor light-emitting device
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
US7772604B2 (en) * 2006-01-05 2010-08-10 Illumitex Separate optical device for directing light from an LED
JP2007266574A (ja) * 2006-02-28 2007-10-11 Sanyo Electric Co Ltd 半導体レーザ素子及び半導体レーザ素子の製造方法
KR100931509B1 (ko) * 2006-03-06 2009-12-11 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP5047516B2 (ja) * 2006-03-23 2012-10-10 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
DE102007002416A1 (de) * 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US8415737B2 (en) * 2006-06-21 2013-04-09 Flextronics International Usa, Inc. Semiconductor device with a pillar region and method of forming the same
US7541640B2 (en) * 2006-06-21 2009-06-02 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US7663183B2 (en) * 2006-06-21 2010-02-16 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
KR100820546B1 (ko) * 2006-09-07 2008-04-07 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US20090275266A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device polishing
EP2070123A2 (en) * 2006-10-02 2009-06-17 Illumitex, Inc. Led system and method
KR100836494B1 (ko) 2006-12-26 2008-06-09 엘지이노텍 주식회사 반도체 발광소자
KR101079574B1 (ko) * 2007-01-15 2011-11-03 삼성전자주식회사 조명광원 및 이를 채용한 스캐너 모듈 및 이미지스캐닝장치
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP5032138B2 (ja) * 2007-01-26 2012-09-26 株式会社アルバック 発光ダイオード素子の製造方法
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP2008218740A (ja) * 2007-03-05 2008-09-18 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法
US20090026486A1 (en) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha Nitride based compound semiconductor light emitting device and method of manufacturing the same
KR100941766B1 (ko) 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
JP5223102B2 (ja) * 2007-08-08 2013-06-26 豊田合成株式会社 フリップチップ型発光素子
KR20090022700A (ko) * 2007-08-31 2009-03-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5228441B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP5228442B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
TWI363440B (en) * 2007-11-01 2012-05-01 Univ Nat Taiwan Light-emitting device, light-emitting diode and method for forming a light-emitting device
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
US8167674B2 (en) * 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
TW200945631A (en) * 2007-12-28 2009-11-01 Nichia Corp Semiconductor light emitting element and method for manufacturing the same
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8218509B2 (en) * 2008-01-15 2012-07-10 Apple Inc. Dynamic allocation of communication resources in a wireless system
US7829358B2 (en) * 2008-02-08 2010-11-09 Illumitex, Inc. System and method for emitter layer shaping
US7791101B2 (en) * 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
KR20090106299A (ko) * 2008-04-05 2009-10-08 송준오 오믹접촉 광추출 구조층을 구비한 그룹 3족 질화물계반도체 발광다이오드 소자 및 이의 제조 방법
KR101007099B1 (ko) * 2008-04-21 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5426124B2 (ja) 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
JP2010153581A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
CN101771112B (zh) * 2009-01-06 2011-12-07 宏齐科技股份有限公司 增加发光效率的晶片级发光二极管封装结构及其制作方法
KR101134732B1 (ko) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011035324A (ja) * 2009-08-05 2011-02-17 Showa Denko Kk 半導体発光素子、ランプ、電子機器および機械装置
US9437785B2 (en) * 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) * 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
CN102024885A (zh) * 2009-09-10 2011-04-20 鸿富锦精密工业(深圳)有限公司 氮化物半导体发光元件
JP2011066193A (ja) * 2009-09-17 2011-03-31 Rohm Co Ltd 光学装置および光学装置の製造方法
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
JP2011119333A (ja) * 2009-12-01 2011-06-16 Sharp Corp 窒化物半導体発光素子
KR101020945B1 (ko) * 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US8728843B2 (en) * 2010-02-26 2014-05-20 Nichia Corporation Nitride semiconductor light emitting element and method for manufacturing same
CN102237455B (zh) * 2010-04-27 2013-03-13 国立中央大学 发光二极管结构
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
CN102270724B (zh) * 2010-06-01 2014-04-09 陈文彬 发光二极管晶片级色彩纯化的方法
JP4875185B2 (ja) 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
JP5586372B2 (ja) * 2010-08-10 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
TWI462340B (zh) * 2010-09-08 2014-11-21 Epistar Corp 一種發光結構及其製造方法
KR101259482B1 (ko) * 2010-09-24 2013-05-06 서울옵토디바이스주식회사 고효율 발광다이오드
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102446948B (zh) * 2010-10-12 2014-07-30 晶元光电股份有限公司 发光元件
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5630276B2 (ja) * 2011-01-12 2014-11-26 豊田合成株式会社 半導体発光素子、半導体発光装置
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
JP6056150B2 (ja) * 2011-04-08 2017-01-11 日亜化学工業株式会社 半導体発光素子
JP2011142353A (ja) * 2011-04-19 2011-07-21 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2012231000A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 半導体発光装置
JP5400943B2 (ja) * 2011-05-18 2014-01-29 株式会社東芝 半導体発光素子
CN102832297B (zh) * 2011-06-17 2015-09-30 比亚迪股份有限公司 一种半导体发光器件及电流扩散层的制备方法
KR101871501B1 (ko) * 2011-07-29 2018-06-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
TWM436224U (ja) * 2011-10-28 2012-08-21 Rgb Consulting Co Ltd
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
CN102709421B (zh) * 2012-06-21 2014-11-05 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
KR102005236B1 (ko) * 2012-07-05 2019-07-31 삼성전자주식회사 반사 전극 형성을 위한 콘택층을 포함하는 반도체 발광 소자
CN102760808B (zh) * 2012-07-12 2015-09-23 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103579380A (zh) * 2012-08-09 2014-02-12 索尼公司 受光或者发光元件、太阳能电池、光传感器、发光二极管
WO2014041463A2 (en) 2012-09-17 2014-03-20 Koninklijke Philips N.V. Light emitting device including shaped substrate
CN102903807B (zh) * 2012-10-10 2015-09-30 华灿光电股份有限公司 一种发光二极管的外延片以及发光二极管
CN103035791B (zh) * 2012-12-14 2015-12-09 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
JP5416826B2 (ja) * 2012-12-26 2014-02-12 フューチャー ライト リミテッド ライアビリティ カンパニー 窒化物系半導体発光ダイオード
TWI570955B (zh) 2013-01-10 2017-02-11 晶元光電股份有限公司 發光元件
CN103078050A (zh) * 2013-02-01 2013-05-01 映瑞光电科技(上海)有限公司 一种倒装led芯片及其制造方法
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
WO2014175564A1 (ko) * 2013-04-22 2014-10-30 한국산업기술대학교산학협력단 수직형 발광다이오드 제조 방법, 수직형 발광다이오드와 자외선 발광다이오드 제조 방법 및 자외선 발광다이오드
KR20140130618A (ko) * 2013-05-01 2014-11-11 서울바이오시스 주식회사 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR102109039B1 (ko) * 2013-05-02 2020-05-11 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機el表示装置
JP6637886B2 (ja) * 2013-11-19 2020-01-29 ルミレッズ ホールディング ベーフェー 半導体発光デバイスおよび半導体発光デバイスを製造する方法
CN103681985B (zh) * 2013-11-21 2016-05-25 华灿光电(苏州)有限公司 一种发光二极管的外延片及其制作方法
KR102289345B1 (ko) * 2014-02-06 2021-08-13 루미리즈 홀딩 비.브이. 구조화된 기판을 갖는 발광 다이오드
US9502614B2 (en) * 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
US10164161B2 (en) * 2014-10-27 2018-12-25 Koninklijke Philips N.V. Directional light emitting arrangement and a method of producing the same
US10269776B2 (en) 2014-12-16 2019-04-23 PlayNitride Inc. Light emitting device
TWI619271B (zh) * 2014-12-16 2018-03-21 錼創科技股份有限公司 發光元件
CN107251240B (zh) * 2015-02-16 2019-08-16 首尔伟傲世有限公司 光提取效率得到提高的发光元件
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
JP6009041B2 (ja) * 2015-06-05 2016-10-19 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN105118905B (zh) * 2015-09-07 2017-10-10 湘能华磊光电股份有限公司 一种led芯片电极及其制作方法
PL228535B1 (pl) * 2015-11-10 2018-04-30 Inst Wysokich Cisnien Polskiej Akademii Nauk Dioda laserowa na bazie stopu AllnGaN
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN106972085A (zh) * 2017-02-28 2017-07-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN107240627B (zh) * 2017-05-16 2019-06-21 东南大学 一种具有双掺杂多量子阱结构的紫外发光二极管
CN109004075B (zh) * 2017-06-06 2020-02-07 清华大学 发光二极管
TWI630729B (zh) * 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
JP6501845B2 (ja) * 2017-09-26 2019-04-17 晶元光電股▲ふん▼有限公司Epistar Corporation 発光素子
JP7235944B2 (ja) 2018-02-21 2023-03-09 日亜化学工業株式会社 発光装置及び発光装置の製造方法
DE202018102407U1 (de) * 2018-04-30 2019-07-31 Tridonic Jennersdorf Gmbh Flexibles optisches Bauelement mit strukturierter Oberfläche
JP6955172B2 (ja) * 2018-08-31 2021-10-27 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
CN111446337B (zh) 2019-01-16 2021-08-10 隆达电子股份有限公司 发光二极管结构
CN111446338B (zh) 2019-01-17 2022-04-29 隆达电子股份有限公司 发光二极管
CN111490134A (zh) * 2019-01-29 2020-08-04 日亚化学工业株式会社 发光装置的制造方法
CN110034220B (zh) * 2019-04-16 2024-06-25 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
CN112216782B (zh) * 2020-08-26 2021-10-08 华灿光电(浙江)有限公司 发光二极管芯片及其制作方法
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치
TWI739652B (zh) * 2020-11-06 2021-09-11 愛能有限公司 用於鋪設坡屋頂之太陽能電池板及其施工方式
TWI748856B (zh) * 2021-01-29 2021-12-01 錼創顯示科技股份有限公司 微型發光二極體及顯示面板
US12107190B2 (en) 2021-01-29 2024-10-01 PlayNitride Display Co., Ltd. Micro light-emitting diode and display panel
CN113437197A (zh) * 2021-06-25 2021-09-24 厦门乾照光电股份有限公司 一种倒装led芯片及其制作方法
JP7406595B1 (ja) 2022-07-12 2023-12-27 日機装株式会社 発光素子及び発光素子の製造方法
CN116666519A (zh) * 2022-09-30 2023-08-29 泉州三安半导体科技有限公司 发光二极管及发光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505292B2 (ja) * 1989-10-24 1996-06-05 株式会社テック 端面発光型el素子
JP3439063B2 (ja) * 1997-03-24 2003-08-25 三洋電機株式会社 半導体発光素子および発光ランプ
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US6876003B1 (en) * 1999-04-15 2005-04-05 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
JP4925512B2 (ja) * 2001-02-16 2012-04-25 スタンレー電気株式会社 波長変換型半導体素子
JP4380083B2 (ja) * 2001-05-14 2009-12-09 日立電線株式会社 発光ダイオードの製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014525674A (ja) * 2011-08-26 2014-09-29 コーニンクレッカ フィリップス エヌ ヴェ 半導体構造の加工方法

Also Published As

Publication number Publication date
TWI346401B (ja) 2011-08-01
TW200522399A (en) 2005-07-01
EP1686629B1 (en) 2018-12-26
US7183586B2 (en) 2007-02-27
CN100459189C (zh) 2009-02-04
EP1686629A4 (en) 2013-11-13
KR101127314B1 (ko) 2012-03-29
JP4148264B2 (ja) 2008-09-10
CN1883058A (zh) 2006-12-20
EP1686629A1 (en) 2006-08-02
US20050104080A1 (en) 2005-05-19
WO2005050748A1 (ja) 2005-06-02
KR20060115741A (ko) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4148264B2 (ja) 半導体素子及びその製造方法
JP4604488B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4977957B2 (ja) 半導体発光素子
JP4882792B2 (ja) 半導体発光素子
US9472718B2 (en) Semiconductor light-emitting element comprising an insulating reflection layer including plural opening portions
US7947996B2 (en) Semiconductor light emitting element
JP5130730B2 (ja) 半導体発光素子
US8319243B2 (en) Nitride semiconductor light-emitting device and method of manufacturing the same
EP2763192B1 (en) Nitride semiconductor element and method for producing same
JP5237274B2 (ja) 発光素子及び照明装置
US9373764B2 (en) Semiconductor light emitting element
JP2005347728A (ja) フリップチップ用窒化物半導体発光素子
JPWO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
JP2003110140A (ja) 窒化物半導体発光素子
JP5719496B2 (ja) 半導体発光素子及び発光装置、及び半導体発光素子の製造方法
JP2007103689A (ja) 半導体発光装置
JP3921989B2 (ja) 半導体発光素子
JP5098135B2 (ja) 半導体レーザ素子
JP2011066073A (ja) 半導体発光素子
JP2005175462A (ja) 半導体発光素子及びその製造方法
EP1530242B1 (en) Semiconductor light emitting device
JP2009038355A (ja) 発光装置
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JP4635458B2 (ja) 半導体発光素子
JP2009246275A (ja) Iii族窒化物半導体発光素子及びランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4148264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250