JP5032138B2 - 発光ダイオード素子の製造方法 - Google Patents

発光ダイオード素子の製造方法 Download PDF

Info

Publication number
JP5032138B2
JP5032138B2 JP2007015862A JP2007015862A JP5032138B2 JP 5032138 B2 JP5032138 B2 JP 5032138B2 JP 2007015862 A JP2007015862 A JP 2007015862A JP 2007015862 A JP2007015862 A JP 2007015862A JP 5032138 B2 JP5032138 B2 JP 5032138B2
Authority
JP
Japan
Prior art keywords
electrode film
transparent electrode
film
light emitting
electromagnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007015862A
Other languages
English (en)
Other versions
JP2008182138A (ja
Inventor
倉内  利春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007015862A priority Critical patent/JP5032138B2/ja
Publication of JP2008182138A publication Critical patent/JP2008182138A/ja
Application granted granted Critical
Publication of JP5032138B2 publication Critical patent/JP5032138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Description

本発明は発光ダイオード素子とその製造方法に関する。
図13の符号130は従来技術の発光ダイオード素子の一例を示している。この発光ダイオード素子130は、GaAs基板111を有しており、GaAs基板111上にはバッファ層121が形成され、バッファ層121上にはp−クラッド層123と、活性層125と、n−クラッド層126が積層されて発光層120が形成されており、発光層120の表面には透明電極膜131が形成され、透明電極膜131の表面に円形電極135が形成されている。
この透明電極膜131には低抵抗で、かつ、透明性が高く、しかも、成膜時に発光層120にダメージを与えない成膜方法が要求される。そのような成膜方法には、真空雰囲気中で透明導電材料の蒸気を放出させる蒸着法がある。
ところで、後述する図3(e)の発光ダイオード素子はフリップチップ構造と呼ばれる構造を有しており、透明電極膜の表面に銀膜等の反射電極膜を成膜することで、図13の発光ダイオード素子130に比べて光の取り出し効率が高くなっている。
しかし、フリップチップ構造の発光ダイオード素子の透明電極膜を、上述した蒸着法で成膜すると、反射電極膜の反射率が小さくなるという問題があった。
特開平2006−140234号公報
本発明は上記課題を解決するために成されたものであり、その目的は、光の取り出し効率の高い発光ダイオード素子を製造するものである。
本発明者等がITO膜の表面粗さと、反射率との関係を調べたところ、表面粗さが小さい程反射率が大きくなることが分かった。
発光ダイオード素子の発光光の波長は、例えば460nmであり、その波長での光の反射率と、表面粗さ(算術平均粗さ)との関係を図6のグラフに示す。
発光ダイオード素子として実用上必要な反射率は80%であり、反射率80%を得るために必要な算術平均粗さは3.4nm以下であることが図6のグラフから分かる。
係る知見に基づいて成された本発明は、発光層と、前記発光層上に配置された透明電極膜と、前記透明電極膜表面に配置された反射電極膜とを有し、前記発光層から放出され、前記透明電極膜を透過した光は、前記反射電極膜で反射され、前記透明電極膜と前記発光層とを透過して外部に放出される発光ダイオード素子を製造する発光ダイオード素子の製造方法であって、前記発光層が表面に露出する基板と、透明導電材料とを真空槽内部に配置した状態で、前記基板を加熱しながら、前記真空槽内部に配置された電磁界形成手段に交流電圧を印加して、前記基板と前記透明導電材料との間の中間領域に交番電磁界を形成しながら、前記透明導電材料を加熱溶融して蒸気を発生させ、前記中間領域を通過した蒸気を前記基板に到達させて前記透明電極膜を成膜し、前記電磁界形成手段への投入電力を11W以上50W以下にする発光ダイオード素子の製造方法である。
本発明は発光ダイオード素子の製造方法であって、前記真空槽内部に酸素を供給した状態で、前記透明電極膜を成膜する発光ダイオード素子の製造方法である。
尚、算術平均粗さ(Ra)はJIS B0601:2001に規定されている。
本発明は上記のように構成されており、透明電極膜の表面粗さが小さいと、その表面に反射電極膜を形成したときに、反射電極膜の透明電極膜と密着する面が平滑になるので、反射電極膜で光の散乱や吸収が起こらず、反射率が高くなる。
本発明者等は蒸着法で透明電極膜を成膜する際に、その表面粗さを小さくする条件について検討したところ、酸素ガス分圧を高くする方法、成膜速度を遅くする方法、交番電磁界で蒸気をイオン化する方法があることが分かった。
各方法で透明電極膜(ITO膜)を成膜し、成膜されたITO膜の表面粗さ(算術平均粗さ)と、抵抗率と、波長460nmの光の反射率を測定した。その測定結果を成膜条件と共に下記表1に記載する。
尚、上記表1の「RFコイル印加電力」は交番電磁界を形成する電磁界形成手段への投入電力を示し、膜厚はITO膜の膜厚を示す。また、「スパッタ法」以外は全てITOを加熱溶融して放出させたITOの蒸気でITO膜を成膜する蒸着法で成膜しており、「交番電磁界形成」は基板と蒸着源の間で交番電磁界を形成しながらITOの蒸気を放出させた。
上記表1から、交番電磁界を形成して成膜する方法が最も反射率が高いことが分かる。交番電磁界を通過した蒸気はイオン化し、交番電磁界を通過しない蒸気に比べて活性が高いので、緻密で平坦な膜が得られると推測される。
また、「スパッタ法」は「交番電磁界形成」よりも表面粗さが小さいが、スパッタ粒子は交番電磁界を通過後の蒸気よりも高エネルギーなので、発光層表面に透明電極膜を形成する場合には、発光層がダメージを受ける恐れがある。
従って、発光層の表面に透明電極膜を成膜する場合には、「交番電磁界形成」が最も優れている。
「交番電磁界形成」で成膜されたITO膜と、「標準条件」で成膜されたITO膜について、AFM(原子間力顕微鏡)により表面粗さを求めた。
図4は従来の蒸着法で成膜されたITO膜のAFM写真を、図5は交番電磁界を通過した後の蒸気で成膜されたITO膜のAFM写真を示している。
従来法で成膜されたITO膜は、二乗平均粗さ(Rms)が8.707nm、算術平均粗さ(Ra)が6.825nm、最大高さ(Rmax)が67.903nmである。
これに対し、交番電磁界を通過した後の蒸気で成膜されたITO膜は、二乗平均粗さ(Rms)が2.216nm、算術平均粗さ(Ra)が1.666nm、最大高さ(Rmax)が35.725nmであり、AFM写真からも、従来に比べて表面が平滑になっていることが確認された。
本発明の発光ダイオード素子は、透明電極膜の表面粗さが小さくされることで、その表面に形成される反射電極膜の反射率が高くなり、光の取り出し効率が従来よりも高い。本発明の製造方法によれば、透明電極膜の成膜中に発光層がダメージを受けないので、発光量が減少しない。透明電極膜の成膜速度を遅くしなくても反射率が高くなるので、透明電極膜の成膜時間が短くてすむ。
図1の符号1は本発明に用いる成膜装置の一例を示しており、この成膜装置1は真空槽2を有している。真空槽2の内部の底面側と天井側には、それぞれ蒸着容器5と基板ホルダ3とが配置され、基板ホルダ3と蒸着容器5の間には電磁界形成手段17が配置されている。
真空槽2の外部にはRF電源15が配置されている。電磁界形成手段17はRF電源15に接続されており、RF電源15を動作させると、電磁界形成手段17に交流電圧が印加され、基板ホルダ3と蒸着容器5の間の領域(中間領域18)に交番電磁界が形成されるように構成されている。
ここでは、電磁界形成手段17は導電性のアンテナであって、中間領域18はそのアンテナで囲まれており、RF電源15によって、アンテナの一端と他端には反対の極性(正負の他、正と接地、接地と負も含む)の電圧が印加され、印加される電圧の極性が交互に切り替わるようになっている。
蒸着容器5は開口が中間領域18に向けられ、基板ホルダ3は中間領域18を挟んで蒸着容器5の開口と反対側に位置する。従って、中間領域18に交番電磁界を形成した状態で、蒸着容器5の開口から蒸気を放出させると、蒸気は中間領域18を通過する時にイオン化されてから基板ホルダ3に到達する。
次に、この成膜装置1を用いて本発明の発光ダイオード素子を製造する工程について説明する。
図3(a)の符号21は単結晶基板(ここではサファイア基板、Al23)からなる透明基板を示している。
透明基板21の表面には下地層22が形成されており、下地層22の表面には、n−クラッド層23と、活性層25と、p−クラッド層26とが記載した順番に積層され、発光層20が形成されている。
真空槽2に接続された真空排気系9を動作させ、真空槽2内部を真空排気して真空雰囲気を形成し、該真空雰囲気を維持しながら、発光層20が形成された状態の透明基板21を真空槽2内部に搬入し、発光層20の表面を中間領域18に向けた状態で基板ホルダ3に保持させる。
真空槽2にはガス供給系8が接続されており、ガス供給系8のタンクには酸素ガス(O2)が充填されている。
真空排気を続けながらガス供給系8から酸素ガスを導入し、酸素ガスを含む成膜雰囲気を形成する。
蒸着容器5には、予めITOを主成分とする透明導電材料7が収容されている。
基板ホルダ3と電磁界形成手段17との間にシャッター11を配置し、中間領域18をシャッター11で覆った状態で、透明導電材料7を加熱溶融させ、透明導電材料7の蒸気を放出させる。
真空槽2内部の基板ホルダ3の裏面側には加熱ヒータ12が配置されており、加熱ヒータ12に通電し、予め透明基板21を所定温度に加熱しておく。
蒸気の放出量が安定したところで、透明基板21を所定温度に維持し、基板ホルダ3と真空槽2とを接地電位に接続した状態で、中間領域18に交番電磁界を形成し、シャッター11を開けると、交番電磁界でイオン化された蒸気が、透明基板21上のp−クラッド層26表面に到達し、p−クラッド層26表面でイオン化した蒸気とイオン化した酸素ガスとが反応して、ITOを主成分とする透明電極膜が成長する。
透明電極膜が所定膜厚成長したところでシャッター11を閉じて成膜を終了し、透明電極膜が形成された状態の透明基板21を真空槽2外部に搬出する。
図3(b)は透明電極膜31が形成された状態を示している。この透明電極膜31はイオン化した蒸気によって形成されるので、蒸気をイオン化させずに成膜した場合に比べて表面が平滑であり、その算術平均粗さ(Ra)は3.4nm以下になっている。
透明電極膜31が形成された状態の透明基板21を成膜装置1から取り出し、不図示の成膜装置に搬入して、蒸着法又はスパッタ法によって、透明電極膜31の表面に銀を主成分とする反射電極膜32を成膜する(図3(c))
反射電極膜32と透明電極膜31と発光層20とを、膜厚方向に発光層20の途中まで部分的にエッチング除去し、発光層20のn−クラッド層23の一部表面を露出させる(図3(d))。
次いで、スパッタ法や蒸着法により、n−クラッド層23の露出する表面に、活性層25と離間してn側電極膜37を形成し、エッチングされずに残った反射電極膜32の表面にp側電極膜36を成膜すると、本発明の発光ダイオード素子10が得られる(図3(e))。
p側電極膜36と、n側電極膜37との間に電圧を印加すると、発光層20に電圧が印加され、電子と正孔がそれぞれn−クラッド層23とp−クラッド層26から活性層25へ移動して結合し、活性層25から発光光が放出される。
下地層22と、活性層25と、n−クラッド層23と、p−クラッド層26と、透明電極膜31はそれぞれ透明であって、n−クラッド層23側へ放射された発光光は、n−クラッド層23と、下地層22と、透明基板21とを透過して外部に放出される。p−クラッド層26側へ放射された発光光は、p−クラッド層26と透明電極膜31とを透過して反射電極膜32に入射する。
反射電極膜32は銀等の光反射性の高い物質で構成されている。上述したように、透明電極膜31の表面粗さが3.4nm以下と小さく、その表面に反射電極膜32が形成されることで、反射電極膜32の透明電極膜31側の面が平滑になっている。
そのため、反射電極膜32に入射した発光光は、散乱又は吸収されることなく、80%以上の高い反射率で反射され、透明電極膜31と、p−クラッド層26と、活性層25と、n−クラッド層23と、下地層22と、透明基板21を透過して外部に放出される。
以上は、反射電極膜32を成膜した後に、反射電極膜32と一緒に透明電極膜31と発光層20をエッチング除去する場合について説明したが、本発明はこれに限定されず、透明電極膜31を成膜した後であって、反射電極膜32を成膜する前に、透明電極膜31と発光層20をエッチング除去してもよい。
発光ダイオード素子10の透明基板21はサファイア基板に限定されるものではなく、Si(シリコン)基板、GaAs(ガリウム砒素)基板、SiC(シリコンカーバイド)基板等種々の単結晶基板を用いることができる。
反射電極膜32は銀を主成分とするものに限定されるものではなく、銀、アルミニウム、ロジウム、銀合金からなる反射性金属群のうち、いずれか1種類以上の反射性金属を含有する反射電極膜32を用いることができる。
また、ITO以外の透明導電材料についても、蒸気を交番電磁界を通過させると、表面粗さが小さい透明電極膜が形成されるので、本発明の製造方法には、ITO以外の透明導電材料を用いることもできる。そのような透明導電材料としては、例えば、酸化亜鉛、酸化錫等がある。これらの透明導電材料は1種類を単独で蒸着材料に用いてもよいし、二種類以上を混合して蒸着材料に用いてもよい。
電磁界形成手段17は特に限定されるものではなく、例えば、2枚以上の平板電極で電磁界形成手段17を構成してもよい。また、電磁界形成手段17は中間領域に交番電磁界を形成可能であれば、真空槽2の外部に配置してもよい。
<RF投入電力>
成膜対象物としてガラス基板を、透明導電材料としてITOを用い、図1で示した成膜装置1で、電磁界形成手段17への投入電力を変えてガラス基板の表面に膜厚100nmの透明電極膜31を成膜した。投入電力以外の成膜条件を下記に示す。
基板加熱温度:300℃
酸素分圧:2.7×10-2Pa
成膜速度:0.2nm/秒
尚、酸素ガスだけを真空槽2に供給して成膜を行っており、酸素ガス分圧は真空槽2の全圧と等しい。
各透明電極膜31の表面にそれぞれ反射電極膜32(銀膜)を成膜した後、ガラス基板側から光を照射し、各波長における光の反射率をそれぞれ測定した。反射率と光の波長との関係を、電磁界形成手段17の投入電力毎に曲線化し、図7に示す。
図7と、後述する図9、図11の縦軸は反射率(%)を、横軸は波長(nm)を示し、同図の符号L0は電磁界形成手段17に電圧を印加せずに成膜した場合の曲線を示し、同図の符号L11、L25、L32、L50は電磁界形成手段17への投入電力がそれぞれ11W、25W、32W、50Wの時の曲線を示している。
図7から、反射率は投入電力が高い程大きく、また、透明電極膜31が同じでも、光の波長が長い程大きくなる傾向があることが分かる。
発光ダイオード素子10の発光光の波長の一例を述べると、短波長(青系統)のもので470nmである。波長470nmの光の反射率は、投入電力がゼロでは80%を大きく下回ったが、投入電力が11W以上では反射率が80%以上であり、特に、投入電力が25W以上の場合には反射率が100%近くになった。
次に、透明電極膜31の抵抗率を測定した。抵抗率の測定値をプロットしたものを図8に示す。図8の縦軸は抵抗率(μΩcm)を、横軸は電磁界形成手段17への投入電力を示している。図8から投入電力が大きい程、抵抗率が大きくなることが分かる。
発光ダイオード素子の用途では、透明電極膜31の実用的な抵抗率は1000μΩ未満、望ましくは、500μΩcm以下とされている。投入電力が50W以下であれば、抵抗率が1000μΩcm未満になるから、投入電力が50W以下であれば、実用上十分な抵抗率の透明電極膜31が得られることが分かる。
従って、投入電力が11W以上50W以下であれば、実用上十分な反射率と抵抗率を兼ね備えた発光ダイオード素子が得られることが分かる。
<酸素分圧>
電磁界形成手段17に電圧を印加せずに、成膜時の酸素分圧を変えて透明電極膜31を成膜した。尚、基板加熱温度と成膜速度は、上記「RF投入電力」の時と同じにした。上記「RF投入電力」の時と同様に、透明電極膜31の表面にそれぞれ反射電極膜32を成膜して反射率を測定した。
反射率と光の波長との関係を、酸素ガス分圧(全圧)毎に曲線化し、図9に示す。図9の符号La、Lb、Lcはそれぞれ酸素ガス分圧が2.7×10-2Pa、6.7×10-2Pa、1.0×10-1Paの時の反射率と波長の関係を示す曲線である。
図9から、酸素ガス分圧が高い程反射率が高い傾向があることが分かる。酸素ガス分圧が6.7×10-2Pa以上で、波長470nmの反射率が80%以上となった。従って、成膜速度が0.2nm/秒の条件で交番磁界を形成しない場合には、酸素ガス分圧が6.7×10-2Pa以上必要なことが分かる。
次に、各酸素ガス分圧で成膜した透明電極膜31の抵抗率を測定した。図10は酸素ガス分圧と抵抗率との関係を示すグラフであり、図10の横軸は酸素ガス分圧(Pa)を、縦軸は抵抗率(μΩcm)をそれぞれ示している。
図10から分かるように、酸素ガス分圧が高くなる程抵抗率が大きくなっているが、1.0×10-1Paの時でも抵抗率は1000μΩcm未満であり、特に6.7×10-2Pa以下では抵抗率が500μΩcm以下のより望ましい値になっている。
<成膜速度>
電磁界形成手段17に電圧を印加せずに、成膜速度と、酸素ガス分圧を変えて透明電極膜31を成膜した。尚、基板加熱温度は「RF投入電力」の時と同じにした。上記「RF投入電力」の時と同様に、透明電極膜31の表面にそれぞれ反射電極膜32を成膜して反射率を測定した。反射率と光の波長との関係を、成膜速度と酸素ガス分圧の条件の組合せ毎に曲線化し、図11に示した。
図11の符号Ldは成膜速度が0.16nm/秒、酸素ガス分圧が2.7×10-2Paの時の曲線を示し、符号Leは成膜速度が0.03nm/秒、酸素ガス分圧が2.7×10-2Paの時の曲線を示し、符号Lfは成膜速度が0.03nm/秒、酸素ガス分圧が5.6×10-2Paの時の曲線を示し、符号Lgは成膜速度が0.04nm/秒、酸素ガス分圧が1.0×10-1Paの時の曲線示している。
曲線LeとLfを比較すると、成膜速度が同じであっても、酸素ガス分圧が高い方が反射率が高いことが分かる。また、曲線LdとLeを比較すると、酸素ガス分圧が同じであっても、成膜速度が遅い方が反射率が高いことが分かり、成膜速度を0.03nm/秒と遅くすることで波長470nmの反射率が80%に改善されている。
次に、酸素ガス分圧が2.7×10-2Paの条件で成膜された2種類の透明電極膜31について、抵抗率を測定した。抵抗率の測定値をプロットしたものを図12に示す。図12の縦軸は抵抗率(μΩcm)、横軸は成膜速度(nm/秒)をそれぞれ示している。
図12から分かるように、酸素ガス分圧が2.7×10-2Paの条件で成膜された透明電極膜31はいずれも抵抗率が500μΩcm以下と小さいが、成膜速度が遅い方が抵抗率が大きいことが分かる。
このように、交番電磁界を形成しなくても、酸素ガス分圧を高くしたり、成膜速度を遅くすることで反射率を高くすることは可能であるが、図7、9、11を比較すると明らかなように、交番電磁界を形成する方法が反射率の改善が最も大きく、しかも、酸素ガス分圧を高くすると抵抗率が上がり、成膜速度を遅くすると抵抗率が大きくなるだけでなく生産性も下がるので、交番電磁界を通過した蒸気で透明電極膜31を成膜する方法が最も優れている。
本発明に用いる成膜装置の一例を説明する断面図 本発明に用いる電磁界形成手段の一例を説明する平面図 (a)〜(e):発光ダイオード素子の製造工程を説明する断面図 従来の蒸着法で成膜されたITO膜のAFM写真 本発明により成膜されたITO膜のAFM写真 表面粗さと反射率の関係を示すグラフ 波長と反射率の関係を投入電力毎に説明するグラフ 投入電力と抵抗率の関係を示すグラフ 波長と反射率の関係を酸素ガス分圧毎に説明するグラフ 酸素ガス分圧と抵抗率の関係を示すグラフ 波長と反射率の関係を成膜速度と酸素ガス分圧の組合せ毎に説明するグラフ 成膜速度と抵抗率の関係を示すグラフ 従来技術の発光ダイオード素子の一例を説明する断面図
符号の説明
1……成膜装置 2……真空槽 3……基板ホルダ 7……透明導電材料 17……電磁界形成手段 18……中間領域 21……基板(透明基板) 8……ガス供給系 9……真空排気系

Claims (2)

  1. 発光層と、前記発光層上に配置された透明電極膜と、前記透明電極膜表面に配置された反射電極膜とを有し、
    前記発光層から放出され、前記透明電極膜を透過した光は、前記反射電極膜で反射され、前記透明電極膜と前記発光層とを透過して外部に放出される発光ダイオード素子を製造する発光ダイオード素子の製造方法であって、
    前記発光層が表面に露出する基板と、透明導電材料とを真空槽内部に配置した状態で、前記基板を加熱しながら、前記真空槽内部に配置された電磁界形成手段に交流電圧を印加して、前記基板と前記透明導電材料との間の中間領域に交番電磁界を形成しながら、前記透明導電材料を加熱溶融して蒸気を発生させ、
    前記中間領域を通過した蒸気を前記基板に到達させて前記透明電極膜を成膜し、
    前記電磁界形成手段への投入電力を11W以上50W以下にする発光ダイオード素子の製造方法。
  2. 前記真空槽内部に酸素を供給した状態で、前記透明電極膜を成膜する請求項記載の発光ダイオード素子の製造方法。
JP2007015862A 2007-01-26 2007-01-26 発光ダイオード素子の製造方法 Active JP5032138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007015862A JP5032138B2 (ja) 2007-01-26 2007-01-26 発光ダイオード素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007015862A JP5032138B2 (ja) 2007-01-26 2007-01-26 発光ダイオード素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008182138A JP2008182138A (ja) 2008-08-07
JP5032138B2 true JP5032138B2 (ja) 2012-09-26

Family

ID=39725786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007015862A Active JP5032138B2 (ja) 2007-01-26 2007-01-26 発光ダイオード素子の製造方法

Country Status (1)

Country Link
JP (1) JP5032138B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5317898B2 (ja) * 2009-09-10 2013-10-16 株式会社アルバック 発光ダイオード素子の製造方法
JP5855344B2 (ja) * 2010-02-12 2016-02-09 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
JP6009041B2 (ja) * 2015-06-05 2016-10-19 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199278A (ja) * 1996-01-18 1997-07-31 Toray Ind Inc 発光素子
KR101127314B1 (ko) * 2003-11-19 2012-03-29 니치아 카가쿠 고교 가부시키가이샤 반도체소자
JP4635458B2 (ja) * 2004-03-11 2011-02-23 日亜化学工業株式会社 半導体発光素子
JP5251050B2 (ja) * 2006-10-05 2013-07-31 三菱化学株式会社 GaN系LEDチップおよび発光装置

Also Published As

Publication number Publication date
JP2008182138A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
US8089061B2 (en) Quantum dot inorganic electroluminescent device
JP5317898B2 (ja) 発光ダイオード素子の製造方法
JP4912663B2 (ja) 単一指向性反射器及びこれを適用した発光素子
US9257662B2 (en) Quantum dot light-emitting device
JP2008032949A (ja) 反射防止膜、金属膜の加熱方法、及び、加熱装置
US9142728B2 (en) Semiconductor light emitting device and method for manufacturing the same
US11047038B2 (en) Metallization for a thin-film component, process for the production thereof and sputtering target
JP2012038903A (ja) 半導体発光素子及びその製造方法
JP5032138B2 (ja) 発光ダイオード素子の製造方法
JP2007103538A (ja) 発光ダイオード及びその製造方法
WO2013099084A1 (ja) 有機el素子の製造方法
JP5781766B2 (ja) 放射放出体およびその製造方法
US20210091270A1 (en) Light-emitting devices having an anti reflective silicon carbide or sapphire substrate and methods of forming the same
CN108004506B (zh) 一种基于In合金的贵金属纳米颗粒及其制备方法
JP5730326B2 (ja) In金属酸化物膜の形成方法
CN108493321A (zh) 一种发光二极管芯片及其制备方法
JP5497301B2 (ja) 半導体発光素子及びその製造方法
US10033152B1 (en) Corrosion resistant antireflection coating and fabrication method thereof
TW418590B (en) Organic electroluminescent device
CN104078536A (zh) 发光元件的制造方法及通过该方法形成的发光元件
JPH05206515A (ja) 超微粒子発光素子及びその製造装置
CN110854252B (zh) 一种用于深紫外led光抽取效率提高的铝铑纳米颗粒阵列的制备方法
TW201920724A (zh) 鋁合金薄膜、發光元件及濺鍍靶
JP3830874B2 (ja) 白色発光Si:SiO2膜およびそれを具備した白色発光素子
JP2009302159A (ja) 発光ダイオード装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120326

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Ref document number: 5032138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250