KR101127314B1 - 반도체소자 - Google Patents

반도체소자 Download PDF

Info

Publication number
KR101127314B1
KR101127314B1 KR1020067008779A KR20067008779A KR101127314B1 KR 101127314 B1 KR101127314 B1 KR 101127314B1 KR 1020067008779 A KR1020067008779 A KR 1020067008779A KR 20067008779 A KR20067008779 A KR 20067008779A KR 101127314 B1 KR101127314 B1 KR 101127314B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
nitride semiconductor
light
conductive
Prior art date
Application number
KR1020067008779A
Other languages
English (en)
Other versions
KR20060115741A (ko
Inventor
다카시 이치하라
다이스케 산가
다케시 구스세
다카오 야마다
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20060115741A publication Critical patent/KR20060115741A/ko
Application granted granted Critical
Publication of KR101127314B1 publication Critical patent/KR101127314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

질화물 반도체 발광소자는, 대향하는 한 쌍의 주면을 가지는 기판(11)과, 기판(11)의 한쪽의 주면상에 적층되는 제 1 전도형 질화물 반도체층과, 제 1 전도형 질화물 반도체층상에 적층되는 제 2 전도형 질화물 반도체층과, 제 1 전도형 질화물 반도체층과 제 2 전도형 질화물 반도체층의 사이에 형성되는 활성층(14)과, 제 2 전도형 질화물 반도체층에 형성되어 활성층(14)으로부터 제 2 전도형 질화물 반도체층을 향하는 빛을 반사시키기 위한 반사층(16)을 구비한다. 이 질화물 반도체 발광소자는, 상기 기판(11)의 다른 쪽의 주면을 주광 추출면으로서 배선 기판에 장착할 수 있다. 또한, 반사층(16)과 제 2 전도형 질화물 반도체층의 사이에 투광성 도전층(17)이 형성되어 있으며, 투광성 도전층(17)과 반사층(16)과의 계면에 요철면(22)이 형성되어 있다.

Description

반도체소자{SEMICONDUCTOR DEVICE}
본 발명은, AlxInyGa1-x-yN(O≤x, 0≤y, 0≤x+y<1)로 이루어지는 질화물 반도체를 적층한 반도체층을 이용하여 형성한 질화물 반도체소자에 관한 것이며, 특히 광추출 효율을 개선한 발광 다이오드(LED)나 레이저 등의 반도체 발광소자 및 그 제조에 관한 것이다.
질화 갈륨 등의 질화물계 반도체를 이용한 발광소자는, 자외광, 청색광, 녹색광 등의 발광이 가능하고, 고효율, 저소비전력이고, 또한 소형화가 가능하고 기계적인 진동 등에도 강하며, 수명이 길고 신뢰성이 높은 등의 이점을 가졌기 때문에, 각 방면에서의 이용이 진행되고 있다. 특히 발광소자는 대형 디스플레이나 신호기, 휴대전화의 백라이트 광원 등에의 보급이 현저하다.
질화물계 반도체를 이용한 발광소자에 있어서는, 활성층에서 발생되는 빛을 외부로 추출하여 효과적으로 이용할 수 있도록, 빛의 추출 효율을 높이는 것이 중요하다. 이러한 관점으로부터 투광성을 가진 도전막이 전극으로서 요구되고 있으며, 예를 들면 ITO(In과 Sn의 복합 산화물)나 SnO2, ZnO 등이 이용되고 있다. 그 중에서도 ITO는 산화물 인듐에 주석을 함유하는 산화물 도전성 재료로서, 낮은 저항, 높은 투명도를 구비하고 있으므로, 투명 전극 등에 적합하다.
이러한 투명 전극을 이용한 LED의 일례를 도 1에 나타낸다. LED는 사파이어 기판(1) 상에 버퍼층을 사이에 두고 n형 GaN층(2), InGaN 발광층(3), p형 GaN층(4)이 차례로 에피택셜 성장된 구성을 가진다. 또한, InGaN 발광층(3) 및 p형 GaN층(4)의 일부가 선택적으로 에칭, 제거되어, n형 GaN층(2)이 노출되고 있다. p형 GaN층(3) 상에는 p측 투명 전극(5)으로서 ITO층이 형성되고, p측 전극(7)의 본딩 패드가 더 적층되어 있다. 또한, n형 GaN층(2) 위에는 n측 전극(8)이 형성되어 있다. 이들 전극은, Al, Au, In 등의 금속을 증착에 의해서 형성하고 있다. 이러한 구조에서는, p측 전극(7)을 통하여 주입된 전류는, 도전성이 좋은 p측 투명 전극(5)인 ITO층에서 균일하게 확산되어, p형 GaN층(3)으로부터 n형 GaN층(2)으로 전류가 주입되어 발광한다. 또한 그 발광은 p측 전극(7)에 차단되지 않아, ITO층을 투과하여 칩 외부로 추출된다.
그러나, 이러한 질화물계 반도체 발광소자는, 전극부의 접촉 저항이 높다고 하는 문제를 안고 있었다. 그것은, GaN의 밴드 갭은 3.4eV로 넓기 때문에, 전극과 오믹 접촉(ohmic contact)을 시키는 것이 어렵기 때문이다. 그 결과, 전극부의 접촉 저항이 높아지고, 소자의 동작 전압이 높아져서 소비 전력, 발열량도 커진다고 하는 문제가 발생한다.
또한 한편으로, 빛의 추출 효율도 좋지 않다. 그것은, GaN의 굴절률은 약 2.67로 크기 때문에, 임계각이 21.9도로 극히 작기 때문이다. 즉, 주광(主光) 추출면(major light taking-out surface)의 법선으로부터 보아, 이 임계각보다도 큰 각도로 입사한 빛은 LED 칩의 외부로 추출되지 않고 갇혀 버린다. 이 때문에, 외부양자 효율을 개선하여 보다 큰 발광 파워를 얻는 것이 곤란하였다.
여기서, 주광 추출면인 p형 GaN층의 표면을 요철 형상으로 가공하면, 이 문제를 개선할 수 있다. 그러나, 요철 형상을 형성하기 위해서는 p형 GaN층은 어느 정도의 두께가 필요하다. 그리고, 전극과의 접촉 저항을 약간이라도 저감하기 위해서 고농도의 불순물을 도핑하면서, 두꺼운 p형 GaN층을 형성하고자 하면, 결정 표면의 면 거칠기가 발생한다고 하는 새로운 문제가 발생하고 있었다.
이러한 문제를 해소하는 것으로서, 주광 추출면에 요철을 형성하여 광추출 효율을 개선한 LED 발광소자가 특허문헌 1에 개시되어 있다. 특허문헌 1에 개시된 LED는, 투명 전극인 ITO층과 p형 반도체층인 p형 GaN층의 계면을 요철로 하고, 이 면에서 반사되는 빛을 외부로 추출하기 쉬운 구성으로 하여 추출 효율을 개선한 것이다. 구체적으로는, p형 GaN층의 표면을 요철에 가공하고, 이 위에 투명 금속 전극이나 투명 전극을 마련하고 있다.
그러나, GaN층의 표면을 요철로 가공하면, 에피택셜 성장층이 손상을 받아 이 부분이 발광하지 않게 된다고 하는 문제가 있다. 또한 p형 GaN층은 얇기 때문에, 요철 가공시에 활성층, n형 GaN층에 도달해 버리는 경우가 있으며, 이것을 회피하려면 GaN층을 두꺼운 막으로 하지 않으면 안되었다. 한편, p형 GaN층의 표면을 평면으로 하여 p측 투명 전극의 표면을 요철로 가공하는 방법도 있지만, 요철면이 주광 추출면에 가까워지기 때문에, 이 요철 패턴이 외부로부터 육안으로 쉽게 보여져 외관 상태가 나빠진다고 하는 문제가 있었다.
또한 주광 추출면에 p형 전극을 설치한 소위 페이스업 구조에서는, n형 전극을 설치할 필요가 있어, 주광 추출면이 좁아지고, p형 전극에 패드 전극을 설치하기 때문에, 이 부분에서 빛이 차단되어 버려, 빛을 추출할 수 없게 되어 광추출 효율이 악화된다고 하는 문제도 있었다.
또한 투광성 도전층으로서, ITO를 대표로 들 수 있는 도전성 산화물막을 이용하는 구조에서는, 투광성을 양호하게 할 필요가 있고, 또한 도전성 산화물막을 반도체층에 접하여 설치하는 구조에서는, 오믹 특성도 양호하게 할 필요가 있다. 그러나, 투광성과 오믹 특성을 동시에 양호하게 하는 것은 곤란하고, 도전성 산화물막의 새로운 특성의 향상이 필요하였다.
특허문헌 1 : 일본 특허공개공보 2000-196152호
본 발명은, 이들 문제점을 해결하기 위해서 이루어진 것이다. 본 발명의 주된 목적은, 반사 효율이 높은 반도체 발광소자 및 그 제조방법으로서, 특히 광추출 효율이 뛰어난 반도체 발광소자 및 그 제조방법을 제공하는 것에 있다.
이상의 목적을 달성하기 위해서 본 발명과 관련된 반도체소자는, 대향하는 한 쌍의 주면(主面)을 가진 기판(11)과, 상기 기판(11)의 한쪽의 주면상에 제 1 전도형 반도체층과, 상기 제 1 전도형 반도체층상에 제 2 전도형 반도체층과, 상기 제 1 전도형 반도체층과 제 2 전도형 반도체층의 사이에 형성되는 활성층(14)과, 상기 제 2 전도형 반도체층상에 형성되어, 상기 활성층(14)으로부터 상기 제 2 전도형 반도체층을 향하는 빛을 반사시키기 위한 반사층(16)을 구비한다.
이 반도체소자는, 발광소자로서, 상기 기판(11)의 다른 쪽의 주면을 주광 추출면으로서 배선 기판에 장착할 수 있다. 상기 반사층(16)과 제 2 전도형 반도체층의 사이에 투광성 도전층(17)이 더 형성되어 있으며, 상기 투광성 도전층(17)과 상기 반사층(16)과의 계면에 요철면(22)이 형성되어 있다. 이러한 구성에 의해서, 활성층(14)으로부터 제 2 전도형 반도체층에 조사되는 빛을 요철면(22)으로 반사, 산란시켜, 외부에의 빛의 추출 효율을 높일 수 있다. 특히, 투광성 도전층(17)과 상기 반사층(16)과의 계면에서 요철을 형성하고 있기 때문에, 제 2 전도형 반도체층의 특성을 악화시키지 않고 표면을 가공하는 것이 곤란한 문제를 해소하고 있다.
또한 반도체 발광소자는, 상기 투광성 도전층(17)과 상기 제 2 전도형 반도체층과의 계면을 대략 평활면으로 할 수 있다. 이러한 구성에 의해서, 제 2 전도형 반도체층의 표면에는 가공을 실시하지 않고, 투광성 도전층(17)과 상기 반사층(16)과의 계면에서 요철을 형성하여 빛의 추출 효율을 개선할 수 있다.
또한 반도체소자는, 반도체 발광소자로서, 상기 요철면(22)이 경사면을 구비하고 있으며, 상기 경사면의 경사 각도가 주광 추출면의 법선에 대해서 60°이하로 할 수 있다. 이러한 구성에 의해서, 빛을 임계각 이하의 각도로 반사시키는 확률을 높게 할 수 있어, 빛의 추출 효율을 개선할 수 있다.
또한 반도체소자는, 반도체 발광소자로서, 상기 요철면(22)이 연속된 실린드리컬 렌즈(cylindrical lens)형상으로 할 수 있다. 이러한 구성에 의해서, 계면에 평행한 면을 적게 하고, 빛을 임계각 이하의 각도로 반사시키는 확률을 높게 하여, 빛의 추출 효율을 개선할 수 있다.
그리고 또한, 반도체소자는, 반도체 발광소자로서, 상기 투광성 도전층(17)이 Zn, In, Sn, Mg로 이루어지는 군으로부터 선택된 적어도 1종의 원소(C)를 함유한 산화물로 이루어진 층을 이용할 수 있다. 또한, 상기 산화물막은 원소 C에 더하여, 미량 원소(D)를 함유한 층을 이용할 수 있다. 또한, 미량 원소 D는, 주석, 아연, 갈륨, 알루미늄으로부터 선택되는 적어도 1종의 원소로 할 수 있다. 바람직하게는 원소 C로서 인듐, 미량 원소 D로서 주석을 이용한 ITO로 이루어지도록 구성할 수 있다. 이러한 구성에 의해서, 미세 패턴이 형성되기 쉬운 ITO를 투광성 도전층(17)으로서 표면을 요철면(22)으로 가공할 수 있어, 빛의 추출 효율을 높일 수 있다. 또한 ITO는 질화물 반도체층과의 오믹 접속에도 뛰어나기 때문에, 질화물 반도체 발광소자로서 제 2 전도형 질화물 반도체층과의 계면에서의 접촉 저항을 작게 하여 순방향 전압 Vf가 낮은 실용적인 질화물 반도체 발광소자를 실현할 수 있다.
또한, 원소 C와 미량 원소 D를 함유한 산화물막을, 반도체층과의 계면근방에 있어서의 미량 원소 D가, 산화물막의 다른 부분의 막속의 미량 원소 D의 농도보다도 높은 반도체소자로 할 수 있다. 또한 원소 C와 미량 원소 D를 함유한 산화물막을, 반도체층과의 계면근방에 있어서의 미량 원소 D가, 계면에 대향하는 면 근방의 미량 원소 D의 농도보다도 높은 반도체소자로 할 수 있다. 이러한 구성에 의해서, 예를 들면 ITO에서는, 미량 원소 D를 산화물막속에서 일정하게 함유하는 것보다도, 반도체층측에서 캐리어를 많이 배치할 수 있고, 쇼트키 장벽(Schottky Barrier)을 작게, 또한 반도체층측의 시트 저항을 작게 할 수 있어, 광추출 효율의 개선과 시트 저항의 저감을 양립시킨 고품질의 반도체 발광소자를 실현할 수 있다. 또한 상기 산화물막은 원소 C에 대해서 20% 이하의 원소 D를 함유하는 것이 바람직하다.
또한, 질화물 반도체 발광소자는, 상기 반사층(16)을 알루미늄, 티탄, 백금, 로듐, 은, 팔라듐, 이리듐, 규소, 아연으로부터 선택되는 적어도 1종의 원소를 함유한 층으로 할 수 있다. 그 중에서도 본 발명의 질화물 반도체 발광소자에 이용하는 고반사를 실현할 수 있는 층으로서, 알루미늄(Al), 로듐(Rh), 은(Ag)을 함유하는 층으로 하는 것이 바람직하다. 알루미늄, 로듐, 은(銀)은 고반사율이기 때문에, 투광성 도전층(17)과의 계면에서 효율적으로 반사시켜 광추출 효율을 높게 할 수 있다.
또한, 질화물 반도체 발광소자는, 상기 반사층(16)이 Si, Zn, Ti, Zr, Hf, Nb, Ta, Al, Mg의 적어도 어느 하나를 함유한 유전체로 하여도 좋다. 더 바람직하게는 SiO2, TiO2, ZrO2, HfO2, Nb2O3, Al2O3 등을 조합시켜 저굴절률과 고굴절률의 관계를 만족시켜, 그 굴절률차가 커지도록 2종의 유전체를 다층화한 유전체 다층막, 또는 SiO2, MgO, MgF, Al2O3, SiN, SiON 등을 이용하는 것이 바람직하다. 이러한 구성에 의해서, 반사층(16)과 투광성 도전층(17)의 접착성을 높일 수 있다. 특히 투광성 도전층(17)에 ITO를 사용할 경우, 반사층(16)을 Al 등의 금속보다 유전체 쪽이 계면의 접착성이 높고, 신뢰성을 높일 수 있다.
또한, 질화물 반도체 발광소자는, 상기 투광성 도전층(17)의 막두께를, 상기 활성층(14)으로부터 방출되는 빛의 파장 λ에 대해서 λ/4의 대략 정수배로 해도 좋다.
또한, 질화물 반도체 발광소자는 상기 투광성 도전층(17)의 막두께를 2㎛이하로 할 수 있다.
또한 질화물 반도체 발광소자는, 상기 반사층(16)을, 기판(11)의 주면과 교차하는 면에도 형성해도 좋다. 이러한 구조에 의해서, 가로방향으로 방사되는 빛도 표면에 반사시켜서, 보다 많은 빛을 추출하는 것이 가능하다.
또한, 질화물 반도체 발광소자는, 상기 질화물 반도체층의, 상기 기판(11)의 주면과 교차하는 면의 적어도 일부를 경사시키고 있다. 이러한 구성에 의해서, 가로방향으로 방사되는 빛을 윗방향으로 반사시켜서, 빛의 추출 효율을 더욱 개선할 수 있다.
또한, 본 발명의 질화물 반도체 발광소자의 제조방법은, 대향하는 한 쌍의 주면을 가진 기판(11)과, 상기 기판(11)의 한쪽의 주면상에 제 1 전도형 반도체층과, 상기 제 1 전도형 반도체층상에 제 2 전도형 반도체층과, 상기 제 1 전도형 반도체층과 제 2 전도형 반도체층의 사이에 형성되는 활성층(14)과, 상기 제 2 전도형 반도체층상에 형성되어, 상기 활성층(14)으로부터 상기 제 2 전도형 반도체층을 향하는 빛을 반사시키기 위한 반사층(16)을 구비하고, 상기 기판(11)의 다른쪽의 주면을 주광 추출면으로서 배선 기판에 장착할 수 있는 반도체소자의 제조방법이다. 이 방법은, 기판(11)상에, 제 1 전도형 반도체층과, 활성층(14)과, 제 2 전도형 반도체층을 적층하는 단계와, 상기 제 2 전도형 반도체층상에 투광성 도전층(17)을 형성하는 단계와, 상기 투광성 도전층(17)에 요철면(22)을 형성하는 단계와, 상기 요철면(22)이 형성된 투광성 도전층(17)상에 반사층(16)을 형성하는 단계를 구비한다. 이에 따라서, 활성층(14)으로부터 제 2 전도형 반도체층에 조사되는 빛을 요철면(22)으로 반사, 산란시켜, 외부에의 빛의 추출 효율을 높일 수 있다. 특히, 투광성 도전층(17)과 상기 반사층(16)과의 계면에서 요철을 형성하고 있기 때문에, 제 2 전도형 반도체층의 특성을 악화시키지 않고 표면을 가공하는 것이 곤란한 문제를 해소하고 있다.
[발명의 효과]
본 발명의 반도체소자 및 그 제조방법은, 특성을 저하시키지 않고 가공하는 것이 곤란한 질화물 반도체에 손상을 주는 경우 없이, 외부에의 광 추출 효율을 크게 개선할 수 있다. 이는, 본 발명이 요철면을 가진 투광성 도전층상에 반사막을 성형함으로써, 이 계면을 요철을 구비한 반사면으로 하여, 반사부와 대향하는 주광 추출면에 대해서, 반사광의 대부분을 임계각 이하의 각도로 입사시켜 외부에의 광 추출을 대폭적으로 증가시키고 있기 때문이다. 또한 투광성 도전층을 제 2 전도형 질화물 반도체층과 반사층의 사이에 개재시킴으로써, 상기 요철면의 가공이 용이한 점에 더하여, 오믹 접촉을 얻기 쉽다고 하는 이점도 있다. 특히 질화물 반도체와 금속은 오믹 접촉을 얻는 것이 곤란하지만, ITO나 유전체 등의 투광성 도전층을 개재시킴으로써 오믹 접촉을 취하기 쉬워져, 그 접촉 저항을 작게 하여 동작 전압을 내려, 소비 전력이나 발열량을 억제한 질화물 반도체 발광소자를 실현할 수 있다고 하는 이점도 있다.
또한 투광성 도전막으로서 이용하는 도전성 산화물막을 본 발명의 구조로 함으로써, 반도체소자, 특히 반도체 발광소자로서 광추출 효율의 개선과 시트 저항의 저감을 양립시킨 고품질의 반도체 발광소자를 실현할 수 있다.
[도 1] 종래의 투명 전극을 이용한 LED의 일례를 나타내는 개략 단면도이다.
[도 2] 본 발명의 하나의 실시형태와 관련된 질화물 반도체 발광소자를 장착한 LED를 나타내는 개략 단면도이다.
[도 3] 본 발명의 제 1 실시형태와 관련된 질화물 반도체 발광소자를 나타내는 개략 단면도이다.
[도 4] 발광소자에 있어 반사면에서 반사한 빛을 주광 추출면으로부터 추출하는 모양을 나타내는 설명도이다.
[도 5] 본 발명의 제 1 실시형태의 변형예 1과 관련된 질화물 반도체 발광소자를 나타내는 개략 단면도이다.
[도 6] 본 발명의 제 1 실시형태의 변형예 2와 관련된 질화물 반도체 발광소자를 나타내는 개략 단면도이다.
[도 7] 본 발명의 제 1 실시형태의 변형예 3과 관련된 질화물 반도체 발광소자를 나타내는 개략 단면도이다.
[도 8] 질화물 반도체층과 금속막의 반사층의 사이에 투광성 도전층을 개재시키는 것에 의한 광흡수의 변화를 나타내는 설명도이다.
[도 9] 본 발명의 제 1 실시형태의 변형예 4와 관련된 질화물 반도체 발광소 자를 나타내는 개략 단면도이다.
[도 10] ITO막중의 주석의 깊이방향 프로파일(depth profile)을 나타내는 그래프이다.
[도 11] 본 발명의 실시형태 2와 관련된 질화물 반도체 발광소자를 나타내는 개략 단면도이다.
[도 12] 본 발명의 다른 실시형태와 관련된 질화물 반도체 발광소자로서 투광성 도전층의 표면을 나타내는 개략도이다.
[도 13] 본 발명의 다른 실시형태와 관련된 질화물 반도체 발광소자로서 전극 형상을 나타내는 개략도이다.
<부호의 설명>
1... 사파이어 기판 2 ... n형 GaN층
3 ... InGaN 발광층 4 ... p형 GaN층
5 ... p측 투명 전극 7 ... p측 전극
8 ... n측 전극 9 ... LED 칩
10 ... 서브 마운트 11 ... 기판
12 ... 버퍼층 13 ... n형 질화물 반도체층
14 ... 활성층 15 ... p형 질화물 반도체층
16 ... 반사층 17 ... 투광성 도전층
18 ... n측 패드 전극 19 ... p측 패드 전극
20 ... 범프 21 ... 와이어
22, 22B, 22C, 22D ... 요철면
23 ... 질화물 반도체층 24 ... 금속막
25 ... 질화물 반도체층과 금속막과의 계면
26 ... 질화물 반도체층과 투광성 도전층과의 계면
27 ... 투광성 도전층과 금속막과의 계면
28 ... 경사면 29 ... 유전체 반사층
30 ... 보조 전극
이하에, 본 발명의 실시형태를 도면에 기초하여 설명한다. 다만, 이하에 나타내는 실시형태는, 본 발명의 기술 사상을 구체화하기 위한 반도체소자 및 그 제조방법을 예시하는 것이며, 본 발명은 반도체소자 및 그 제조방법을 이하의 것에 특정하지 않는다.
또한, 본 명세서는 특허청구범위에 나타낸 부재를, 실시형태의 부재에 특정하는 것은 결코 아니다. 특히 실시형태에 기재되어 있는 구성부품의 치수, 재질, 형상, 그 상대적 배치 등은 특별히 특정적인 기재가 없는 한은, 본 발명의 범위를 그것에만 한정하는 취지가 아니라, 단순한 설명예에 지나지 않는다. 한편, 각 도면이 나타내는 부재의 크기나 위치 관계 등은, 설명을 명확하게 하기 위해 과장하고 있는 경우가 있다. 또한, 이하의 설명에 있어서, 동일한 명칭, 부호에 대해서는 동일 혹은 동질의 부재를 나타내고 있으며, 상세한 설명을 적절히 생략한다. 또한, 본 발명을 구성하는 각 요소는, 복수의 요소를 동일한 부재로 구성하여 하나 의 부재로 복수의 요소를 겸용하는 형태로 해도 좋고, 반대로 하나의 부재의 기능을 복수의 부재로 분담해서 실현할 수도 있다.
(실시형태 1)
본 발명의 하나의 실시형태와 관련된 질화물 반도체 발광소자를 장착한 예를 도 2의 개략 단면도에 나타낸다. 이 도면에서는, 질화물 반도체 발광소자인 LED 칩(9)을 배선 기판의 하나인 서브 마운트(10)상에 플립 칩(flip chip) 장착하고 있다. 플립 칩은, 질화물 반도체층의 전극 형성면을 주광 추출면으로 하는 페이스 업 장착과 달리, 전극 형성면과 대향하는 기판(11)측을 주광 추출면으로 하는 장착 방식이며, 페이스다운 장착 등으로도 불린다.
도 2의 LED 칩(9)은, 기판(11)상에 버퍼층(12), n형 질화물 반도체층(13), 활성층(14), p형 질화물 반도체층(15)을 차례로 에피택셜 성장시키고, 투광성 도전층(17)과 반사층(16)을 더 적층하고 있다. 결정 성장 방법으로서는, 예를 들면, 유기 금속 기상 성장법(MOCVD: metal-organic chemical vapor deposition), 하이드라이드 기상 성장법(HVPE), 하이드라이드 CVD법, MBE(molecularbeam epitaxy) 등의 방법을 이용할 수 있다. 또한, 반도체층의 적층 구조로서는, MIS 접합, PIN 접합이나 PN접합을 가진 호모 구조, 헤테로 구조 혹은 더블 헤테로 구성을 들 수 있다. 또한, 각 층을 초격자 구조로 하거나, 활성층(14)을 양자효과가 발생하는 박막으로 형성시킨 단일양자 우물구조나 다중양자 우물구조로 할 수도 있다.
또한 도 2에서는 상세하게 도시하지 않지만, 활성층(14) 및 p형 질화물 반도체층(15)의 일부를 선택적으로 에칭 제거하여, n형 질화물 반도체층(15)의 일부를 노출시켜, n측 패드 전극(18)을 형성하고 있다. 또한 n측 전극과 동일면측에서, p형 질화물 반도체층(15)에는 p측 패드 전극(19)이 형성된다. 패드 전극 위에는, 외부 전극 등과 접속시키기 위한 메탈라이즈층{범프(20)}을 형성한다. 메탈라이즈층은, Ag, Au, Sn, In, Bi, Cu, Zn 등의 재료로 이루어진다. 이들 LED 칩(9)의 전극 형성면측을 서브 마운트(10) 상에 설치된 한 쌍의 외부 양음 전극과 대향시켜, 범프(20)로 각각의 전극을 접합한다. 또한 서브 마운트(10)에 대해서 와이어(21) 등이 배선된다. 한편, 페이스 다운으로 장착된 LED 칩(9)의 기판(11)의 주면측을, 주광 추출면으로 하고 있다.
한편, 본 명세서에 있어서, 층상(層上) 등에서 말하는 '상(上)'이란, 반드시 표면에 접촉하여 형성되는 경우에 한정되지 않고, 서로 떨어져서 위쪽에 형성되는 경우도 포함하고 있으며, 층과 층의 사이에 개재층이 존재하는 경우도 포함하는 의미로 사용한다.
도 3에, 본 발명의 제 1 실시형태와 관련된 질화물 반도체 발광소자를 보다 상세하게 나타낸다. 도면에 나타내는 질화물 반도체 발광소자는 플립 칩 장착인 것을 나타내기 위해서, 상하 반대로 표시하고 있다. 실제의 제조 공정에서는 기판(11)상에 각 층을 형성하여, 얻어진 질화물 반도체 발광소자를 상하 반대로 하여 도 2와 같이 장착한다.
[기판(11)]
기판(11)은, 질화물 반도체를 에피택셜 성장시킬 수 있는 투광성 기판으로, 기판의 크기나 두께 등은 특히 한정되지 않는다. 이 기판으로서는, C면, R면, 및 A면의 어느 하나를 주면으로 하는 사파이어나 스피넬(MgAl2O4)과 같은 절연성 기판, 또한 탄화규소(6H,4H,3C), 실리콘, ZnS, ZnO, Si, GaAs, 다이아몬드, 및 질화물 반도체와 격자 접합하는 니오브산리튬, 갈륨산네오듐 등의 산화물 기판을 들 수 있다. 또한, 디바이스 가공을 할 수 있는 정도의 두꺼운 막(수십㎛이상)이면 GaN나 AlN 등의 질화물 반도체 기판을 용이하게 이용할 수도 있다. 이종(異種) 기판은 오프 앵글(offangle)하고 있어도 좋고, 사파이어 C면을 이용하는 경우에는, 0.01°～3.0°, 바람직하게는 0.05°～0.5°의 범위로 한다. 또한 기판으로서 사파이어 등의 질화물 반도체와 다른 재료를 이용할 때, 기판에 요철을 형성한 후에 질화물 반도체를 에피택셜 성장시켜도 좋다. 이에 따라, 질화물 반도체층과 이종 기판과의 계면에서 반사하는 빛을 줄일 수 있고, 또한 계면에서 반사한 빛도 공정에 기판측으로부터 나오게 되므로, 바람직하다. 이 요철의 단차로서는, 적어도 발광층으로부터의 빛의 파장보다 크고, 발광층을 성장할 때에 평탄한 면을 얻을 수 있는 정도의 단차를 형성하면 좋다.
[질화물 반도체층]
질화물 반도체로서는, 일반식이 InxAlyGa1-x-yN(0≤x, 0≤y, x+y≤1)이므로, B나 P, As를 혼정(混晶)하더라도 좋다. 또한, n형 질화물 반도체층(13), p형 질화물 반도체층(15)은, 단층, 다층을 특히 한정하지 않는다. 또한, 질화물 반도체층에는 n형 불순물, p형 불순물을 적절히 함유시킨다. n형 불순물로서는, Si, Ge, Sn, S, O, Ti, Zr 등의 Ⅳ족, 혹은 Ⅵ족 원소를 이용할 수 있고, 바람직하게는 Si, Ge, Sn을, 가장 바람직하게는 Si를 이용한다. 또한, p형 불순물로서는, 특히 한정되지 않지만, Be, Zn, Mn, Cr, Mg, Ca 등을 들 수 있고, 바람직하게는 Mg가 이용된다. 이에 따라, 각 도전형의 질화물 반도체를 형성할 수 있다. 상기 질화물 반도체층에는 활성층(14)을 가지며, 상기 활성층(14)은 단일(SQW) 또는 다중양자 우물구조(MQW)로 한다. 이하에 질화물 반도체를 상세하게 나타낸다.
기판(11)상에 성장시키는 질화물 반도체는 버퍼층(도 3에 도시하지 않음)을 개재하여 성장시킨다. 버퍼층으로서는, 일반식 AlaGa1-aN(0≤a≤0.8)로 표시되는 질화물 반도체, 보다 바람직하게는, AlaGa1-aN(0≤a≤0.5)로 표시되는 질화물 반도체를 이용한다. 버퍼층의 막두께는, 바람직하게는 0.002～0.5㎛, 보다 바람직하게는 0.005～0.2㎛, 더욱 더 바람직하게는 0.01～0.02㎛로 한다. 버퍼층의 성장 온도는, 바람직하게는 200～900℃, 보다 바람직하게는 400～800℃이다. 이에 따라, 질화물 반도체층상의 전위나 피트를 저감시킬 수 있다. 또한, 상술한 이종 기판상에 ELO(Epitaxial Lateral Overgrowth)법에 의해 AlxGa1-xN(0≤X≤1)층을 성장시켜도 좋다. ELO(Epitaxial Lateral Overgrowth)법이란, 질화물 반도체를 가로방향 성장시키는 것으로 관통전위를 구부려 수속시킴으로써, 전위를 저감시키는 것이다. 버퍼층은 다층 구성으로 해도 좋고, 저온 성장 버퍼층과, 그 위에 고온 성장층을 형성해도 좋다. 고온 성장층으로서는, 언드프(undope)의 GaN 또는 n형 불순물을 도프한 GaN를 이용할 수 있다. 고온 성장층의 막두께는, 1㎛이상, 보다 바람직하게는 3㎛ 이상이다. 또한, 고온 성장층의 성장 온도는 900～1100℃, 바람직하게는 1050 ℃이상으로 한다.
다음에, n형 질화물 반도체층(13)을 성장시킨다. 먼저 n형 콘택트층(도시하지 않음)을 성장시킨다. n형 콘택트층으로서는, 활성층(14)의 밴드 갭 에너지보다 커지는 조성이고, AljGa1 -jN(0<j<0.3)가 바람직하다. n형 콘택트층의 막두께는 특히 한정되는 것은 아니지만, 바람직하게는 1㎛이상, 보다 바람직하게는 3㎛이상이다. 다음에, n형 클래드층을 성장시킨다. n형 클래드층은 Al를 함유하고 있으며, n형 불순물 농도는 특히 한정되는 것은 아니지만, 바람직하게는 1×1017～1×1020/cm3, 보다 바람직하게는 1×1018～1×1019/cm3이다. 또한, n형 불순물 농도면에 경사를 형성하여도 좋다. 또한, Al의 조성 경사를 형성함으로써, 캐리어를 가두기 위한 클래드층으로서도 기능한다.
활성층(14)은 발광층으로서 기능하고, 적어도 AlalnbGa1-a-bN(0≤a≤1, 0≤b≤1, a+b≤1)로 이루어진 우물층과, AlcIndGa1-c-dN(0≤c≤1, 0≤d≤1, c+d≤1)로 이루어진 장벽층을 포함한 양자 우물 구조를 가진다. 활성층(14)에 이용되는 질화물 반도체는, 비도프(non-dope), n형 불순물 도프, p형 불순물 도프 중의 어느 하나라도 좋다. 바람직하게는, 비도프 혹은, 또는 n형 불순물 도프의 질화물 반도체를 이용함으로써, 발광소자를 고출력화할 수 있다. 더욱 더 바람직하게는, 우물층을 언도프로 하고, 장벽층을 n형 불순물 도프로 함으로써, 발광소자의 출력과 발광 효율을 높일 수 있다. 또한 발광소자에 이용하는 우물층에 Al를 함유시킴으로써, 종래의 InGaN의 우물층에서는 곤란한 파장역, 구체적으로는, GaN의 밴드 갭 에너지인 파장 365nm부근, 혹은 그것보다 짧은 파장을 얻을 수 있다. 활성층(14)으로부터 방출하는 빛의 파장은, 발광소자의 목적, 용도 등에 따라 360nm～650nm부근, 바람직하게는 380nm～560nm의 파장으로 한다.
우물층의 막두께는, 바람직하게는 1nm이상 30nm이하, 보다 바람직하게는 2nm이상 20nm이하, 더욱 더 바람직하게는 3.5nm이상 20nm이하이다. 1nm보다 작으면 우물층으로서 양호하게 기능하지 않고, 30nm보다 크면 InAlGaN의 4원 혼정의 결정성이 저하하여 소자 특성이 저하하기 때문이다. 또한, 2nm이상에서는 막두께에 큰 불균일이 없고 비교적 균일한 막질의 층을 얻을 수 있고, 20nm이하에서는 결정 결함의 발생을 억제하여 결정 성장이 가능해진다. 또한 막두께를 3.5nm이상으로 함으로써, 출력을 향상시킬 수 있다. 이것은 우물층의 막두께를 크게 함으로써, 대전류로 구동시키는 LD와 같이 다수의 캐리어 주입에 대해서, 높은 발광 효율 및 내부 양자 효율에 의해 발광재결합이 이루어지는 것으로서, 특히 다중양자 우물구조에서 효과가 있다. 또한, 단일양자 우물구조에서는 막두께를 5nm 이상으로 함으로써, 상기와 같이 출력을 향상시키는 효과를 얻을 수 있다. 또한, 우물층의 수는 특히 한정되지 않지만, 4 이상의 경우에는 우물층의 막두께를 10nm 이하로서 활성층(14)의 막두께를 낮게 억제하는 것이 바람직하다. 활성층(14)을 구성하는 각 층의 막두께가 두꺼워지면, 활성층(14) 전체의 막두께가 두꺼워져 Vf의 상승을 초래하기 때문이다. 다중양자 우물구조의 경우, 복수의 우물 중, 바람직하게는 상기의 10nm 이하의 범위에 있는 막두께의 우물층을 적어도 1개 가진 것, 보다 바람직하게는 모든 우물층을 상기의 10nm 이하로 하는 것이다.
또한 장벽층은, 우물층의 경우와 마찬가지로, 바람직하게는 p형 불순물 또는 n형 불순물이 도프되고 있거나 또는 언도프로 한다. 보다 바람직하게는, n형 불순물이 도프되어 있거나 또는 언도프로 한다. 예를 들면, 장벽층내에 n형 불순물을 도프하는 경우, 그 농도는 적어도 5×1016/cm3 이상이 필요하다. 예를 들면 LED에서는, 5×1016/cm3 이상 2×1018/cm3 이하가 바람직하다. 또한, 고출력의 LED나 LD에서는, 5×1017/cm3 이상 1×1020/cm3 이하, 보다 바람직하게는 1×1018/cm3 이상 5×1019/cm3 이하로 한다. 이 경우, 우물층은 n형 불순물을 실질적으로 함유하지 않거나, 혹은 언도프로 성장시키는 것이 바람직하다. 또한, 장벽층에 n형 불순물을 도프하는 경우, 활성층내의 모든 장벽층에 도프하더라도 좋고, 혹은, 일부를 도프로 하고 일부를 언도프로 할 수도 있다. 여기서, 일부의 장벽층에 n형 불순물을 도프하는 경우, 활성층내에서 n형층측에 배치된 장벽층에 도프하는 것이 바람직하다. 예를 들면, n형층측으로부터 세어 n번면의 장벽층 Bn(n은 양의 정수)에 도프함으로써, 전자가 효율적으로 활성층내에 주입되어, 뛰어난 발광 효율과 내부 양자 효율을 가진 발광소자를 얻을 수 있다. 또한, 우물층에 대해서도, n형층측으로부터 세어 m번째의 우물층 Wm(m은 양의 정수)에 도프함으로써 상기의 장벽층의 경우와 같은 효과를 얻을 수 있다. 또한, 장벽층과 우물층의 양쪽 모두에 도프하더라도 같은 효과를 얻을 수 있다.
이어서, 활성층(14)상에 p형 질화물 반도체층(15)으로서 이하의 복수층(도시하지 않음)을 형성한다. 먼저 p형 클래드층으로서는, 활성층(14)의 밴드 갭 에너지보다 커지는 조성이며, 활성층(14)에 캐리어를 가둘 수 있는 것이면 특히 한정되지 않는다. 예를 들면 AlkGa1-kN(0≤k<1)가 이용되고, 특히 AlkGa1-kN(0<k<0.4)가 바람직하다. p형 클래드층의 막두께는 특히 한정되지 않지만, 바람직하게는 0.01～0.3㎛, 보다 바람직하게는 0.04～0.2㎛로 한다. p형 클래드층의 p형 불순물 농도는, 1×1018～1×1021/cm3, 바람직하게는 1×1019～5×1020/cm3로 한다. p형 불순물 농도가 상기의 범위에 있으면, 결정성을 저하시키지 않고 벌크 저항을 저하시킬 수 있다. p형 클래드층은, 단일층이라도 다층막층(초격자 구조)라도 좋다. 다층막층의 경우, 상기의 AlkGa1-kN와, 그것보다 밴드 갭 에너지가 작은 질화물 반도체층으로 이루어지는 다층막층이면 좋다. 예를 들면 밴드 갭 에너지가 작은 층으로서는, n형 클래드층의 경우와 마찬가지로, InlGal -1N(0≤l<1), AlmGa1 -mN(0≤m<1, m>l)를 들 수 있다. 다층막층을 형성하는 각 층의 막두께는, 초격자 구조의 경우는, 1층의 막두께가 바람직하게는 100Å이하, 보다 바람직하게는 70Å이하, 더욱 더 바람직하게는 10～40Å로 할 수 있다. 또한, p형 클래드층이 밴드 갭 에너지가 큰 층과, 밴드 갭 에너지가 작은 층으로 이루어지는 다층막층인 경우, 밴드 갭 에너지가 큰 층 및 작은 층의 적어도 어느 한쪽에 p형 불순물을 도프시켜도 좋다. 또한, 밴드 갭 에너지가 큰 층 및 작은 층의 양쪽 모두에 도프하는 경우는, 도프량은 동일하게 해도 좋고 다르게 해도 좋다.
다음에 p형 클래드층상에 p형 콘택트층을 형성한다. p형 콘택트층은, AlfGa1-fN(0≤f<1)이 이용되고, 특히, AlfGa1-fN(0≤f<0.3)로 구성함으로써, 오믹 전극인 p전극과 양호한 오믹 접촉이 가능해진다. p형 불순물 농도는 1×1017/cm3 이상이 바람직하다. 또한, p형 콘택트층은, 도전성 기판측에서 p형 불순물농도이 높고, 또한 Al의 혼정비가 작아지는 조성 구배를 가진 것이 바람직하다. 이 경우, 조성 구배는, 연속적으로 조성을 변화시켜도, 혹은, 불연속으로 단계적으로 조성을 변화시켜도 좋다. 예를 들면, p형 콘택트층을, 오믹 전극과 접하여, p형 불순물 농도가 높고 Al조성비가 낮은 제 1 p형 콘택트층과, p형 불순물 농도가 낮고 Al조성비가 높은 제 2 p형 콘택트층으로 구성할 수도 있다. 제 1 p형 콘택트층에 의해 양호한 오믹 접촉을 얻을 수 있고, 제 2 p형 콘택트층에 의해 자기 흡수를 방지하는 것이 가능해진다.
이상과 같이 질화물 반도체를 기판(11)상에 성장시킨 후, 웨이퍼를 반응 장치로부터 꺼내어, 그 후, 산소 및/또는 질소를 포함한 분위기 중에서 450℃이상에서 열처리를 한다. 이에 따라 p형층에 결합하고 있는 수소가 제거되어, p형의 전도성을 나타내는 p형 질화물 반도체층(15)을 형성한다.
질화물 반도체층의 적층 구조로서는, 예를 들면, 다음의 (1)～(5)에 나타내는 것을 들 수 있다.
(1) GaN으로 이루어진 버퍼층(막두께: 200Å), Si 도프 n형 GaN으로 이루어 진 n형 콘택트층(4㎛), 언도프 In0.2Ga0.8N로 이루어진 단일양자 우물구조의 발광층(30Å), Mg도프 p형 Al0.1Ga0.9N으로 이루어진 p형 클래드층(0.2㎛), Mg 도프 p형 GaN으로 이루어진 p형 콘택트층(0.5㎛).
(2) AlGaN으로 이루어진 버퍼층(막두께: 약 100Å), 언도프 GaN층(1㎛), Si를 4.5 ×1018/cm3 포함한 GaN으로 이루어진 n측 콘택트층(5㎛), 언도프 GaN으로 이루어진 하층(3000Å)과, Si를 4.5×1018/cm3 포함한 GaN으로 이루어진 중간층(300Å)과, 언도프 GaN으로 이루어진 상층(50Å)과의 3층으로 이루어지는 n측 제 1 다층막층(총막두께: 3350Å), 언도프 GaN(40Å)와 언도프 In0.1Ga0.9N(20Å)가 반복하여 교대로 10층씩 적층되고, 언도프 GaN(40Å)가 더 적층된 초격자 구조의 n측 제 2 다층막층(총막두께: 640Å), 언도프 GaN으로 이루어진 장벽층(250Å)과 In0.3Ga0.7N으로 이루어진 우물층(30Å)이 반복하여 교대로 6층씩 적층되고, 언도프 GaN으로 이루어진 장벽층(250Å)이 더 적층된 다중 양자 우물 구조의 발광층(총막두께: 1930Å), Mg를 5×1019/cm3 포함한 Al0.15Ga0.85N(40Å)와 Mg를 5×1019/cm3 포함한 In0.03Ga0.97N(25Å)이 반복하여 5층씩 교대로 적층되고, Mg를 5×1019/cm3 포함한 Al0.15Ga0.85N(40Å)가 적층된 초격자 구조의 p측 다층막층(총막두께: 365Å), Mg를 1×1020/cm3 포함한 GaN으로 이루어진 p측 콘택트층(1200Å).
(3) AlGaN으로 이루어진 버퍼층(막두께: 약 100Å) 언도프 GaN층(1㎛), Si를 4.5×1018/cm3 포함한 GaN으로 이루어진 n측 콘택트층(5㎛), 언도프 GaN으로 이루어진 하층(3000Å)과, Si를 4.5×1018/cm3 포함한 GaN으로 이루어진 중간층(300Å)과, 언도프 GaN으로 이루어진 상층(50Å)과의 3층으로 이루어지는 n측 제 1 다층막층(총막두께: 3350Å), 언도프 GaN(40Å)와 언도프 In0 .1Ga0 .9N(20Å)가 반복하여 교대로 10층씩 적층되고, 언도프 GaN(40Å)가 더 적층된 초격자 구조의 n측 제 2 다층막층(총막두께: 640Å), 언도프 GaN으로 이루어진 장벽층(250Å)과 In0.3Ga0.7N으로 이루어진 우물층(30Å)과 In0.02Ga0.98N으로 이루어진 제 1 장벽층(100Å)과 언도프 GaN으로 이루어진 제 2 장벽층(150Å)이 반복하여 교대로 6층씩 적층되어 형성된 다중양자 우물구조의 발광층(총막두께: 1930Å)(반복하여 교대로 적층하는 층은 3층～6층의 범위가 바람직하다), Mg를 5×1019/cm3 포함한 Al0 .15 Ga0 .85N(40Å)와 Mg를 5×1019/cm3 포함한 In0 .03Ga0 .97N(25Å)이 반복하여 5층씩 교대로 적층되고, Mg를 5×1019/cm3 더 포함한 Al0.15Ga0.85N(40Å)가 적층된 초격자 구조의 p측 다층막층(총막두께: 365Å), Mg를 1×1020/cm3 포함한 GaN으로 이루어진 p측 콘택트층(1200Å).
한편, 이 중에서, n측에 형성하는 언도프 GaN으로 이루어진 하층(3000Å)을, 아래로부터 언도프 GaN으로 이루어진 제 1 층(1500Å), Si를 5×1017/cm3 포함한 GaN으로 이루어진 제 2 층(100Å) 및 언도프 GaN으로 이루어진 제 3 층(1500Å)으로 이루어진 3층 구조의 하층으로 함으로써, 발광소자의 구동 시간 경과에 수반하는 Vf의 변동을 억제하는 것이 가능하다.
또한, p측 다층막층과 p측 콘택트층의 사이에, GaN 또는 AlGaN(2000Å)를 형성하여도 좋다. 이 층은, 언도프로 형성되어 인접하는 층으로부터의 Mg의 확산에 의해 p형을 나타낸다. 이 층을 형성함으로써, 발광소자의 정전 내압이 향상한다. 이 층은, 정전 보호 기능을 별도로 마련한 발광 장치에 이용하는 경우에는 없어도 좋지만, 발광소자 외부에 정전 보호 소자 등, 정전 보호 수단을 형성하지 않는 경우에는, 정전 내압을 향상시킬 수 있으므로, 형성하는 것이 바람직하다.
(4) 버퍼층, 언도프 GaN층, Si를 6.0×1018/cm3 포함한 GaN으로 이루어진 n측 콘택트층, 언도프 GaN층(이상이 총막두께 6nm의 n형 질화물 반도체층), Si를 2.0×1018/cm3 포함한 GaN 장벽층과 InGaN 우물층을 반복하여 5층씩 교대로 적층된 다중양자 우물의 발광층(총막두께: 1000Å), Mg를 5.0×1018/cm3 포함한 GaN으로 이루어진 p형 질화물 반도체층(막두께: 1300Å).
또한, p형 질화물 반도체층 위에 InGaN층(30～100Å, 바람직하게는 50Å)을 가지더라도 좋다. 이에 따라, 이 InGaN층이 전극과 접하는 p측 콘택트층이 된다.
(5) 버퍼층, 언도프 GaN층, Si를 1.3×1019/cm3 포함한 GaN으로 이루어진 n측 콘택트층, 언도프 GaN층(이상이 총막두께 6nm의 n형 질화물 반도체층), Si를 3.0×1018/cm3 포함한 GaN 장벽층과 InGaN 우물층을 반복하여 7층씩 교대로 적층된 다중양자 우물의 발광층(총막두께: 800Å), Mg를 2.5×1020/cm3 포함한 GaN으로 이루어진 p형 질화물 반도체층. 이 p형 질화물 반도체층 위에는, p측 콘택트층으로서 InGaN층(30～100Å, 바람직하게는 50Å)을 형성해도 좋다.
[투광성 도전층(17)]
이와 같이 해서 성장된 p형 질화물 반도체층(15)상에, 투광성 도전층(17)을 형성한다. 또한 투광성이란, 발광소자의 발광 파장을 투과할 수 있다고 하는 의미이며, 반드시 무색 투명을 의미하는 것은 아니다. 투광성 도전층(17)은, 오믹 접촉을 얻기 위해서, 바람직하게는 산소를 포함하는 것으로 한다. 산소를 포함한 투광성 도전층(17)에는 수많은 종류가 있지만, 특히 바람직하게는 아연(Zn), 인듐(In), 주석(Sn)으로 이루어진 군으로부터 선택된 적어도 1종의 원소를 포함한 산화물로 한다. 구체적으로는, ITO, ZnO, In2O3, SnO2 등, Zn, In, Sn의 산화물을 포함한 투광성 도전층(17)을 형성하는 것이 바람직하고, 바람직하게는 ITO를 사용한다. 또한. Ni 등의 금속을 투광성을 가지도록 박막으로 형성한 후, ITO를 형성한 투광성 도전층(17)으로 해도 좋다.
투광성 도전층(17) 속에 산소 원자를 포함하게 하기 위해서는, 산소 원자를 함유시키는 층을 형성한 후, 산소를 포함한 분위기에서 열처리하면 된다. 혹은, 반응성 스퍼터링, 이온 빔 어시스트(ion beam assist) 증착 등에 의해, 각각의 층 에 산소 원자를 함유시킬 수도 있다.
질화물 반도체층에 금속막 등의 반사층(16)을 접촉시키지 않고, 투광성 도전층(17)을 개재시킴으로써 질화물 반도체층과의 계면에서 오믹 접촉을 취할 수 있다. 특히 p형 질화물 반도체층(15)은 저항이 높은 경향이 있기 때문에, 이 계면과의 접촉 저항을 저감하는 것은 중요하다. 또한, 투광성 도전층(17)에 요철면(22)을 형성하는 것에 의해서, 질화물 반도체에 직접 요철을 형성할 필요를 없애고, 이에 따라 전기특성을 악화시키는 원인이 되는 곤란한 가공을 회피하면서 요철면(22)을 형성할 수 있다.
[요철면(22)]
투광성 도전층(17)의 표면에, 요철면(22)을 형성한다. 요철면(22)의 형성은, 레지스트 패턴 위로부터 RIE(reactive ion etching)나 이온 밀링(ion milling) 등의 방법에 의해 에칭 등으로 실시한다. 도 3의 예에서는, 등각 사다리꼴 형상의 경사면을 갖춘 메사(mesa)형의 딤플(dimple)을 복수 형성한 패턴의 요철면(22)으로 하고 있다. 이러한 요철 패턴의 형성에 의해서, 빛의 추출 효율이 개선되는 모습을 도 4에 기초하여 설명한다. 도 4(a), (b)는, 윗면을 주광 추출면, 아랫면을 반사면, 즉 아래쪽으로 향하는 빛을 위쪽으로부터 추출하기 위해서 빛을 반사시키는 면으로 하는 발광소자를 나타내고 있다. 도 4(a)에 나타낸 바와 같이, 발광부를 구비한 발광소자의 반사면이 평탄한 경우는, 반사면에서 반사되는 빛은 입사각과 출사각이 동일해지므로, 주광 추출면의 법선에 대해서 임계각보다도 큰 각도로 입사한 빛은, 전반사하기 때문에 발광소자의 윗면으로부터 추출할 수 없게 된다.
이에 대해서, 도 4(b)에 나타낸 바와 같이 반사면을 요철면(22)으로 함으로써, 반사각이 변경되므로 빛의 산란과 같은 효과가 발생하여, 빛이 반사를 계속할 때 출사각이 임계각 이하가 된 시점에서, 외부로 방출된다. 이 결과, 반사광의 대부분을 임계각 이하의 각도로 하여 외부로 방출시켜, 광 추출 효율을 큰폭으로 개선할 수 있다.
요철의 경사면의 경사 각도는, 주광 추출면의 법선과의 이루는 각도 X를 0°<X<65°로 하면, 빛을 임계각 이하의 각도로 반사시키는 확률을 높게 할 수 있고, 빛의 추출 효율을 개선할 수 있어 바람직하다.
요철면(22)의 패턴은, 도 3이나 도 4와 같은 등각사다리꼴형상 외에, 빛의 산란 효과를 얻을 수 있는 임의의 형상을 채택할 수 있다. 예를 들면, 제 1 실시형태의 변형예 1로서, 도 5에 나타내는 단면을 반원형상으로 하는 실린드리컬 렌즈형상의 요철면(22B)를 형성해도 좋다. 실린드리컬 형상에 의해서, 보다 효율적으로 윗방향에의 빛을 외부로 추출할 수 있다. 또한 제 1 실시형태의 변형예 2로서, 도 6에 나타내는 삼각파형상으로 요철면(22C)을 형성할 수도 있다. 이들 도 5, 도 6의 구성은, 도 3과 달리 투광성 도전층(17)과 반사층과의 계면에 평행한 평탄면이 없기 때문에, 전반사가 발생하는 영역을 극히 줄여서, 외부 추출 효율을 보다 높일 수 있다. 또한, 제 1 실시형태의 변형예 3으로서 도 7에 나타내는 사각형 파형상의 요철면(22D)으로 할 수도 있다. 또한 도시하지 않지만, 도 5의 실린드리컬 렌즈형상의 패턴을 인접하는 딤플끼리 서로 떨어지게 하여 형성하거나, 단면을 원형으로 바꾸어 타원 형상으로 해도 좋다. 혹은 딤플의 패턴을 스트라이프형상으로 하는 예에 한정되지 않고, 원기둥형상, 삼각원추형상, 혹은 프리즘형상, 각기둥형상 등의 다각 기둥형상 등으로 할 수도 있다. 혹은 또한, 단일한 돔형상의 볼록부, 혹은 볼록부로 할 수도 있다. 이상과 같은 패턴으로 하는 것도, 광추출 효율을 개선할 수 있다. 또한 본 명세서에서 요철이란, 반드시 오목부와 볼록부를 구비한 경우에 한정되지 않고, 오목부만 혹은 볼록부만인 경우도 포함하는 것은 물론이다.
또한, 이들 요철면의 패턴은, 전체적으로 균일한 패턴으로 할 필요는 없고, 필요에 따라서 복수의 패턴을 조합하거나 혹은 분포 밀도를 변경할 수 있다. 예를 들면, 활성층의 이차원적인 광출력의 분포 밀도면에 따라서, 광강도가 강한 영역은 요철면의 패턴을 조밀하게 하여, 보다 많은 빛을 외부로 추출할 수 있도록 해도 좋다. 혹은, 3차원적인 빛의 조사패턴에 따라, 반사층에의 빛의 입사각이 주광 추출면의 법선 방향에 대해서 큰 영역에서는, 예를 들면 도 4(b)의 경사면을 가파르게 하거나 딤플의 밀도를 증가시키는 등으로 하여, 빛을 임계각 이하의 각도로 출사할 수 있는 확률을 증가시킬 수 있다.
이 투광성 도전층(17)의 두께는, 요철면을 형성할 수 있는 정도의 두께로 하고, 바람직하게는 1㎛ 이하, 더 바람직하게는 100Å로부터 5000Å로 한다. 막두께가 1000Å에서 오믹성이 확인되고, 두껍게 하면 어닐(anneal) 온도가 상승하는 경향이 있다. 또한, 활성층(14)으로부터 방출되는 빛의 파장 λ에 대해서 λ/4의 대략 정수배로 하는 것이 바람직하다. 왜냐하면, 투광성 도전층내에서의 빛의 간섭에 의해, 강한 빛이 투광성 도전층으로부터 방출되기 때문이다.
투광성 도전층(17)의 표면에는 요철이 형성되어 있다. 요철의 형상은 특히 한정되는 것이 아니고, 빛의 추출 효율을 고려하여 적절히 조정할 수 있다. 예를 들면, 주기적 또는 불규칙한 격자형상의 패턴, 원형, 다각형, 다각형의 각이 약간 둥그스름한 대략 다각형의 주기적 또는 불규칙한 배열 패턴을 들 수 있다. 그 중에서도, 요철을 조밀하게 배치할 수 있는 삼각형, 사각형, 육각형 등의 볼록형상이 바람직하다. 한편, 이들 패턴은 그 형성 방법에 의해서, 패턴 표면과 바닥면에서 다른 형상, 즉 패턴 표면에 가까워짐에 따라 폭이 가늘어지는 형상, 각이 둥그스름한 형상 등이어도 좋다. 주기적인 패턴의 경우, 그 피치는, 예를 들면 1㎛ 정도 이하, 700nm 정도 이하, 500nm 정도 이하, 300nm 정도 이하 등인 것이 적절하다. 요철의 높이는, 특히 한정되는 것이 아니고, 예를 들면 2㎛ 정도 이하, 500nm 정도 이하, 바람직하게는 10～500nm 정도를 들 수 있다. 이러한 요철 패턴은, 예를 들면 오목부의 깊이를 d로 하고, 패턴의 표면의 폭을 W로 할 때, d≤W의 관계를 만족하도록 설정하는 것이 바람직하다. 이에 따라, 빛의 반사를 제어할 수 있고, 빛의 추출 효율을 향상시킬 수 있다.
[반사층(16)]
이상과 같이 하여 요철면(22)이 형성된 투광성 도전층(17)상에, 반사층(16)을 형성한다. 반사층(16)은, 예를 들면 금속막으로 형성할 수 있다. 금속막은, 산소를 함유하는 투광성 도전층(17)과의 접속을 양호하게 실시하기 위해서, 일부가 산화되고 있는 것이 바람직하다. 이와 같이 금속막의 반사층을 투광성 도전층(17)을 개재하여 질화물 반도체층과 접속함으로써, 투광성 도전층(17)은 반도체층과 양 호한 오믹 접속을 실시할 수 있다.
또한 금속막과 질화물 반도체를 직접 접합시키면, 금속막으로부터 불순물이 질화물 반도체층에 확산하여 오염되는 문제나, 계면에서의 접합성이 나쁘고 박리 등의 문제가 발생하여 생산수율이 저하하는 경우가 있다. 사이에 산화막을 개재시키면, 산화막이 보호막이 되어 확산이 저지된다. 아울러, 산화물과 금속막과의 접착성은 일반적으로 나쁘지만, 요철면(22)으로 함으로써 접촉 면적을 증가시켜 접착 강도를 향상할 수 있다.
또한 계면에서의 빛의 흡수에 의해서 빛의 추출 효율이 악화된다고 하는 문제도 있다. 도 8(a)에 나타낸 바와 같이, 투광성 도전층(17)을 개재시키지 않고 직접 GaN 등의 질화물 반도체층(23)과 금속막(24)의 반사층을 접합시키면, 금속막과의 계면(25)에서 빛의 흡수가 발생해 버려, 효과적으로 추출할 수 있는 빛이 없어진다. 흡수율은 재질에 따라서 다르지만, Al와 GaN의 경우에 약 10%가 된다. 이에 대해서, 도 8(b)에 나타낸 바와 같이 ITO 등의 투광성 도전층(17)을 개재시킴으로써, 질화물 반도체와의 계면(26)에서 빛의 흡수를 억제하고 또한 금속막(24)의 반사층과의 계면(27)에서의 빛의 흡수도 억제할 수 있어, 효과적으로 이용할 수 있는 빛을 증가시켜 광추출 효율, 외부 양자 효율을 개선하여 발광 출력을 높일 수 있다. 이에 더하여, 상술한 계면을 요철면(22)으로 하여, 보다 많은 빛을 외부로 추출할 수 있게 되어, 더욱 출력이 개선된다.
금속막의 막두께는, 바람직하게는 200옹스트롬 이상, 더 바람직하게는 500옹스트롬 이상으로 함으로써, 충분히 빛이 반사된다. 특히 한정하는 것은 아니지만, 상한으로서는 1㎛이하로 하면 좋다.
금속막은, p형 질화물 반도체의 전극이 되고, 또한 반사율이 높은 박막을 형성할 수 있는 재료를 사용한다. 특히 알루미늄(Al), 은(Ag), 아연(Zn), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 티탄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 코발트(Co), 철(Fe), 망간(Mn), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 랜턴(La), 구리(Cu), 이트륨(Y)으로 이루어진 군으로부터 선택된 적어도 1종의 원소를 포함한 금속 또는 합금이며, 그 단일의 층 혹은 다층이 바람직하다. 이들 금속 또는 합금은, 질화물 반도체와 바람직한 오믹 접속을 얻을 수 있고, 또한 발광소자의 순방향 전압을 저하시키는데 있어서 유용하다. 특히 Al, Ti, Pt, Rh, Ag, Pd, Ir로 이루어진 군으로부터 선택된 적어도 1종을 포함하는 층으로 하는 것이 바람직하고, 더 바람직하게는 높은 반사를 실현할 수 있는 층으로서, 알루미늄, 로듐, 은을 포함하는 층으로 한다. 특히 알루미늄, 로듐, 은을 본 발명의 구성에 이용하면, 요철면에서의 반사율은 70% 이상으로 할 수 있고, 이에 따라 질화물 반도체로 이루어진 발광소자의 360nm～650nm 부근, 바람직하게는 380nm～560nm의 파장의 흡수가 적고, 더욱 바람직한 오믹 접촉을 얻을 수 있다. 또한, 금속막의 층을 상기에서 열거한 금속의 적층 구조로 해도 좋다. 또한 나중에 전극을 열적 어닐로 처리하고, 전극 재료가 금속막중에서 혼연 일체가 되어 합금화한 상태로 해도 좋다.
이들 투광성 도전층(17)이나 반사층(16)은, 다층 구조로 해도 좋다. 예를 들면, 다층 구조로 반도체층측에 위치하는 제 2 층의 굴절률을, 제 1 층의 굴절률 보다 단계적으로 작게 함으로써, 발광소자로부터의 빛의 추출을 향상시킬 수 있다.
[유전체]
또한 반사층(16)을 유전체로 구성할 수도 있다. 유전체는, 바람직하게는 산화물의 적층 구조로 한다. 산화물은 금속보다 화학적으로 안정되어 있으므로, 금속막의 반사층에 비해서 보다 신뢰성 높게 사용할 수 있다. 또한 반사율을 98%이상, 100%에 가까운 값으로 할 수 있고, 반사층에서의 빛의 흡수에 의한 손실을 극감시킬 수 있다.
유전체로 반사막을 구성하는 경우는, 다층 구조를 채택할 수 있다. 바람직하게는, Si, Zn, Ti, Zr, Hf, Nb, Ta의 적어도 어느 하나를 포함한 유전체로 한다.
그리고 또한, 유전체를 이용하면, 표면에의 코팅이 용이해지므로, 발광소자의 장착면 뿐만 아니라, 기판(11)의 주면과 교차하는 면, 즉 도 3에서 발광소자의 측면에도 유전체의 반사층을 형성하여, 가로방향의 빛을 효율적으로 반사시켜 추출하는 것이 가능해진다. 이에 따라, 반도체의 측면에 형성된 반사층에서 가로방향으로부터의 빛을 누설을 억제하여, 위쪽으로의 빛의 추출 향상에 기여할 수 있다.
또한, 제 1 실시형태의 변형예 4로서 도 9에 나타낸 바와 같이, 발광소자의 반도체층의 측면을 경사시킨 경사면(28)으로 함으로써, 측면 방향을 향하는 빛을 윗방향으로 반사하여, 더욱 광추출 효율을 개선할 수 있다. 이러한 구조는, 경사면(28)을 돔형상으로 함으로써, 출사광을 윗방향으로 효과적으로 반사하여, 극히 높은 광추출 효율을 얻을 수 있다. 이 경사면(28)은 편평하게 형성하는 것 외에, 곡면으로 할 수도 있다. 곡면으로 하는 편이, 더욱 반사 효율을 높일 수 있다. 경사면(28)상에 유전체 반사층(29)을 형성함으로써, 가로방향의 빛도 확실하게 반사시켜 효과적으로 출력하여, 효율을 개선한다. 또한, 이 구성은 도시하지 않지만 반사층을 측면에 형성하지 않은 구성에도 적용할 수 있다.
또한 이들 층을 형성하려면, 증착, 스퍼터 등의 수법에 의해, 통상의 기상 성막장치를 이용하여 형성할 수 있다. 또한, 유기금속 기상성장법(MOCVD), 증착법, 스퍼터링법 등, 각각 다른 성막 방법으로 나누어 사용하여, 각각의 층을 형성할 수도 있다. 또는 졸겔법에 의해 형성하는 것도 가능하다. 예를 들면 어느 층은 증착법에 따라서 성막하고, 다른 층은 스퍼터링법에 따라서 성막을 실시해도 된다. 특히, 금속막을 개재시키지 않고 질화물 반도체층에 직접 투광성 도전층(17)을 성막할 경우에는, 증착법에 따르는 것이 바람직하다. 이와 같이, 성막 방법을 나누어 사용함으로써, 막의 품질이 향상하여 투광성 전극과 질화물 반도체와의 오믹 접속이 양호해져, 접촉 저항을 더욱 내릴 수 있다. 또한, 투광성 도전층(17)과 반사층(16)과의 계면을 패터닝하려면, 웨트 에칭(wet etching), 드라이 에칭 또는 리프트 오프 등의 패터닝 방법을 나누어 사용함으로써 실시할 수 있다.
한편, 본 실시형태에 있어서의 질화물 반도체 발광소자는, p형층에 대해서 투광성 도전층(17) 및 반사층(16)을 형성하고 있지만, 다른 형태에서 n형층에 대해서 투광성 도전층(17) 등을 형성해도 되는 것은 물론이다. 예를 들면, n형층의 옆으로부터 주로 빛을 추출하는 구성으로 하여, n층의 패드 전극에 요철면(22)을 형성하고, 반사막을 형성해도 좋다.
[패드 전극]
본 실시형태에 있어서, 패드 전극은, 반사층의 표면에 설치해도 좋고, 설치하지 않아도 좋다. 또 반사층으로서 기능하는 층을 포함하여 설치해도 좋고, p형 질화물 반도체층(15)측 및 n형 질화물 반도체층(13)측 중의, 한쪽의 질화물 반도체층측에 형성된 투광성 도전층(17) 및 다른쪽의 질화물 반도체층에 대해서 형성된다. 또한 본 발명과 관련된 다른 실시형태에 있어서의 패드 전극의 일부는, 투광성 도전층(17)에 형성한 관통구멍 내에 연재시켜 질화물 반도체층에 직접 형성하거나 혹은 투광성 도전층(17)의 바깥둘레에서 질화물 반도체층에 직접 형성해도 좋다. 이와 같이, 패드 전극의 일부가 질화물 반도체층에 직접 형성되는 것에 의해서 패드 전극의 박리를 방지할 수 있다.
패드 전극 표면에 Au범프와 같은 도전 부재를 배치하고, 도전 부재를 개재하여 대향된 발광소자의 전극과 외부 전극과의 전기적 접속을 도모할 수 있다.
또한, p형 질화물 반도체층(15)측 및 n형 질화물 반도체층(13)측에 형성되는 패드 전극은, 이용하는 금속의 종류나 막두께가 동일한 구성으로 하는 것이 바람직하다. 이와 같이 동일한 구성으로 함으로써, p형 질화물 반도체층(15)측 및, n형 질화물 반도체층(13)측에 동시에 패드 전극을 형성할 수 있기 때문에, p형 질화물 반도체층(15)측 및 n형 질화물 반도체층(13)측을 따로따로 형성하는 경우와 비교해서, 패드 전극의 형성의 공정을 간략화할 수 있다. 본 실시형태에 있어서의 패드 전극으로서 예를 들면, p형 질화물 반도체층(15) 혹은 n형 질화물 반도체층(13)측으로부터 Ti, Rh, Pt, Au의 각각을 스퍼터링에 의해 순서대로 적층시킨 Ti/Rh/Pt/Au전극이나 W, Pt, Au의 각각을 스퍼터링에 의해 순서대로 적층시킨 W/Pt/Au전극(그 막두께로서, 예를 들면 각각 20nm/200nm/500nm)을 들 수 있다. 패드 전극의 최상층을 Au로 하는 것에 의해서, 패드 전극은, Au를 주성분으로 하는 도전성 와이어와 양호하게 접속할 수 있다. 또한, Rh와 Au의 사이에 Pt를 적층시키는 것에 의해서, Au 혹은 Rh의 확산을 방지할 수 있다. 또한, Rh는, 광반사성 및 장벽이 뛰어나, 광추출 효율이 향상하기 때문에 바람직하게 이용할 수 있다.
발광소자로서 LED나 레이저를 작성하는 경우, 일반적으로는 특정의 기판상에 각 반도체층을 성장시켜 형성되지만, 그 때, 기판으로서 사파이어 등의 절연성 기판을 이용하여 그 절연성 기판을 최종적으로 제거하지 않는 경우, 통상, p전극 및 n전극은 모두 반도체층상의 동일면측에 형성된다. 이에 따라서, 절연성 기판측을 육안으로 볼 수 있는 쪽에 배치하고 발광된 빛을 기판측으로부터 꺼내는 플립 칩 장착이 실현된다. 물론, 최종적으로 기판을 제거한 다음, 플립 칩 장착할 수도 있다. 이와 같이, 빛의 추출 효율을 좋게 하여, 외부 양자 효율을 개선하여 보다 큰 발광 파워를 얻을 수 있다.
(실시형태 2)
본 발명의 다른 실시형태와 관련된 반도체소자는, 대향하는 한 쌍의 주면을 가진 기판(11)과, 상기 기판(11)의 한쪽의 주면상에 제 1 전도형 반도체층과, 상기 제 1 전도형 반도체층상에 제 2 전도형 반도체층과, 상기 제 1 전도형 반도체층과 제 2 전도형 반도체층의 사이에 형성되는 활성층(14)과, 상기 제 2 전도형 반도체층상에 형성되어 상기 활성층(14)으로부터 상기 제 2 전도형 반도체층을 향하는 빛을 반사시키기 위한 반사층(16)을 구비한다.
이 반도체소자는, 발광소자로서, 상기 기판(11)의 다른쪽의 주면을 주광 추출면으로하여 배선 기판에 장착할 수 있다. 또한, 상기 반사층(16)과 제 2 전도형 반도체층의 사이에 투광성 도전층(17)이 형성되어 있으며, 투광성 도전층(17)은, 적어도 아연, 인듐, 주석 및 마그네슘으로 이루어진 군으로부터 선택된 적어도 1종의 원소 C와 미량 원소 D를 포함한다. 이러한 구성에 의해, 반도체층 속의 활성층으로부터 나온 빛이 투광성 도전층을 통과하여, 바람직하게 반사층에서 반사하여, 외부로 빛이 추출된다. 특히, 산화물막으로 이루어진 투광성 도전층을, 반도체층과의 계면근방에 있어서의 미량 원소 D가, 산화물막의 다른 부분의 막 중 미량 원소 D의 농도보다 높게 함으로써, 반도체층의 계면근방에서, 캐리어를 많이 가지게 된다. 이 미량 원소 D는, 막두께 방향에서, 특유의 농도 분포를 가진 것에 의해, 결정성 및 도전성이 뛰어난 도전성 산화물막으로 할 수 있다. 상세하게는, 미량 원소 D가 너무 많으면 도전성은 좋아지는 경향이 있지만, 결정성이 나빠져, 투광성의 전극으로서 바람직하지 않다. 즉, 미량 원소 D는 막두께 방향에 있어서, 농도가 높은 영역과 낮은 영역이 공존하는 것이 바람직하다. 특히, 반도체층과의 계면근방에 있어서의 막속의 미량 원소 D의 농도가, 도전성 산화물막의 다른 부분의 막속의 미량 원소 D의 농도보다 높은 것이 더 바람직하다. 예를 들면, 도전성 산화물막이 ITO인 경우, 미량 원소 D는 주석이 된다. ITO는, 산소 결손량이 많은 것으로 높은 캐리어 농도를 얻을 수 있음과 동시에, 주석의 도프량이 많은 것으로도 높은 캐리어 농도를 얻을 수 있다. 다만, 주석의 도프량이 너무 많으면 캐리어는 높아지지만, 결정성이 나빠져, 일반적으로 투광성의 전극으로서는 바람직하지 않다. 그러나 본 발명의 실시형태에서는, 반도체층과의 계면근방에 있어서 주석의 도프량이 많은 것에 의해, 도전성 산화물막과 반도체층의 사이에서 양호한 오믹 컨택트를 얻을 수 있음과 동시에, 다른 영역에서는 주석의 도프량이 적은 것에 의해, 양호한 결정성의 막이 되므로 바람직하다. 이 모양을 AES(오제 전자 분광) 분석 장치에 의해 측정하면, 도 10과 같은 경향이 된다. 도 10은, ITO막속의 주석의 깊이방향 분석을 나타내는 그래프이다. 깊이방향 프로파일이란, 물질의 표면으로부터 물질 내부를 향하게 했을 때의 원소 농도의 변화, 깊이 방향의 농도 분포를 말한다. 도 10(a)은, 연속적으로 주석 농도의 농도 구배가 있는 경우, (b)는 총괄한 주석 농도의 경향을 나타내는 도면이다. 또한 주석의 도프량을, 이동도가 높은 상태를 유지한 범위에서, 즉 도전성이 가장 좋은 상태의 도프량의 주석을 반도체층과의 계면근방에 마련함으로써, 도전성 산화물막에 투입된 전류를 막전체에 확산시켜, 반도체층에 더욱 균일하게 확산시킬 수 있는 막이 되므로 바람직하다.
또한, 반도체층과의 계면근방에 있어서의 막속의 미량 원소 D의 농도가, 그 계면에 대향하는 면근방의 미량 원소 D의 농도보다 높은 것이 더 바람직하다. 도전성 산화물막은, 반도체층과의 계면에 대향하는 면에는, 반사막을 가지며, 그 반사막이 접해서 이루어지는 것으로 반도체층 속의 활성층에서 나온 빛이 도전성 산화물막을 통과하여, 바람직하게 반사층에서 반사한다. 특히 반사층이, 알루미늄, 티탄, 백금, 로듐, 은, 팔라듐, 이리듐, 규소, 아연으로부터 선택되는 적어도 1종의 원소를 포함한 경우, 이들 반사층은, 반도체층과 비교해서 도전성이 좋고, 캐리어가 많이 존재하기 때문에, 도전성 산화물막과의 쇼트키 장벽은 작고, 오믹 컨택 트도 비교적 얻을 수 있기 쉽다. 그러한 계면에서는 주석의 도프량을 억제하여 결정성을 양호하게 함으로써, 반사층으로서의 기능을 충분히 발휘할 수 있다. 이것은 도전성 산화물막의 표면 상태를 고려하면, 원소 C를 함유한 산화물로 이루어진 도전성 산화물막에 미량 원소 D를 가진 경우, 미량 원소 D를 많이 가지면 거친 표면 상태가 된다. 이 표면 상태는, 미량 원소 D에 의한 거친 상태가 되기 때문에, 이렇게 거친 표면에 반사층을 형성하면, 반사층으로서의 금속의 결정 방위가 불안정하게 되거나, 양호한 계면이 형성되기 어려워져, 양호한 반사 특성을 얻기 위해서는 바람직하지 않다. 즉, 금속 원소를 함유한 반사층과의 계면은, 캐리어를 억제하여 결정성을 양호하게 하는 것이 바람직하고, 도전성 산화물막은, 반도체층과의 계면에 대해 미량 원소 D를 많게, 반대로 금속과의 계면에서는 미량 원소 D를 적게 가지게 하여, 오믹 특성이 뛰어나고, 또한 반사 특성 즉, 빛의 추출이 양호한 반도체 발광소자를 얻을 수 있다.
이들, 미량 원소 D를 함유한 구성으로서는, 예를 들면 In2O3에 도프된 주석, ZnO에 도프된 알루미늄 등이 이들 특유의 농도 분포의 도전성 산화물막을 얻을 수 있으므로 바람직하다. 본 발명에 있어서, 미량 원소 D를 포함한 도전성 산화물막이란, 구체적으로는 원소 C에 대해서, 대략 20% 이하의 원소 D를 포함하는 것을 의미한다.
또한 미량 원소 D는 도프량을 이용하여 설명했지만, 반도체소자로서 미량 원소가 어느 정도의 양을 가지고 있는지를 나타내는 것으로, 도전성 산화물막을 성막 할 때에 그 도전성 산화물이 어느 정도의 양의 미량 원소 D가 존재하는가가 아니라, 그 막상태에서 어느 정도의 양의 미량 원소 D가 존재하는지를 나타내는 것이며, 열확산 등에 의한 미량 원소 D의 이동 후의 상태도 포함하는 것이다.
그 외에, 도전성 산화물막에 대해서, 원소 C나 미량 원소 D의 바람직한 재료에 대해서는, 실시형태 1과 같은 것이 바람직하다. 또한 도전성 산화물막{투광성 도전층(17)}속에 산소 원자를 함유시키려면, 산소 원자를 함유시킨 층을 형성한 후, 산소를 함유한 분위기에서 열처리하면 좋다. 혹은, 반응성 스퍼터링, 이온 빔 어시스트 증착 등에 의해, 산소 원자를 함유시킬 수도 있다.
또한 도전성 산화물막 이외의 층 구성에 대해서는, 상기 실시형태 1과 같은 구성을 바람직하게 이용할 수 있다. 도 11에, 실시형태 2와 관련된 질화물 반도체 발광소자의 개략 단면도를 나타낸다. 이 도면에 나타내는 질화물 반도체 발광소자는, 플립 칩 장착인 것을 나타내기 위해서, 상하 반대로 표시하고 있다. 실제의 제조 공정에서는, 기판(11)상에 각 층을 형성하고, 얻어진 질화물 반도체 발광소자를 상하 반대로 하여 도 2와 같이 장착한다. 실시형태 1과 동일한 구성, 부재 등에 대해서는, 동일한 부호를 부여하여 상세한 설명을 생략한다.
또한, 실시형태 1에 나타낸 도전성 산화물막에 요철을 형성함으로써, 미량 원소 D가, 막두께 방향에 있어서, 특유의 농도 분포를 가진 실시형태 2의 반도체소자의 특성을 더욱 양호하게 할 수 있다. 구체적으로는, 오목부가 되는 면과 볼록부가 되는 면, 또는 오목부와 볼록부에 접하는 경사면의 각각에 있어서, 미량 원소 D의 농도가 다른 것이 바람직하다. 구체적인 예로서 미량 원소 D가 반도체층과의 계면에 대향하는 면근방의 미량 원소 D가, 반도체층으로부터 멀어짐에 따라, 미량 원소 D의 농도가 낮아지는 도전성 산화물막으로 하면, 볼록부가 되는 면에 대해서, 오목부가 되는 면에서의 미량 원소 D의 농도가 높아진다. 즉, 볼록부의 면에서는 미량 원소 D의 농도가 낮고, 결정성이 양호한 면을 형성할 수 있어, 바람직한 반사 특성을 얻을 수 있음과 동시에, 볼록부가 되는 면에서는, 미량 원소 D의 농도가 높고, 캐리어가 많아, 반사층과 도전성 산화물막이 양호한 오믹 컨택트가 된다. 또한, 경사면에서는, 이들 특성이 공존하여, 외부에의 빛의 추출 향상과 동작 전압의 저감면에서 가장 바람직하다.
이상, 2가지의 실시형태를 나타냈지만, 모두 반도체소자는 질화물 반도체로 이루어진 발광소자로서 상세히 설명하였다. 또한 바람직한 형태로서 제 1 전도형 반도체층을 n형, 제 2 전도형 반도체층을 p형으로 나타내었지만, 이들에 한정하는 것이 아니고, 본 발명의 특징부를 구비하고 있으면 본 발명에 포함되는 것은 물론이다.
실시예 1
이하에, 본 발명과 관련된 실시예에 대하여 상술한다. 여기서는 실시예 1로서, 도 3에 나타내는 구성의 반도체 발광소자로서 LED를 작성하였다. 먼저, MOVPE 반응 장치를 이용하여 2인치Ø의 사파이어 기판(11) 위에 GaN으로 이루어진 버퍼층을 200옹스트롬, Si 도프 n형 GaN로 이루어진 n형 콘택트층을 4㎛, 비도프 In0.2Ga0.8N로 이루어진 단일 양자 우물 구조의 활성층(14)을 30옹스트롬, Mg 도프 p형 Al0.1Ga0.9N으로 이루어진 p형 클래드층을 0.2㎛, Mg 도프 p형 GaN으로 이루어진 p형 콘택트층을 0.5㎛의 막두께로 차례로 성장시켰다.
또한 웨이퍼를 반응 용기내에서, 질소 분위기로 하여 온도 600℃에서 어닐링하여, p형 질화물 반도체층(15)을 더욱 낮은 저항화로 하였다. 어닐링한 후, 웨이퍼를 반응 용기로부터 꺼내어, 최상층의 p형 GaN의 표면에 소정의 형상의 마스크를 형성하고, 에칭 장치로 마스크 위로부터 에칭을 실시하여, 도 3에 나타낸 바와 같이 n형 콘택트층의 일부를 노출시켰다.
다음에, p형 질화물 반도체층(15) 위의 마스크를 제거하고, 최상층의 p형 GaN의 거의 전체면에 투광성 도전층(17)으로서 ITO를 4000Å의 막두께로 스퍼터하였다. 스퍼터후의 투광성 도전층(17)은 분명하게 투명성이 되어 있고, 사파이어 기판(11)까지 투과하여 관찰할 수 있었다. 이와 같이, 노출한 p형 질화물 반도체층(15)의 거의 전체면에 투광성 도전층(17)이 형성됨으로써, 전류를 p형 질화물 반도체층(15) 전체에 균일하게 넓힐 수 있다. 게다가 투광성 도전층(17)은 투광성이므로, 전극측을 주광 추출면으로 할 수도 있다. ITO로 이루어진 투광성 도전층(17)을 형성한 후, RIE(반응성 이온 에칭)에 의해 ITO에 요철을 형성하였다. 요철을 형성한 후, 또 스퍼터에 의해 반사층(16)으로서 Rh를 1000Å의 막두께로 성막하였다. 여기서, 투광성 도전층(17)(ITO), 반사층(16)(Rh) 모두 100W 의 낮은 출력으로, Ar분위기중에서 성막을 실시하였다. 투광성 도전층(17)을 형성한 시점에서는, ITO의 산소가 충분하지 않기 때문에, 투과율은 낮다. 또한, 투광성 도전 층(17) (ITO)과 반사층(16) (Rh)의 패터닝은, 웨트 에칭으로 행하였다. 이렇게 웨트 에칭으로 행함으로써, 계면의 접촉 저항을 낮게 억제할 수 있었다.
여기서, ITO는 스퍼터 성막중에 300℃ 정도로 가열한 상태로 성막하더라도 좋고, 스팩터 성막중에는 실온으로 성막하고, 성막후에 가열 처리를 실시해도 좋고, 이들을 조합하여 이용해도 좋다. 가열 처리 후의 컨택트 특성은 양호한 오믹 특성을 나타냈다. 또한 종래 기술과 비교해서 시트 저항이 낮은 ITO막을 포함한 투광성 도전층(17)을 얻을 수 있었다. 이상의 공정에 의해, 시트 저항이 6.5Ω/□, 투과율 90% 정도의 고투과율, 낮은 저항의 투광성 도전층(17)을 얻을 수 있었다.
반사층(16)을 형성한 후, 반사층(16)의 표면 전체면에 Pt/Au를 포함한 패드 전극을 7000Å의 막두께로 형성하였다. 한편, 이 패드 전극은 투광성은 아니다.
패드 전극을 형성한 후, 노출한 n형 질화물 반도체층(13)에 Ti/Rh/Pt/Au를 포함한 n전극을 7000Å의 막두께로 형성하였다.
이상과 같이 하여, n형 콘택트층과 p형 콘택트층에 전극을 형성한 웨이퍼를, 320㎛각의 칩형상으로 절단하여, 도 2와 같이 서브 마운트(10)상에 플립 칩 장착하였다.
실시예 2
실시예 2로서 상기 실시예 1에 있어서, 반사층(16)을 유전체로 하는 것 외에는 마찬가지로 하여 LED를 작성하였다. 반사층(16)은, 투광성 도전층(17)상에 TiO2/SiO2로 이루어진 4.5페어의 9층을 적층하였다. 막두께는, 발광층으로부터 발광되는 빛의 피크 파장 λ을 기초로, λ/4의 정수배의 값을 이용하면 좋고, 여기에는 λ/4(nm)을 이용하였다. 반사층(16)은, 빛의 입사측, 즉 투광성 도전층(17)에 가까운 측에 굴절률이 큰 층을 배치함으로써, 전반사를 일으키기 쉽게 하여 반사율을 향상시킬 수 있다. 이렇게 유전체의 다층막으로서 굴절률이 큰 층과 굴절률이 작은 층의 페어를 반복함으로써, 표면의 임계각을 크게 할 수 있고, 이에 따라서 반사하는 빛을 증가시킬 수 있다. 이 유전체를 적층한 반사층(16)을 사용하여, 실시예 1보다 반사율은 140% 향상하였다.
실시예 3
실시예 3으로서 상기 실시예 2에 있어서 투광성 도전층(17)과 반사층(16)의 사이에, 도 12에 나타내는, n전극과 대항하는 모서리부로부터 LED 칩의 인접한 바깥둘레를 향하여 원호형상으로 연신하는 보조 전극(30)을 형성하였다. 이러한 보조 전극(30)은, 반도체 발광소자에 투입된 전류를 투광성 전극 전체에 확산시킨다. 보조 전극(30)의 재료로서는, Rh/Pt/Au를 각각의 막두께를 1000옹스트롬/2000옹스트롬/5000옹스트롬으로서 형성하였다. 반사층으로서도 기능하는 금속(Rh)을 형성하고 있으므로, 반사 효율도 거의 저하하지 않고, 바람직한 보조 전극(30)으로서 이용할 수 있다. 그 외에는 실시예 2와 같이 하여 반도체 발광소자를 작성함으로써, 실시예 2보다 Vf가 더 낮은 소자를 얻을 수 있었다.
실시예 4
실시예 4로서 상기 실시예 2에 있어서 반사층으로서 이용하는 유전체의 재료를, ZrO2/SiO2으로 이루어진 9.5페어의 19층을 적층하였다. 막두께는, 발광층으로부터 발광되는 빛의 피크 파장 λ을 기초로 λ/4(nm)로 하였다. ZrO2와 SiO2의 조합에 의한 다층막은, TiO2와 SiO2의 조합에 의한 다층막보다 굴절률 차이가 작기 때문에, 적층수를 증가시키고 있다. 그 외에는 실시예 2와 같이 하여 반도체 발광소자를 작성한 바, 실시예 2와 동등한 특성의 소자를 얻을 수 있었다.
실시예 5
실시예 5로서, 상기 실시예 1에 있어서 Ti/Rh/Pt/Au를 포함한 n전극을, ITO/ Rh/Pt/Au로 하고, p형층상에 형성되는 p전극(투광성 도전층/반사층/패드 전극)과 같은 구성으로 하고, p전극과 동시에 n전극도 형성하였다. 이러한 구성에 의해서 전극 형성 공정이 간략화됨과 동시에, 반도체 발광소자의 내부를 전파하여, n전극에 맞은 발광층으로부터의 빛도 적합하게 반사시킬 수 있어, 광추출 효율이 실시예 1보다 향상한다.
실시예 6
실시예 6으로서 상기 실시예 4에 있어서 Ti/Rh/Pt/Au를 포함한 n전극을, ITO/(ZrO2/SiO2으로 이루어진 9.5페어의 19층)/Pt/Au로 하고, p형층상에 형성되는 p전극(투광성 도전층/반사층/패드 전극)와 같은 구성으로 하여, p전극과 동시에 n전극도 형성하였다. 이러한 구성에 의해서 전극 형성 공정이 간략화됨과 동시에, 반도체 발광소자의 내부를 전파하여, n전극에 맞은 발광층으로부터의 빛도 바람직하 게 반사시킬 수 있고, 광추출 효율이 실시예 4보다 향상한다.
실시예 7
이어서 실시예 7에 대하여 상술한다. 도 3에 나타내는 구성의 반도체 발광소자로서 LED를 작성하였다. 먼저, MOVPE 반응 장치를 이용하여 2인치Ø의 사파이어 기판(11) 위에 AlGaN으로 이루어진 버퍼층(막두께: 약 100Å), 언도프 GaN층(1㎛), Si를 4.5×1018/cm3 포함한 GaN으로 이루어진 n전극을 형성하는 n형 콘택트층(5㎛), 언도프 GaN으로 이루어진 하층(3000Å)과, Si를 4.5×1018/cm3 포함한 GaN으로 이루어진 중간층(300Å)과, 언도프 GaN으로 이루어진 상층(50Å)과의 3층으로 이루어지는 n측 제 1 다층막층(총막두께: 3350Å), 언도프 GaN(40Å)와 언도프 In0.1Ga0.9N(20Å)이 반복하여 교대로 10층씩 적층되고, 언도프 GaN(40Å)가 더 적층된 초격자구조의 n측 제 2 다층막층(총막두께: 640Å), 언도프 GaN으로 이루어진 장벽층(250Å)과 In0.3Ga0.7N으로 이루어진 우물층(30Å)과 In0.02Ga0.98N으로 이루어진 제 1 장벽층(100Å)과 언도프 GaN으로 이루어진 제 2 장벽층(150Å)이 반복하여 교대로 6층씩 적층되어 형성된 다중양자 우물구조의 발광층(총막두께: 1930Å), Mg를 5×1019/cm3 포함한 Al0 .15Ga0 .85N(40Å)와 Mg를 5×1019/cm3 포함한 In0 .03Ga0 .97N(25Å)가 반복하여 5층씩 교대로 적층되고 Mg를 5×1019/cm3 포함한 Al0.15Ga0.85N(40Å)가 더 적층된 초격자 구조의 p측 다층막층(총막두께: 365Å), Mg를 1×1020/cm3 포함한 GaN 으로 이루어진 표면에 p전극을 형성하는 p형 콘택트층(1200Å)을 순서대로 성장시켰다. 여기서는 언도프 GaN으로 이루어진 하층(3000Å)을, 아래로부터 언도프 GaN으로 이루어진 제 1 층(1500Å), Si를 5×1017/cm3 포함한 GaN으로 이루어진 제 2 층(100Å) 및 언도프 GaN으로 이루어진 제 3 층(1500Å)으로 이루어진 3층 구조의 하층으로 하고, 계속해서 p측 다층막층과 p측 콘택트층과의 사이에, GaN(2000Å)를, 언도프로 형성한 후, 인접한 층으로부터의 Mg의 확산에 의해 p형을 나타내는 p형 반도체층을 형성한다.
또한 웨이퍼를 반응 용기내에서, 질소 분위기로 하여 온도 600℃에서 어닐링하고, p형 질화물 반도체층(15)을 더욱 낮은 저항화로 하였다. 어닐링한 후, 웨이퍼를 반응 용기로부터 꺼내어, 최상층의 p형 GaN의 표면에 소정의 형상의 마스크를 형성하고, 에칭 장치로 마스크 위로부터 에칭을 실시하여, 도 3에 나타낸 바와 같이 n형 콘택트층의 일부를 노출시켰다.
이어서, p형 질화물 반도체층(15) 위의 마스크를 제거하고, 최상층의 p형 GaN의 거의 전체면에 투광성 도전층(17)으로서 ITO를 4000Å의 막두께로 스퍼터하였다. 스퍼터 후의 투광성 도전층(17)은 분명하게 투명성이 되어 있고, 사파이어 기판(11)까지 투과하여 관찰할 수 있었다. 이와 같이, 노출한 p형 질화물 반도체층(15)의 거의 전체면에 투광성 도전층(17)이 형성됨으로써, 전류를 p형 질화물 반도체층(15) 전체에 균일하게 넓힐 수 있다. 게다가 투광성 도전층(17)은 투광성이므로, 전극측을 주광 추출면으로 할 수도 있다. ITO으로 이루어진 투광성 도전 층(17)을 형성한 후, 스퍼터에 의해 반사층(16)으로서 Rh를 1000Å의 막두께로 성막하였다. 여기서, 투광성 도전층(17)(ITO), 반사층(16)(Rh) 모두 100W의 낮은 출력으로, Ar분위기중에서 성막을 실시하였다. 또한, 투광성 도전층(17) (ITO)과 반사층(16)(Rh)의 패터닝은 웨트 에칭으로 실시하였다. 이와 같이 웨트 에칭으로 실시함으로써, 계면의 접촉 저항을 낮게 억제할 수 있었다.
여기서 ITO는 스퍼터 성막중에 300℃정도로 가열한 상태로 성막해도 좋고, 스퍼터 성막중에는 실온으로 성막하고, 성막 후에 가열 처리를 실시해도 좋지만, 본 실시예에서는, 가열 처리에 있어서, ITO의 주석이 p형 콘택트층과의 계면근방에 있어서, ITO의 다른 부분의 주석의 농도보다 높아지도록 처리하였다. ITO의 주석에 대해서 AES 분석 장치로 막두께 방향으로 측정한 결과, 도 10(a)에 나타낸 바와 같이, 반도체층과의 계면근방에 있어서, 주석의 농도가 높아지고 있는 것이 확인되었다. 이상의 공정에 의해, 높은 투과율, 낮은 저항의 투광성 도전층(17)을 얻을 수 있었다.
반사층(16)을 형성한 후, 반사층(16)의 표면 전체면과 노출한 n형 질화물 반도체층(13)에 Ti/Rh/Pt/Au를 7000Å의 막두께로 형성하였다.
이상과 같이 하여, n형 콘택트층과 p형 콘택트층과에 전극을 형성한 웨이퍼를, 320㎛각의 칩형상으로 절단하여, 도 2와 같이 서브 마운트(10)상에 플립 칩 장착하였다. 종래의 ITO를 이용했을 경우와 비교해서, 외부에의 빛의 추출 효율이 향상하고, 동작 전압이 저감된 소자를 얻을 수 있다.
실시예 8
다음에 실시예 8에 대해서, 전극 형성면측의 평면도를 나타낸 도 13에 기초하여 설명한다. 실시예 8과 관련된 반도체소자는, 도 13에 나타낸 바와 같이, p형 질화물 반도체층의 사이에 n형 질화물 반도체층이 에칭에 의해 스트라이프형상으로 노출되고 있다. 노출된 n형 질화물 반도체층은, 소자의 안쪽에서, 가늘어진 형상을 가지고 있으며, 이 노출된 n형 반도체층상에 n전극(8)이 형성되고 있다. 한편, p측의 투광성 도전층(ITO)(17)과 반사층(Rh)(16)은, 스트라이프 형상이며, 발광소자 중앙 부분에 있어서, 노출된 n형 질화물 반도체층의 폭보다 넓은 형상을 가지고 있다. p측의 투광성 도전층은, 실시예 7과 같은 ITO에 의해 형성되고 있다. p측의 투광성 도전층(17) 및 반사층(16)의 스트라이프열수는, n형 질화물 반도체층 형상의 n전극(Ti/Rh/Pt/Au)(8)의 열수보다 많다. 그 외에는 실시예 7과 같이 하여 반도체 발광소자를 얻는다. 한편, 도 13에서는, 투광성 도전층(17) 위에 반사층(16)이 형성되어 있으므로, 평면도에서는 반사층(16)만이 보이게 된다.
이렇게, n전극을 잘록한 형상을 가지게 함으로써 p측의 투광성 도전층과 반사층의 영역 면적을 크게 할 수 있어, 단위시간당에 발광소자에 투입되는 전류량을 증대시킬 수 있다. 또한 발광면에 있어서, 발광소자의 발광에 기여하지 않는 n형 질화물 반도체층의 면적을 줄여, p형 질화물 반도체층의 면적을 상대적으로 늘리는 것으로, 발광소자 광추출 효율을 향상시킬 수 있다. 따라서, 이 발광소자로는, 높은 휘도를 실현할 수 있다. 또한 투광성 도전층을 이렇게 형성함으로써, 발광소자에게 투입되는 전류를 균일하게 발광소자 전면에 확산시킬 수 있어 발광소자의 발광면으로부터의 발광을 균일하게 할 수 있다.
한편, p측의 반사층상에 형성되는 패드 전극 및, n전극은, 범프에 함유되는 재료의 적어도 1종을 함유하는 것이 바람직하다. 예를 들면, 범프가 Au를 재료로 할 경우에는, p측의 패드 전극 및 n전극의 재료, 특히 범프와 직접 접하는 접합면의 재료는, Au 또는 Au를 포함한 합금으로 하는 것이 바람직하다. 또한, Ag, Al, Rh, Rh/Ir의 단층 또는 다층막이라도 좋다.
실시예 9
또한 실시예 9와 관련된 반도체 발광소자는, 상기 실시예 7에서 얻어지는 발광소자의 투광성 도전층의 표면에, 실시예 1에서 나타낸 바와 같이 요철을 형성하고, 그 요철상에 반사층을 형성한 것 외에는, 실시예 7과 같이 하여 반도체 발광소자를 얻었다. 이에 따라 얻어진 반도체 발광소자는, 외부에의 광추출 효율이 더욱 향상되고, 동작 전압이 저감된 소자를 얻을 수 있었다.
실시예 10
또한 실시예 10과 관련된 반도체소자를 설명한다. 이 반도체소자도, 도 13에 나타내는 전극 형성면측의 평면도로 나타낸 바와 같이, p형 질화물 반도체층의 사이에 n형 질화물 반도체층이 에칭에 의해 스트라이프형상으로 노출되고 있다. 노출된 n형 질화물 반도체층은, 소자의 안쪽에서, 가늘어지는 형상을 가지고 있으며, 이 노출된 n형 반도체층상에 n전극이 형성되어 있다. 한편, p측의 투광성 도전층(ITO)과 반사층(Rh)은, 스트라이프 형상이며, 발광소자 중앙 부분에서, 노출된 n형 질화물 반도체층의 폭보다 넓은 형상을 가지고 있다. p측의 투광성 도전층은, 상기 실시예 7과 같은 ITO에 의해 형성되고 있다. p측의 투광성 도전층 및 반사층 의 스트라이프열수는, n형 질화물 반도체층 형상의 n전극(Ti/Rh/Pt/Au)의 열수보다 많다. 그 외에는 상기 실시예 9와 같이 하여 반도체 발광소자를 얻었다.
이와 같이, n전극이 잘록한 형상을 가진 것에 의해 p측의 투광성 도전층과 반사층의 영역 면적을 크게 할 수 있고, 단위시간당 발광소자에 투입되는 전류량을 증대시킬 수 있다. 또한 발광면에 있어서, 발광소자의 발광에 기여하지 않는 n형 질화물 반도체층의 면적을 줄이고, p형 질화물 반도체층의 면적을 상대적으로 증가시킴으로써 발광소자 광추출 효율을 향상시킬 수 있다. 따라서, 이 발광소자에서는, 높은 휘도를 실현할 수 있다. 또 투광성 도전층을 이렇게 형성함으로써, 발광소자에 투입되는 전류를 균일하게 발광소자 전면에 확산시킬 수 있고, 발광소자의 발광면으로부터의 발광을 균일하게 할 수 있다.
한편, p측의 반사층상에 형성되는 패드 전극 및 n전극은, 범프에 함유되는 재료의 적어도 1종을 함유하는 것이 바람직하다. 예를 들면, 범프가 Au를 재료로 할 경우에는, p측의 패드 전극 및 n전극의 재료, 특히 범프와 직접 접하는 접합면의 재료는, Au 또는 Au를 포함한 합금으로 하는 것이 바람직하다. 또한, Ag, Al, Rh, Rh/Ir의 단층 또는 다층막이라도 좋다.
이상, 실시예 1로부터 나타낸 모든 실시예의 같이, 질화물 반도체 발광소자를 플립 칩으로 마운트 기판상에 형성함으로써, 복수의 질화물 반도체 발광소자를 등전위로 장착할 수 있어, 페이스 업으로 장착하는 것보다도, 질화물 반도체 발광 장치의 소형화를 도모할 수 있다. 특히 페이스 업 장착으로 하면, 패드 전극이 광차광부가 되어 버려, 발광 면적이 줄어들어 버리지만, 플립 칩 장착에서는 기 판(11)의 이면측 전체면을 발광면으로 할 수 있어, 넓은 면적으로 발광할 수 있다. 또한 접합에 공정합금을 이용함으로써, 소형화하여도 비교적 발광 면적을 크게 취할 수 있다. 또한, 투광성 도전층(17)이나 반사층(16)의 막두께를 조절함으로써, 소자의 발광면을 수평으로 하거나 수평으로부터 경사져서 형성하거나 하는 것을 용이하게 할 수 있다.
본 발명의 반도체소자는, 발광소자 뿐만 아니라 수광 소자 등에도 적용할 수 있고, 예를 들면 발광 다이오드(LED)나 레이저 다이오드(LD) 등으로서 풀칼라 LED 디스플레이, LED 신호기, 도로 정보 표시판 등의 LED 디바이스 혹은 태양전지, 광센서 등의 수광 소자로서 이미지 스캐너 등에 적용하거나, 혹은 전자 디바이스(FET 등의 트랜지스터나 파워 디바이스)나, 이들을 이용한 광디스크용 광원등 대용량의 정보를 기억하는 DVD등의 미디어나 통신용의 광원, 인쇄 기기, 조명용 광원 등에 바람직하게 이용할 수 있다.

Claims (24)

  1. 대향하는 한 쌍의 주면을 가지는 기판(11)과,
    상기 기판(11)의 제 1 주면상에 제 1 전도형 반도체층과,
    상기 제 1 전도형 반도체층상에 제 2 전도형 반도체층과,
    상기 제 1 전도형 반도체층과 제 2 전도형 반도체층의 사이에 형성되는 활성층(14)과,
    상기 제 2 전도형 반도체층상에 형성되는 반사층(16)을 구비하는 반도체소자로서,
    상기 반사층(16)과 제 2 전도형 반도체층의 사이에 투광성 도전층(17)이 형성되어 있고, 상기 반사층(16)은, 상기 투광성 도전층(17)과 상기 반사층(16)과의 계면에, 상기 활성층(14)으로부터 상기 제 2 전도형 반도체층을 향하는 빛을 반사 혹은 산란시키는 요철면(22)이 형성되어 이루어지는 것을 특징으로 하는 반도체소자.
  2. 제 1 항에 있어서,
    상기 투광성 도전층(17)과 상기 제 2 전도형 반도체층과의 계면이 평활면인 것을 특징으로 하는 반도체소자.
  3. 제 1 항에 있어서,
    상기 요철면(22)은, 상기 투광성 도전층(17)의 표면에 형성된 오목부 또는 볼록부에 의해 마련되고, 상기 오목부 또는 볼록부의 단면 형상은 메사형인 것을 특징으로 하는 반도체소자.
  4. 제 1 항에 있어서,
    상기 요철면(22)은, 상기 투광성 도전층(17)의 표면에 형성된 오목부 또는 볼록부에 의해 마련되고, 상기 오목부 또는 볼록부는 실린드리컬 렌즈 형상인 것을 특징으로 하는 반도체소자.
  5. 제 1 항에 있어서,
    상기 요철면(22)은, 상기 투광성 도전층(17)의 표면에 형성된 오목부 또는 볼록부에 의해 마련되고, 상기 오목부 또는 볼록부의 표면 형상은, 원형, 다각형, 각이 둥그스름한 다각형의 주기적 또는 불규칙한 배열 패턴인 것을 특징으로 하는 반도체소자.
  6. 제 1 항에 있어서,
    상기 투광성 도전층(17)은, 적어도 아연, 인듐, 주석 및 마그네슘으로 이루어진 군으로부터 선택된 적어도 1종의 원소(C)를 함유한 산화물막인 것을 특징으로 하는 반도체소자.
  7. 제 6 항에 있어서,
    상기 산화물막은 상기 원소(C)에 더하여, 주석, 아연, 갈륨, 알루미늄으로부터 선택되는 적어도 1종의 원소(D)를 함유하며, 상기 원소(C)와 원소(D)는 상이한 원소인 것을 특징으로 하는 반도체소자.
  8. 제 7 항에 있어서,
    상기 산화물막은, 상기 제 2 전도형 반도체층과의 계면근방에 있어서의 상기 원소(D)가, 상기 산화물막의 다른 부분의 막중 원소(D)의 농도보다 높은 것을 특징으로 하는 반도체소자.
  9. 제 7 항에 있어서,
    상기 산화물막은, 상기 제 2 전도형 반도체층과의 계면근방에 있어서의 상기 원소(D)가, 상기 계면에 대향하는 면근방의 원소(D)의 농도보다 높은 것을 특징으로 하는 반도체소자.
  10. 제 1 항에 있어서,
    상기 투광성 도전층(17)은 ITO으로 이루어진 것을 특징으로 하는 반도체소자.
  11. 제 1 항에 있어서,
    상기 반사층(16)이, 알루미늄, 티탄, 백금, 로듐, 은, 팔라듐, 이리듐, 규소, 아연으로부터 선택되는 적어도 1종의 원소를 포함하는 것을 특징으로 하는 반도체소자.
  12. 제 1 항에 있어서,
    상기 반사층(16)이 Si, Zn, Ti, Zr, Hf, Nb, Ta, Al, Mg 중 적어도 어느 하나를 포함한 유전체인 것을 특징으로 하는 반도체소자.
  13. 제 1 항에 있어서,
    상기 반사층(16)이 SiO2, MgO, MgF, Al2O3, SiN, SiON 중 적어도 어느 하나인 것을 특징으로 하는 반도체소자.
  14. 제 1 항에 있어서,
    상기 투광성 도전층(17)의 막두께가, 상기 활성층(14)으로부터 방출되는 광의 파장 λ에 대해서 λ/4의 정수배인 것을 특징으로 하는 반도체소자.
  15. 제 1 항에 있어서,
    상기 투광성 도전층(17)의 막두께가 1㎛ 이하인 것을 특징으로 하는 반도체소자.
  16. 제 1 항에 있어서,
    상기 반사층(16)은, 유전체로 구성되고,
    상기 반사층(16)을, 상기 기판(11)의 제 1 주면과 교차하는 해당 반도체소자의 측면에도 형성하여 이루어지는 것을 특징으로 하는 반도체소자.
  17. 제 1 항에 있어서,
    상기 제 1 전도형 반도체층 및 상기 제 2 전도형 반도체층의, 상기 기판(11)의 제 1 주면과 교차하는 측면의 적어도 일부를 경사지게 하여 이루어지는 것을 특징으로 하는 반도체소자.
  18. 제 1 항에 있어서,
    상기 제 1 전도형 반도체층은 n형 질화물 반도체층이고, 제 2 전도형 반도체층은 p형 질화물 반도체층인 것을 특징으로 하는 반도체소자.
  19. 제 18 항에 있어서,
    상기 기판(11)은, 상기 제 1 주면측에 요철이 형성된 사파이어인 것을 특징으로 하는 반도체소자.
  20. 제 1 항에 있어서,
    상기 기판(11)의 제 1 주면에 대향하는 제 2 주면을 주광 추출면으로 하는 것을 특징으로 하는 반도체소자.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020067008779A 2003-11-19 2004-11-15 반도체소자 KR101127314B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00388894 2003-11-19
JP2003388894 2003-11-19
PCT/JP2004/016957 WO2005050748A1 (ja) 2003-11-19 2004-11-15 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060115741A KR20060115741A (ko) 2006-11-09
KR101127314B1 true KR101127314B1 (ko) 2012-03-29

Family

ID=34567489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008779A KR101127314B1 (ko) 2003-11-19 2004-11-15 반도체소자

Country Status (7)

Country Link
US (1) US7183586B2 (ko)
EP (1) EP1686629B1 (ko)
JP (1) JP4148264B2 (ko)
KR (1) KR101127314B1 (ko)
CN (1) CN100459189C (ko)
TW (1) TW200522399A (ko)
WO (1) WO2005050748A1 (ko)

Families Citing this family (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
CA2523544A1 (en) 2003-04-30 2004-11-18 Cree, Inc. High powered light emitter packages with compact optics
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
KR100482511B1 (ko) * 2004-02-05 2005-04-14 에피밸리 주식회사 Ⅲ-질화물계 반도체 발광소자
TW200531310A (en) * 2004-03-12 2005-09-16 Opto Tech Corp Light emitting diode with micro-lens layer
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
TWI292630B (en) * 2004-10-22 2008-01-11 Univ Nat Taiwan Light emitting device covered with reflective structure and method of making the same
US20060118898A1 (en) * 2004-11-17 2006-06-08 Kyocera Corporation Photoelectric conversion device and method of manufacturing the same
KR100662191B1 (ko) 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
US9508902B2 (en) 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7439557B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
US7439556B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Substrate driven field-effect transistor
KR100609117B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same
US7339208B2 (en) 2005-05-13 2008-03-04 Coldwatt, Inc. Semiconductor device having multiple lateral channels and method of forming the same
JP5138873B2 (ja) * 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
EP2750194A1 (en) 2005-06-22 2014-07-02 Seoul Viosys Co., Ltd. Light emitting device comprising a plurality of light emitting diode cells
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
KR101041843B1 (ko) 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
US7564074B2 (en) * 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
JP4961887B2 (ja) * 2005-09-07 2012-06-27 豊田合成株式会社 固体素子デバイス
US7737959B2 (en) * 2005-09-08 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Position detection system using laser speckle
KR100716790B1 (ko) * 2005-09-26 2007-05-14 삼성전기주식회사 질화갈륨계 반도체 발광소자 및 그 제조방법
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
US8928022B2 (en) 2006-10-17 2015-01-06 Epistar Corporation Light-emitting device
US9530940B2 (en) 2005-10-19 2016-12-27 Epistar Corporation Light-emitting device with high light extraction
US8405106B2 (en) 2006-10-17 2013-03-26 Epistar Corporation Light-emitting device
TW200717843A (en) * 2005-10-19 2007-05-01 Epistar Corp Light-emitting element with high-light-extracting-efficiency
JP2007123517A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体発光素子及び半導体発光装置
JP4968617B2 (ja) * 2005-11-11 2012-07-04 日亜化学工業株式会社 半導体発光素子及びその製造方法
KR100631418B1 (ko) * 2005-11-15 2006-10-04 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
KR100640497B1 (ko) * 2005-11-24 2006-11-01 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
EP1965442B1 (en) * 2005-12-14 2016-09-07 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor light-emitting device
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
US7772604B2 (en) * 2006-01-05 2010-08-10 Illumitex Separate optical device for directing light from an LED
JP2007266574A (ja) * 2006-02-28 2007-10-11 Sanyo Electric Co Ltd 半導体レーザ素子及び半導体レーザ素子の製造方法
KR100931509B1 (ko) * 2006-03-06 2009-12-11 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP5047516B2 (ja) * 2006-03-23 2012-10-10 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
DE102007002416A1 (de) * 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US8415737B2 (en) * 2006-06-21 2013-04-09 Flextronics International Usa, Inc. Semiconductor device with a pillar region and method of forming the same
US7663183B2 (en) * 2006-06-21 2010-02-16 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US7541640B2 (en) * 2006-06-21 2009-06-02 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
KR100820546B1 (ko) * 2006-09-07 2008-04-07 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US20090275266A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device polishing
US7789531B2 (en) 2006-10-02 2010-09-07 Illumitex, Inc. LED system and method
KR100836494B1 (ko) 2006-12-26 2008-06-09 엘지이노텍 주식회사 반도체 발광소자
KR101079574B1 (ko) * 2007-01-15 2011-11-03 삼성전자주식회사 조명광원 및 이를 채용한 스캐너 모듈 및 이미지스캐닝장치
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP5032138B2 (ja) * 2007-01-26 2012-09-26 株式会社アルバック 発光ダイオード素子の製造方法
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
JP2008218740A (ja) * 2007-03-05 2008-09-18 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法
US20090026486A1 (en) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha Nitride based compound semiconductor light emitting device and method of manufacturing the same
JP5223102B2 (ja) * 2007-08-08 2013-06-26 豊田合成株式会社 フリップチップ型発光素子
KR100941766B1 (ko) 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
KR20090022700A (ko) * 2007-08-31 2009-03-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5228441B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP5228442B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
TWI363440B (en) * 2007-11-01 2012-05-01 Univ Nat Taiwan Light-emitting device, light-emitting diode and method for forming a light-emitting device
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8167674B2 (en) * 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
JP5310564B2 (ja) * 2007-12-28 2013-10-09 日亜化学工業株式会社 半導体発光素子およびその製造方法
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8218509B2 (en) * 2008-01-15 2012-07-10 Apple Inc. Dynamic allocation of communication resources in a wireless system
US7829358B2 (en) * 2008-02-08 2010-11-09 Illumitex, Inc. System and method for emitter layer shaping
US7791101B2 (en) * 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
KR20090106299A (ko) * 2008-04-05 2009-10-08 송준오 오믹접촉 광추출 구조층을 구비한 그룹 3족 질화물계반도체 발광다이오드 소자 및 이의 제조 방법
KR101007099B1 (ko) * 2008-04-21 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5426124B2 (ja) 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
JP2010153581A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
CN101771112B (zh) * 2009-01-06 2011-12-07 宏齐科技股份有限公司 增加发光效率的晶片级发光二极管封装结构及其制作方法
KR101134732B1 (ko) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011035324A (ja) * 2009-08-05 2011-02-17 Showa Denko Kk 半導体発光素子、ランプ、電子機器および機械装置
US9437785B2 (en) * 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) * 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
CN102024885A (zh) * 2009-09-10 2011-04-20 鸿富锦精密工业（深圳）有限公司 氮化物半导体发光元件
JP2011066193A (ja) * 2009-09-17 2011-03-31 Rohm Co Ltd 光学装置および光学装置の製造方法
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
JP2011119333A (ja) * 2009-12-01 2011-06-16 Sharp Corp 窒化物半導体発光素子
KR101020945B1 (ko) 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5761171B2 (ja) * 2010-02-26 2015-08-12 日亜化学工業株式会社 窒化物半導体発光素子及びその製造方法
CN102237455B (zh) * 2010-04-27 2013-03-13 国立中央大学 发光二极管结构
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
CN102270724B (zh) * 2010-06-01 2014-04-09 陈文彬 发光二极管晶片级色彩纯化的方法
JP4875185B2 (ja) 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
JP5586372B2 (ja) * 2010-08-10 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
TWI462340B (zh) * 2010-09-08 2014-11-21 Epistar Corp 一種發光結構及其製造方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101259482B1 (ko) * 2010-09-24 2013-05-06 서울옵토디바이스주식회사 고효율 발광다이오드
CN102446948B (zh) * 2010-10-12 2014-07-30 晶元光电股份有限公司 发光元件
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5630276B2 (ja) * 2011-01-12 2014-11-26 豊田合成株式会社 半導体発光素子、半導体発光装置
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP6056150B2 (ja) * 2011-04-08 2017-01-11 日亜化学工業株式会社 半導体発光素子
JP2011142353A (ja) * 2011-04-19 2011-07-21 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2012231000A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 半導体発光装置
JP5400943B2 (ja) * 2011-05-18 2014-01-29 株式会社東芝 半導体発光素子
CN102832297B (zh) * 2011-06-17 2015-09-30 比亚迪股份有限公司 一种半导体发光器件及电流扩散层的制备方法
KR101871501B1 (ko) * 2011-07-29 2018-06-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
KR102082499B1 (ko) 2011-08-26 2020-02-27 루미리즈 홀딩 비.브이. 반도체 구조를 프로세싱하는 방법
TWM436224U (ko) * 2011-10-28 2012-08-21 Rgb Consulting Co Ltd
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
CN102709421B (zh) * 2012-06-21 2014-11-05 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
KR102005236B1 (ko) * 2012-07-05 2019-07-31 삼성전자주식회사 반사 전극 형성을 위한 콘택층을 포함하는 반도체 발광 소자
CN102760808B (zh) * 2012-07-12 2015-09-23 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103579380A (zh) * 2012-08-09 2014-02-12 索尼公司 受光或者发光元件、太阳能电池、光传感器、发光二极管
KR101972200B1 (ko) * 2012-09-17 2019-04-24 루미리즈 홀딩 비.브이. 성형된 기판을 포함하는 발광 디바이스
CN102903807B (zh) * 2012-10-10 2015-09-30 华灿光电股份有限公司 一种发光二极管的外延片以及发光二极管
CN103035791B (zh) * 2012-12-14 2015-12-09 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
JP5416826B2 (ja) * 2012-12-26 2014-02-12 フューチャー ライト リミテッド ライアビリティ カンパニー 窒化物系半導体発光ダイオード
TWI570955B (zh) 2013-01-10 2017-02-11 晶元光電股份有限公司 發光元件
CN103078050A (zh) 2013-02-01 2013-05-01 映瑞光电科技(上海)有限公司 一种倒装led芯片及其制造方法
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
US10014442B2 (en) * 2013-04-22 2018-07-03 Korea Polytechnic University Industry Academic Cooperation Foundation Method for manufacturing vertical type light emitting diode, vertical type light emitting diode, method for manufacturing ultraviolet ray light emitting diode, and ultraviolet ray light emitting diode
KR20140130618A (ko) * 2013-05-01 2014-11-11 서울바이오시스 주식회사 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR102109039B1 (ko) * 2013-05-02 2020-05-11 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP6637886B2 (ja) * 2013-11-19 2020-01-29 ルミレッズ ホールディング ベーフェー 半導体発光デバイスおよび半導体発光デバイスを製造する方法
CN103681985B (zh) * 2013-11-21 2016-05-25 华灿光电(苏州）有限公司 一种发光二极管的外延片及其制作方法
KR102289345B1 (ko) * 2014-02-06 2021-08-13 루미리즈 홀딩 비.브이. 구조화된 기판을 갖는 발광 다이오드
US9502614B2 (en) 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
WO2016066476A1 (en) * 2014-10-27 2016-05-06 Koninklijke Philips N.V. Directional light emitting arrangement and a method of producing the same
US10269776B2 (en) 2014-12-16 2019-04-23 PlayNitride Inc. Light emitting device
TWI619271B (zh) * 2014-12-16 2018-03-21 錼創科技股份有限公司 發光元件
CN107251240B (zh) * 2015-02-16 2019-08-16 首尔伟傲世有限公司 光提取效率得到提高的发光元件
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
JP6009041B2 (ja) * 2015-06-05 2016-10-19 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN105118905B (zh) * 2015-09-07 2017-10-10 湘能华磊光电股份有限公司 一种led芯片电极及其制作方法
PL228535B1 (pl) * 2015-11-10 2018-04-30 Inst Wysokich Cisnien Polskiej Akademii Nauk Dioda laserowa na bazie stopu AllnGaN
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN106972085A (zh) * 2017-02-28 2017-07-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN107240627B (zh) * 2017-05-16 2019-06-21 东南大学 一种具有双掺杂多量子阱结构的紫外发光二极管
CN109004075B (zh) * 2017-06-06 2020-02-07 清华大学 发光二极管
TWI630729B (zh) * 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
JP6501845B2 (ja) * 2017-09-26 2019-04-17 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP7235944B2 (ja) 2018-02-21 2023-03-09 日亜化学工業株式会社 発光装置及び発光装置の製造方法
DE202018102407U1 (de) * 2018-04-30 2019-07-31 Tridonic Jennersdorf Gmbh Flexibles optisches Bauelement mit strukturierter Oberfläche
JP6955172B2 (ja) * 2018-08-31 2021-10-27 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
CN111446337B (zh) 2019-01-16 2021-08-10 隆达电子股份有限公司 发光二极管结构
CN111446338B (zh) 2019-01-17 2022-04-29 隆达电子股份有限公司 发光二极管
CN112216782B (zh) * 2020-08-26 2021-10-08 华灿光电（浙江）有限公司 发光二极管芯片及其制作方法
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치
TWI739652B (zh) * 2020-11-06 2021-09-11 愛能有限公司 用於鋪設坡屋頂之太陽能電池板及其施工方式
CN113437197A (zh) * 2021-06-25 2021-09-24 厦门乾照光电股份有限公司 一种倒装led芯片及其制作方法
JP7406595B1 (ja) 2022-07-12 2023-12-27 日機装株式会社 発光素子及び発光素子の製造方法
CN116666519A (zh) * 2022-09-30 2023-08-29 泉州三安半导体科技有限公司 发光二极管及发光装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505292B2 (ja) * 1989-10-24 1996-06-05 株式会社テック 端面発光型ｅｌ素子
JP3439063B2 (ja) * 1997-03-24 2003-08-25 三洋電機株式会社 半導体発光素子および発光ランプ
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
US6876003B1 (en) * 1999-04-15 2005-04-05 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
JP4925512B2 (ja) * 2001-02-16 2012-04-25 スタンレー電気株式会社 波長変換型半導体素子
JP4380083B2 (ja) * 2001-05-14 2009-12-09 日立電線株式会社 発光ダイオードの製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
EP1686629A4 (en) 2013-11-13
US20050104080A1 (en) 2005-05-19
CN100459189C (zh) 2009-02-04
EP1686629B1 (en) 2018-12-26
US7183586B2 (en) 2007-02-27
TWI346401B (ko) 2011-08-01
CN1883058A (zh) 2006-12-20
TW200522399A (en) 2005-07-01
JP4148264B2 (ja) 2008-09-10
WO2005050748A1 (ja) 2005-06-02
KR20060115741A (ko) 2006-11-09
JPWO2005050748A1 (ja) 2007-06-14
EP1686629A1 (en) 2006-08-02

Similar Documents

Publication Publication Date Title
KR101127314B1 (ko) 반도체소자
JP4604488B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4977957B2 (ja) 半導体発光素子
US8319243B2 (en) Nitride semiconductor light-emitting device and method of manufacturing the same
EP2763192B1 (en) Nitride semiconductor element and method for producing same
US9472718B2 (en) Semiconductor light-emitting element comprising an insulating reflection layer including plural opening portions
KR100586949B1 (ko) 플립칩용 질화물 반도체 발광소자
JP5048960B2 (ja) 半導体発光素子
JP4882792B2 (ja) 半導体発光素子
US7259447B2 (en) Flip-chip type nitride semiconductor light emitting diode
US9373764B2 (en) Semiconductor light emitting element
WO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP6924836B2 (ja) 光電子半導体チップ
JP2011066073A (ja) 半導体発光素子
EP1530242B1 (en) Semiconductor light emitting device
KR100399005B1 (ko) 질화물반도체소자
JP5708285B2 (ja) 半導体発光素子及び半導体発光装置
JP5353809B2 (ja) 半導体発光素子及び発光装置
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR20060093442A (ko) 플립칩 구조 ⅲ-질화물계 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9