KR20090022700A - 반도체 발광소자 및 그 제조방법 - Google Patents
반도체 발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090022700A KR20090022700A KR1020070088285A KR20070088285A KR20090022700A KR 20090022700 A KR20090022700 A KR 20090022700A KR 1020070088285 A KR1020070088285 A KR 1020070088285A KR 20070088285 A KR20070088285 A KR 20070088285A KR 20090022700 A KR20090022700 A KR 20090022700A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- emitting device
- light emitting
- conductive semiconductor
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims description 63
- 239000010408 film Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명의 실시 예는 반도체 발광소자 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 발광소자는 발광소자 칩; 상기 발광소자 칩의 측면 중 적어도 한 측면 또는 그 측면 일부에 형성된 요철 패턴을 포함한다. 본 발명의 실시 예에 따른 반도체 발광소자는 적어도 한 측면에 요철 패턴이 형성된 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층을 포함한다.
반도체, 발광소자, 측면 요철 패턴
Description
본 발명의 실시 예는 반도체 발광소자 및 그 제조 방법에 관한 것이다.
반도체 발광소자는 자외선, 청색 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 질화물 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET(Metal Semiconductor Field Effect Transistor), HEMT (Hetero junction Field - Effect Transistors) 등의 고속 스위칭 소자, 고출력 소자에 응용되고 있다.
도 1은 종래 반도체 발광소자를 나타낸 도면이다.
도 1을 참조하면, 반도체 발광소자(10)는 사파이어 기판(11) 위에 n형 반도체층(13), 활성층(15) 및 p형 반도체층(17)을 형성하게 된다. 부분 식각 공정을 통해 상기 n형 반도체층(13) 위에 n형 전극(19) 및 p형 반도체층(17) 위에 p형 전극(21)이 형성된다.
이러한 반도체 발광소자(10)는 p형 전극(21) 및 n형 전극(19)에 전압을 인가하면, p형 반도체층(17)과 n형 반도체층(13) 사이에 순방향 바이어스(forward bias)가 걸리게 된다. 이때 상기 활성층(15)에서 전자 및 정공들이 재 결합(recombination)되어 광을 방출하게 된다.
본 발명의 실시 예는 LED 칩의 적어도 한 측면에 요철 패턴을 형성시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예는 LED 칩의 측면 일부에 러프니스를 형성시켜 줌으로써, 광 추출 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 발광소자는 발광소자 칩; 상기 발광소자 칩의 측면 중 적어도 한 측면 또는 그 측면 일부에 형성된 요철 패턴을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자는 적어도 한 측면에 요철 패턴이 형성된 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 기판 위에 칩 간격으로 요철 패턴 박막을 형성하는 단계; 상기 요철 패턴 박막이 형성된 기판 위에 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층을 포함하는 반도체 박막을 형성하는 단계; 상기 반도체 박막을 칩 크기로 커팅하는 단계를 포함한다.
본 발명에 의한 반도체 발광소자 및 그 제조방법에 의하면, LED 칩의 적어도 한 측면에 러프니스를 형성시켜 줌으로써, 광 추출 효율을 개선시켜 줄 수 있다.
또한 LED 칩의 측면의 표면적을 증가시켜 줌으로써, 효과적으로 방열을 수행할 수 있다.
이하 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 2는 본 발명의 제 1실시 예에 따른 반도체 발광소자를 나타낸 사시도이다.
도 2를 참조하면, 반도체 발광소자(100)는 기판(110), 측면에 요철 패턴(122)이 형성된 버퍼층(120), 측면에 요철 패턴(132)이 형성된 제 1도전성 반도체층(130), 활성층(140), 제 2도전성 반도체층(150)을 포함한다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 반도체층 성장 후 제거될 수도 있다.
상기 기판(110) 위에는 버퍼층(120)이 형성된다. 상기 버퍼층(120)은 GaN, InN, InGaN, AlInN, AlGaN, 또는 InAlGaN으로 이루어진 반도체층의 군에서 선택될 수 있다. 또한 버퍼층(120) 위에는 도펀트가 도핑되지 않는 언도프드 반도체층이 형성될 수도 있으며, 이러한 버퍼층(120) 및 언도프드 반도체층 중 적어도 한 층이 형성되거나 두 층 모두가 제거될 수도 있다.
상기 버퍼층(120) 위에는 제 1도전성 반도체층(130)이 형성된다. 상기 제 1도전성 반도체층(130)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, AlGaN, InGaN, InAlGaN 등 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다.
여기서, 상기 버퍼층(120) 및 제 1도전성 반도체층(130)의 적어도 한 측면에는 요철 패턴(122,132)이 형성된다. 상기 요철 패턴(122,132)은 버퍼층(120) 및 제 1도전성 반도체층(130)의 성장 표면과 수직한 면에 요철 구조 또는 러프니스 형태로 형성될 수 있다. 상기 요철 패턴(122,132)은 곡선형, 뿔 형태, 지그재그 형태와 같은 요철 형상으로 형성될 수 있다. 이러한 요철 패턴(122,132)은 주기적으로 또는 불규칙적인 주기로 형성될 수 있다. 이러한 요철 패턴(122,132)은 기판(110) 위에서 제 1도전성 반도체층(130)의 소정 위치까지 또는 버퍼층(120)의 소정 위치까지 형성될 수 있다.
상기 제 1도전성 반도체층(130) 위에는 활성층(140)이 형성된다. 상기 활성층(140)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성된다.
상기 활성층(140) 위에는 제 2도전성 반도체층(150)이 형성된다. 상기 제 2도전성 반도체층(150)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, InN, AlN, AlGaN, InGaN, InAlGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn)가 도핑된다.
상기 제 2도전성 반도체층(150) 위에는 제 3도전성 반도체층(미도시) 및 투명전극층(미도시) 중 적어도 하나가 형성될 수도 있다. 이러한 반도체 발광소자(100)는 pn 접합 구조 또는 np 접합 구조로 구현할 수 있으며, 제 2도전성 반도체층(150) 위에 제 3도전성 반도체층(미도시)이 형성되는 npn 또는 pnp 등의 구조로 이용할 수도 있다.
한편, 발광 소자(100)의 측면에 형성된 요철 패턴(122,132)의 높이(H1)는 기판(100)위의 버퍼층에서 제 2도전성 반도체층(150)까지의 층 중에서 특정 반도체층까지 형성될 수 있다.
또한, 기판(110) 위에 형성된 모든 반도체층(120~150)의 측면 또는 일부 반도체층(120,130)의 적어도 한 측면 또는 그 측면 일부에 요철 패턴을 형성시켜 줄 수 있다. 이에 따라 LED 칩의 측면에 형성된 러프니스 구조에 의해 광 적출 효율이 개선될 수 있으며, 칩 측면의 표면적이 증가되어 방열 효율도 개선될 수 있다.
도 3의 (a)(b)는 실시 예에 있어서, 기판(110) 위에 제 1요철 패턴 박막(114)을 갖는 반도체 박막을 형성한 평면도 및 칩의 부분 확대도이다.
도 3을 참조하면, 기판(110) 위의 형성된 제 1요철 패턴 박막(114)은 지그재그 형태로 매트릭스 구조로 형성된다. 즉, 상기 제 1요철 패턴 박막(114)은 발광 소자 칩(100A)의 간격으로 가로 및 세로 방향으로 각각 형성됨으로써 매트릭스 구조로 형성된다. 이러한 제 1요철 패턴 박막(114)을 제거할 경우 발광 소자 칩(100A)의 모든 측면에는 요철 패턴이 형성될 수 있다. 여기서, 요철 패턴의 깊이(D1)는 1~50um로 형성될 수 있으며, 요철 패턴의 높이는 도 2와 같은 높이로 형성할 수도 있다.
여기서, 매트릭스 구조의 제 1요철 패턴 박막(114)은 가로 방향의 박막 높이와 세로 방향의 박막 높이를 다르게 할 수 있다. 이에 따라 발광 소자 칩에서 가로 방향의 요철 패턴과 세로 방향의 요철 패턴의 높이가 다른 높이로 형성될 수 있다. 또한 제 1요철 패턴 박막(114)은 가로 방향의 박막 형상과 세로 방향의 박막의 형 상을 서로 다르게 함으로써, 서로 다른 형상의 요철 패턴을 제공할 수도 있다.
도 4의 (a)(b)는 실시 예에 있어서, 기판 위에 제 2요철 패턴 박막을 갖는 반도체 박막을 형성한 평면도 및 칩의 부분 확대도이다.
도 4의 (a)와 같이, 기판(110) 위에 형성된 제 2요철 패턴 박막(115)은 발광 소자 칩(100A) 간격으로 이격되며 지그 재그 형태를 갖고 세로 방향으로 형성된다. 이러한 상기 제 2요철 패턴 박막(115)을 갖는 기판(110) 위에 발광소자 칩(100A)의 박막이 증착된다.
이러한 발광소자 칩(100A)의 좌/우 양 측면에는 도 4의 (b)와 같이 제 2요철 패턴 박막(115)이 형성됨으로써, 요철 패턴 박막(115)을 제거할 경우 발광 소자(100A)의 좌/우 양 측면에 요철 패턴이 형성될 수 있다.
도 5의 (a)(b)는 실시 예에 있어서, 기판(110) 위에 제 3요철 패턴 박막(116)을 갖는 반도체 박막을 형성한 평면도 및 칩의 부분 확대도이다.
도 5의 (a)와 같이, 기판(110) 위에 형성된 제 3요철 패턴 박막(116)은 칩 간격으로 이격되고 지그 재그 형태를 갖고 가로 방향으로 형성되고, 상기 제 3요철 패턴 박막(116)이 형성된 기판(110) 위에 발광소자 칩(110A)의 박막이 형성된다.
이러한 발광 소자 칩(100A)의 앞/뒤 측면에는 도 5의 (b)와 같이 제 3요철 패턴 박막(116)이 형성됨으로써, 요철 패턴 박막(116)을 제거할 경우 발광 소자 칩(100A)의 앞/뒤 양 측면에 요철 패턴이 형성될 수 있다.
여기서, 요철 패턴 박막(116)이 두 개의 칩 간격으로 형성될 경우, 각 칩의 한 측면에만 요철 패턴이 형성될 수 있으며, 이러한 요철 패턴 박막을 형성하는 간 격 또는 방향에 따라 요철 패턴의 형성 위치가 변경될 수 있다.
도 6내지 도 12는 본 발명의 실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 측 단면도이다.
도 6 내지 도 8을 참조하면, 기판(110) 위에 요철 패턴 박막층(112)을 형성하게 된다. 여기서, 상기 요철 패턴 박막층(112)은 산화막 계열로서, 예컨대 SiO2 , Si3N4, Si3Nx 물질 중에서 선택적으로 구현될 수 있다.
상기 요철 패턴 박막층(112)에 대해 포토 레지스터 패턴을 이용하여 원하는 요철 패턴으로 식각함으로써, 도 8의 (b)와 같은 요철 패턴 박막(114)이 형성된다. 여기서, 상기 요철 패턴 박막(114)은 도 3과 같은 패턴뿐만 아니라, 도 4 및 도 5와 같은 방향의 패턴으로도 형성할 수 있으며, 이에 한정하지는 않는다.
상기 요철 패턴 박막(114)의 높이(H1)는 기판(110) 위에서 1~7um까지 형성될 수 있다. 상기 요철 패턴 박막의 형상은 곡선형, 뿔 형태, 지그재그 형태와 같은 요철 형상으로 형성될 수 있으며, 요 또는 철은 주기적으로 또는 불규칙적인 주기로 형성될 수 있다.
상기요철 패턴 박막(114)이 형성된 기판(110) 위에는 반도체 박막으로서, AlxInyGazN 박막을 증착시켜 준다. 여기서, 0≤x≤1, 0≤y≤1, 0≤z≤1, 0<x+y+z≤1로 이루어질 수 있으며, 이에 한정하지는 않는다.
구체적으로 도 9 및 도 10을 참조하면, 상기 요철 패턴 박막(114)이 형성된 기판(110) 위에는 버퍼층(120) 및 제 1도전성 반도체층(130)이 형성되며, 상기 제 1도전성 반도체층(140) 위에는 활성층(140) 및 제 2도전성 반도체층(150)이 차례대로 형성된다.
상기 버퍼층(120)은 GaN, InN, InGaN, AlInN, AlGaN, 또는 InAlGaN으로 이루어진 반도체층의 군에서 선택될 수 있다. 상기 제 1도전성 반도체층(130)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, GaN, InN, AlN, AlGaN, InGaN, InAlGaN 등 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다. 상기 제 2도전성 반도체층(150)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, InN, AlN, AlGaN, InGaN, InAlGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn)가 도핑된다.
여기서, 상기 활성층(140)은 상기 제 1도전성 반도체층(150) 위 및 요철 패턴 박막(114) 위에 형성되며, 제 2도전성 반도체층(150)은 상기 활성층(140) 위에는 형성된다.
여기서, 요철 패턴 박막(114)의 높이는 기판 위의 버퍼층에서 제 1도전성 반도체층(130)까지, 또는 활성층(140) 아래까지, 또는 제 2도전성 반도체층(150)까지 형성될 수 있다.
상기 요철 패턴 박막(114)은 버퍼층(120) 및 제 1도전성 반도체층(130)의 성장 표면과 수직한 측면에 요철 구조로 접촉된다. 상기 요철 패턴 박막(114)은 제 1도전성 반도체층(130)이 형성된 후에 식각(건식 또는 습식 식각)될 수도 있고, 다른 방식으로 제거할 수도 있다.
그리고 제 2도전성 반도체층(150) 위에는 도시하지 않는 투명 전극층, 제 3도전성 반도체층, 전도성 지지 기판 중 적어도 한 층이 형성될 수 있다. 여기서 투명 전극층은 투과성 산화막으로 ITO, ZnO, RuOx, TiOx, IrOx 중 적어도 하나 이상으로 형성될 수 있다. 상기 제 2도전성 반도체층은 npn 또는 pnp 구조의 발광 소자를 제공하며, 상기 전도성 지지 기판은 수직형 반도체 발광소자를 위해 제공된다. 또한 버퍼층(120)의 아래에 형성된 기판(110)을 화학적 또는 물리적 방법으로 제거할 수도 있다.
도 11 및 도 12를 참조하면, 상기 제 2도전성 반도체층(150)이 형성되면, 제 2도전성 반도체층(150)의 일부에서 제 1도전성 반도체층(130)의 일 부분까지 메사 에칭을 수행하게 된다.
상기 메사 에칭을 수행한 후 노출된 제 1도전성 반도체층(130) 위에 제 1전극(161)을 형성하고, 제 2도전성 반도체층(150) 위에 제 2전극(163)을 형성해 준다.
이후, 기판(110)에 대해 래핑(Lapping) 및 폴리싱(polishing) 과정을 거치고, 이후 스크라이빙 및 브레이킹 공정을 수행하여 개별 칩 크기로 슬라이싱하게 된다. 이러한 공정을 통해 도 12와 같은 반도체 발광 소자가 제공될 수 있다.
이러한 칩 크기의 측면에 형성된 요철 패턴 박막(114)에 대해 식각하게 됨으로써, 발광소자의 측면에는 요철 패턴(122,132)이 형성된다. 여기서 요철 패턴 박막(114)는 반도체층의 측면에서 제거하지 않을 수도 있다.
상기 요철 패턴(122,132)의 높이(H1)는 기판(110) 위에서 제 1도전성 반도체 층(130)의 상단까지 도시하였으나, 요철 패턴 박막의 높이에 따라 제 1도전성 반도체층의 소정 높이까지 형성될 수 있으며, 이에 한정하지는 않는다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 반도체 발광소자의 측 단면도.
도 2는 본 발명의 실시 예에 따른 반도체 발광소자를 나타낸 사시도.
도 3은 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, (a)는 기판상에 제 1요철 패턴 박막을 갖는 반도체 박막을 나타낸 평면도이며, (b)는 칩의 부분 확대도.
도 4는 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, (a)는 기판상에 제 2요철 패턴 박막을 갖는 반도체 박막을 나타낸 평면도이며, (b)는 칩의 부분 확대도.
도 5는 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, (a)는 기판상에 제 3요철 패턴 박막을 갖는 반도체 박막을 나타낸 평면도이며, (b)는 칩의 부분 확대도.
도 6내지 도 12는 본 발명의 실시 예에 따른 반도체 발광소자의 제조과정을 나타낸 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 반도체 발광소자 100A : 발광소자 칩
110 : 기판 114,115,116 : 요철패턴 박막
120 : 버퍼층 122,132 : 요철 패턴
130 : 제 1도전성 반도체층 140 : 활성층
150 : 제 2도전성 반도체층
Claims (25)
- 발광소자 칩;상기 발광소자 칩의 측면 중 적어도 한 측면 또는 그 측면 일부에 형성된 요철 패턴을 포함하는 반도체 발광소자.
- 제 1항에 있어서,상기 요철 패턴은 발광소자 칩에서 서로 대응하는 2개의 측면 또는 모든 측면의 일정 높이까지 형성되는 반도체 발광소자.
- 제 1항 또는 제 2항에 있어서,상기 요철 패턴은 발광 소자 칩의 하단에서 1~7um의 높이로 형성되는 반도체 발광소자.
- 제 1항에 있어서,상기 발광 소자 칩은 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층이 순차적으로 적층된 구조를 포함하며,상기 요철 패턴은 활성층 아래 또는 제 1도전성 반도체층의 측면에 형성되는 반도체 발광소자.
- 제 4항에 있어서,상기 제 1도전성 반도체층의 아래에는 측면이 요철패턴으로 형성된, 언도프드 반도체층 및 버퍼층 중 적어도 하나의 층을 포함하는 반도체 발광소자.
- 제 4항에 있어서,상기 제 1도전성 반도체층 아래에 형성된 기판을 포함하는 반도체 발광소자.
- 제 1항 또는 제 4항에 있어서,상기 요철 패턴은 지그 재그 형상, 곡선 형태, 다각 뿔 형태 중 적어도 하나를 포함하는 반도체 발광소자.
- 제 1항에 있어서,상기 요철 패턴은 발광소자 칩의 적어도 한 측면에 1~50um의 깊이로 형성되는 반도체 발광소자.
- 적어도 한 측면에 요철 패턴이 형성된 제 1도전성 반도체층;상기 제 1도전성 반도체층 위에 형성된 활성층;상기 활성층 위에 형성된 제 2도전성 반도체층을 포함하는 반도체 발광소자.
- 제 9항에 있어서,상기 제 1도전성 반도체층의 요철 패턴은 서로 대응하는 양 측면 또는 모든 측면에 형성되는 반도체 발광소자.
- 제 9항에 있어서,상기 요철 패턴에 형성된 산화막을 포함하는 반도체 발광소자.
- 제 11항에 있어서,상기 산화막은 SiO2, Si3N4, Si3Nx 물질 중에서 선택적으로 형성되는 반도체 발광소자.
- 제 9항에 있어서,상기 활성층 및 제 2도전성 반도체층의 측면 중 적어도 한 측면에 형성된 요철 패턴을 포함하는 반도체 발광소자.
- 제 4항 또는 제 9항에 있어서,상기 제 1도전성 반도체층은 적어도 하나의 n형 반도체층을 포함하며,상기 제 2도전성 반도체층은 적어도 하나의 p형 반도체층을 포함하는 반도체 발광소자.
- 제 9항에 있어서,상기 제 2도전성 반도체층 위에 형성된 제 3도전성 반도체층, 투명전극층, 전도성 지지기판 중 적어도 하나를 포함하는 반도체 발광소자.
- 제 9항에 있어서,상기 요철 패턴은 제 1도전성 반도체층의 평면에 수직한 방향으로 형성되는 반도체 발광소자.
- 제 9항에 있어서,상기 제 1도전성 반도체층의 아래에 형성된 언도프드 반도체층 및 버퍼층과, 상기 버퍼층 아래에 형성된 기판을 포함하며,상기 기판 위의 언도프드 반도체층 및 버퍼층의 측면에는 상기 제 1도전성 반도체층과 동일한 측면에 동일한 형상의 요철 패턴이 형성된 반도체 발광소자.
- 제 9항에 있어서,상기 요철 패턴의 깊이는 제 1도전성 반도체층의 측면에 1 ~ 50um로 형성되는 반도체 발광소자.
- 기판 위에 칩 간격으로 요철 패턴 박막을 형성하는 단계;상기 요철 패턴 박막이 형성된 기판 위에 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층을 포함하는 반도체 박막을 형성하는 단계;상기 반도체 박막을 칩 크기로 커팅하는 단계를 포함하는 반도체 발광소자 제조방법.
- 제 19항에 있어서,상기 요철 패턴 박막을 제거하여 제 1도전성 반도체층의 적어도 한 측면에 요철 패턴을 형성시켜 주는 단계를 포함하는 반도체 발광소자 제조방법.
- 제 19항에 있어서,상기 요철 패턴 박막은 기판 위에서 제 1도전성 반도체층, 활성층, 제 2도전성 반도체층 중 어느 한 층의 높이까지 형성되는 반도체 발광소자 제조방법.
- 제 19항에 있어서,상기 요철 패턴 박막은 칩의 가로 및 세로 방향 중 적어도 한 방향으로 요철 구조로 형성되는 반도체 발광소자 제조방법.
- 제 19항에 있어서,상기 요철 패턴 박막은 지그 재그 형상, 곡선 형태, 다각 뿔 형태 중 적어도 하나를 포함하는 반도체 발광소자 제조방법.
- 제 19항에 있어서,상기 제 2도전성 반도체층 위에는 투명전극층, 제 3도전성 반도체층, 전도성 지지기판 중 적어도 하나를 형성하는 반도체 발광소자 제조방법.
- 제 19항에 있어서,상기 기판과 제 1도전성 반도체층 사이에는 버퍼층 및 언도프드 반도체층 중 적어도 하나가 형성되며,상기 버퍼층 및 언도프드 반도체층의 측면에는 상기 제 1도전성 반도체층의 측면과 동일한 측면에 동일한 형상의 요철 패턴이 형성되는 반도체 발광소자 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070088285A KR20090022700A (ko) | 2007-08-31 | 2007-08-31 | 반도체 발광소자 및 그 제조방법 |
| US12/201,883 US8536599B2 (en) | 2007-08-31 | 2008-08-29 | Semiconductor light emitting device and method of fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070088285A KR20090022700A (ko) | 2007-08-31 | 2007-08-31 | 반도체 발광소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090022700A true KR20090022700A (ko) | 2009-03-04 |
Family
ID=40406004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070088285A KR20090022700A (ko) | 2007-08-31 | 2007-08-31 | 반도체 발광소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8536599B2 (ko) |
| KR (1) | KR20090022700A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789477A (zh) * | 2010-02-24 | 2010-07-28 | 中国科学院半导体研究所 | 全侧壁锯齿状粗化发光二极管芯片的制备方法 |
| KR20150090391A (ko) * | 2014-01-29 | 2015-08-06 | 엘지이노텍 주식회사 | 무선 충전 기판 및 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3217653B2 (ja) * | 1995-08-22 | 2001-10-09 | 沖電気工業株式会社 | リッジ導波路型半導体素子の形成方法 |
| WO2002041364A2 (en) * | 2000-11-16 | 2002-05-23 | Emcore Corporation | Led packages having improved light extraction |
| JP3889933B2 (ja) * | 2001-03-02 | 2007-03-07 | シャープ株式会社 | 半導体発光装置 |
| JP3852000B2 (ja) * | 2001-09-28 | 2006-11-29 | 豊田合成株式会社 | 発光素子 |
| JP3874701B2 (ja) * | 2002-06-26 | 2007-01-31 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
| KR101127314B1 (ko) * | 2003-11-19 | 2012-03-29 | 니치아 카가쿠 고교 가부시키가이샤 | 반도체소자 |
| EP1746664B1 (en) * | 2004-03-31 | 2017-05-17 | Nichia Corporation | Nitride semiconductor light emitting element |
| JP4092658B2 (ja) * | 2004-04-27 | 2008-05-28 | 信越半導体株式会社 | 発光素子の製造方法 |
| TWI762930B (zh) * | 2010-02-09 | 2022-05-01 | 晶元光電股份有限公司 | 光電元件 |
-
2007
- 2007-08-31 KR KR1020070088285A patent/KR20090022700A/ko active Search and Examination
-
2008
- 2008-08-29 US US12/201,883 patent/US8536599B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8536599B2 (en) | 2013-09-17 |
| US20090057703A1 (en) | 2009-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7544971B2 (en) | Lateral current blocking light-emitting diode and method for manufacturing the same | |
| KR101092079B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US9257625B2 (en) | Semiconductor light emitting device | |
| KR101103882B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101469972B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US8952414B2 (en) | Semiconductor light emitting device | |
| KR101134720B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP2012256918A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| US9041048B2 (en) | Semiconductor light emitting device | |
| US8120042B2 (en) | Semiconductor light emitting device | |
| JP2010538491A (ja) | 半導体発光素子及びその製造方法 | |
| US8772815B2 (en) | Semiconductor light emitting device having a protecting member and method of fabricating the same | |
| TWI437737B (zh) | 發光二極體結構及其製造方法 | |
| KR20090119596A (ko) | 반도체 발광소자 및 그 제조방법 | |
| US9577145B2 (en) | Semiconductor light emitting device | |
| KR20090022701A (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20090022700A (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100999695B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101382783B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR102237136B1 (ko) | 발광소자 및 조명시스템 | |
| KR20100049452A (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140527 Effective date: 20150526 |