JP3852000B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP3852000B2
JP3852000B2 JP2001304033A JP2001304033A JP3852000B2 JP 3852000 B2 JP3852000 B2 JP 3852000B2 JP 2001304033 A JP2001304033 A JP 2001304033A JP 2001304033 A JP2001304033 A JP 2001304033A JP 3852000 B2 JP3852000 B2 JP 3852000B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
light
type layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001304033A
Other languages
English (en)
Other versions
JP2003110136A (ja
Inventor
英昭 加藤
好伸 末広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2001304033A priority Critical patent/JP3852000B2/ja
Priority to US10/156,502 priority patent/US6946788B2/en
Priority to EP02011635A priority patent/EP1263058B1/en
Priority to EP05017307.9A priority patent/EP1596443B1/en
Priority to US10/246,409 priority patent/US6809340B2/en
Publication of JP2003110136A publication Critical patent/JP2003110136A/ja
Application granted granted Critical
Publication of JP3852000B2 publication Critical patent/JP3852000B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Description

【0001】
【発明の属する技術分野】
本発明は、発光素子に関する。特に、基板上に形成された少なくとも発光領域の側面を凹凸に形成して、側面からも光が出射するようにし、それにより外部量子効率を増大させた発光素子に関する。
本発明は、外部量子効率の増大が要求される、例えばLED等の発光素子に適用される。
【0002】
【従来の技術】
従来より、発光素子上面に凹凸を形成し、発光効率を向上させた半導体発光素子がある。例えば、特開平5−167101号公報に開示の半導体発光素子、特開2000−196152号公報に開示の半導体発光素子及びその製造方法がある。特開平5−167101号公報に開示の半導体発光素子を図11に示す。この半導体発光素子は、n-GaAs等の化合物半導体基板1、光反射層6、発光層20、電流拡散層3、光散乱層10、及び電極4、5から形成されている。更に発光層20は、n-InAlP層21、InGaAlP層23、p-InAlP層22から構成されている。
この発明の特徴は、電流拡散層3上に例えばGaP等からなる光散乱層10が形成されていることである。光散乱層10は、電流拡散層3と格子定数を異ならせて不完全成長させることで得られる。これにより、表面(空気との界面)での全反射をなくし、その結果電流拡散層3の光沢面から光取り出す場合よりも約2倍の効率で光を取り出せるとしている。
【0003】
又、特開2000−196152号公報に開示の半導体発光素子を図12に示す。これは、サファイア基板51上にn-GaN層52、InGaN発光層53、p-GaN層54を積層し、そのp-GaN層54上の一部に電極55を、n-GaN層52の一部に電極56を形成した構造である。そしてp-GaN層54の表面54aを複数のシリンドリカル・レンズ状に加工したことが特徴である。p-GaN層54の表面を従来のように平面とすると、InGaN発光層53で発光した光は、出射条件(面法線を中心として臨界角約21.9度以内の入射)を満たす光のみ外部に出射され、他の入射条件の光は全反射によって閉じこめられ減衰される。
しかしながら、この発明ではp-GaN層154の表面を複数のシリンドリカル・レンズ状に加工し、正味の出射条件を緩和している。即ち、表面をシリンドリカル形状とすることで出射効率を向上させた例である。
【0004】
【発明が解決しようとする課題】
しかしながら、何れの従来例の場合も発光層内を横方向に伝搬した光については何の対策もなされていない。即ち、一般的な矩形形状では半導体層内を幾度反射しても図13(a)(断面図)、(b)(平面図)に示すように結晶界面の臨界角内とはならない光が多く含まれ、それが外部量子効率を低減させる一因となっている。
又、特開2000−196152に開示の半導体発光素子において、光取り出し層表面にシリンドリカル状の凹凸を形成することは、外部量子効率を確かに増大させる例であるが、その層は薄く精度よく凹凸を形成することは困難であった。又、GaNのような安定した材料では、従来GaPなどで行われている化学的エッチングによる表面処理に基づく上面のランダムな凹凸形成は望めない。一方で、物理的な形成は従来の様に加工が困難であり生産性が劣るという問題があった。
【0005】
本発明は、上記課題を解決するために成されたものであり、その目的は結晶内の光密度を変えることなく、即ち、素子サイズを変更することなく結晶界面面積を増大させることで、結晶内の部位、方向ともにランダムに存在する発光光に対する外部放射面積を増大させ、光取り出し効率、即ち外部量子効率を増大させることである。又、量産対応できるように簡易に実現できるものとすることである。
又、上記凹凸形状を側面のみならず上面にも適用して、外部量子効率をさらに増大させることである。
又、凹凸側面を発光領域に対してテーパ角を有するように形成し、基板垂直方向への発光効率を向上させた発光素子を実現することである。
尚、上記の目的は、個々の発明が個々に達成する目的であって、個々の発明が全ての上記の目的を達成するものと解釈されるべきではない。
【0006】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発光素子は、基板上にn型層、発光領域、p型層をこの順に有し、n型層の露出面に電極を有する固体発光素子であって、n型層、発光領域、p型層の側面の全周又は一部は、水平断面が波形形状をした柱面に、n型層の露出面を形成するドライエッチング工程により、形成されていることを特徴とする発光素子である。
ここで、層状の発光領域は単層又は複数の層で構成されていても良い。半導体を用いた場合には、伝導型はp型でもn型でもよい。複数の層で形成されている場合には、同一組成比で添加する不純物濃度が異なる複数の層、組成比や構成元素の異なる半導体の複層で構成されていても、これらの複層において添加される不純物濃度が異なっていても良い。発光領域はノンドープでも良いし、n型、p型であっても良い。発光領域の上方、下方には、各種の機能を有した層があっても良い。例えば、n層、p層や不純物無添加層である。半導体発光素子とする場合には、ホモpn接合、シングルヘテロ接合、ダブルヘテロ接合構造などを採用することができる。発光領域は単一量子井戸構造、多重量子井戸構造などを採用することができる。
注入型のLEDの他、真性ELにも本件発明は適用可能である。
波形形状をした柱面に形成される部分は、n型層、発光領域、p型層の側面であれば良。又、側面の周に関しては、全周に渡って波形形状が形成されていても、その周の一部に形成されていても良い。形成される部分が長くなる程、光取り出し効果は大きい。周囲の一部に形成される場合とは、例えば、発光素子を矩形に構成した場合には、4辺のうち少なくとも一辺や、少なくとも対辺に形成される場合などである。
【0007】
水平断面が曲線である。例えば、曲面柱などである。曲面柱は傾斜していても良い。
【0008】
又、波形形状をした柱面は、n型層の露出面を形成するドライエッチング工程により、形成される。
【0009】
又、請求項2に記載の発光素子は請求項1に記載の発光素子であって、基板の屈折率は発光領域の屈折率より小とすることを特徴とする。
基板上には、低温成長バッファ層や高温成長バッファ層が形成されていても良い。これらのバッファ層は複層であっても良い。バッファ層と単結晶層との繰り返しであっても良い。
基板には導電性材料、絶縁性材料を用いることができる。導電性材料を用いた場合には、基板の裏面に一方の電極を形成することができる。絶縁性基板を用いた場合には、基板の上面側に、両電極が形成される。
又、請求項3に記載の発光素子は請求項1又は請求項2に記載の発光素子であって、n型層、発光領域、p型層は、III族窒化物系化合物半導体から構成されることを特徴とする。
以上の手段により、前記の課題を解決することができる。
【0010】
【作用及び発明の効果】
本発明の請求項1の発光素子は、基板上にn型層、発光領域、p型層をこの順に有し、n型層の露出面に電極を有する固体発光素子であって、n型層、発光領域、p型層の側面の全周又は一部は、水平断面が波形形状をした柱面に、n型層の露出面を形成するドライエッチング工程により、形成されている。
通常、発光素子において、発光領域内で発光された光は全方位に放射され、略垂直方向の光のみが基板から垂直方向に出射される。この時、発光領域からその上の層、例えば、発光素子を半導体発光ダイオードとして構成する場合には、p層(発光領域の上にp層がある場合にはp層)に入射した光のうち臨界角内で入射した光はそのまま基板に垂直方向に出射される。しかしながら、p層(例えば、p-GaN層等)及び発光領域は外部領域より屈折率が高いため、入射角が臨界角より大きい光は全反射によりp層で反射され再び発光領域に戻る。即ち、大部分の光は発光領域内に閉じこめられて減衰する。即ち、従来の発光素子は発光領域内で発生した光、全てを効率よく出射させるものではなかった。
【0011】
本発明の発光素子は、n型層、発光領域、p型層の側面の全周又は一部が水平断面が波形形状の柱面に形成されている。側面を波形形状の柱面に形成すれば、側面の法線方向を様々な方向に分散させることができる。この側面の法線方向の分散は、同時にその臨界角を分散させることになる。即ち、発光領域に閉じこめられた光、特に横方向に閉じこめられた光をより効率的に取り出すことができる。即ち、従来出射され得なかった光を大幅に外部に出射させることができる。即ち、外部量子効率を大幅に向上させることができる。尚、上記波形形状はあらゆる形状の波形形状を含む。例えば、三角波状、波状等である。又、その形状、大きさはランダムであってもよいし、又周期性があってもよい。全てを含む。
【0012】
又、側面は曲率変化のある曲線で構成されている、即ち、様々な曲率半径からなる曲線で構成されているならば、平面のように臨界角が固定されずに、臨界角が分散するために、外部に出射できる光の入射角範囲が全体として広くなる。このことは、実効的な光の出射面積を拡大したことと等価となる。このように、発光領域で発光した光は、外部に効率良く放射される。よって、より外部量子効率のよい発光素子となる。
【0013】
又、側面の法線が層状の発光領域に対してテーパ角を有していれば、即ち側面の法線と層の上面の法線とが直角でなければ、その側面の面積を増大させることができる。よって、横方向に内部反射した光をより効率的に外部に取り出すことができる。又、側面の法線が層状の発光領域に対して例えば正のテーパ角(仰角)を有していれば、側面から出射した光は層状の発光領域に対して仰角成分を有する。仰角成分を有するので、側面から発光した光は効果的に層上方に発光される。尚、上記仰角成分は負であってもよい。負である場合は、一旦、出射光は(層状の発光領域が形成される)基板面で反射されて、再び正方向に出射される。
【0014】
、波形形状の柱面は、n型層の露出面を形成するドライエッチング工程で形成される。
例えば、絶縁性基板を用いてn型層が底面にあって、正負電極を基板の上面側に形成する素子構造の場合には、n型層の電極を形成するために各層をエッチングにより堀下げる必要がある。この時、上面に例えばレジスト等によって波形形状パターン作成しておく。このパターンを形成したままエッチングによって各層を掘り下げると、発光領域の側面にはエッチングパターンの波形形状が形成される。即ち、波形形状の柱面である側面が形成される。又、上記波形形状の柱面である側面はエッチングで形成されるので容易にそれを形成することができる。
【0015】
又、有機金属化合物気相成長法による発光領域のパターニング工程で波形形状を形成すれば、その形状は任意とすることができる。例えば、波形状、三角波形状、ランダム形状等、任意に作成可能となる。又、その側面の任意の点から出射した光が他の側面の凸部に遮蔽されないように、厳密に設計することができる。よって、その側面形状を最適とすることができるので、更に効率よく光を出射させることができる。
【0016】
又、素子分離工程を用いても、容易に発光領域の側面を凹凸形状に形成できる。新たな工程を必要としないので、発光素子に拘わらずその製造コストを維持することができる。
【0017】
又、請求項2に記載の発光素子は請求項1に記載の発光素子であって、基板の屈折率は発光領域の屈折率より小に形成されている。
基板の屈折率を発光領域の屈折率より小とすれば、基板で全反射が起こりやすくなり発光領域で発生した光の一部は発光領域内を横方向に伝搬する。例えば、GaN系半導体層を採用する場合は、その屈折率が約2.4であるので、例えば屈折率1.7のアルミナ系の基板を採用する。これにより、光は基板で全反射されて発光領域側面に到達し、その側面から出射される。よって、更に外部量子効率の高い発光素子となる。
【0018】
又、請求項3に記載の発光素子は請求項1又は請求項2に記載の発光素子であって、基板に形成される各層はIII族窒化物系化合物半導体から構成される。
III族窒化物系化合物半導体は、例えば発光素子とした場合、発光スペクトルが紫外から赤色の広範囲に渡る直接遷移形の半導体である。よって、様々なスペクトルの発光ダイオード(LED)を作成することができる。
又、そのバンドギャップが広いため、他の半導体を用いた素子よりも高温において安定した動作の発光素子とすることができる。更に、ヒ素(As)を主成分としていないことで、環境面からも安全な発光素子とすることができる。
【0019】
又、凹凸は発光領域の側面のみならず、上方の光取り出し面の上面にも有効である。側面と同じ理由、即ち正味の臨界角度範囲の増大により有効に発光領域からの光を基板の上面から出射させることができる。側面と上面からより有効に光を出射できるので、更に量子効率が増大する発光素子となる。
【0020】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
(第1実施例)
図1、図2に本実施例の発光素子を実現した発光ダイオード100を示す。図1は、発光ダイオード100の構成断面図であり、図2はその上面図である。尚、本実施例の発光ダイオード100はIII族窒化物系化合物半導体、例えばGaN系半導体を用いた素子である。本実施例の発光ダイオード100は、サファイア基板101、バッファ層102、n型層103、発光領域である発光層104、p型層105、そしてその上に形成された透光性電極(陽極)106、台座電極(陽極)107、n型層103上に形成された電極(陰極)108から構成されている。
又、n型層103の露出面を除くn型層103より上の層は図2に示すように、「コ」字形状にエッチングされており、「コ」の字に囲まれた部分に電極108が形成されている。尚、発光層104はMQWでもよいし、SQWでもよい。
【0021】
本実施例の特徴は、図1、図2に示すように少なくとも発光層104の側面を凹凸側面109としたことである。この凹凸側面109(波形形状)は、後述するように台座電極108の形成工程において例えばパターニングによって形成する。これにより、発光層104からの出射効率、即ち外部量子効率が向上する。
例えば、図3に示すように、従来のように発光層104の側面が平面である場合、内部(発光層104側)は高屈折率材料であり外部領域は低屈折率材料であるので、発光層104側で発光した光には全反射条件が存在する。即ち、内部から外部領域に向かう光のうち、互いの屈折率で決定される臨界角θCより小さく入射した光は外部に出射され、臨界角θC以上で入射した光は界面で全反射され内部に閉じこめられる。即ち、内部で減衰される。この結果、臨界角度範囲2θC未満で入射した光のみ出射される。
【0022】
しかしながら、本実施例の発光ダイオード100は少なくとも発光層104の側面は図4(b)の拡大図に示すように凹凸側面109となっている。外部領域との界面をこのように形成すると、結晶界面の面方向範囲が拡がるとともに面積が増大するため、界面での外部放射面積が増大することになる。例えば、図4(a)、(b)に示すように、同等条件(界面に対する角θA)で発光した光は従来例では全反射されるが(図4(a))、本実施例では外部に出射される(図4(b))。
更に、凹凸形状を曲率変化のある曲線とすることで、発光層側面での一次的な外部取り出し効率の向上に加え、それ以降の外部取り出し効率の向上がある。即ち、発光層側面の結晶界面に臨界角θc以上の角度で入射し、全反射される光は界面方向に応じた方向へ反射される。このため、従来の一般的な矩形形状の発光素子で、結晶内を幾度反射しても外部放射されない図13(a)、(b)に示すようなモードが生じないものとすることができる。尚、図13(a)は従来の発光層の断面図を用いた反射モードであり、図13(b)は上面図を用いた反射モードである。
又、図1では便宜上各層を厚い層で示してあるが、実際にはサファイア基板に対し各層全体は僅かな厚みしかない。しかし、発光層からの直接光だけでなく上下界面での反射の後に凹凸側面109に至る光に対しても有効である。即ち、基板のサファイアの屈折率は1.7、発光層等を構成する例えば、GaN系半導体のうちのGaNの屈折率は2.4であるので、上下界面で発光素子に閉じこめられる光は、発光素子全体に閉じこめられるものと発光素子のうち屈折率の大きい例えばIII族窒化物半導体層内に閉じこめられるものとが存在し、層での光密度が大幅に高い。このため、僅かな深さの凹凸側面109を形成するだけで十分な効果を得ることができるのである。
【0023】
次に、この構造の発光ダイオード100の製造方法について説明する。上記発光ダイオード100は、先ず有機金属化合物気相成長法(以下「MOVPE」と示す)による気相成長によりバッファ層102からp型層105を順次、製造する。次に、スパッタリングによりSiO2層を形成し、そのSiO2上にフォトレジストを塗布し、図2に示す凹凸(波形形状)パターンでパターニングを施し、フォトリソグラフを行う。次に、フォトレジスト及びSiO2層によって覆われていない部位のp型層105、発光層104、及びn型層103の一部をドライエッチングして、n型層103に対する電極取り出しのための領域を形成するとともに側面の凹凸109形状を形成する。
【0024】
次に、1〜200nmの厚さで金属(例えばAu、Ni、Co等)を蒸着してp型層105の上に透光性電極106を形成する。そして、蒸着によりn型層103の上に電極108を形成し、透光性電極106上の台座電極107を形成する。本実施例の発光ダイオード100はこのように形成される。上述のように、凹凸側面109はn型層103を露出させるための工程を利用して形成される。よって、新たに凹凸形成工程を設ける必要がない。容易に安価に、発光素子を実現することができる。
【0025】
尚、凹凸側面109の形状は、その任意の点から出射した光が隣接した凹凸109に遮蔽されないような形状とすることが望ましい。出射した光が隣接した凸部に遮られると再度発光層104に入射し、閉じこめられて減衰することが考えらえる。又、凹凸形状が狭く深い場合は、ランダムに存在する光に対して実質の外部放射面積は増大しない。従って、凹凸は所定の条件で作成することが望ましい。例えば、凹凸側面109の凹凸形状を振幅Aが周期Lの1/4である周期性を有するサイン波形状とする(図5)。これにより結晶界面の面方向範囲を広げ、面積を増やすことで光の取り出し効率が向上するため、従来より発光効率の高い発光ダイオードが作成できた。尚、上記周期は時間周期ではなく、空間周波数の意味における周期である。
【0026】
(第2実施例)
第1実施例において、凹凸側面109はn型層103の露出工程を利用して作成したが、これは最終工程である素子分離工程でもよい。これらの発光ダイオード100は、通常サファイア基板101上にリソグラフィ技術によって多数作成され、一連の工程後それらは素子分離されるからである。
最終工程の素子分離時に凹凸側面109を形成した例を図6、図7に示す。図6が断面構成図であり、図7がその上面図である。図6において、破線部が素子分離時の例えばエッチングによって形成された凹凸側面109である。このように形成してもよい。このようにすれば、GaN層の側面をすべてカバーした凹凸側面109ができ、さらなる光取り出し効率の向上を図ることができる。
又、素子分離はダイシングソーによって機械的に分離することもできる。その場合は、素子分離後、側面以外をレジスト等で保護し側面のみをエッチングする。これによりエッチピットによる様々な形状の凹凸を形成してもよい。この場合は、パターンニングを行わないのでエッチングによる粗面となる。同様に側面に凹凸が形成されるので、従来より高効率な発光ダイオードが得られる。
【0027】
(第3実施例)
図8に、発光素子の第3実施例を示す。第1実施例では、発光ダイオードの凹凸側面109は、サファイア基板101に対して垂直であった。即ち、発光層104からの光は、サファイア基板101の基板面に平行に出射される。そこで、第3実施例では凹凸側面109を基板101に対してテーパを有するように形成した。この時、発光領域である発光層104は基板に積層された状態であるので、凹凸側面109は基板101に対してテーパを有することになる。即ち、これにより、更に結晶界面の面積を増大することができ、光取り出し効率が増大する。
【0028】
このような形状は、n型層103に対する電極108のための領域形成工程、即ち、p型層105、発光層104、n型層103の一部のドライエッチング工程において、真空度、高周波電力パワー、ガスの種類、それらのガス供給速度等でコントロールされ形成される。
尚、図8では側面の法線がサファイア基板101に対して負の仰角である逆テーパを有するように形成したが、正の仰角になるように形成してもよい。各層の形成時に、そのパターンを徐々に小さくして気相成長させれば正のテーパを有す凹凸側面109を形成することができる。そのように形成すれば、直接、基板上方に向かう出射光成分が増大するのでより視認性に優れることになる。このように形成してもよい。
【0029】
(第4実施例)
第1実施例乃至第3実施例は、サファイア基板101の同一面側に正極(透光性電極106、及び台座電極107)と負極(電極108)を設けた例であった。この様な形態に限定しなくても良い。例えば、図9、図10に示すような発光ダイオード400としても良い。図9はその構成断面図であり、図10はその上面図である。
この発光ダイオード400は、導電性基板であるSiC基板401、n型層であるn−AlGaN層402、MQW形の発光層403、p型層であるp−AlGaN層404から構成され、その両側に電極405A、405Bが形成された構造である。この様な形態の素子も、第1実施例と同じくエピタキシャル成長法(MOVPE)で作成する。この場合は、図10に示す四方が波形状に形成された形状をパターニングに用い、そのパターンで各層を成長させる。これにより、容易に図9の発光ダイオード400製造される。このような構成としても、発光層403で発光された光は側面が凹凸側面109であるので面法線が分散するとともに面積が増大し、それに応じて効率的に光が出射される。このような形態とすることもできる。
尚、この場合の凹凸側面109はMOVPEで作成したが、これに限定するものではない。例えば、素子分離後、側面以外をフォトレジストで保護し、側面のみをエッチング等で粗面としてもよい。従来より、発光素子となる。
導電性基板としては、SiC(代表的には6H-SiC)、導電性Si、導電性GaN基板などを用いることができる。
【0030】
(変形例)
本発明は、上記実施例に限定されるものではなく他に様々な変形が考えられる。例えば、上記の第1、2実施例ではIII族窒化物系化合物半導体素子として、GaN系の半導体層を用いたが、勿論GaxIn1-xN(例:Ga0.08In0.92N)等から成る層、その他、任意の混晶比の3元乃至4元系のAlGaInNとしても良い。より具体的には、「AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)」成る一般式で表される3元(GaInN,AlInN,AlGaN)或いは4元(AlGaInN)のIII族窒化物系化合物半導体等を用いることもできる。また、そられの化合物のNの一部をP、As等のV族元素で置換しても良い。
【0031】
例えば、サファイア基板上にIII族窒化物系化合物半導体積層する際、結晶性良く形成させるため、サファイア基板との格子不整合を是正すべくバッファ層を形成することが好ましい。他の基板を使用する場合もバッファ層を設けることが望ましい。バッファ層としては、低温で形成させたIII族窒化物系化合物半導体AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)、より好ましくはAlxGa1-xN(0≦x≦1)が用いられる。このバッファ層は単層でも良く、組成等の異なる多重層としても良い。バッファ層の形成方法は、380〜420℃の低温で形成するものでも良く、逆に1000〜1180℃の範囲で、MOCVD法で形成しても良い。また、DCマグネトロンスパッタ装置を用いて、高純度金属アルミニウムと窒素ガスを原材料として、リアクティブスパッタ法によりAlNから成るバッファ層を形成することもできる。同様に一般式AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1、組成比は任意)のバッファ層を形成することができる。更には蒸着法、イオンプレーティング法、レーザアブレーション法、ECR法を用いることができる。物理蒸着法によるバッファ層は、200〜600℃で行うのが望ましい。さらに望ましくは300〜600℃であり、さらに望ましくは350〜450℃である。これらのスパッタリング法等の物理蒸着法を用いた場合には、バッファ層の厚さは、100〜3000Åが望ましい。さらに望ましくは、100〜400Åが望ましく、最も望ましくは、100〜300Åである。多重層としては、例えばAlxGa1-xN(0≦x≦1)から成る層とGaN層とを交互に形成する、組成の同じ層を形成温度を例えば600℃以下と1000℃以上として交互に形成するなどの方法がある。勿論、これらを組み合わせても良く、多重層は3種以上のIII族窒化物系化合物半導体AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)を積層しても良い。一般的には緩衝層は非晶質であり、中間層は単結晶である。緩衝層と中間層を1周期として複数周期形成しても良く、繰り返しは任意周期で良い。繰り返しは多いほど結晶性が良くなる。
又、低温バッファ層の上に高温成長バッファ層を形成して、その上に本体のIII族窒化物半導体を形成しても良い。
【0032】
バッファ層及び上層のIII族窒化物系化合物半導体は、III族元素の組成の一部は、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の組成一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAlxGa1-xN(0≦x≦1)に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。この場合はアクセプタ不純物がIII族原子の位置に容易に入るため、p型結晶をアズグローンで得ることもできる。
【0033】
バッファ層とIII族窒化物系化合物半導体層とが2周期以上で形成されている基底層の場合、各III族窒化物系化合物半導体層に主たる構成元素よりも原子半径の大きな元素をドープすると更に良い。なお、発光素子として構成する場合は、本来III族窒化物系化合物半導体の2元系、若しくは3元系を用いることが望ましい。
【0034】
n型のIII族窒化物系化合物半導体層を形成する場合には、n型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、p型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはn型不純物とp型不純物を同一層にドープしても良い。BeをインプラントしたMgドープのGaN系半導体は、1100℃で60秒のアニリーニングにより、5.5×1016から、8.1×1019/cm3のホール濃度に変化する。BeをインプラントによりMgの活性化エネルギーは170mVに低下する。これは、BeがMgと水素の結合を解き、水素と結合するためと考えられる。よって、p型層を得るためには、Mgなどのアクセプタ不純物の他にBeが同にインプラントされているのが望ましい。
【0035】
各層の構成は、横方向エピタキシャル成長を用いてIII族窒化物系化合物半導体層の転位を減じることも任意である。この際、マスクを用いるもの、段差を形成して、凹部の上に横方向成長層を形成するマスクを用いない方法が採用できる。段差を用いる方法は、基板にスポットやストライプ状の凹部を形成し、この上に窒化ガリウム系化合物半導体を成長させて、凹部の上に横方向成長させる方法を採用することができる。又、横方向成長層とその下の層や基板との間に空隙があっても良い。空隙がある場合には、応力歪みが入ることが防止されるので、より結晶性を向上させることができる。横方向成長させる条件は、温度を高くする方法、III族元素ガスの供給量を増加させること、Mgを添加する方法がある。
【0036】
透光性電極106が接合されるp型層105は、InGaNを用いると高い正孔濃度が得られるので望ましい。p型層105にはBeを添加してMgを添加することで、より正孔濃度を高くすることができる。アクセプタ不純物は、Mgが望ましい。例えば、組成比は、In0.14Ga0.86Nが望ましい。又、超格子をp型層105に用いることが可能である。例えば、透光性電極106が形成される層の正孔濃度を向上させて良好なオーミック性を得る目的で、p型AlGaN/p型GaNからなる超格子を採用することも可能である。又、p型層105内を横方向に電流が十分拡散する場合は透光性電極106に代えて台座電極107を形成してもよい。
【0037】
基板上にIII族窒化物系化合物半導体を順次積層を形成する場合は、基板としてはサファイア、シリコン(Si)、炭化ケイ素(SiC)、スピネル(MgAl2O4)、ZnO、MgOその他の無機結晶基板、リン化ガリウム又は砒化ガリウムのようなIII-V族化合物半導体あるいは窒化ガリウム(GaN)その他のIII族窒化物系化合物半導体等を用いることができる。III族窒化物系化合物半導体層を形成する方法としては有機金属気相成長法(MOCVD又はMOVPE)が好ましいが、分子線気相成長法(MBE)、ハライド気相成長法(Halide VPE)、液相成長法(LPE)等を用いても良く、各層を各々異なる成長方法で形成しても良い。
【0038】
又、第1乃至第3実施例では、基板にサファイア基板101を用いたが、上述した材料の基板を用いたものでもよい。尚、例えば、炭化ケイ素(SiC)を基板として用いた場合、屈折率はGaNと同等である。このため、上下界面でGaN層内だけに閉じこめられている光は存在しない。しかし、層状の発光点からは全方向に均一な放射強度で放射されるので、発光層の側面に放射される放射密度は高く僅かな深さの凹凸側面109を形成するだけで光取り出し向上効果を得ることができる。勿論、凹凸側面109は基板に及ぶ深さのものであっても構わない。更に、第1実施例乃至第3実施例では、pn接合型GaN系発光素子について説明したが、層状の発光領域を有する固体発光素子であれば、MIS型でもよく、AlGaAs系やGaAlInP系等他の材料であってもよい。
【0039】
又、第1実施例乃至第4実施例において、凹凸側面109は上方から見てサイン波形になるように形成したが、横方向から見てサイン波形になるように形成してもよい。外部量子効率については同等な効果がある。尚、上方からの視認性に付いては、面法線が基板法線成分(上方成分)を有するので、より性能が向上する。更に、そのサイン波形は限定するものではない。三角波形状や円弧等他の形状でもよい。側面に凹凸があれば、その形状に拘わらず従来よりは外部量子効率が向上する。
【0040】
又、第1実施例乃至第4実施例においては、発光層の側面を凹凸形状としたが、これに加えて透光性電極106下の光取り出し面の上面にも部分エッチング法等で凹凸を付加してもよい。側面と上面と両方から光を取り出せば、更に外部量子効率を向上させた発光素子となる。
【0041】
凹凸の形成は、主にドライエッチングやウエットエッチングが用いられるが、その他、基板上にレジストを凹凸形状にパターニングして、各層を成長させた後、このレジストを除去するリフトオフ法を用いることも可能である。さらに、基板上に凹凸形状にマスクを形成して、このマスク外に成長させる選択エピタキシャル成長を用いても、マスクで遮蔽しながら各層をエピタキシャル成長させても良い。
【図面の簡単な説明】
【図1】 本発明の第1実施例に係わる発光ダイオードの構成断面図。
【図2】 本発明の第1実施例に係わる発光ダイオードの上面図。
【図3】 本発明の発光層界面における発光光の経路と臨界角θCの関係説明図。
【図4】 本発明の第1実施例に係わる臨界角増大に関する従来との比較図説明図。
【図5】 本発明の第1実施例に係わる最適な凹凸側面形状の説明図。
【図6】 本発明の第2実施例に係わる発光ダイオードの構成断面図。
【図7】 本発明の第2実施例に係わる発光ダイオードの上面図。
【図8】 本発明の第3実施例に係わる発光ダイオードの構成断面図。
【図9】 本発明の第4実施例に係わる発光ダイオードの構成断面図。
【図10】 本発明の第4実施例に係わる発光ダイオードの上面図。
【図11】 従来の上面を粗面にした発光素子の構成断面図。
【図12】 従来の上面に凹凸を設けた発光素子の鳥瞰図。
【図13】 従来の発光ダイオードにおける発光層内の反射モードの光経路説明図。
【符号の説明】
100、400…発光ダイオード
101…サファイア基板
102…バッファ層
103…n型層
402…n−AlGaN層
104、403…発光層
105…p型層
106…透光性電極
107、108…台座電極
109…凹凸側面
401…SiC基板
404…p−AlGaN層
405A、B…電極

Claims (3)

  1. 基板上にn型層、発光領域、p型層をこの順に有し、前記n型層の露出面に電極を有する固体発光素子であって、
    前記n型層、前記発光領域、前記p型層の側面の全周又は一部は、水平断面が波形形状をした柱面に、前記n型層の前記露出面を形成するドライエッチング工程により、形成されていることを特徴とする発光素子。
  2. 前記基板の屈折率は前記発光領域の屈折率より小とすることを特徴とする請求項1に記載の発光素子。
  3. 前記n型層、前記発光領域、前記p型層は、III族窒化物系化合物半導体から構成されることを特徴とする請求項1又は請求項2に記載の発光素子。
JP2001304033A 2001-05-29 2001-09-28 発光素子 Expired - Lifetime JP3852000B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001304033A JP3852000B2 (ja) 2001-09-28 2001-09-28 発光素子
US10/156,502 US6946788B2 (en) 2001-05-29 2002-05-29 Light-emitting element
EP02011635A EP1263058B1 (en) 2001-05-29 2002-05-29 Light-emitting element
EP05017307.9A EP1596443B1 (en) 2001-05-29 2002-05-29 Light-emitting element
US10/246,409 US6809340B2 (en) 2001-09-28 2002-09-19 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001304033A JP3852000B2 (ja) 2001-09-28 2001-09-28 発光素子

Publications (2)

Publication Number Publication Date
JP2003110136A JP2003110136A (ja) 2003-04-11
JP3852000B2 true JP3852000B2 (ja) 2006-11-29

Family

ID=19124020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001304033A Expired - Lifetime JP3852000B2 (ja) 2001-05-29 2001-09-28 発光素子

Country Status (2)

Country Link
US (1) US6809340B2 (ja)
JP (1) JP3852000B2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956918B2 (ja) * 2002-10-03 2007-08-08 日亜化学工業株式会社 発光ダイオード
CN100461467C (zh) * 2002-10-03 2009-02-11 日亚化学工业株式会社 发光二极管
KR100499131B1 (ko) * 2002-10-11 2005-07-04 삼성전기주식회사 고효율 광방출 다이오드 및 그 제조방법
JP4317697B2 (ja) * 2003-01-30 2009-08-19 パナソニック株式会社 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置
JP5103014B2 (ja) * 2003-05-21 2012-12-19 サン−ゴバン クリストー エ デテクトゥール マスクを通るラテラル成長による窒化ガリウム基板の製造
US20050051781A1 (en) * 2003-09-08 2005-03-10 United Epitaxy Company, Ltd. Light emitting diode and method of making the same
US7667236B2 (en) * 2003-12-24 2010-02-23 Lumination Llc Optimized contact design for thermosonic bonding of flip-chip devices
TW200529464A (en) * 2004-02-27 2005-09-01 Super Nova Optoelectronics Corp Gallium nitride based light-emitting diode structure and manufacturing method thereof
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
TW200531310A (en) * 2004-03-12 2005-09-16 Opto Tech Corp Light emitting diode with micro-lens layer
US7772605B2 (en) * 2004-03-19 2010-08-10 Showa Denko K.K. Compound semiconductor light-emitting device
JP4540514B2 (ja) * 2004-03-19 2010-09-08 昭和電工株式会社 化合物半導体発光素子およびその製造方法
KR100568297B1 (ko) 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
CN101587932B (zh) * 2004-03-31 2011-06-01 日亚化学工业株式会社 氮化物半导体发光元件
DE102004021175B4 (de) * 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7553683B2 (en) * 2004-06-09 2009-06-30 Philips Lumiled Lighting Co., Llc Method of forming pre-fabricated wavelength converting elements for semiconductor light emitting devices
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
US7652299B2 (en) * 2005-02-14 2010-01-26 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
US9508902B2 (en) 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
US7803648B2 (en) 2005-03-09 2010-09-28 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
US20090179211A1 (en) * 2005-07-14 2009-07-16 Tae-Kyung Yoo Light emitting device
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd 3族窒化物半導体発光素子およびその製造方法
JP2007234707A (ja) * 2006-02-28 2007-09-13 Rohm Co Ltd 半導体発光素子
US7781791B2 (en) * 2006-02-28 2010-08-24 Rohm Co., Ltd. Semiconductor light emitting element
US7462874B1 (en) 2006-04-13 2008-12-09 National Semiconductor Corporation Silicon-based light-emitting structure
JP5157081B2 (ja) * 2006-04-24 2013-03-06 日亜化学工業株式会社 半導体発光素子及び半導体発光素子の製造方法
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP2008047854A (ja) * 2006-07-19 2008-02-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子
TWI344707B (en) * 2007-04-20 2011-07-01 Huga Optotech Inc Semiconductor light-emitting device with high light extraction efficiency
WO2009002129A2 (en) * 2007-06-27 2008-12-31 Epivalley Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
KR20090022700A (ko) * 2007-08-31 2009-03-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2009059969A (ja) * 2007-08-31 2009-03-19 Seiwa Electric Mfg Co Ltd 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
CN101821867B (zh) * 2007-10-23 2012-01-04 松下电器产业株式会社 半导体发光器件及使用它的半导体发光装置以及该半导体发光装置的制造方法
JP5429770B2 (ja) * 2008-02-07 2014-02-26 シャープ株式会社 半導体発光素子の製造方法
JP2010087422A (ja) * 2008-10-02 2010-04-15 Sharp Corp 光結合型半導体装置、及びそれを備える電子機器
JP5350070B2 (ja) * 2009-05-11 2013-11-27 フューチャー ライト リミテッド ライアビリティ カンパニー 発光素子
JP2011035017A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
US8344394B1 (en) 2009-09-15 2013-01-01 National Semiconductor Corporation High-speed avalanche light emitting diode (ALED) and related apparatus and method
KR101658838B1 (ko) 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101729263B1 (ko) * 2010-05-24 2017-04-21 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP2012114377A (ja) * 2010-11-26 2012-06-14 Mitsubishi Chemicals Corp 半導体発光素子
KR101223225B1 (ko) * 2011-01-04 2013-01-31 갤럭시아포토닉스 주식회사 테두리 영역에 형성된 광 추출층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101259483B1 (ko) * 2011-06-01 2013-05-06 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법
CN102916090A (zh) * 2011-08-05 2013-02-06 展晶科技(深圳)有限公司 Led磊晶粗化制程
TWI501419B (zh) * 2011-08-23 2015-09-21 Lextar Electronics Corp 發光二極體與其形成方法
JP5644745B2 (ja) * 2011-12-05 2014-12-24 豊田合成株式会社 半導体発光素子および発光装置
JP6068073B2 (ja) * 2012-09-18 2017-01-25 スタンレー電気株式会社 Ledアレイ
US8941111B2 (en) 2012-12-21 2015-01-27 Invensas Corporation Non-crystalline inorganic light emitting diode
TWI514622B (zh) * 2013-02-19 2015-12-21 Lextar Electronics Corp 發光二極體晶粒及其製造方法
KR102343099B1 (ko) * 2017-06-07 2021-12-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
TWI786276B (zh) * 2019-03-08 2022-12-11 晶元光電股份有限公司 發光元件之製造方法
US11870009B2 (en) * 2021-08-06 2024-01-09 Creeled, Inc. Edge structures for light shaping in light-emitting diode chips

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3954534A (en) * 1974-10-29 1976-05-04 Xerox Corporation Method of forming light emitting diode array with dome geometry
JP3152708B2 (ja) 1991-12-12 2001-04-03 株式会社東芝 半導体発光素子
WO1997048137A1 (fr) * 1996-06-13 1997-12-18 The Furukawa Electric Co., Ltd. Photodetecteur de type guide d'ondes a semi-conducteur et procede de fabrication de ce dernier
US6107644A (en) * 1997-01-24 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US6809340B2 (en) 2004-10-26
US20030062529A1 (en) 2003-04-03
JP2003110136A (ja) 2003-04-11

Similar Documents

Publication Publication Date Title
JP3852000B2 (ja) 発光素子
EP1263058B1 (en) Light-emitting element
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP2010521059A (ja) 深紫外線発光素子及びその製造方法
JP2003037289A (ja) 低駆動電圧のiii族窒化物発光素子
JP2001313259A (ja) Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
WO2008069482A1 (en) Manufacturing method of light emitting diode including current spreading layer
JP6686172B2 (ja) 窒化物半導体発光素子
JP2003092426A (ja) 窒化物系化合物半導体発光素子およびその製造方法
US10032956B2 (en) Patterned substrate design for layer growth
US20120298956A1 (en) Method of Separating Light-Emitting Diode from a Growth Substrate
US20110220866A1 (en) Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP2011060917A (ja) 半導体発光素子
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
TW202147599A (zh) Led前驅物
JP2011009382A (ja) 半導体発光素子
JP3680751B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
US6518599B2 (en) Light-emitting device using group III nitride group compound semiconductor
JP6429626B2 (ja) 層成長のためのパターンを有する基板の設計
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
JP4229625B2 (ja) 窒化物半導体層とそれを含む窒化物半導体素子
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR101303589B1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060821

R150 Certificate of patent or registration of utility model

Ref document number: 3852000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7