KR20140023754A - 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 - Google Patents

요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 Download PDF

Info

Publication number
KR20140023754A
KR20140023754A KR1020120090150A KR20120090150A KR20140023754A KR 20140023754 A KR20140023754 A KR 20140023754A KR 1020120090150 A KR1020120090150 A KR 1020120090150A KR 20120090150 A KR20120090150 A KR 20120090150A KR 20140023754 A KR20140023754 A KR 20140023754A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
convex
crystal
light emitting
Prior art date
Application number
KR1020120090150A
Other languages
English (en)
Inventor
서덕일
김경완
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120090150A priority Critical patent/KR20140023754A/ko
Publication of KR20140023754A publication Critical patent/KR20140023754A/ko
Priority to US14/732,455 priority patent/US10069038B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

발광다이오드 및 그의 제조방법을 제공한다. 상기 발광다이오드는 기판을 포함한다. 상기 기판은 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 포함한다. 상기 철부는 결정면들인 다수 개의 측면들과 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 구비한다. 상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체가 위치한다. 상기 제1 도전형 반도체층 상에 제1 전극이 전기적으로 접속한다. 상기 제2 도전형 반도체층 상에 제2 전극이 전기적으로 접속한다.

Description

요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법{Light Emitting Diode Including Substrate Having Concave-Convex Pattern and Method for Fabricating the Same}
본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드의 효율은 내부 양자 효율과 외부 양자 효율인 광추출 효율에 의해 결정된다. 상기 광추출효율을 증가시키기 위해, PSS(Patterned Sapphire Substrate)와 같이, 기판 상에 요철 패턴을 형성한 후 상기 요철 패턴 상에 반도체층을 성장시키는 방법이 있다.
상기 요철 패턴의 상부면이 상기 요철패턴들 사이의 기판의 상부면과 동일한 면인 경우, 상기 반도체층을 성장시킬 때 상기 요철패턴들 사이의 기판의 상부면 뿐 아니라 상기 요철 패턴의 상부면에서도 상기 반도체층이 성장될 수 있다. 이는 상기 반도체층의 결정결함을 유발할 수 있다. 또한, 상기 요철 패턴의 편평한 상부면으로 인해 광추출 효율의 향상이 크지 않을 수 있다.
본 발명이 해결하고자 하는 과제는 기판 패턴을 구비하는 기판 상에 성장되는 반도체층의 결정 결함을 줄이고 또한 상기 기판 패턴에 의한 광추출 효율 향상을 더욱 크게 할 수 있는 발광다이오드 및 그의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드를 제공한다. 상기 발광다이오드는 기판을 포함한다. 상기 기판은 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 포함한다. 상기 철부는 결정면들인 다수 개의 측면들과 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 구비한다. 상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체가 위치한다. 상기 제1 도전형 반도체층 상에 제1 전극이 전기적으로 접속한다. 상기 제2 도전형 반도체층 상에 제2 전극이 전기적으로 접속한다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 다른 예를 제공한다. 상기 발광다이오드는 기판을 포함한다. 상기 기판은 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 포함하되, 상기 철부는 기판면에 대해 제1 경사각을 갖는 하부 측면들, 상기 제1 경사각에 비해 낮은 제2 경사각을 갖는 상부 측면들, 및 상기 상부 측면들이 만나 이루어진 상부 꼭지점을 구비한다. 상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체가 위치한다. 상기 제1 도전형 반도체층 상에 제1 전극이 전기적으로 접속한다. 상기 제2 도전형 반도체층 상에 제2 전극이 전기적으로 접속한다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 제조방법을 제공한다. 먼저, 기판 상에 식각 마스크 패턴을 형성한다. 상기 식각 마스크 패턴을 마스크로 하여 상기 기판을 1차 습식식각하여 상기 기판의 표면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 형성한다. 상기 철부는 결정면들인 다수 개의 측면들(facets)과 상부면을 구비한다. 상기 기판을 2차 습식식각하여 상기 철부가 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 갖도록 변화시킨다. 상기 상부 꼭지점을 갖는 철부를 구비하는 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체를 형성한다. 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 전극을 형성한다. 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 전극을 형성한다.
본 발명에 따르면, 기판 상에 성장되는 반도체층은 인접하는 요부들의 바닥면들에서 우선 성장된 후, 상기 철부의 상부에서 수평성장을 통해 서로 만날 수 있다. 따라서, 상기 철부 상부에서는 관통전위 밀도가 감소되므로 결정품질이 향상될 수 있다. 또한, 에피 마스크 패턴을 사용하는 통상의 ELO(Epitaxial Lateral Overgrowth)법을 사용하는 경우에 비해 공정단계가 감소되는 효과가 있을 수 있다.
이와 더불어서, 활성층에서 기판 방향으로 진행하는 광은 철부들을 만나게 되는데, 상기 철부들은 상부에 평면이 아닌 뾰족한 꼭지점을 갖고 기판면에 대해 경사각을 갖는 측면들을 가지므로, 상기 활성층으로부터 진행된 광은 여러 방향으로 반사될 수 있다. 그 결과, 광추출 효율이 향상될 수 있다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 5는 요철 패턴을 나타낸 평면도이다.
도 6은 하나의 철부를 나타낸 사시도이다.
도 2 내지 도 4는 식각 마스크 패턴의 형상들을 개략적으로 나타낸 평면도들이다.
도 7은 활성층에서 방출된 광이 요철 패턴에 의해 여러 방향으로 반사되는 것을 개략적으로 나타낸 개략도이다.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 9a 내지 도 9c는 제조예 1에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 10을 제조예2 및 비교예 2에 따라 각각 제조된 발광다이오드들의 전류에 대한 출력을 나타낸 그래프이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 1a를 참조하면, 기판(10)을 제공한다. 상기 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 일 예로서, 상기 기판(10)은 사파이어 기판일 수 있다.
상기 기판(10)의 상부면 상에 식각 마스크층(13)을 형성할 수 있다. 상기 식각 마스크층(13)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막일 수 있다. 그러나, 상기 식각 마스크층(13)은 이에 한정되지 않고 상기 기판(10)에 대한 식각선택비를 갖는 물질이면 가능하다. 상기 식각 마스크층(13) 상에 포토레지스트 패턴(17)을 형성할 수 있다.
도 1b를 참조하면, 상기 포토레지스트 패턴(17)을 마스크로 하여 상기 식각 마스크층(13)을 습식 또는 건식 식각할 수 있다. 그 결과, 식각 마스크 패턴(13a)이 형성될 수 있다. 상기 식각 마스크층(13)이 실리콘 산화막인 경우에, 상기 식각 마스크층(13)은 HF 또는 BOE(Buffered Oxide Etch)를 사용하여 식각할 수 있다.
상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 2 내지 도 4에 도시된 바와 같이 스트라이프 형상(도 2), 또는 원(도 3) 또는 다각형(도 4)의 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)의 단위 패턴이 아일랜드 형상을 갖는 경우에, 상기 식각 마스크 패턴(13a)의 단위 패턴들은 어느 하나의 단위 패턴을 중심에 두고 이를 6개의 단위 패턴들이 육각형의 모양으로 둘러싸도록 배치될 수 있다. 그러나, 상기 식각 마스크 패턴(13a)의 형상이 이에 한정되는 것은 아니다.
도 1c를 참조하면, 상기 포토레지스트 패턴(17)을 제거하여 상기 식각 마스크 패턴(13a)을 노출시킬 수 있다. 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 1차 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
도 1d를 참조하면, 상기 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면을 노출시킨다. 상기 철부(10av) 의 상부면은 평면일 수 있고, 그의 측면들(facets)은 상기 기판면에 대해 제1 경사각(θ1)을 가질 수 있다. 이러한 측면들은 제1 결정면들일 수 있다. 또한, 상기 철부(10av)의 측면들이 상기 기판면에 대해 기울어진 각도들 즉, 경사각들은 동일할 수도 있고 측면들에 따라 서로 다를 수도 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들은 기판면과 실질적으로 평행할 수 있다.
도 1e를 참조하면, 상기 요철 패턴(10a)을 갖는 기판(10)을 2차 식각할 수 있다. 그 결과, 상기 철부(10av)는 제1 결정면들인 하부 측면들(LF)과 상기 제1 결정면과는 다른 제2 결정면들인 상부 측면들(UF)을 갖고, 상기 제2 결정면들이 만나 상부 꼭지점(upper vertex, V)을 갖도록 변화될 수 있다.
상기 2차 식각 또한 습식식각일 수 있다. 상기 2차 식각 과정에서 사용되는 식각 용액은 상기 1차 식각 과정에서 사용되는 식각 용액과 동일하거나 다를 수 있다. 상기 2차 식각 과정에서 사용되는 식각 용액이 상기 1차 식각 과정에서 사용되는 용액과 다른 경우에, 상기 1차 식각 과정에서 우선적으로 식각된 기판의 결정면과 다른 결정면이 우선적으로 식각될 수 있다. 한편, 2차 식각 과정에서 사용되는 식각 용액이 1차 식각 과정에서 사용되는 용액과 같은 경우에도, 상기 요부(10ac)의 바닥면은 계속적으로 식각됨에 따라 철부(10av)의 제1 결정면들이 기판(10) 방향으로 연장되어 하부 측면들(LF)이 형성될 수 있다.
한편, 상기 철부(10av)의 상부 영역에 1차 식각 과정에서 이미 형성된 제1 결정면들 또한 점차 식각되어 다른 결정면들 즉, 제2 결정면들이 노출될 수 있고, 이는 상부 측면들(UF)을 형성할 수 있다. 이러한 2차 식각은 상기 철부(10av)의 상부 평면이 모두 식각되고, 상기 제2 결정면들이 만나는 상부 꼭지점(V)이 형성될 때까지 수행될 수 있다(도 1d의 점선 L 참조).
도 5 및 도 6을 참조하여 요철 패턴을 더욱 자세하게 설명한다. 도 1e는 도 5의 절단선 I-I'를 따라 취해진 단면에 대응할 수 있다. 또한, 도 6은 하나의 철부를 나타낸 사시도이다.
도 1e, 도5 및 도 6을 참조하면, 요철 패턴(10a)은 다수 개의 철부들(10av)와 이에 의해 정의된 요부들(10ac)을 구비한다. 상기 철부들(10av) 사이에 위치하는 상기 요부들(10ac)의 바닥면은 기판면과 실질적으로 평행한 면일 수 있다. 상기 철부들(10av)은 결정면들인 다수 개의 측면들(UF, LF)과 상기 측면들(UF, LF) 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점(V)을 구비할 수 있다. 구체적으로, 상기 측면들(UF, LF)은 제1 결정면들인 하부 측면들(LF)과 제2 결정면들인 상부 측면들(UF)을 구비할 수 있다. 이 때, 상기 상부 꼭지점(V)은 상기 상부 측면들(UF)이 만나 이루어질 수 있다. 상기 상부 측면(UF)이 기판면과 이루는 경사각(θ2)은 상기 하부 측면(LF)이 기판면과 이루는 경사각(θ1)에 비해 작을 수 있다.
상기 철부는 도 2 내지 도 4를 참조하여 설명한 식각 마스크 패턴(13a)의 형상에 대응하여, 스트라이프 또는 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)이 원 또는 다각형인 아일랜드 형상을 갖는 경우에 특히 원의 형상을 갖는 경우에, 도 5 및 도 6에 도시된 바와 같이 상기 철부(10av)의 하부 측면들(LF)에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 가질 수 있다. 또한 상기 철부(10av)의 상부 측면들(UF)은 위에서 봤을 때 대략 육각형의 형상을 가질 수 있다.
도 1f를 참조하면, 상기 요철 패턴(10a)이 형성된 기판 상에 버퍼층(21)을 형성할 수 있다. 상기 버퍼층(21)은 상기 기판(10)이 후술하는 제1 도전형 반도체층과 서로 다른 격자상수를 갖는 경우에, 이들 사이의 격자부정합을 완화하기 위하여 형성하는 층으로서, 언도프트 GaN(undoped GaN)층일 수 있다.
이 때, 상기 철부들(10av)의 최상단은 뾰족한 꼭지점(V)이고 측면들(UF, LF)은 기판면에 대해 소정의 경사각을 가지고 있으므로, 기판면과 실질적으로 평행한 상기 요부들(10ac)의 바닥면들에서 상기 버퍼층(21)은 우선적으로 수직성장될 수 있다. 이 후, 인접하는 요부들(10ac)의 바닥면들에서 우선 성장된 버퍼층(21)은 상기 철부(10av)의 상부에서 수평성장을 통해 서로 만날 수 있다. 따라서, 상기 철부(10av) 상부에서는 관통전위 밀도가 감소되므로 결정품질이 향상될 수 있다. 또한, 에피 마스크 패턴을 사용하는 통상의 ELO(Epitaxial Lateral Overgrowth)법을 사용하는 경우에 비해 공정단계가 감소되는 효과가 있을 수 있다.
도 1g를 참조하면, 상기 버퍼층(21) 상에 제1 도전형 반도체층(23)을 형성할 수 있다. 상기 제1 도전형 반도체층(23)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제1 도전형 반도체층(23)은 서로 다른 조성을 갖는 복수의 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층들을 구비할 수도 있다. 이 후, 상기 제1 도전형 반도체층(23) 상에 활성층(25)을 형성할 수 있다. 상기 활성층(25)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 일 예로서, 상기 활성층(25)은 InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다. 상기 활성층(25) 상에 제2 도전형 반도체층(27)을 형성할 수 있다. 상기 제2 도전형 반도체층(27) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제2 도전형 반도체층(27)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 이와는 달리, 상기 제2 도전형 반도체층(27)은 서로 다른 조성을 갖는 복수의 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층들을 구비할 수도 있다.
상기 버퍼층(21), 상기 제1 도전형 반도체층(23), 상기 활성층(25), 및 상기 제2 도전형 반도체층(27)은 발광 구조체(20)를 형성할 수 있고, 이들은 금속 유기 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 기상 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 기상 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등을 포함한 다양한 증착 또는 성장 방법을 이용하여 형성될 수 있다.
상기 발광 구조체(20) 내에 상기 제1 도전형 반도체층(23)을 노출시키는 메사 식각 영역(MR, mesa etched region)을 형성할 수 있다. 이 후, 상기 제2 도전형 반도체층(27) 상에 전류 스프레딩 도전막(37)을 형성할 수 있다. 상기 전류 스프레딩 도전막(37)은 광투과 도전막일 수 있다. 일 예로서, ITO(Indium Tin Oxide), Ni/Au, 또는 Cu/Au일 수 있다.
상기 메사 식각 영역(MR) 내에 노출된 상기 제1 도전형 반도체층(23)과 상기 전류 스프레딩 도전막(37) 상에 제1 전극(40)과 제2 전극(50)을 각각 형성할 수 있다.
도 7은 활성층에서 방출된 광이 요철 패턴에 의해 여러 방향으로 반사되는 것을 개략적으로 나타낸 개략도이다.
도 7을 참조하면, 도 1a 내지 도 1g를 참조하여 설명한 발광다이오드에서 제1 전극(도 1g의 40)과 제2 전극(도 1g의 50) 사이에 순방향 전계가 인가되었을 때, 상기 제1 전극(도 1g의 40)과 상기 제2 전극(도 1g의 50)에서 각각 주입된 서로 다른 극성의 전하들이 활성층(도 1g의 25) 내에서 재결합하여 광을 방출하게 된다. 이 때, 상기 활성층(도 1g의 25)에서 기판(도 1g의 10) 방향으로 진행하는 광은 철부들(10av)을 만나게 된다. 이 때, 철부들(10av)은 상부에 평면이 아닌 뾰족한 꼭지점(V)을 갖고 기판면에 대해 경사각을 갖는 측면들(UF, LF)을 가지므로, 상기 활성층(도 1g의 25)으로부터 진행된 광은 여러 방향으로 반사될 수 있다. 그 결과, 광추출 효율이 향상될 수 있다.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1g를 참조하여 설명한 제조방법과 유사할 수 있다.
도 8a를 참조하면, 기판(10)을 제공한다. 상기 기판(10)의 상부면 상에 식각 마스크층(13)을 형성할 수 있다. 상기 식각 마스크층(13) 상에 포토레지스트 패턴(18)을 형성할 수 있다.
도 8b를 참조하면, 상기 포토레지스트 패턴(18)을 마스크로 하여 상기 식각 마스크층(13)을 습식 또는 건식 식각할 수 있다. 그 결과, 식각 마스크 패턴(13a)이 형성될 수 있다. 상기 식각 마스크 패턴(13a)은 0.2 내지 1um의 폭을 갖도록 형성할 있다. 이를 위해 상기 포토레지스트 패턴(18)의 폭을 조절할 수 있다. 상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 2 내지 도 4에 도시된 바와 같이 스트라이프 형상(도 2), 또는 원(도 3) 또는 다각형(도 4)의 아일랜드 형상을 가질 수 있다.
도 8c를 참조하면, 상기 포토레지스트 패턴(18)을 제거하여 상기 식각 마스크 패턴(13a)을 노출시킬 수 있다. 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
상기 철부(10av)는 제1 결정면들인 하부 측면들(LF)과 상기 제1 결정면과는 다른 제2 결정면들인 상부 측면들(UF)을 갖고, 상기 제2 결정면들이 만나 상부 꼭지점(upper vertex, V)을 가질 수 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들은 기판면과 실질적으로 평행할 수 있다.
상기 식각은 습식식각일 수 있다. 상기 식각 과정에서 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
이러한 습식식각 과정에서 상기 식각 마스크 패턴들(13a) 사이에 노출된 상기 기판(10)은 식각되어, 그 표면 내에 상기 기판면에 대해 제1 각도(θ1)로 기울어진 제1 결정면들이 나타나도록 식각될 수 있다. 이 후, 상기 기판(10)은 더욱 식각되어 상기 제1 결정면들이 기판(10) 하부 방향으로 연장되어 상기 철부(10av)의 하부 측면들(LF)을 형성할 수 있다. 한편, 식각의 초기단계에서 형성된 상기 기판(10) 표면과 가까운 제1 결정면들 또한 점차 식각되어 다른 결정면들 즉, 상기 기판면에 대해 제1 각도(θ2)로 기울어진 제2 결정면들이 노출될 수 있고, 이는 상부 측면들(UF)을 형성할 수 있다. 상기 제2 결정면들은 서로 만나 상부 꼭지점(V)을 형성할 수 있다.
이와 같이, 상기 식각 마스크 패턴(13a)을 작은 폭 일 예로서, 0.2 내지 1um의 폭을 갖도록 형성함에 따라, 상기 식각 마스크 패턴(13a)을 잔존시킨 상태에서도 식각 용액이 상기 식각 마스크 패턴(13a) 하부로 충분히 침투할 수 있어 상기 상부 측면들(UF)과 상부 꼭지점(V)을 형성할 수 있다. 이 후, 도 1f 및 도 1g를 참조하여 설명한 방법에 따라 공정을 수행하여 발광다이오드를 제조할 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<제조예 1 : 기판 상부면 내 요철 패턴 제조>
c-면 사파이어 기판 상에 실리콘 산화막을 형성한 후, 상기 실리콘 산화막 상에 포토레지스트 패턴을 형성하였다. 상기 포토레지스트 패턴은 도 5에 도시된 바와 유사한 원형 형상의 단위 패턴들 어레이이었다. 상기 포토레지스트 패턴을 마스크로 하여 상기 실리콘 산화막을 불산으로 식각하여, 산화 실리콘 패턴을 형성하였다. 이 후, 상기 포토레지스트 패턴을 제거하였다. 상기 산화 실리콘 패턴을 마스크로 하여 상기 기판을 황산과 인산을 3:1의 부피비로 혼합한 혼합용액으로 1차 식각하였다. 이 후, 상기 산화 실리콘 패턴을 제거하고, 상기 기판을 황산과 인산을 3:1의 부피비로 혼합한 혼합용액으로 2차 식각하였다.
<제조예 2 : 발광다이오드 제조>
제조예 1에 따라 형성된 요철 패턴을 갖는 기판 상에 언도프트 GaN층을 MOCVD법을 사용하여 형성하였다. 상기 언도프트 GaN층 상에 n형 GaN층을 형성한 후, 상기 n형 GaN층 상에 InGaN/GaN의 다중 양자 우물구조의 활성층을 형성하였다. 이 후, 상기 활성층 상에 p형 GaN층을 형성한 후, 상기 n형 GaN층을 노출시키는 메사 식각 영역을 형성하였다. 이 후, 상기 p형 GaN층 상에 ITO층을 형성하고, 상기 메사 식각 영역 내에 노출된 n형 GaN층과 ITO층 상에 n형 전극과 p형 전극을 각각 형성하였다.
<비교예 1 : 기판 상부면 내 요철 패턴 제조>
산화 실리콘 패턴을 마스크로 하여 상기 기판을 건식 식각한 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 기판 상부면 내에 요철 패턴을 형성하였다.
<비교예 2 : 발광다이오드 제조>
비교예 1에 따른 기판을 사용한 것을 제외하고는 제조예2와 동일한 방법을 사용하여 발광다이오드를 제조하였다.
도 9a 내지 도 9c는 제조예 1에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 9a 내지 도 9c를 참조하면, 기판의 상부면 내에 철부들(10av)과 이들에 의해 정의된 요부들(10ac)를 갖는 요철 패턴(10a)이 형성되었다. 상기 철부들(10av)은 하부 측면들(LF)과 상부 측면들(UF)을 구비하고, 상기 상부 측면들(UF)이 만나 상부 꼭지점(V)이 형성되었다. 상기 상부 측면(UF)이 기판면과 이루는 각(θ2)은 상기 하부 측면(LF)이 기판면과 이루는 각(θ1)에 비해 작다.
또한, 상기 철부(10av)의 하부 측면들(LF)에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 갖는다. 또한 상기 철부(10av)의 상부 측면들(UF)은 위에서 봤을 때 대략 육각형의 형상을 갖는다.
도 10을 제조예2 및 비교예 2에 따라 각각 제조된 발광다이오드들의 전류에 대한 출력을 나타낸 그래프이다.
도 10을 참조하면, 제조예 2에 따른 발광다이오드는 비교예 1에 따른 발광다이오드에 비해 고 전류 영역에서 효율 드룹(droop)이 개선된 것을 알 수 있다. 이는 제조예 2에 따른 발광다이오드의 에피 품질이 향상된 것을 의미한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판 10a: 요철 패턴
10av: 철부 10ac: 요부
V: 상부 꼭지점 13a: 식각 마스크 패턴
21: 버퍼층 23: 제1 도전형 반도체층
25: 활성층 27: 제2 도전형 반도체층
37: 전류 스프레딩 도전막 40, 50: 전극

Claims (15)

  1. 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 포함하되, 상기 철부는 결정면들인 다수 개의 측면들과 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 구비하는 기판;
    상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체;
    상기 제1 도전형 반도체층 상에 전기적으로 접속하는 제1 전극; 및
    상기 제2 도전형 반도체층 상에 전기적으로 접속하는 제2 전극을 포함하는 발광다이오드.
  2. 제1항에 있어서,
    상기 측면들은 제1 결정면들인 하부 측면들과 제2 결정면들인 상부 측면들을 구비하고,
    상기 상부 꼭지점은 상기 제2 결정면들이 만나 이루어진 발광다이오드.
  3. 제2항에 있어서,
    상기 제2 결정면이 기판 표면과 이루는 경사각은 상기 제1 결정면이 기판 표면과 이루는 경사각에 비해 작은 발광다이오드.
  4. 제1항에 있어서,
    상기 철부는 스트라이프 또는 아일랜드(island)의 형태를 갖는 발광다이오드.
  5. 제4항에 있어서,
    상기 철부가 아일랜드의 형태를 갖는 경우에,
    상기 철부의 바닥면은 유사 삼각형의 형상이되, 각 선분이 외부로 돌출된 곡면인 발광다이오드.
  6. 제1항에 있어서,
    상기 제1 도전형 반도체층과 상기 기판 사이에 배치된 언도프트 반도체층을 더 포함하고,
    상기 언도프트 반도체층은 상기 요부의 바닥면으로부터 수직 성장된 후 상기 철부 상으로 수평 성장된 발광다이오드.
  7. 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 포함하되, 상기 철부는 기판면에 대해 제1 경사각을 갖는 하부 측면들, 상기 제1 경사각에 비해 낮은 제2 경사각을 갖는 상부 측면들, 및 상기 상부 측면들이 만나 이루어진 상부 꼭지점을 구비하는 기판;
    상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체;
    상기 제1 도전형 반도체층 상에 전기적으로 접속하는 제1 전극; 및
    상기 제2 도전형 반도체층 상에 전기적으로 접속하는 제2 전극을 포함하는 발광다이오드.
  8. 기판 상에 식각 마스크 패턴을 형성하는 단계;
    상기 식각 마스크 패턴을 마스크로 하여 상기 기판을 1차 습식식각하여 상기 기판의 표면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 형성하되, 상기 철부는 결정면들인 다수 개의 측면들(facets)과 상부면을 구비하는 단계;
    상기 기판을 2차 습식식각하여 상기 철부가 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 갖도록 변화시키는 단계;
    상기 상부 꼭지점을 갖는 철부를 구비하는 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체를 형성하는 단계;
    상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 전극을 형성하는 단계; 및
    상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 전극을 형성하는 단계를 포함하는 발광다이오드 제조방법.
  9. 제8항에 있어서,
    상기 기판을 2차 습식식각하는 단계에서 상기 철부의 상부에 상기 식각 마스크 패턴이 잔존하는 발광다이오드 제조방법.
  10. 제9항에 있어서,
    상기 식각 마스크 패턴의 폭은 0.2 내지 1um인 발광다이오드 제조방법.
  11. 제8항에 있어서,
    상기 기판을 2차 습식식각하기 전에,
    상기 식각 마스크 패턴을 제거하는 단계를 더 포함하는 발광다이오드 제조방법.
  12. 제8항에 있어서,
    상기 1차 습식식각 단계에서 형성된 상기 철부의 측면은 제1 결정면이고,
    상기 2차 습식식각 단계에서는 상기 요부의 바닥이 식각되어 상기 제1 결정면에서 연장된 하부 측면이 형성되고 상기 1차 습식식각 단계에서 형성된 제1 결정면의 적어도 상부부분은 식각되어 제2 결정면인 상부 측면을 형성하고, 상기 상부 꼭지점은 상기 제2 결정면들이 만나 이루어진 것인 발광다이오드 제조방법.
  13. 제12항에 있어서,
    상기 제1 결정면은 기판면에 대해 제1 경사각을 갖고, 상기 제2 결정면은 상기 제1 경사각보다 낮은 제2 경사각을 갖는 발광다이오드 제조방법.
  14. 제8항에 있어서,
    상기 식각 마스크 패턴은 스트라이프 형태를 갖거나, 원 또는 다각형의 아일랜드(island)의 형태를 갖는 발광다이오드 제조방법.
  15. 제8항에 있어서,
    상기 제1 도전형 반도체층과 상기 기판 사이에 배치된 언도프트 반도체층을 더 포함하고,
    상기 언도프트 반도체층은 상기 요부의 바닥면으로부터 수직 성장된 후 상기 철부 상으로 수평 성장된 발광다이오드 제조방법.
KR1020120090150A 2011-09-30 2012-08-17 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 KR20140023754A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120090150A KR20140023754A (ko) 2012-08-17 2012-08-17 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
US14/732,455 US10069038B2 (en) 2011-09-30 2015-06-05 Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120090150A KR20140023754A (ko) 2012-08-17 2012-08-17 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20140023754A true KR20140023754A (ko) 2014-02-27

Family

ID=50269075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120090150A KR20140023754A (ko) 2011-09-30 2012-08-17 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20140023754A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016010339A1 (ko) * 2014-07-14 2016-01-21 한양대학교 산학협력단 하부 폭에 비해 상부 폭이 좁은 다면체, 이의 제조방법, 및 이를 포함하는 광전변환소자
KR20160141024A (ko) * 2015-05-27 2016-12-08 한양대학교 산학협력단 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법
US10763111B2 (en) 2014-07-14 2020-09-01 Industry-University Cooperation Foundation Hanyang University Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016010339A1 (ko) * 2014-07-14 2016-01-21 한양대학교 산학협력단 하부 폭에 비해 상부 폭이 좁은 다면체, 이의 제조방법, 및 이를 포함하는 광전변환소자
US10763111B2 (en) 2014-07-14 2020-09-01 Industry-University Cooperation Foundation Hanyang University Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same
KR20160141024A (ko) * 2015-05-27 2016-12-08 한양대학교 산학협력단 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법

Similar Documents

Publication Publication Date Title
US10069038B2 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
JP3852000B2 (ja) 発光素子
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
KR100896576B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US8486730B2 (en) Method of separating light-emitting diode from a growth substrate
US8941140B2 (en) Light-emitting device including nitride-based semiconductor omnidirectional reflector
US10361339B2 (en) Light emitting device and manufacturing method therefor
US8294163B2 (en) Optoelectronic component with three-dimension quantum well structure and method for producing the same
TWI689109B (zh) 垂直式紫外線發光裝置及其製造方法
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
US20210226090A1 (en) Optoelectronic semiconductor body, arrangement of a plurality of optoelectronic semiconductor bodies, and method for producing an optoelectronic semiconductor body
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR20140085195A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
KR101701041B1 (ko) 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법
KR20130094483A (ko) 발광 다이오드 칩 및 그의 제조 방법
KR20240024292A (ko) 방사선 방출 반도체 칩을 제조하기 위한 방법, 및 방사선 방출 반도체 칩
TWI455358B (zh) 半導體發光晶片製造方法
JP2012060022A (ja) 半導体発光素子およびその製造方法
KR20110122943A (ko) 비극성 반도체 소자 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination