KR20140038785A - 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 - Google Patents

요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 Download PDF

Info

Publication number
KR20140038785A
KR20140038785A KR1020120105322A KR20120105322A KR20140038785A KR 20140038785 A KR20140038785 A KR 20140038785A KR 1020120105322 A KR1020120105322 A KR 1020120105322A KR 20120105322 A KR20120105322 A KR 20120105322A KR 20140038785 A KR20140038785 A KR 20140038785A
Authority
KR
South Korea
Prior art keywords
substrate
pattern
etching
convex
light emitting
Prior art date
Application number
KR1020120105322A
Other languages
English (en)
Inventor
김재권
이섬근
김경완
윤여진
서덕일
김지혜
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120105322A priority Critical patent/KR20140038785A/ko
Publication of KR20140038785A publication Critical patent/KR20140038785A/ko
Priority to US14/732,455 priority patent/US10069038B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광다이오드 및 그의 제조방법을 제공한다. 상기 발광다이오드는 기판과 상기 기판의 상부면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 구비한다. 상기 기판의 상부면의 일부 영역 내에 배치된 요철 패턴은 그의 표면 내에 피트를 구비한다. 상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 단위 발광소자가 배치된다.

Description

요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법{Light Emitting Diode Including Substrate Having Concave-Convex Pattern and Method for Fabricating the Same}
본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드의 효율은 내부 양자 효율과 외부 양자 효율인 광추출 효율에 의해 결정된다. 상기 광추출효율을 증가시키기 위해, PSS(Patterned Sapphire Substrate)와 같이, 기판 상에 요철 패턴을 형성한 후 상기 요철 패턴 상에 반도체층을 성장시키는 방법(KR공개특허 2011-0024762호)이 있다. 그러나, 이러한 요철 패턴의 형성만으로는 광추출효율의 증가에 한계가 있을 수 있다.
본 발명이 해결하고자 하는 과제는 요철 패턴에 의한 광추출 효율 향상을 더욱 크게 할 수 있는 발광다이오드 및 그의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드를 제공한다. 상기 발광다이오드는 기판과 상기 기판의 상부면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 구비한다. 상기 기판의 상부면의 일부 영역 내에 배치된 요철 패턴은 그의 표면 내에 피트를 구비한다. 상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 단위 발광소자가 배치된다.
상기 발광다이오드는 분리 홈에 의해 분리된 복수 개의 단위 발광소자들을 구비하고, 상기 표면 내에 피트를 갖는 요철 패턴은 상기 분리 홈 내에 배치될 수 있다. 상기 분리 홈 내에 분리 절연막이 배치될 수 있고, 상기 분리 절연막 상에 위치하여 인접하는 한 쌍의 상기 단위 발광소자들을 전기적으로 연결하는 배선이 배치될 수 있다. 상기 단위 발광소자는 그의 상부면 내에 상기 제1 도전형 반도체층을 노출시키는 메사 식각 영역을 더 포함하고, 상기 표면 내에 피트를 갖는 요철 패턴은 상기 메사 식각 영역에 대응되는 영역에 배치될 수 있다.
상기 요철 패턴의 철부는 결정면들인 다수 개의 측면들과 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 구비할 수 잇다. 상기 측면들은 제1 결정면들인 하부 측면들과 제2 결정면들인 상부 측면들을 구비하고, 상기 상부 꼭지점은 상기 제2 결정면들이 만나 이루어질 수 있다. 상기 제2 결정면이 기판 표면과 이루는 경사각은 상기 제1 결정면이 기판 표면과 이루는 경사각에 비해 작을 수 있다. 상기 철부는 스트라이프 또는 아일랜드(island)의 형태를 가질 수 있다. 상기 철부가 아일랜드의 형태를 갖는 경우에, 상기 철부의 바닥면은 유사 삼각형의 형상이되, 각 선분이 외부로 돌출된 곡면일 수 있다.
상기 요철 패턴의 철부는 결정면들인 측면들과 편평한 상부면을 가질 수 있다. 상기 요철 패턴의 철부는 서로 다른 경사각을 갖는 하부 측면과 상부 측면을 가질 수 있다. 상기 요철 패턴의 철부는 하부 측면, 중간 측면, 및 상부 측면을 갖고, 상기 서로 인접하는 측면들은 서로 다른 경사각을 가질 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 제조방법을 제공한다. 상기 제조방법은 기판의 상부면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 형성하는 단계를 포함한다. 상기 기판의 상부면의 일부 영역 내에 배치된 요철 패턴의 표면 내에 피트를 형성한다. 상기 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 적층체를 형성한다.
상기 피트를 형성하는 것은 상기 요철 패턴 상에 금속막을 형성하고, 상기 금속막을 열처리하여 금속 클러스터들을 형성한 후, 상기 금속 클러스터들을 마스크로 하여 상기 요철 패턴의 표면을 식각하여 수행할 수 있다. 이에 더하여, 상기 요철 패턴의 표면을 식각하기 전에, 상기 기판의 상부면의 다른 영역 내에 배치된 요철 패턴 상에 포토레지스트 패턴을 형성하고, 상기 요철 패턴의 표면을 식각하는 것은 상기 금속 클러스터들과 상기 포토레지스트 패턴을 마스크로 하여 수행할 수 있다.
상기 적층체의 일부 영역을 상기 기판이 노출될 때까지 식각하여 복수 개의 단위 발광소자들을 분리하고 상기 요철 패턴을 노출시키는 분리 홈을 형성할 수 있다. 이 때, 상기 요철 패턴의 표면 내에 피트를 형성하는 것은 상기 분리 홈 내에 노출된 요철 패턴의 표면 내에 피트를 형성하는 것이다.
상기 피트를 형성하는 것은 상기 분리 홈 내에 노출된 요철 패턴 및 단위 발광소자들 상에 금속막을 형성하고, 상기 금속막을 열처리하여 금속 클러스터들을 형성하고, 상기 단위 발광소자들 상에 포토레지스트 패턴을 형성한 후, 상기 금속 클러스터들 및 상기 포토레지스트 패턴을 마스크로 하여 상기 요철 패턴의 표면을 식각하여 수행할 수 있다.
상기 적층체의 일부 영역을 상기 제1 반도체층이 노출될 때까지 식각하여 메사 식각 영역을 형성할 수 있고, 이 경우 상기 표면 내에 피트를 갖는 요철 패턴은 상기 메사 식각 영역에 대응되는 영역에 배치될 수 있다.
본 발명에 따르면, 활성층으로부터 진행된 광은 요철 패턴으로 인해 여러 방향으로 반사될 수 있어, 광추출 효율이 향상될 수 있다. 이에 더하여, 표면 피트들을 갖는 요철 패턴은 활성층으로부터 진행된 광을 난반사시킬 수 있어 광추출 효율이 더욱 향상될 수 있다.
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 2 내지 도 4는 식각 마스크 패턴의 형상들을 개략적으로 나타낸 평면도들이다.
도 5는 요철 패턴을 나타낸 평면도이다.
도 6은 하나의 철부를 나타낸 사시도이다.
도 7a 및 도 7b는 활성층에서 방출된 광이 발광다이오드 하부의 요철 패턴과 분리 영역 내의 요철 패턴에 의해 여러 방향으로 반사되는 것을 각각 개략적으로 나타낸 개략도이다.
도 8a 내지 도 8e는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 9a 내지 도 9d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 10a 내지 도 10d는본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 12a 내지 도 12d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 13a 내지 도 13d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 14 및 도 15는 각각 요철 패턴 제조예들 1 및 2에 따른 요철 패턴 상에 에피층을 성장시킨 후의 SEM 단면 사진들이다.
도 16a 내지 도 16c는 요철 패턴 제조예 4에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 17은 발광다이오드 제조예2 및 발광다이오드 제조예 3에 따라 각각 제조된 발광다이오드들의 전류에 대한 출력을 나타낸 그래프이다.
도 18a 내지 도 18b는 요철 패턴 제조예 5에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 구체적으로, 도 1a 내지 도 1e는 기판 내에 요철 패턴을 형성하는 방법을 나타낸 단면도들이고, 도 1f 내지 도 1j는 요철 패턴을 구비하는 기판을 이용하여 발광다이오드를 제조하는 방법을 나타낸 단면도들이다.
도 1a를 참조하면, 기판(10)을 제공한다. 상기 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 일 예로서, 상기 기판(10)은 사파이어 기판일 수 있다.
상기 기판(10)의 상부면 상에 식각 마스크층(13)을 형성할 수 있다. 상기 식각 마스크층(13)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막일 수 있다. 그러나, 상기 식각 마스크층(13)은 이에 한정되지 않고 상기 기판(10)에 대한 식각선택비를 갖는 물질이면 가능하다. 상기 식각 마스크층(13) 상에 포토레지스트 패턴(17)을 형성할 수 있다.
도 1b를 참조하면, 상기 포토레지스트 패턴(17)을 마스크로 하여 상기 식각 마스크층(13)을 습식 또는 건식 식각할 수 있다. 그 결과, 식각 마스크 패턴(13a)이 형성될 수 있다. 상기 식각 마스크층(13)이 실리콘 산화막인 경우에, 상기 식각 마스크층(13)은 HF 또는 BOE(Buffered Oxide Etch)를 사용하여 식각할 수 있다.
상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 2 내지 도 4에 도시된 바와 같이 스트라이프 형상(도 2), 또는 원(도 3) 또는 다각형(도 4)의 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)의 단위 패턴이 아일랜드 형상을 갖는 경우에, 상기 식각 마스크 패턴(13a)의 단위 패턴들은 어느 하나의 단위 패턴을 중심에 두고 이를 6개의 단위 패턴들이 육각형의 모양으로 둘러싸도록 배치될 수 있다. 그러나, 상기 식각 마스크 패턴(13a)의 형상이 이에 한정되는 것은 아니다.
도 1c를 참조하면, 상기 포토레지스트 패턴(17)을 제거하여 상기 식각 마스크 패턴(13a)을 노출시킬 수 있다. 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 1차 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다. 이 경우, 상기 요부(10ac)의 바닥면과 상기 철부(10av)의 상부면은 c-면일 수 있다.
도 1d를 참조하면, 상기 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면을 노출시킨다. 상기 철부(10av) 의 상부면은 평면일 수 있고, 그의 측면들(facets)은 상기 기판면에 대해 제1 경사각(θ1)을 가질 수 있다. 이러한 측면들은 제1 결정면들일 수 있다. 또한, 상기 철부(10av)의 측면들이 상기 기판면에 대해 기울어진 각도들 즉, 경사각들은 동일할 수도 있고 측면들에 따라 서로 다를 수도 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들은 기판면과 실질적으로 평행한 평면일 수 있다.
도 1e를 참조하면, 상기 요철 패턴(10a)을 갖는 기판(10)을 2차 식각할 수 있다. 그 결과, 상기 철부(10av)는 제1 결정면들인 하부 측면들(LF)과 상기 제1 결정면과는 다른 제2 결정면들인 상부 측면들(UF)을 갖고, 상기 제2 결정면들이 만나 상부 꼭지점(upper vertex, V)을 갖도록 변화될 수 있다.
상기 2차 식각 또한 습식식각일 수 있다. 상기 2차 식각 과정에서 사용되는 식각 용액은 상기 1차 식각 과정에서 사용되는 식각 용액과 동일하거나 다를 수 있다. 상기 2차 식각 과정에서 사용되는 식각 용액이 상기 1차 식각 과정에서 사용되는 용액과 다른 경우에, 상기 1차 식각 과정에서 우선적으로 식각된 기판의 결정면과 다른 결정면이 우선적으로 식각될 수 있다. 한편, 2차 식각 과정에서 사용되는 식각 용액이 1차 식각 과정에서 사용되는 용액과 같은 경우에도, 상기 요부(10ac)의 바닥면은 계속적으로 식각됨에 따라 철부(10av)의 제1 결정면들이 기판(10) 방향으로 연장되어 하부 측면들(LF)이 형성될 수 있다.
한편, 상기 철부(10av)의 상부 영역에서는 1차 식각 과정에서 이미 형성된 제1 결정면들 또한 점차 식각되어 다른 결정면들 즉, 제2 결정면들이 노출될 수 있고, 이는 상부 측면들(UF)을 형성할 수 있다. 이러한 2차 식각은 상기 철부(10av)의 상부 평면이 모두 식각되고, 상기 제2 결정면들이 만나는 상부 꼭지점(V)이 형성될 때까지 수행될 수 있다(도 1d의 점선 F 참조).
도 5 및 도 6을 참조하여 요철 패턴을 더욱 자세하게 설명한다. 도 1e는 도 5의 절단선 I-I'를 따라 취해진 단면에 대응할 수 있다. 또한, 도 6은 하나의 철부를 나타낸 사시도이다.
도 1e, 도5 및 도 6을 참조하면, 요철 패턴(10a)은 다수 개의 철부들(10av)와 이에 의해 정의된 요부들(10ac)을 구비한다. 상기 철부들(10av) 사이에 위치하는 상기 요부들(10ac)의 바닥면은 기판면과 실질적으로 평행한 평면일 수 있다. 상기 철부들(10av)은 결정면들인 다수 개의 측면들(UF, LF)과 상기 측면들(UF, LF) 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점(V)을 구비할 수 있다. 구체적으로, 상기 측면들(UF, LF)은 제1 결정면들인 하부 측면들(LF)과 제2 결정면들인 상부 측면들(UF)을 구비할 수 있다. 이 때, 상기 상부 꼭지점(V)은 상기 상부 측면들(UF)이 만나 이루어질 수 있다. 상기 상부 측면(UF)이 기판면과 이루는 경사각(θ2)은 상기 하부 측면(LF)이 기판면과 이루는 경사각(θ1)에 비해 작을 수 있다.
상기 철부는 도 2 내지 도 4를 참조하여 설명한 식각 마스크 패턴(13a)의 형상에 대응하여, 스트라이프 또는 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)이 원 또는 다각형인 아일랜드 형상을 갖는 경우에 특히 원의 형상을 갖는 경우에, 도 5 및 도 6에 도시된 바와 같이 상기 철부(10av)의 하부 측면들(LF)에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 가질 수 있다. 또한 상기 철부(10av)의 상부 측면들(UF)은 위에서 봤을 때 대략 육각형의 형상을 가질 수 있다.
도 1f를 참조하면, 상기 요철 패턴(10a)이 형성된 기판 상에 버퍼층(21)을 형성할 수 있다. 상기 버퍼층(21)은 상기 기판(10)이 후술하는 제1 도전형 반도체층과 서로 다른 격자상수를 갖는 경우에, 이들 사이의 격자부정합을 완화하기 위하여 형성하는 층으로서, 언도프트 GaN(undoped GaN)층일 수 있다.
이 때, 상기 철부들(10av)의 최상단은 뾰족한 꼭지점(V)이고 측면들(UF, LF)은 기판면에 대해 소정의 경사각을 가지고 있으므로, 기판면과 실질적으로 평행한 상기 요부들(10ac)의 바닥면들에서 상기 버퍼층(21)은 우선적으로 수직성장될 수 있다. 이 후, 인접하는 요부들(10ac)의 바닥면들에서 우선 성장된 버퍼층(21)은 상기 철부(10av)의 상부에서 수평성장을 통해 서로 만날 수 있다. 따라서, 상기 철부(10av) 상부에서는 관통전위 밀도가 감소되므로 결정품질이 향상될 수 있다. 또한, 에피 마스크 패턴을 사용하는 통상의 ELO(Epitaxial Lateral Overgrowth)법을 사용하는 경우에 비해 공정단계가 감소되는 효과가 있을 수 있다. 이와 더불어서, 상기 철부들(10av)의 다수 개의 측면들(UF, LF)은 모두 습식식각에 의해 형성된 결정면들이므로 결정학적으로 표면 상태가 안정되어 있어, 이 상부에 형성되는 버퍼층(21)의 격자결함 생성이 억제될 수 있다.
상기 버퍼층(21) 상에 제1 도전형 반도체층(23)을 형성할 수 있다. 상기 제1 도전형 반도체층(23)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제1 도전형 반도체층(23)은 서로 다른 조성을 갖는 복수의 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층들을 구비할 수도 있다. 이 후, 상기 제1 도전형 반도체층(23) 상에 활성층(25)을 형성할 수 있다. 상기 활성층(25)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 일 예로서, 상기 활성층(25)은 InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다. 상기 활성층(25) 상에 제2 도전형 반도체층(27)을 형성할 수 있다. 상기 제2 도전형 반도체층(27) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제2 도전형 반도체층(27)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 이와는 달리, 상기 제2 도전형 반도체층(27)은 서로 다른 조성을 갖는 복수의 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층들을 구비할 수도 있다.
상기 버퍼층(21), 상기 제1 도전형 반도체층(23), 상기 활성층(25), 및 상기 제2 도전형 반도체층(27)은 적층체를 형성할 수 있고, 이들은 금속 유기 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 기상 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 기상 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등을 포함한 다양한 증착 또는 성장 방법을 이용하여 형성될 수 있다.
도 1g를 참조하면, 상기 적층체의 일부 영역을 상기 기판(10)이 노출될 때까지 식각하여 복수 개의 단위 발광소자들(UD)을 분리하는 분리 홈(G)을 형성한다. 상기 분리 홈(G)을 형성하는 것은 건식 식각, 일 예로서, 플라즈마 식각일 수 있다. 상기 건식 식각에서 사용된 식각 기체의 식각 선택비가 양호한 경우, 상기 분리 홈(G) 내에 노출된 요철 패턴(10a)은 식각되지 않고 잔존할 수 있다.
도 1h를 참조하면, 상기 분리 홈(G) 내에 노출된 요철 패턴(10a) 및 상기 단위 발광소자들(UD)의 측벽 및 상부면 상에 금속막(미도시)을 적층한 후, 금속막이 적층된 기판을 열처리하여 금속 클러스터들(34)를 형성할 수 있다. 상기 금속막은 수 nm 내지 수십 nm의 두께를 가질 수 있고, 일 예로서 약 3nm 내지 약 20nm, 구체적으로는 약 10nm의 두께를 가질 수 있다. 또한, 상기 금속막 및 상기 금속 클러스터는 Ni, Al, 또는 Pt일 수 있다. 상기 금속막을 형성하기 전에, 상기 단위 발광소자들(UD)의 측벽 및 상부면 상에 선택적으로 보호막(미도시)을 형성할 수 있다. 상기 보호막은 실리콘 산화막 또는 실리콘 질화막일 수 있으며, 상기 금속막 또는 상기 금속 클러스터가 상기 단위 발광소자들(UD)의 측벽 또는 상부면과 반응하는 것을 막아주는 역할을 할 수 있다.
상기 금속 클러스터들(34) 상에 상기 단위 발광소자들(UD)의 측벽 및 상부면을 덮는 포토레지스트 패턴(37)을 형성할 수 있다. 상기 포토레지스트 패턴(37) 및 상기 금속 클러스터들(34)을 마스크로 하여, 상기 분리 홈(G) 내의 요철 패턴들(10a)의 표면을 식각할 수 있다. 그 결과, 분리 홈(G) 내의 요철 패턴들(10a)의 표면 구체적으로, 철부들(10av)의 표면 및 요부들(10ac)의 표면 내에 피트들(도 1i의 P)이 형성될 수 있다. 상기 분리 홈(G) 내의 요철 패턴들(10a)의 표면을 식각하는 것은 플라즈마 식각법을 사용하여 수행할 수 있다. 이 때, 상기 포토레지스트 패턴(37)은 플라즈마로 인한 상기 단위 발광소자들(UD)의 손상을 방지할 수 있다.
도 1i를 참조하면, 상기 포토레지스트 패턴(37)과 상기 금속 클러스터들(34)을 제거할 수 있다. 그 결과, 상기 분리 홈(G) 내에 표면 피트들(P)을 갖는 요철 패턴들(10a)이 노출될 수 있다.
도 1j를 참조하면, 상기 단위 발광소자들(UD) 각각의 상부면 내에 상기 제2 도전형 반도체층(17) 및 상기 활성층(15)을 식각하여 상기 제1 도전형 반도체층(23)을 노출시키는 메사 식각 영역(R, mesa etched region)을 형성할 수 있다. 상기 메사 식각 영역(R)의 측벽 내에는 상기 각 단위 발광소자(UD)의 상기 제2 도전형 반도체층(17) 및 상기 활성층(15)이 노출될 수 있다. 상기 메사 식각 영역(R)의 폭은 상기 기판(10)에 가까워질수록 좁아질 수 있다.
상기 단위 발광소자들(UD) 각각의 제2 도전형 반도체층(27) 상에 전류 스프레딩 도전막(44)을 형성할 수 있다. 상기 전류 스프레딩 도전막(44)은 광투과 도전막일 수 있다. 일 예로서, ITO(Indium Tin Oxide), Ni/Au, 또는 Cu/Au일 수 있다.
이 후, 기판 전체면 상에 절연막을 형성한 후, 이를 패터닝하여 상기 분리 홈(G) 내에 노출된 요철 패턴들(10a)과 상기 단위 발광소자들(UD)의 측벽을 덮는 분리 절연막(40) 및 상기 전류 스프레딩 도전막(44) 상에 배치된 패시베이션막(43)을 형성할 수 있다. 상기 분리 절연막(40)은 상기 분리 홈(G)에 인접하는 메사 식각 영역(R) 내의 일측 측벽 상으로 연장될 수 있다. 상기 패시베이션막(43)은 메사 식각 영역(R) 내의 타측 측벽 상으로 연장될 수 있으며, 상기 전류 스프레딩 도전막(44)의 일부를 노출시킬 수 있다. 상기 분리 절연막(40) 및 상기 패시베이션막(43)은 폴리이미드막, 실리콘 산화막, 또는 실리콘 질화막일 수 있다.
상기 분리 절연막물질(40) 상에 이에 인접하는 한 쌍의 상기 단위 발광소자들(UD)을 전기적으로 연결하는 배선(46)을 형성할 수 있다. 상기 배선(46)은 상기 한 쌍의 단위 발광소자들(UD) 중 일측 즉, 제1 소자의 제2 도전형 반도체층(27)(또는 전류 스프레딩층(44))과 타측 즉, 제2 소자의 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있다. 이 경우, 상기 단위 발광소자들(UD)는 상기 배선(46)에 의해 직렬 연결될 수 있어, 높은 동작 전압을 나타낼 수 있다.
상기 배선(46)과 상기 제2 소자의 제2 도전형 반도체층(27) 사이에 상기 분리 절연막(40)이 위치할 수 있다. 상기 메사 식각 영역(R)의 폭은 상기 기판(10)에 가까워질수록 좁아질 수 있는데, 이 경우 상기 배선(46)의 단선이 방지될 수 있다.
도 7a 및 도 7b는 활성층에서 방출된 광이 발광다이오드 하부의 요철 패턴과 분리 영역 내의 요철 패턴에 의해 여러 방향으로 반사되는 것을 각각 개략적으로 나타낸 개략도이다.
도 7a을 참조하면, 도 1j를 참조하여 설명한 발광다이오드가 동작할 때 상기 활성층(도 1j의 25)에서 그 하부의 기판(도 1j의 10) 방향으로 진행하는 광은 철부들(10av)을 만나게 된다. 이 때, 철부들(10av)은 상부에 평면이 아닌 뾰족한 꼭지점(V)을 갖고 기판면에 대해 경사각을 갖는 측면들(UF, LF)을 가지므로, 상기 활성층(도 1j의 25)으로부터 진행된 광은 여러 방향으로 반사될 수 있다. 그 결과, 광추출 효율이 향상될 수 있다.
도 7b를 참조하면, 상기 활성층(도 1j의 25)에서 분리 홈(G) 내의 기판 방향으로 진행하는 광은 철부들(10av)과 이들 사이의 요부들(10ac)을 만나게 된다. 이 때, 도 7a를 참조하여 설명한 바와 같이 광은 상기 철부들(10av)의 형태 즉, 경사각을 갖는 측면들(UF, LF)과 뾰족한 꼭지점에 의해 여러 방향으로 반사될 수 있다. 이와 더불어서, 광은 상기 철부들(10av)의 표면뿐 아니라 상기 요부들(10ac)의 표면 내에 피트들(P)에 의해서도 난반사될 수 있다. 그 결과, 광추출 효율이 더욱 향상될 수 있다.
도 8a 내지 도 8e는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 8a를 참조하면, 기판(10)의 상부 표면 내에 요철 패턴들(10a)을 형성할 수 있다. 상기 요철 패턴들(10a)은 도 1a 내지 도 1e를 참조하여 설명한 방법을 사용하여 형성할 수 있다.
상기 요철 패턴들(10a) 상에 금속막(미도시)을 적층한 후, 금속막이 적층된 기판을 열처리하여 금속 클러스터들(34)을 형성할 수 있다. 상기 금속 클러스터들(34) 상에 포토레지스트 패턴(37)을 형성할 수 있다. 상기 포토레지스트 패턴(37)은 일부 영역들 구체적으로, 제1 영역(A1) 및 제2 영역(A2)을 노출시킬 수 있다. 상기 제1 영역(A1)은 후술하는 분리 홈에 대응되는 영역일 수 있고, 상기 제2 영역(A2)은 후술하는 메사 식각 영역에 대응되는 영역일 수 있다. 그러나, 이에 한정되지 않고 상기 포토레지스트 패턴(37)은 후술하는 분리 홈에 대응되는 상기 제1 영역(A1) 만을 노출시킬 수 있다.
이 후, 상기 포토레지스트 패턴(37) 및 상기 금속 클러스터들(34)을 마스크로 하여, 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 요철 패턴들(10a)의 표면을 식각할 수 있다. 그 결과, 상기 제1 영역(A1) 및 상기 제2 영역(A2)의 요철 패턴들(10a)의 표면, 구체적으로 철부들(10av)의 표면 및 요부들(10ac)의 표면 내에 내에 피트들(도 8b의 P)이 형성될 수 있다.
도 8b를 참조하면, 상기 포토레지스트 패턴(37)과 상기 금속 클러스터들(34)을 제거할 수 있다. 그 결과, 상기 제1 영역(A1) 및 상기 제2 영역(A2) 내에 표면 피트들(P)을 갖는 요철 패턴들(10a)이 노출될 수 있다.
도 8c를 참조하면, 상기 표면 피트들(P)을 갖는 요철 패턴(10a)이 형성된 기판 상에 버퍼층(21)을 형성할 수 있다. 상기 버퍼층(21)은 상기 제1 영역(A1) 및 상기 제2 영역(A2)을 제외한 영역에서는 도 1f를 참조하여 설명한 바와 같이 상기 요철 패턴들(10a)의 형태적 특성 및 결정학적으로 안정된 면들로 인해 관통전위 밀도가 감소되어 결정품질이 향상될 수 있다. 한편, 상기 제1 영역(A1) 및 상기 제2 영역(A2)에서는 상기 표면 피트들(P)로 인해 관통전위가 발생할 수도 있다.
이 후, 상기 버퍼층(21) 상에 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27)을 차례로 형성할 수 있다. 상기 버퍼층(21), 상기 제1 도전형 반도체층(23), 상기 활성층(25), 및 상기 제2 도전형 반도체층(27)은 적층체를 형성할 수 있다.
도 8d를 참조하면, 상기 적층체의 상기 제1 영역(A1) 상의 영역을 상기 기판(10)이 노출될 때까지 식각하여 단위 발광소자들(UD)을 분리하는 분리 홈(G)을 형성한다. 상기 분리 홈(G) 내에 표면 피트를 구비하는 요철 패턴들(10a)이 노출될 수 있다.
도 8e를 참조하면, 상기 단위 발광소자들(UD) 각각의 상부면 내에 상기 제1 도전형 반도체층(13)을 노출시키는 메사 식각 영역(R, mesa etched region)을 형성할 수 있다. 상기 메사 식각 영역(R)은 상기 제2 영역(A2)에 대응한다. 이 후, 도 1j를 참조하여 설명한 것과 같이, 전류 스프레딩 도전막(44), 분리 절연막(40), 패시베이션막(43), 및 배선(46)을 형성할 수 있다.
이러한 발광다이오드가 동작할 때 상기 활성층(25)에서 그 하부의 기판(10) 방향으로 진행하는 광은 철부들(10av)을 만나게 된다. 이 때, 철부들(10av)은 상부에 평면이 아닌 뾰족한 꼭지점(V)을 갖고 기판면에 대해 경사각을 갖는 측면들(UF, LF)을 가지므로, 상기 활성층(25)으로부터 진행된 광은 여러 방향으로 반사될 수 있다. 그 결과, 광추출 효율이 향상될 수 있다. 또한, 상기 활성층(25)에서 분리 홈(G) 내의 기판 방향으로 진행하는 광은 철부들(10av)과 이들 사이의 요부들(10ac)을 만나게 된다. 이 때, 앞서 설명한 바와 같이 광은 상기 철부들(10av)의 형태에 의해 여러 방향으로 반사될 수 있을 뿐 아니라, 상기 철부들(10av)의 표면과 상기 요부들(10ac)의 표면 내에 형성된 피트들(P)에 의해서도 난반사될 수 있다. 그 결과, 피트들(P)에 의해 광추출 효율이 더욱 향상될 수 있다.
한편, 상기 적층체를 형성할 때 상기 제1 영역(A1) 상에서 상기 요철 패턴(10a)의 표면 피트들(P)로 인해 생성된 관통전위들은 상기 분리 홈(G)을 형성하는 과정에서 모두 제거될 수 있다. 또한, 상기 적층체를 형성할 때 상기 제2 영역(A2) 상에서 상기 요철 패턴(10a)의 표면 피트들(P)로 인해 관통전위들이 생성되어 이 영역의 활성층(25) 내로 전파될 수 있으나, 상기 메사 식각 영역(R)을 형성할 때 이 영역의 활성층(25)을 제거하므로 이러한 관통전위들에 의한 활성층(25)의 결정품질 저하는 발생하지 않을 수 있다. 따라서, 상기 요철 패턴(10a)의 표면 피트들(P)은 최종 소자에서의 에피 품질을 크게 저하시키지 않으면서도 광추출 효율을 향상시킬 수 있다.
도 9a 내지 도 9d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 9a를 참조하면, 기판(10)을 제공한다. 상기 기판(10)의 상부면 상에 식각 마스크층(13)을 형성할 수 있다. 상기 식각 마스크층(13) 상에 포토레지스트 패턴(18)을 형성할 수 있다.
도 9b를 참조하면, 상기 포토레지스트 패턴(18)을 마스크로 하여 상기 식각 마스크층(13)을 습식 또는 건식 식각할 수 있다. 그 결과, 식각 마스크 패턴(13a)이 형성될 수 있다. 상기 식각 마스크 패턴(13a)은 0.2 내지 1um의 폭을 갖도록 형성할 있다. 이를 위해 상기 포토레지스트 패턴(18)의 폭을 조절할 수 있다. 상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 2 내지 도 4에 도시된 바와 같이 스트라이프 형상(도 2), 또는 원(도 3) 또는 다각형(도 4)의 아일랜드 형상을 가질 수 있다.
도 9c를 참조하면, 상기 포토레지스트 패턴(18)을 제거하여 상기 식각 마스크 패턴(13a)을 노출시킬 수 있다. 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
상기 철부(10av)는 제1 결정면들인 하부 측면들(LF)과 상기 제1 결정면과는 다른 제2 결정면들인 상부 측면들(UF)을 갖고, 상기 제2 결정면들이 만나 상부 꼭지점(upper vertex, V)을 가질 수 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들은 기판면과 실질적으로 평행할 수 있다.
상기 식각은 습식식각일 수 있다. 상기 식각 과정에서 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
이러한 습식식각 과정에서 상기 식각 마스크 패턴들(13a) 사이에 노출된 상기 기판(10)은 식각되어, 그 표면 내에 상기 기판면에 대해 제1 각도(θ1)로 기울어진 제1 결정면들(점선 F)이 나타나도록 식각될 수 있다. 이 후, 상기 기판(10)은 더욱 식각되어 상기 제1 결정면들이 기판(10) 하부 방향으로 연장되어 상기 철부(10av)의 하부 측면들(LF)을 형성할 수 있다. 한편, 식각의 초기단계에서 형성된 상기 기판(10) 표면과 가까운 제1 결정면들(점선 F) 또한 점차 식각되어 다른 결정면들 즉, 상기 기판면에 대해 제1 각도(θ2)로 기울어진 제2 결정면들이 노출될 수 있고, 이는 상부 측면들(UF)을 형성할 수 있다. 상기 제2 결정면들은 서로 만나 상부 꼭지점(V)을 형성할 수 있다.
이와 같이, 상기 식각 마스크 패턴(13a)을 작은 폭 일 예로서, 0.2 내지 1um의 폭을 갖도록 형성함에 따라, 상기 식각 마스크 패턴(13a)을 잔존시킨 상태에서도 식각 용액이 상기 식각 마스크 패턴(13a) 하부로 충분히 침투할 수 있어 상기 상부 측면들(UF)과 상부 꼭지점(V)을 형성할 수 있다.
이 후, 도 1f 및 도 1j를 참조하여 설명한 방법에 따라 공정을 수행하면 도 1j에 도시된 바와 같은 발광다이오드를 제조할 수 있다.
도 10a 내지 도 10d는본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 10a를 참조하면, 기판(10) 상에 식각 마스크 패턴(13a)을 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 도 1a 및 도 1b를 참조하여 설명한 방법과 유사한 방법으로 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막일 수 있다. 그러나, 상기 식각 마스크 패턴(13a)은 이에 한정되지 않고 상기 기판(10)에 대한 식각선택비를 갖는 물질이면 가능하다. 상기 식각 마스크 패턴(13a)는 다양한 형상을 갖도록 형성할 수 있다. 일 예로서, 상기 식각 마스크 패턴(13a)은 도 2 내지 도 4에 도시된 바와 같이 스트라이프 형상(도 2), 또는 원(도 3) 또는 다각형(도 4)의 아일랜드 형상을 가질 수 있다. 상기 식각 마스크 패턴(13a)의 단위 패턴이 아일랜드 형상을 갖는 경우에, 상기 식각 마스크 패턴(13a)의 단위 패턴들은 어느 하나의 단위 패턴을 중심에 두고 이를 6개의 단위 패턴들이 육각형의 모양으로 둘러싸도록 배치될 수 있다. 그러나, 상기 식각 마스크 패턴(13a)의 형상이 이에 한정되는 것은 아니다.
상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
도 10b를 참조하면, 상기 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면을 노출시킨다. 상기 철부(10av) 의 상부면(T)은 평면일 수 있고, 그의 측면들(facets, S)은 상기 기판면에 대해 제1 경사각(θ1)을 가질 수 있다. 이러한 측면들(S)은 제1 결정면들일 수 있다. 또한, 상기 철부(10av)의 측면들(S)이 상기 기판면에 대해 기울어진 각도들 즉, 경사각들은 동일할 수도 있고 측면들(S)에 따라 서로 다를 수도 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들 그리고 상기 철부들(10av)의 상부면은 기판면과 실질적으로 평행할 수 있다.
도 11을 참조하여 상기 요철 패턴을 자세하게 설명한다. 도 10b는 도 11의 절단선 I-I'를 따라 취해진 단면에 대응할 수 있다.
도 10b 및 도 11을 참조하면, 요철 패턴(10a)은 다수 개의 철부들(10av)와 이에 의해 정의된 요부들(10ac)을 구비한다. 상기 철부들(10av) 사이에 위치하는 상기 요부들(10ac)의 바닥면과 상기 철부들(10av)의 상부면은 기판면과 실질적으로 평행한 면, 일 예로서 c-면 일 수 있다. 상기 철부는 도 2 내지 도 4를 참조하여 설명한 식각 마스크 패턴(13a)의 형상에 대응하여, 스트라이프 또는 아일랜드 형상을 가질 수 있으나, 상기 식각 마스크 패턴(13a)이 원 또는 다각형인 아일랜드 형상을 갖는 경우에 특히 원의 형상을 갖는 경우에, 도 11에 도시된 바와 같이 상기 철부(10av)의 측면들에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 가질 수 있다. 또한 상기 철부(10av)의 상부면은 상기 식각 마스크 패턴(13a)의 형상에 따라 원의 형상을 가질 수 있다.
도 10c를 참조하면, 상기 요철 패턴(10a)이 형성된 기판 상에 버퍼층(21)을 형성할 수 있다. 이 때, 상기 기판면과 실질적으로 평행한 면들인 상기 요부(10ac)의 바닥면과 상기 철부(10av)의 상부면에서 상기 버퍼층(21)은 우선적으로 수직성장될 수 있다. 또한, 상기 요부(10ac)의 바닥면과 상기 형성된 상기 철부(10av)의 측면들(S)은 습식식각을 통해 형성되어 안정한 결정면들이므로, 이들 상에 전위가 형성될 확률이 적다. 따라서, 결정품질이 향상될 수 있다.
이 후, 도 1f 및 도 1j를 참조하여 설명한 방법에 따라 공정을 수행하면 도 10d에 도시된 바와 같은 발광다이오드를 제조할 수 있다.
도 12a 내지 도 12d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 12a를 참조하면, 기판(10) 상에 식각 마스크 패턴(13a)을 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 도 1a 및 도 1b를 참조하여 설명한 방법과 유사한 방법으로 형성할 수 있다.
상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 습식식각법을 사용하여 수행할 수 있다.
습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다. 상기 철부(10av) 의 상부면은 평면일 수 있고, 그의 측면들(facets)은 상기 기판면에 대해 제1 경사각(θ1)을 가질 수 있다. 이러한 측면들은 제1 결정면들일 수 있다. 또한, 상기 철부(10av)의 측면들이 상기 기판면에 대해 기울어진 각도들 즉, 경사각들은 동일할 수도 있고 측면들에 따라 서로 다를 수도 있다. 또한, 상기 철부들(10av) 사이에 위치하는 요부들(10ac)의 바닥면들 그리고 상기 철부들(10av) 의 상부면은 기판면과 실질적으로 평행할 수 있다.
도 12b를 참조하면, 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 요철 패턴(10a)을 갖는 기판(10)을 2차 식각할 수 있다. 상기 2차 식각은 건식 식각, 구체적으로, 이방성 식각일 수 있다. 이 과정에서, 상기 철부(10av)의 측면과 상기 요부(10ac)의 바닥면은 소정 깊이만큼 식각될 수 있다.
도 12c를 참조하면, 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면(T)을 노출시킨다. 상기 철부(10av)는 서로 다른 경사각을 갖는 상부측면인 제1 측면(S1)과 하부측면인 제2 측면(S2)을 갖는다. 구체적으로, 상기 철부(10av)의 상부면(T)에 인접한 제1 측면(S1)은 기판면에 대해 실질적으로 수직일 수 있고, 상기 요부(10ac)에 인접한 제2 측면(S2)은 상기 기판면에 대해 제1 경사각(도 12a의 θ1)과 같거나 또는 유사의 각을 가질 수 있다.
이 후, 후, 도 1f 및 도 1j를 참조하여 설명한 방법에 따라 공정을 수행하면 도시된 바와 같은 발광다이오드를 제조할 수 있다(도 12d 참조).
도 13a 내지 도 13d는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 본 실시예에 따른 발광다이오드의 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1j를 참조하여 설명한 제조방법과 유사할 수 있다.
도 13a를 참조하면, 기판(10) 상에 식각 마스크 패턴(13a)을 형성할 수 있다. 상기 식각 마스크 패턴(13a)은 도 1a 및 도 1b를 참조하여 설명한 방법과 유사한 방법으로 형성할 수 있다.
상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 기판(10)을 식각하여, 상기 기판(10)의 상부면 내에 요부(concave, 10ac)와 철부(convex, 10av)를 포함하는 요철 패턴(10a)을 형성할 수 있다. 상기 기판(10)을 식각하는 것은 건식식각법, 구체적으로 이방성 식각법을 사용하여 수행할 수 있다. 이 경우, 상기 철부(10av)의 측면은 기판면에 대해 실질적으로 수직일 수 있다.
도 13b를 참조하면, 상기 식각 마스크 패턴(13a)을 마스크로 하여 상기 요철 패턴(10a)을 갖는 기판(10)을 2차 식각할 수 있다. 상기 2차 식각은 습식 식각일 수 있다. 습식식각에 사용되는 식각 용액은 상기 기판(10)의 결정 방향에 따라 크게 다른 식각 속도를 나타낼 수 있다. 다시 말해서, 식각 용액은 상기 기판(10)의 특정 결정 방향을 우선적으로 식각할 수 있다. 일 예로서, 상기 식각 용액은 상기 기판(10)이 사파이어 기판 또는 GaN 기판인 경우에 황산과 인산의 혼합용액, 질산과 인산의 혼합용액 또는 KOH 용액일 수 있고, SiC 기판인 경우에 BOE(Buffered Oxide Etch) 또는 HF 용액일 수 있으며, Si 기판인 경우에 KOH 용액일 수 있다. 일 예로서, 상기 기판(10)이 c-면 사파이어 기판이고 상기 식각 용액이 황산과 인산이 3:1의 부피비로 혼합된 용액인 경우에, 상기 습식식각 과정에서 c-면이 우선적으로 식각될 수 있다.
도 13c를 참조하면, 식각 마스크 패턴(13a)을 제거하여 상기 철부(10av)의 상부면(T)을 노출시킨다. 상기 철부(10av)는 서로 다른 경사각을 갖는 제1 측면(S1)과 제2 측면들(S2)을 가질 수 있다. 상기 제2 측면들(S2)은 상기 습식식각 과정에서 특정 결정면이 우선 식각되어 형성된 것으로 기판면에 대해 소정의 경사각을 가질 수 있으며, 상기 철부(10av)의 상부면(T)과 요부(10ac)의 바닥면에 인접하여 형성된 상부 측면과 하부 측면일 수 있다. 또한, 상기 제2 측면들(S2) 사이에 위치하는 중간 측면인 상기 제1 측면(S1)은 기판면에 대해 실질적으로 수직일 수 있다.
도 1f 및 도 1j를 참조하여 설명한 방법에 따라 공정을 수행하면 도시된 바와 같은 발광다이오드를 제조할 수 있다(도 13d 참조).
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<요철 패턴 제조예 1>
c-면 사파이어 기판 상에 실리콘 산화막을 형성한 후, 상기 실리콘 산화막 상에 포토레지스트 패턴을 형성하였다. 상기 포토레지스트 패턴은 도 5에 도시된 바와 유사한 원형 형상의 단위 패턴들 어레이였다. 상기 포토레지스트 패턴을 마스크로 하여 상기 실리콘 산화막을 불산으로 식각하여, 산화 실리콘 패턴을 형성하였다. 이 후, 상기 포토레지스트 패턴을 제거하였다. 상기 산화 실리콘 패턴을 마스크로 하여 상기 기판을 황산과 인산을 3:1의 부피비로 혼합한 혼합용액으로 식각하였다. 이 후, 상기 산화 실리콘 패턴을 제거하여 상부면이 평면인 철부와 평면인 요부를 갖는 요철 패턴을 형성하였다.
<요철 패턴 제조예 2>
산화 실리콘 패턴을 마스크로 하여 상기 기판을 건식 식각한 것을 제외하고는 요철 패턴 제조예 1과 유사한 방법을 사용하여 기판 상부면 내에 요철 패턴을 형성하였다.
<요철 패턴 제조예 3>
제조예 1의 결과물인 기판을 황산과 인산을 3:1의 부피비로 혼합한 혼합용액으로 2차 식각하였다.
<요철 패턴 제조예 4>
상기 제조예 2에 따른 요철 패턴 상에 10nm의 니켈층을 형성한 후, 열처리 하여 상기 요철 패턴 상에 니켈 클러스터들을 형성하였다. 상기 니켈 클러스터들을 마스크로 하여 상기 요철 패턴을 플라즈마 식각 한 후, 상기 니켈 클러스터들을 제거하였다.
<발광다이오드 제조예 1>
요철 패턴 제조예 1에 따라 형성된 요철 패턴을 갖는 기판 상에 언도프트 GaN층을 MOCVD법을 사용하여 형성하였다. 상기 언도프트 GaN층 상에 n형 GaN층을 형성한 후, 상기 n형 GaN층 상에 InGaN/GaN의 다중 양자 우물구조의 활성층을 형성하였다. 이 후, 상기 활성층 상에 p형 GaN층을 형성한 후, 상기 n형 GaN층을 노출시키는 메사 식각 영역을 형성하였다. 이 후, 상기 p형 GaN층 상에 ITO층을 형성하고, 상기 메사 식각 영역 내에 노출된 n형 GaN층과 ITO층 상에 n형 전극과 p형 전극을 각각 형성하였다.
<발광다이오드 제조예 2>
요철 패턴 제조예 2에 따른 기판을 사용한 것을 제외하고는 발광다이오드 제조예 1과 유사한 방법을 사용하여 발광다이오드를 제조하였다.
<발광다이오드 제조예 3>
요철 패턴 제조예 3에 따른 기판을 사용한 것을 제외하고는 발광다이오드 제조예 1과 유사한 방법을 사용하여 발광다이오드를 제조하였다.
도 14 및 도 15는 각각 요철 패턴 제조예들 1 및 2에 따른 요철 패턴 상에 에피층을 성장시킨 후의 SEM 단면 사진들이다.
도 14 및 도 15를 참조하면, 건식 식각으로 요철 패턴을 형성한 경우, 요철 패턴의 경사면과 에피층(121) 사이의 계면에 미세한 보이드(VD) 등의 결정학적 부정합이 발생될 뿐 아니라 에피층(121) 내에 전위(D)가 발생되는 것을 알 수 있다(요철 패턴 제조예 2, 도 15). 반면, 습식 식각으로 요철 패턴(10a)을 형성한 경우 요철 패턴(10a)의 경사면과 에피층(21) 사이의 계면에 미세한 보이드가 관찰되지 않을 뿐 아니라 전위 역시 거의 관찰되지 않아 결정품질이 양호함을 알 수 있다(요철 패턴 제조예 1, 도 14).
발광다이오드 제조예들 1 및 2에 따른 발광다이오들에 대해 ESD 실험을 실시한 결과, 제조예 1에 따른 발광다이오드는 71.07%의 ESD 수율(다수 개의 발광다이오드들에 1kV의 정전압을 3회에 걸쳐 인가한 후 정상적으로 동작하는 발광다이오드들의 비율을 의미함)을 나타낸 반면, 제조예 2에 따른 발광다이오드의 ESD 수율은 0.33%인 것으로 나타났다. 이는 건식 식각을 사용하여 형성된 요철 패턴(요철 패턴 제조예 2)을 갖는 발광다이오드(제조예 2)에 비해 습식 식각을 사용하여 형성된 요철 패턴(요철 패턴 제조예 1)을 갖는 발광다이오드(제조예 1)는 결정품질이 향상된 에피층을 갖기 때문인 것으로 판단된다.
도 16a 내지 도 16c는 요철 패턴 제조예 3에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 16a 내지 도 16c를 참조하면, 기판의 상부면 내에 철부들(10av)과 이들에 의해 정의된 요부들(10ac)를 갖는 요철 패턴(10a)이 형성되었다. 상기 철부들(10av)은 하부 측면들(LF)과 상부 측면들(UF)을 구비하고, 상기 상부 측면들(UF)이 만나 상부 꼭지점(V)이 형성되었다. 상기 상부 측면(UF)이 기판면과 이루는 각(θ2)은 상기 하부 측면(LF)이 기판면과 이루는 각(θ1)에 비해 작다.
또한, 상기 철부(10av)의 하부 측면들(LF)에 의해 정의되는 바닥면은 각 선분이 외부로 돌출된 곡면인 유사 삼각형의 형상을 갖는다. 또한 상기 철부(10av)의 상부 측면들(UF)은 위에서 봤을 때 대략 육각형의 형상을 갖는다.
도 17은 발광다이오드 제조예2 및 발광다이오드 제조예 3에 따라 각각 제조된 발광다이오드들의 전류에 대한 출력을 나타낸 그래프이다.
도 17을 참조하면, 제조예 3에 따른 발광다이오드는 제조예 2에 따른 발광다이오드에 비해 고 전류 영역에서 효율 드룹(droop)이 개선된 것을 알 수 있다. 이는 2차의 습식식각을 통해 형성된 요철 패턴(요철 패턴 제조예 3)을 갖는 발광다이오드인 제조예 3에 따른 발광다이오드는 건식 식각을 통해 형성된 요철 패턴(요철 패턴 제조예 2)을 갖는 발광다이오드인 제조예 2에 따른 발광다이오드에 비해 에피 품질이 향상된 것을 의미한다.
도 18a 내지 도 18b는 요철 패턴 제조예 4에 따라 제조된 요철 패턴을 갖는 기판을 나타낸 SEM 사진들이다.
도 18a 및 도 18b를 참조하면, 요철 패턴(10a)의 철부(10av) 및 요부(10ac)의 표면 상에 다수의 피트들(P)이 형성된 것을 알 수 있다. 이러한 피트들(P)은 활성층으로부터 진행되는 광을 난반사시켜 광추출 효율이 향상될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판 10a: 요철 패턴
10av: 철부 10ac: 요부
V: 상부 꼭지점 P: 표면 피트
13a: 식각 마스크 패턴 21: 버퍼층
23: 제1 도전형 반도체층 25: 활성층
27: 제2 도전형 반도체층 34: 금속 클러스터
R: 메사 식각 영역 40: 분리 절연막
44: 전류 스프레딩 도전막 46: 배선

Claims (25)

  1. 기판;
    상기 기판의 상부면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴이 배치되되, 상기 기판의 상부면의 일부 영역 내에 배치된 요철 패턴은 그의 표면 내에 피트를 구비하고; 및
    상기 기판 상에 차례로 배치된 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 단위 발광소자를 포함하는 발광다이오드.
  2. 제1항에 있어서,
    상기 발광다이오드는 분리 홈에 의해 분리된 복수 개의 단위 발광소자들을 구비하고,
    상기 표면 내에 피트를 갖는 요철 패턴은 상기 분리 홈 내에 배치된 발광다이오드.
  3. 제1항 또는 제2항에 있어서,
    상기 단위 발광소자는 그의 상부면 내에 상기 제1 도전형 반도체층을 노출시키는 메사 식각 영역을 더 포함하고,
    상기 표면 내에 피트를 갖는 요철 패턴은 상기 메사 식각 영역에 대응되는 영역에 배치되는 발광다이오드.
  4. 제1항에 있어서,
    상기 요철 패턴의 철부는 결정면들인 다수 개의 측면들과 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 구비하는 발광다이오드.
  5. 제4항에 있어서,
    상기 측면들은 제1 결정면들인 하부 측면들과 제2 결정면들인 상부 측면들을 구비하고,
    상기 상부 꼭지점은 상기 제2 결정면들이 만나 이루어진 발광다이오드.
  6. 제5항에 있어서,
    상기 제2 결정면이 기판 표면과 이루는 경사각은 상기 제1 결정면이 기판 표면과 이루는 경사각에 비해 작은 발광다이오드.
  7. 제4항에 있어서,
    상기 철부는 스트라이프 또는 아일랜드(island)의 형태를 갖는 발광다이오드.
  8. 제7항에 있어서,
    상기 철부가 아일랜드의 형태를 갖는 경우에,
    상기 철부의 바닥면은 유사 삼각형의 형상이되, 각 선분이 외부로 돌출된 곡면인 발광다이오드.
  9. 제1항에 있어서,
    상기 요철 패턴의 철부는 결정면들인 측면들과 편평한 상부면을 갖는 발광다이오드.
  10. 제1항에 있어서,
    상기 요철 패턴의 철부는 서로 다른 경사각을 갖는 하부 측면과 상부 측면을 갖는 발광다이오드.
  11. 제1항에 있어서,
    상기 요철 패턴의 철부는 하부 측면, 중간 측면, 및 상부 측면을 갖고, 상기 서로 인접하는 측면들은 서로 다른 경사각을 갖는 발광다이오드.
  12. 제2항에 있어서,
    상기 분리 홈 내에 배치된 분리 절연막; 및
    상기 분리 절연막 상에 위치하여 인접하는 한 쌍의 상기 단위 발광소자들을 전기적으로 연결하는 배선을 더 포함하는 발광다이오드.
  13. 기판의 상부면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 형성하는 단계;
    상기 기판의 상부면의 일부 영역 내에 배치된 요철 패턴의 표면 내에 피트를 형성하는 단계; 및
    상기 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 적층체를 형성하는 단계를 포함하는 발광다이오드 제조방법.
  14. 제13항에 있어서,
    상기 피트를 형성하는 것은
    상기 요철 패턴 상에 금속막을 형성하는 단계;
    상기 금속막을 열처리하여 금속 클러스터들을 형성하는 단계; 및
    상기 금속 클러스터들을 마스크로 하여 상기 요철 패턴의 표면을 식각하는 단계를 포함하는 발광다이오드 제조방법.
  15. 제14항에 있어서,
    상기 요철 패턴의 표면을 식각하기 전에, 상기 기판의 상부면의 다른 영역 내에 배치된 요철 패턴 상에 포토레지스트 패턴을 형성하는 단계를 더 포함하고,
    상기 요철 패턴의 표면을 식각하는 것은 상기 금속 클러스터들과 상기 포토레지스트 패턴을 마스크로 하여 수행하는 발광다이오드 제조방법.
  16. 제13항에 있어서,
    상기 적층체의 일부 영역을 상기 기판이 노출될 때까지 식각하여 복수 개의 단위 발광소자들을 분리하고 상기 요철 패턴을 노출시키는 분리 홈을 형성하는 단계를 더 포함하고,
    상기 요철 패턴의 표면 내에 피트를 형성하는 단계는 상기 분리 홈 내에 노출된 요철 패턴의 표면 내에 피트를 형성하는 단계인 발광다이오드 제조방법.
  17. 제16항에 있어서,
    상기 피트를 형성하는 것은
    상기 분리 홈 내에 노출된 요철 패턴 및 단위 발광소자들 상에 금속막을 형성하는 단계;
    상기 금속막을 열처리하여 금속 클러스터들을 형성하는 단계;
    상기 단위 발광소자들 상에 포토레지스트 패턴을 형성하는 단계; 및
    상기 금속 클러스터들 및 상기 포토레지스트 패턴을 마스크로 하여 상기 요철 패턴의 표면을 식각하는 단계를 포함하는 발광다이오드 제조방법.
  18. 제13항에 있어서,
    상기 적층체의 일부 영역을 상기 제1 반도체층이 노출될 때까지 식각하여 메사 식각 영역을 형성하는 단계를 더 포함하고,
    상기 표면 내에 피트를 갖는 요철 패턴은 상기 메사 식각 영역에 대응되는 영역에 배치되는 발광다이오드 제조방법.
  19. 제13항에 있어서,
    상기 요철 패턴을 형성하는 것은,
    기판 상에 식각 마스크 패턴을 형성하는 단계; 및
    상기 식각 마스크 패턴을 마스크로 하여 상기 기판을 습식식각하여 상기 기판의 표면 내에 철부(convex)와 이에 의해 정의된 요부(concave)를 구비하는 요철 패턴을 형성하는 단계를 포함하는 발광다이오드 제조방법.
  20. 제19항에 있어서,
    상기 기판을 습식식각하기 전 또는 후에,
    상기 식각 마스크 패턴을 마스크로 하여 상기 기판을 건식식각하는 단계를 더 포함하는 발광다이오드 제조방법.
  21. 제19항에 있어서,
    상기 습식 식각은 1차 습식 식각이고, 상기 철부는 결정면들인 다수 개의 측면들(facets)과 상부면을 구비하고,
    상기 기판을 1차 습식 식각한 후, 상기 식각 마스크 패턴을 제거하여 상기 철부의 상부면을 노출시키는 단계; 및
    상기 철부의 상부면이 노출된 기판을 2차 습식식각하여 상기 철부가 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 갖도록 변화시키는 단계를 더 포함하는 발광다이오드 제조방법.
  22. 제19항에 있어서,
    상기 습식 식각은 1차 습식 식각이고, 상기 철부는 결정면들인 다수 개의 측면들(facets)과 상부면을 구비하고,
    상기 기판을 1차 습식 식각한 후, 상기 기판을 2차 습식식각하되 식각액이 상기 식각 마스크 패턴 하부로 침투하여 상기 철부가 상기 측면들 중 적어도 일부가 만나 이루어진 하나의 상부 꼭지점을 갖도록 변화시키는 단계를 더 포함하는 발광다이오드 제조방법.
  23. 제22항에 있어서,
    상기 식각 마스크 패턴의 폭은 0.2 내지 1um인 발광다이오드 제조방법.
  24. 제21항 또는 제22항에 있어서,
    상기 1차 습식식각 단계에서 형성된 상기 철부의 측면은 제1 결정면이고,
    상기 2차 습식식각 단계에서는 상기 요부의 바닥이 식각되어 상기 제1 결정면에서 연장된 하부 측면이 형성되고 상기 1차 습식식각 단계에서 형성된 제1 결정면의 적어도 상부부분은 식각되어 제2 결정면인 상부 측면을 형성하고, 상기 상부 꼭지점은 상기 제2 결정면들이 만나 이루어진 것인 발광다이오드 제조방법.
  25. 제24항에 있어서,
    상기 제1 결정면은 기판면에 대해 제1 경사각을 갖고, 상기 제2 결정면은 상기 제1 경사각보다 낮은 제2 경사각을 갖는 발광다이오드 제조방법.
KR1020120105322A 2011-09-30 2012-09-21 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 KR20140038785A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120105322A KR20140038785A (ko) 2012-09-21 2012-09-21 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
US14/732,455 US10069038B2 (en) 2011-09-30 2015-06-05 Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120105322A KR20140038785A (ko) 2012-09-21 2012-09-21 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20140038785A true KR20140038785A (ko) 2014-03-31

Family

ID=50646941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105322A KR20140038785A (ko) 2011-09-30 2012-09-21 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20140038785A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025030A (zh) * 2016-08-08 2016-10-12 泉州市三星消防设备有限公司 一种具有双阶级图层的图形化衬底的制备方法
CN111261760A (zh) * 2018-11-30 2020-06-09 首尔伟傲世有限公司 发光元件
TWI734445B (zh) * 2019-04-17 2021-07-21 日商日機裝股份有限公司 半導體發光元件以及半導體發光元件的製造方法
CN115020564A (zh) * 2022-06-06 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种复合图形化衬底的制备方法及具有空气隙的外延结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025030A (zh) * 2016-08-08 2016-10-12 泉州市三星消防设备有限公司 一种具有双阶级图层的图形化衬底的制备方法
CN111261760A (zh) * 2018-11-30 2020-06-09 首尔伟傲世有限公司 发光元件
TWI734445B (zh) * 2019-04-17 2021-07-21 日商日機裝股份有限公司 半導體發光元件以及半導體發光元件的製造方法
US11227976B2 (en) 2019-04-17 2022-01-18 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
US11705538B2 (en) 2019-04-17 2023-07-18 Nikkiso Co., Ltd. Semiconductor light emitting element
CN115020564A (zh) * 2022-06-06 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种复合图形化衬底的制备方法及具有空气隙的外延结构
CN115020564B (zh) * 2022-06-06 2023-10-20 淮安澳洋顺昌光电技术有限公司 一种复合图形化衬底的制备方法及具有空气隙的外延结构

Similar Documents

Publication Publication Date Title
US10069038B2 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
TWI532211B (zh) 半導體發光裝置及其製造方法
TWI455304B (zh) 圖案化基板及堆疊發光二極體結構
US6734503B2 (en) Nitride-based semiconductor element
US20120298956A1 (en) Method of Separating Light-Emitting Diode from a Growth Substrate
US20130248911A1 (en) Light-emitting device including nitride-based semiconductor omnidirectional reflector
US9287366B2 (en) III nitride semiconductor device and method of producing the same
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
US8501510B2 (en) Optoelectronic component with three-dimension quantum well structure and method for producing the same
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20140085195A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR20220034222A (ko) 발광 다이오드 및 제조 방법
US8335243B2 (en) Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
US20110284895A1 (en) Light-emitting semiconductor device
KR101701041B1 (ko) 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법
KR20130104611A (ko) 질화갈륨계 발광 다이오드 및 그것을 갖는 발광 장치
KR20110122943A (ko) 비극성 반도체 소자 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application