CN106025030A - 一种具有双阶级图层的图形化衬底的制备方法 - Google Patents

一种具有双阶级图层的图形化衬底的制备方法 Download PDF

Info

Publication number
CN106025030A
CN106025030A CN201610641282.2A CN201610641282A CN106025030A CN 106025030 A CN106025030 A CN 106025030A CN 201610641282 A CN201610641282 A CN 201610641282A CN 106025030 A CN106025030 A CN 106025030A
Authority
CN
China
Prior art keywords
layer
mask layer
sapphire substrate
preparation
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610641282.2A
Other languages
English (en)
Other versions
CN106025030B (zh
Inventor
钟志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winning Bid Lighting Group Co.,Ltd.
Original Assignee
QUANZHOU SANXING FIREFIGHTING EQUIPMENT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QUANZHOU SANXING FIREFIGHTING EQUIPMENT CO Ltd filed Critical QUANZHOU SANXING FIREFIGHTING EQUIPMENT CO Ltd
Priority to CN201610641282.2A priority Critical patent/CN106025030B/zh
Publication of CN106025030A publication Critical patent/CN106025030A/zh
Application granted granted Critical
Publication of CN106025030B publication Critical patent/CN106025030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Laminated Bodies (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

本发明提供一种具有双阶级图层的图形化衬底的制备方法，第一次蚀刻后在第一二氧化硅掩膜层的表面通过电浆喷洗对其进行微粗化处理，粗化后的第一二氧化硅掩膜层能与光刻胶掩膜层形成良好的接触，进而得到具有第二类图形的第二二氧化硅掩膜层，再次进行二次蚀刻后形成具有双阶级图层的蓝宝石衬底。双阶级图层其表面面积增大，增加反射出光面，很大程度上提高了光的反射率及改善长晶的错位密度。

Description

一种具有双阶级图层的图形化衬底的制备方法
技术领域
本发明涉及LED制程领域，具体涉及一种基于湿法蚀刻的双阶层图形化衬底的制备方法。
背景技术
目前制备黄色、绿色、蓝色、白色以及紫外发光二极管和激光二极管光电子器件，主要采用GaN材料。传统的GaN的生长是在诸如蓝宝石、硅、碳化硅衬底上进行的，可是这些衬底的晶格常数和热膨胀系数与GaN的相比相差很大，导致GaN基生长层形成高位错。高位错密度的存在限制了光电子器件性能的进一步提高，因此降低其位错密度势在必行。
于是人们研发出，在蓝宝石衬底上先蒸镀一层二氧化硅层后，在该图形衬底上实施外延生长技术，以减少GaN基生长层的位错密度，提高晶体的品质，改善器件性能。但是，这种制备衬底的方法容易引进杂质、增加应力，限制了晶体品质的提高。后来又研发出采用湿法蚀刻或干法蚀刻法制备图形化蓝宝石衬底的技术，至今广泛使用。
干法蚀刻的具体方式是：在蓝宝石衬底上制备一掩膜层，如二氧化硅层、金属镍层或金属镍颗粒等，再用物理离子轰击的方式将掩膜层外的蓝宝石衬底蚀刻。干法蚀刻制备出的图形垂直度高，且可以将图形小型化，宽度小于等于1μm。但成本高、机台损坏率大，且产品表面清洁度要求严格，因为一点污染或残留均会造成蚀刻后表面粗糙，影响产品质量。
湿法蚀刻的具体方式是：同样在蓝宝石衬底上制备一不易被特定的酸性蚀刻液蚀刻掩膜层，一般采用二氧化硅层，其酸性蚀刻液一般采用硫酸与磷酸的混合酸性蚀刻液，再将其置于酸性蚀刻液中蚀刻出一定深度的单阶图层即可。湿法蚀刻的优点在于：成本低，表面平整度好。但现有技术中的湿法蚀刻，无法将图形小型化(被蚀刻后直径会达到10μm左右)，图层形状不易控制(难以控制酸性蚀刻液的蚀刻速率及定向方向)。相对于干法蚀刻，其反光效率低，后续在长晶(生长GaN晶体)时错位密度的改善也不及干法蚀刻。
在有些技术人员可想到将湿法蚀刻得到的单阶图层上进行再次蚀刻得到多样化的图层，其实施方式有两种：
第一种：在先前被蚀刻过的掩膜层的基础上形成更小的图案，然后再次进行蚀刻；但存在一个巨大的难点：被酸性蚀刻液蚀刻的掩膜层表面过于光滑，且尺寸小(直径在3-5μm)，无法与光刻胶形成结合，即很难在原掩膜层的基础上形成尺寸更小的具有第二种图案的掩膜层。
第二种：将原掩膜层去除，重新制备一层掩膜层；但该方案也存在一个难点：去除原掩膜层后与重新制备一层掩膜层之间存在暴露与外界的时间，虽然生产车间的含尘量可控制在十万级内，但图形过于小型化，但凡有一点灰尘或水渍，均会造成剥离，成型率过低。
发明内容
为此，本发明在利用成本低、蚀刻表面平整度高的湿法蚀刻的基础上进行研发改善，提供一种具有双阶级图层的图形化衬底的制备方法。
为达到上述目的，本发明提供的一种具有双阶级图层的图形化衬底的制备方法，其特征在于，包括如下步骤：
S1，提供一具有用于长晶表面的蓝宝石衬底，并在该蓝宝石衬底的长晶表面制备一具有第一类图形的第一二氧化硅掩膜层；
S2，将S1得到的蓝宝石衬底置于硫酸与磷酸混合配置的酸性蚀刻溶液中进行蚀刻，形成具有一阶级图层的蓝宝石衬底；
S3，将S2得到的蓝宝石衬底置于电浆清洗机中利用电浆喷洗对第一二氧化硅掩膜层的表面进行微粗化处理；
S4，在具有二氧化硅掩膜层的表面制备一具有第二类图形的光刻胶掩膜层，置于氢氟酸溶液中蚀刻去除光刻胶掩膜层外的二氧化硅；
S5，去除光刻胶掩膜层，形成具有第二类图形的第二二氧化硅掩膜层；
S6，将S5得到的蓝宝石衬底再次置于S4中的酸性蚀刻溶液中进行蚀刻，最终形成具有双阶级图层的蓝宝石衬底。
进一步的，所述步骤S1中，第一二氧化硅掩膜层的厚度为300-500nm。
进一步的，所述步骤1中，在制备出第一二氧化硅掩膜层后，还在与蓝宝石衬底的长晶表面相对的背面制备二氧化硅保护层。
进一步的，步骤S2中，蓝宝石衬底在硫酸与磷酸混合配置的酸性蚀刻溶液中进行蚀刻，其具体条件为：质量百分比浓度为98％的硫酸与86％的磷酸按体积2.5:1～3.5:1混合配置形成酸性蚀刻溶液，其蚀刻温度250-280℃，蚀刻时间10-20分钟。
进一步的，所述步骤S2中形成具有一阶级图层的高度为0.7-1.2μm。
进一步的，所述步骤S4中，在制备一具有第二类图形的光刻胶掩膜层之前还包括：在第一二氧化硅掩膜层的表面涂覆一中性胶层，该中性胶层为HMDS层。
再进一步的，所述步骤S5中，去除光刻胶掩膜层的同时，还去除中性胶层。
进一步的，所述步骤S5中，所述第二二氧化硅掩膜层的外围呈锯齿形。
进一步的，所述步骤S6中，蚀刻条件为：温度250-280℃，蚀刻时间5-10分钟。
进一步的，所述步骤S6中，双阶级图层的高度为1.2-1.8μm。
通过本发明提供的技术方案，具有如下有益效果：
第一次蚀刻后在第一二氧化硅掩膜层的表面通过电浆喷洗对其进行微粗化处理，粗化后的第一二氧化硅掩膜层能与光刻胶掩膜层形成良好的接触，进而得到具有第二类图形的第二二氧化硅掩膜层，再次进行蚀刻后形成具有双阶级图层的蓝宝石衬底。双阶级图层的蓝宝石衬底很大程度上提高了光的反射率及改善长晶的错位密度。
附图说明
图1所示为本实施例中完成步骤S1-3后形成的截面示意图；
图2所示为本实施例中完成步骤S1-4后形成的截面示意图；
图3所示为本实施例中完成步骤S1-5后形成的截面示意图；
图4所示为本实施例中完成步骤S2后形成的截面示意图；
图5所示为图4中单颗图层的正面示意图；
图6所示为本实施例中完成步骤S3后形成的截面示意图；
图7所示为本实施例中完成步骤S4后形成的截面示意图；
图8所示为本实施例中完成步骤S5后形成的截面示意图；
图9所示为本实施例中完成步骤S6后形成的截面示意图；
图10所示为图9中单颗图层的正面示意图；
图11为亮度对比示意图。
具体实施方式
为进一步说明各实施例，本发明提供有附图。这些附图为本发明揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本发明的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本发明进一步说明。
参照图1至图10所示，本实施例提供的一种具有双阶级图层的图形化衬底的制备方法，包括如下步骤：
S1，提供一具有用于长晶表面的蓝宝石衬底10，并在该蓝宝石衬底10的长晶表面制备一具有第一类图形的第一二氧化硅掩膜层201；
其具体包括：
S1-1，提供一具有用于长晶表面的蓝宝石衬底10，并在该蓝宝石衬底10的长晶表面制备一二氧化硅膜层，其厚度为300-500nm；
S1-2，将二氧化硅膜层表面制备一具有第一类图形的光刻胶掩膜层30，其材质为型号为EPG-516的正光阻，其光刻胶掩膜层呈圆形，其直径应大于5μm；
S1-3，再置于氢氟酸溶液中蚀刻去除该光刻胶掩膜层30外的二氧化硅，蚀刻条件为：常温蚀刻30-90S，完成后图形如图1所示；
S1-4，去除第一光刻胶掩膜30，形成具有第一类图形的第一二氧化硅掩膜层201，完成后图形如图2所示；其中去除该光刻胶掩膜30可用丙酮或有机清洗溶液，在此不再详细描述。
S1-5，在制备出第一二氧化硅掩膜层201后，还在与蓝宝石衬底的长晶表面相对的背面制备二氧化硅保护层50，如图3所示。其厚度在300-500nm之间。二氧化硅保护层50的作用在于保护蓝宝石衬底的背面不被后续的酸蚀刻液长时间的蚀刻，保证在后续长晶的过程中与MOCVD(磊晶机台)的热传导效果。
S2，将S1得到的蓝宝石衬底10置于硫酸与磷酸混合配置的酸性蚀刻溶液中进行蚀刻，形成具有一阶级图层101的蓝宝石衬底10，完成后如图4、图5所示；
其具体方式如下：酸性蚀刻溶液由质量百分比浓度为98％的硫酸与86％的磷酸按体积3:1混合配置的混合酸性蚀刻溶液，其蚀刻条件为温度265℃，蚀刻时间15分钟，形成具有第一阶图形101的蓝宝石衬底10，第一阶图形的高度h1为1μm，此时第一二氧化硅掩膜层201还存在，如图4、图5所示；
该步骤中，酸性蚀刻溶液由质量百分比浓度为98％的硫酸与86％的磷酸按体积3:1混合配置混合而成，主要起到蚀刻蓝宝石衬底的是高温265℃的磷酸，单纯的磷酸溶液是无法达到如此高温，与硫酸混合后的混合酸性蚀刻溶液可提升温度而不会使磷酸过快蒸发，混合酸性蚀刻溶液中硫酸与磷酸的配比关系到蓝宝石衬底的蚀刻速率，硫酸占比过多，磷酸量少对蓝宝石衬底的蚀刻速率低；硫酸占比过少，则温度升不上去同样少对蓝宝石衬底的蚀刻速率低。所以，硫酸与磷酸的配比(按体积比)控制在2.5:1～3.5:1范围，安全温度可提升至250-280℃，对蓝宝石衬底的蚀刻速率可达到70-120nm/分钟之间，蚀刻时间控制在10-20分钟，蚀刻后形成具有第一阶级图层101的高度为0.7-1.2μm。其对二氧化硅的蚀刻速率会在2-5nm/分钟之间，所以对二氧化硅的厚度无太大影响，但会将二氧化硅的表面蚀刻太过光滑。
S3，将S2得到的蓝宝石衬底置于电浆清洗机中利用电浆喷洗对第一二氧化硅掩膜层201的表面进行微粗化处理，如图6所示；
其具体方式如下：置于电浆清洗机(如O2Plasma)中，功率为360W，时间为5-15分钟；
经混合酸性蚀刻溶液蚀刻的具有第一二氧化硅掩膜层201表面过于光滑，无法在正常制程中与有机掩膜层结合紧密，利用电浆清洗机的离子电浆轰击喷洗可使其表面达到微粗化。
S4，在第一二氧化硅掩膜层201的表面制备一具有第二类图形的光刻胶掩膜层402，置于氢氟酸溶液中蚀刻去除光刻胶掩膜层外的二氧化硅，如图7所示，此时在S1-5制备的二氧化硅保护层50也会一同被去除；
其具体包括如下：
S4-1，将经微粗化处理后的蓝宝石衬底10及第一二氧化硅掩膜层201的表面喷涂一HMDS层401；
S4-2，在具有第一二氧化硅掩膜层201的蓝宝石衬底表面(即长晶面)涂覆一光刻胶层，并通过光刻技术在第一二氧化硅掩膜层201表面制备一面积小于第一二氧化硅掩膜层201且具有第二类图形的光刻胶掩膜层402，该光刻胶掩膜层402的外围呈锯齿状。
本步骤S4中，二氧化硅为亲水性物质，光刻胶为疏水性物质，两者结合难度较大，虽然在S3步骤中将第一二氧化硅掩膜层201表面做过微粗化处理，但具有第二类图形的光刻胶掩膜层402的尺寸小于第一二氧化硅掩膜层的尺寸，即直径小于5μm，为进一步增加结合力度，需要增加一HMDS层401的中性层进行过渡。在去除图形外的光刻胶的同时，还会一同去除图形外的HMDS层，用显影液即可同时去除。
对于本步骤，也可以直接在第一二氧化硅掩膜层201表面制备光刻胶掩膜层402。
S5，去除光刻胶掩膜层402及HMDS层401，形成具有第二类图形的第二二氧化硅掩膜层202；其方法同上述S14步骤，如图8所示。
S6，将S5得到的蓝宝石衬底再次置于S4中的酸性蚀刻溶液中进行蚀刻，最终形成具有双阶级图层102的蓝宝石衬底，如图9、图10所示；
其具体包括如下：
S6-1：将S5得到的蓝宝石衬底再次置于S4中的酸性蚀刻溶液中进行蚀刻，其蚀刻条件为：温度265℃，蚀刻时间7分钟，其总蚀刻高度h2为1.5μm。
其蚀刻深度主要决定在步骤S2中，本步骤主要是在第一阶级图层的基础上横向蚀刻一阶级图层的宽度，纵向蚀刻形成第二阶级图层的深度，进而形成具有层次化的双阶级图层102。
与步骤S2中的药水配比及蚀刻温度一致的情况下，第二次蚀刻时间在5-10分钟，其总的蚀刻高度会在1.2-1.8μm之间，此深度与干法蚀刻深度一致，且为最佳深度。
S6-2，去除第二二氧化硅掩膜层202，最终形成如图9、图10所示的成品，其表面呈锯齿状，相对于外围平滑的图形，其反光效率更高。
本实施例中，所述步骤1中，在制备出第一二氧化硅掩膜层后，还在与蓝宝石衬底的长晶表面相对的背面制备二氧化硅保护层。
本实施例中，在S1-5制备的二氧化硅保护层50在步骤S4中会一同被去除，二氧化硅保护层50主要保护蓝宝石衬底的背面不被步骤S2的酸蚀刻液长时间的蚀刻，在步骤S4中去除后，第二次蚀刻时间5-10分钟，对其表面不会产生较大的影响。
本发明提供的技术方案，第一次蚀刻后在第一二氧化硅掩膜层201的表面通过电浆喷洗对其进行微粗化处理，粗化后的第一二氧化硅掩膜层201能与光刻胶掩膜层402形成良好的接触，进而得到具有第二类图形的第二二氧化硅掩膜层202，再次进行蚀刻后形成具有双阶级图层102的蓝宝石衬底。双阶级图层102的具有多个侧向面，很大程度上改善长晶的错位密度。且在提高出光效率方面，如图11所示，对照组为现有技术中单阶级图层(即本发明中的图4、图5所示)，改善组为本发明提供的双阶级图层(即本发明中的图9、图10所示)的蓝宝石衬底在相同条件下进行长晶并制备出LED芯片后的亮度对比示意图，其在LED芯片的工作电流60mA开始，改善组的出光输出功率(即出光效率)比对照组提升了12％。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。

Claims (10)

1.一种具有双阶级图层的图形化衬底的制备方法，其特征在于，包括如下步骤：
S1，提供一具有用于长晶表面的蓝宝石衬底，并在该蓝宝石衬底的长晶表面制备一具有第一类图形的第一二氧化硅掩膜层；
S2，将S1得到的蓝宝石衬底置于硫酸与磷酸混合配置的酸性蚀刻溶液中进行蚀刻，形成具有一阶级图层的蓝宝石衬底；
S3，将S2得到的蓝宝石衬底置于电浆清洗机中利用电浆喷洗对第一二氧化硅掩膜层的表面进行微粗化处理；
S4，在第一二氧化硅掩膜层的表面制备一具有第二类图形的光刻胶掩膜层，置于氢氟酸溶液中蚀刻去除光刻胶掩膜层外的二氧化硅；
S5，去除光刻胶掩膜层，形成具有第二类图形的第二二氧化硅掩膜层；
S6，将S5得到的蓝宝石衬底再次置于S4中的酸性蚀刻溶液中进行蚀刻，最终形成具有双阶级图层的蓝宝石衬底。
2.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤S1中，具有第一二氧化硅掩膜层的厚度为300-500nm。
3.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤1中，在制备出第一二氧化硅掩膜层后，还在与蓝宝石衬底的长晶表面相对的背面制备二氧化硅保护层。
4.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：步骤S2中，蓝宝石衬底在硫酸与磷酸混合配置的酸性蚀刻溶液中进行蚀刻，其具体条件为：质量百分比浓度为98％的硫酸与86％的磷酸按体积2.5:1～3.5:1混合配置形成酸性蚀刻溶液，其蚀刻温度250-280℃，蚀刻时间10-20分钟。
5.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤S2中形成具有一阶级图层的高度为0.7-1.2μm。
6.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤S4中，在制备一具有第二类图形的光刻胶掩膜层之前还包括：在第一二氧化硅掩膜层的表面涂覆一中性胶层，该中性胶层为HMDS层。
7.根据权利要求6所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤S5中，去除光刻胶掩膜层的同时，还去除中性胶层。
8.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤S5中，所述第二二氧化硅掩膜层的外围呈锯齿形。
9.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤S6中，蚀刻条件为：温度250-280℃，蚀刻时间5-10分钟。
10.根据权利要求1所述的一种具有双阶级图层的图形化衬底的制备方法，其特征在于：所述步骤S6中，双阶级图层的高度为1.2-1.8μm。
CN201610641282.2A 2016-08-08 2016-08-08 一种具有双阶级图层的图形化衬底的制备方法 Active CN106025030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610641282.2A CN106025030B (zh) 2016-08-08 2016-08-08 一种具有双阶级图层的图形化衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610641282.2A CN106025030B (zh) 2016-08-08 2016-08-08 一种具有双阶级图层的图形化衬底的制备方法

Publications (2)

Publication Number Publication Date
CN106025030A true CN106025030A (zh) 2016-10-12
CN106025030B CN106025030B (zh) 2018-10-23

Family

ID=57135302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610641282.2A Active CN106025030B (zh) 2016-08-08 2016-08-08 一种具有双阶级图层的图形化衬底的制备方法

Country Status (1)

Country Link
CN (1) CN106025030B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091738A (zh) * 2017-12-14 2018-05-29 苏州亿拓光电科技有限公司 堆叠式图形化的led衬底
CN110739373A (zh) * 2019-10-21 2020-01-31 武汉大学 具有复合成核层的发光二极管芯片及其制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452750B1 (ko) * 2003-08-12 2004-10-15 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
CN101330002A (zh) * 2007-06-20 2008-12-24 中国科学院半导体研究所 用于氮化物外延生长的图形蓝宝石衬底的制作方法
KR20090073950A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
CN102259831A (zh) * 2010-05-27 2011-11-30 清华大学 三维纳米结构阵列
CN102810464A (zh) * 2011-06-02 2012-12-05 无锡华润上华半导体有限公司 一种光刻方法
CN103035806A (zh) * 2012-12-28 2013-04-10 湘能华磊光电股份有限公司 用于制备氮化物外延生长的纳米图形衬底的方法
CN103337576A (zh) * 2013-06-09 2013-10-02 武汉迪源光电科技有限公司 图形化衬底及其制造方法、led芯片及其制造方法
KR20140038785A (ko) * 2012-09-21 2014-03-31 서울바이오시스 주식회사 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
CN104241465A (zh) * 2014-09-22 2014-12-24 山东浪潮华光光电子股份有限公司 一种纳米粗化复合图形化的蓝宝石衬底及制备方法
CN105226144A (zh) * 2015-11-16 2016-01-06 河北工业大学 具有双层微纳米阵列结构的led图形化衬底的制作方法
CN105470353A (zh) * 2014-09-09 2016-04-06 北京北方微电子基地设备工艺研究中心有限责任公司 图形化衬底的制备方法
CN105514243A (zh) * 2014-10-20 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形化衬底的方法
CN205406554U (zh) * 2016-03-07 2016-07-27 福建晶安光电有限公司 一种可调节led发光角度的图形蓝宝石衬底

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452750B1 (ko) * 2003-08-12 2004-10-15 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
CN101330002A (zh) * 2007-06-20 2008-12-24 中国科学院半导体研究所 用于氮化物外延生长的图形蓝宝石衬底的制作方法
KR20090073950A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
CN102259831A (zh) * 2010-05-27 2011-11-30 清华大学 三维纳米结构阵列
CN102810464A (zh) * 2011-06-02 2012-12-05 无锡华润上华半导体有限公司 一种光刻方法
KR20140038785A (ko) * 2012-09-21 2014-03-31 서울바이오시스 주식회사 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
CN103035806A (zh) * 2012-12-28 2013-04-10 湘能华磊光电股份有限公司 用于制备氮化物外延生长的纳米图形衬底的方法
CN103337576A (zh) * 2013-06-09 2013-10-02 武汉迪源光电科技有限公司 图形化衬底及其制造方法、led芯片及其制造方法
CN105470353A (zh) * 2014-09-09 2016-04-06 北京北方微电子基地设备工艺研究中心有限责任公司 图形化衬底的制备方法
CN104241465A (zh) * 2014-09-22 2014-12-24 山东浪潮华光光电子股份有限公司 一种纳米粗化复合图形化的蓝宝石衬底及制备方法
CN105514243A (zh) * 2014-10-20 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 一种图形化衬底的方法
CN105226144A (zh) * 2015-11-16 2016-01-06 河北工业大学 具有双层微纳米阵列结构的led图形化衬底的制作方法
CN205406554U (zh) * 2016-03-07 2016-07-27 福建晶安光电有限公司 一种可调节led发光角度的图形蓝宝石衬底

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091738A (zh) * 2017-12-14 2018-05-29 苏州亿拓光电科技有限公司 堆叠式图形化的led衬底
CN110739373A (zh) * 2019-10-21 2020-01-31 武汉大学 具有复合成核层的发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN106025030B (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN105445854B (zh) 硅衬底悬空led光波导集成光子器件及其制备方法
KR100654508B1 (ko) 발광다이오드 및 그 제조방법
CN105340064B (zh) 半导体片制造方法、包括半导体片的电路板和成像设备
US6881610B2 (en) Method and apparatus for preparing a plurality of dice in wafers
CN104319323B (zh) 发光二极管芯片制备方法
CN102184846A (zh) 一种图形化衬底的制备方法
CN102184842A (zh) 一种湿法腐蚀与干法刻蚀相结合图形化蓝宝石的方法
CN106025030A (zh) 一种具有双阶级图层的图形化衬底的制备方法
CN104518056A (zh) 一种反极性AlGaInP红光LED芯片的制备方法
CN104868360B (zh) 半导体装置的制造方法
CN103760638B (zh) 一种平面光波导器件制作方法
CN106328769A (zh) 一种单晶硅片表面的处理方法
CN102565940A (zh) 一种三维波导结构及其制作方法
CN109473529A (zh) 纳米阵列结构薄膜、制备方法及led器件
CN102545047A (zh) 一种多量子阱波导对接耦合方法
CN108074999A (zh) 一种选择性发射极黑硅电池及其制作方法
CN103560183B (zh) 高光效发光二极管芯片及其制备方法
CN102866458B (zh) 刻蚀高深度光波导的制备工艺
CN102386056A (zh) 半导体器件及其制造方法
CN101944563B (zh) Led芯片及其制备方法
CN109270601B (zh) 用于集成激光二极管/光子芯片接口的抗反射结构
CN110426777A (zh) 一种可实现宽频带圆偏振的耦合腔光子晶体异质结构
CN104282549A (zh) 一种背面结构的保护方法
CN105304775B (zh) 具有低折射率微纳结构层的led图形化衬底的制备方法
CN112397624B (zh) 一种GaAs基LED晶片GaP粗糙表面的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201124

Address after: 225600, Yangzhou City, Jiangsu province Gaoyou Town Industrial Park

Patentee after: Winning Bid Lighting Group Co.,Ltd.

Address before: 362300 Nanan City, Fujian Province, the success of science and Technology Industrial Park, Quanzhou

Patentee before: QUANZHOU SANXING FIRE-FIGHTING EQUIPMENT Co.,Ltd.

TR01 Transfer of patent right