CN102565940A - 一种三维波导结构及其制作方法 - Google Patents
一种三维波导结构及其制作方法 Download PDFInfo
- Publication number
- CN102565940A CN102565940A CN2012100646787A CN201210064678A CN102565940A CN 102565940 A CN102565940 A CN 102565940A CN 2012100646787 A CN2012100646787 A CN 2012100646787A CN 201210064678 A CN201210064678 A CN 201210064678A CN 102565940 A CN102565940 A CN 102565940A
- Authority
- CN
- China
- Prior art keywords
- layer
- ducting
- separation layer
- waveguide
- wave guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明设计光学技术领域,尤其是一种三维波导结构及其制作方法,包括以下步骤:在基底上生长下包层;在下包层上生长第一波导芯层;然后刻蚀第一波导芯层,控制刻蚀深度至下包层,形成第一波导层;控制生长温度70℃~200℃,生长第一隔离层;剥离第一波导层表面的第一隔离层,并采用化学机械抛光法降低第一隔离层及第一波导层表面粗糙度;控制生长温度70℃~200℃,生长第二隔离层;在第二隔离层上生长第二波导芯层;然后刻蚀第二波导芯层,控制刻蚀深度至在第二隔离层,形成第二波导层;在所述第二隔离层及第二波导层表面生长上包层,获得三维波导结构。通过本发明方法制作的三维波导能大大减少波导交叉损耗,达到忽略损耗的程度。
Description
技术领域
本发明涉及光互连、光子集成技术领域,特别指一种三维波导的制作方法。
背景技术
国际半导体技术蓝图(ITRS)预测,至2024年,集成电路集成度将达到每平方厘米1000亿个晶体管,而一个4平方厘米面积的多核CPU芯片将包含数万个CPU核心。对于数万个核心之间的互连问题,现有的3D铜互连技术显然已经无法满足要求。ITRS预测,至2020年芯片内铜互连技术必将被下一代全新的技术所取代。光互连可以实现“Tbs/通道”的通信量,基于光子集成技术的芯片内光互连被认为最有希望替代现有3D铜互连技术,以实现未来芯片内数万个CPU核心之间海量的数据连接。
然而随着片内光波导集成度的提高,波导交叉不可避免。传统的波导交叉均是单层结构,其交叉损耗大于1dB/cross,虽然已经采取了很多方法以减小交叉损耗,但是这些方法均带来较为复杂的工艺,从而加大了制作难度,并且交叉损耗很难做到小于0.5dB/cross。
发明内容
为解决以上问题,本发明提供一种三维波导结构及其制作方法,包括以下步骤:
步骤一:在基底上生长下包层;
步骤二:在下包层上生长第一波导芯层;然后以光刻胶为掩膜采用干法刻蚀法刻蚀第一波导芯层,控制刻蚀深度至下包层,形成第一波导层;
步骤三:控制生长温度70℃~200℃,在光刻胶(14)及下包层表面生长第一隔离层;
步骤四:溶解所述步骤三的光刻胶并剥离第一波导层表面的第一隔离层,然后采用化学机械抛光法降低第一隔离层及第一波导层的表面粗糙度;
步骤五:在第一隔离层及第一波导层表面生长第二隔离层;
步骤六:在第二隔离层上生长第二波导芯层;然后以光刻胶为掩膜采用干法刻蚀法刻蚀第二波导芯层,控制刻蚀深度至在第二隔离层,形成第二波导层;
步骤七:溶解所述步骤六的光刻胶后在所述第二隔离层及第二波导层表面生长上包层,获得三维波导结构。
其中,所述第二波导层与第一波导层是交叉设置的。
为了进一步降低表面粗糙度,采用化学机械抛光的方法使所述第二隔离层及第一波导层表面粗糙度小于20纳米。
为了对两层波导结构起到良好的隔离作用,所述下包层、第三隔离层以及上包层的厚度均大于1微米;所述第二隔离层厚度大于0.4微米。
进一步地,所述下包层、第一隔离层、第二隔离层以及上包层的制作材料均为SiO2。
进一步地,所述第一波导层、第二波导层的制作材料为非晶硅、多晶硅、氮化硅或SiON中的任一种。
为了达到良好的刻蚀效果,所述步骤二及步骤六所述的干法刻蚀法刻蚀气体为SF6和CHF3,控制射频功率为200W。
本发明还提供这种方法制作出的三维波导交叉结构,包括基底和多层波导结构,在基底表面上从下至上依次生长下包层、第一隔离层及位于其中部的第一波导层、第二隔离层、第二波导层以及上包层。其中,所述第二波导层与第一波导层交叉设置。
这种结构可以使第一波导层及第二波导层得到很好的隔离,两波导之间可以交叉设置,其交叉损耗能忽略。
有益效果:本发明在三维波导结构的制作过程中特别引入了波导表面平坦化工艺,可以将相互交叉的两根波导分别制作在两个不同的隔离包层之中,这样只要选择合适的隔离层材料与厚度,其交叉损耗将小到可以忽略的程度。
附图说明
图1为本实施例三维波导结构的制作步骤一至四的流程图。
图2为本实施例三维波导结构的制作步骤五至七的流程图。
具体实施方式
以下结合附图,进一步介绍这种三维波导结构及其制作方法。
步骤一:如图1的(a)所示,采用等离子体增强化学气相沉积法(简称:PECVD)工艺,在基底11上生长一层厚度为1.5μm的SiO2,形成下包层12。在其他实施例中,下包层12厚度均大于1μm。
步骤二:在下包层12上生长第一波导芯层,以及制作第一波导层13。先采用PECVD法生长厚度为500nm的Si3N4形成第一波导芯层。其中,第一波导芯层的厚度即第一波导层14所需的厚度。然后利用光刻方法在第一波导芯层表面涂抹光刻胶14,厚度为1.8μm,形成所需的波导图形。
以光刻胶14为掩膜,采用干法刻蚀法刻蚀第一波导芯层至下包层12露出后停止。本实施例中采用反应离子刻蚀法(RIE),刻蚀气体为SF6和CHF3,调节两气比,控制温度70℃~200℃,射频功率为200W。制作成横向宽度1μm的第一波导层13,如(b)所示。第一波导层13表面的光刻胶14保留。
步骤三:如(c)所示,采用PECVD法生长SiO2层,作为第一隔离层15。第一隔离层15需要达到一定的厚度,使其表面能与第一波导层13表面平齐,在本实施例中,在下包层12没有被刻蚀的情况下,第一隔离层15厚度为500nm。
步骤四:将步骤三所得的样品浸入丙酮溶液,超声3分钟,光刻胶14被溶解,同时光刻胶14顶部的第一隔离层15被剥离。接着采用化学机械抛光(CMP)方法,使下包层12表面的第一隔离层16与第一波导层15两表面平齐,并进一步降低表面粗糙度至小于20纳米。抛光后结构如(d)所示。
步骤五:如图2的(e)所示,采用PECVD法在步骤四处理后的样品表面生长SiO2层,作为第二隔离层16,厚度为500纳米。在其他实施例中,第二隔离层16的厚度至少需要400nm。
步骤六:参照步骤二的工艺方法,制作第二波导层17,如(f)所示,该第二波导层17的厚度与步骤二中的第一波导层13厚度一致。
步骤七:最后采用PECVD法在第二波导层17及第二隔离层16表面生长一层厚度为300nm的SiO2,形成上包层18,获得三维波导结构,如(g)所示。
在其他实施例中,包层或隔离层的生长方法还可以是低压化学汽相淀积法(LPCVD)或电感耦合法(ICP-PECVD);波导芯层的材料(3)可以是折射率大于SiO2折射率(1.45)的介质材料中任一种,比如:非晶硅、多晶硅、Si3N4、SiON。
通过上述方法获得一种三维波导交叉结构,参见(g)所示,这种结构包括基底11和多层波导,在基底11表面上从下至上依次为下包层12、第一隔离层15及位于其中部的第一波导层13、第二隔离层16、第二波导层17以及上包层18。
其中,由于两波导分别制作在不同隔离层之中,使得波导结构不局限于平行,而是可以任意角度交叉、甚至重叠。这样只要选择合适的隔离层材料与厚度,其交叉损耗将减少到可以忽略的程度。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施例只局限与这些说明。对于本发明所属技术领域的技术人员来说,在不脱离本发明的构思的前提下,其架构形式能够灵活多变,可以派生系列产品。只是做出若干简单推演或替换,都应当视为属于本发明所提交的权利要求书确定的专利保护范围。
Claims (9)
1.一种三维波导结构的制作方法,其特征在于,包括以下步骤:
步骤一:在基底(11)上生长下包层(12);
步骤二:在下包层(12)上生长第一波导芯层;然后以光刻胶(14)为掩膜采用干法刻蚀法刻蚀第一波导芯层,控制刻蚀深度至下包层(12),形成第一波导层(13);
步骤三:控制生长温度70℃~200℃,在光刻胶(14)及下包层(12)表面生长第一隔离层(15);
步骤四:溶解所述步骤三的光刻胶(14)并剥离第一波导层(13)表面的第一隔离层(15),然后采用化学机械抛光法降低第一隔离层(15)及第一波导层(13)的表面粗糙度;
步骤五:在第一隔离层(15)及第一波导层(13)表面生长第二隔离层(16);
步骤六:在第二隔离层(16)上生长第二波导芯层;然后以光刻胶为掩膜采用干法刻蚀法刻蚀第二波导芯层,控制刻蚀深度至在第二隔离层(16),形成第二波导层(17);
步骤七:溶解所述步骤六的光刻胶后在所述第二隔离层(16)及第二波导层(17)表面生长上包层(18),获得三维波导结构。
2.根据权利要求1所述三维波导结构的制作方法,其特征在于,所述第二波导层(17)与第一波导层(13)交叉设置。
3.根据权利要求1所述三维波导结构的制作方法,其特征在于,所述第二隔离层(16)及第一波导层(13)表面粗糙度小于20纳米。
4.根据权利要求1所述三维波导结构的制作方法,其特征在于,所述第一隔离层(15)厚度大于1微米,所述第二隔离层(16)厚度大于0.4微米。
5.根据权利要求3所述三维波导结构的制作方法,其特征在于,所述下包层(11)、第一隔离层(15)、第二隔离层(16)以及上包层(18)制作材料均为SiO2。
6.根据权利要求1所述三维波导结构的制作方法,其特征在于,所述第一波导层(13)、第二波导层(17)的制作材料为非晶硅、多晶硅、氮化硅或SiON中的任一种。
7.根据权利要求1所述三维波导结构的制作方法,其特征在于,所述步骤二及步骤六所述的干法刻蚀法刻蚀气体为SF6和CHF3,射频功率为200W。
8.根据权利要求1-7任一项所述的一种三维波导结构,包括基底(11)和多层波导,其特征在于,在基底(11)表面上从下至上依次为下包层(12)、第一隔离层(15)及位于其中部的第一波导层(13)、第二隔离层(16)、第二波导层(17)以及上包层(18)。
9.根据权利要求8所述三维波导结构,其特征在于,所述第二波导层(17)与第一波导层(13)交叉设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100646787A CN102565940A (zh) | 2012-03-13 | 2012-03-13 | 一种三维波导结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100646787A CN102565940A (zh) | 2012-03-13 | 2012-03-13 | 一种三维波导结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102565940A true CN102565940A (zh) | 2012-07-11 |
Family
ID=46411784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100646787A Pending CN102565940A (zh) | 2012-03-13 | 2012-03-13 | 一种三维波导结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102565940A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103777273A (zh) * | 2014-02-12 | 2014-05-07 | 华中科技大学 | 一种波导交叉单元及其制作方法 |
CN105223646A (zh) * | 2015-11-04 | 2016-01-06 | 中国科学院苏州纳米技术与纳米仿生研究所 | 低损耗三维硅波导交叉结构及其制作方法 |
CN108321119A (zh) * | 2018-01-22 | 2018-07-24 | 中国科学院半导体研究所 | 基于cmos后工艺实现的三维光电集成滤波器及其制备方法 |
CN109298484A (zh) * | 2018-12-04 | 2019-02-01 | 中国科学院微电子研究所 | 一种氮化硅光波导及其制造方法 |
JP2020038256A (ja) * | 2018-09-03 | 2020-03-12 | 株式会社ディスコ | 光導波路の加工方法及びバイト切削装置 |
CN112180508A (zh) * | 2020-09-25 | 2021-01-05 | 江南大学 | 一种片上集成基于硅基波导的tm0-tm3模序数转换器 |
CN113433618A (zh) * | 2021-06-04 | 2021-09-24 | 华东师范大学 | 片上集成光波导结构及制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5987046A (en) * | 1993-08-31 | 1999-11-16 | Fujitsu Limited | Optical semiconductor device and a method of manufacturing the same |
JP2000039533A (ja) * | 1998-07-06 | 2000-02-08 | Alcatel | 光集積回路の製造方法 |
US20020181829A1 (en) * | 2000-04-24 | 2002-12-05 | Moti Margalit | Multilayer integrated optical device and a method of fabrication thereof |
CN101055338A (zh) * | 2006-04-13 | 2007-10-17 | 中国科学院半导体研究所 | 一种集成有光场模斑变换器的波导光开关阵列及其方法 |
CN101620300A (zh) * | 2008-06-30 | 2010-01-06 | 国际商业机器公司 | 兼容cmos的集成电介质光波导耦合器和制造 |
CN101724909A (zh) * | 2009-12-08 | 2010-06-09 | 中国科学院上海微系统与信息技术研究所 | 一种三维光子晶体制备方法 |
-
2012
- 2012-03-13 CN CN2012100646787A patent/CN102565940A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5987046A (en) * | 1993-08-31 | 1999-11-16 | Fujitsu Limited | Optical semiconductor device and a method of manufacturing the same |
JP2000039533A (ja) * | 1998-07-06 | 2000-02-08 | Alcatel | 光集積回路の製造方法 |
US20020181829A1 (en) * | 2000-04-24 | 2002-12-05 | Moti Margalit | Multilayer integrated optical device and a method of fabrication thereof |
CN101055338A (zh) * | 2006-04-13 | 2007-10-17 | 中国科学院半导体研究所 | 一种集成有光场模斑变换器的波导光开关阵列及其方法 |
CN101620300A (zh) * | 2008-06-30 | 2010-01-06 | 国际商业机器公司 | 兼容cmos的集成电介质光波导耦合器和制造 |
CN101724909A (zh) * | 2009-12-08 | 2010-06-09 | 中国科学院上海微系统与信息技术研究所 | 一种三维光子晶体制备方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103777273A (zh) * | 2014-02-12 | 2014-05-07 | 华中科技大学 | 一种波导交叉单元及其制作方法 |
CN103777273B (zh) * | 2014-02-12 | 2016-02-17 | 华中科技大学 | 一种波导交叉单元及其制作方法 |
CN105223646A (zh) * | 2015-11-04 | 2016-01-06 | 中国科学院苏州纳米技术与纳米仿生研究所 | 低损耗三维硅波导交叉结构及其制作方法 |
CN105223646B (zh) * | 2015-11-04 | 2018-08-10 | 中国科学院苏州纳米技术与纳米仿生研究所 | 低损耗三维硅波导交叉结构及其制作方法 |
CN108321119A (zh) * | 2018-01-22 | 2018-07-24 | 中国科学院半导体研究所 | 基于cmos后工艺实现的三维光电集成滤波器及其制备方法 |
CN108321119B (zh) * | 2018-01-22 | 2020-12-15 | 中国科学院半导体研究所 | 基于cmos后工艺实现的三维光电集成滤波器及其制备方法 |
JP2020038256A (ja) * | 2018-09-03 | 2020-03-12 | 株式会社ディスコ | 光導波路の加工方法及びバイト切削装置 |
JP7128063B2 (ja) | 2018-09-03 | 2022-08-30 | 株式会社ディスコ | 光導波路の加工方法及びバイト切削装置 |
CN109298484A (zh) * | 2018-12-04 | 2019-02-01 | 中国科学院微电子研究所 | 一种氮化硅光波导及其制造方法 |
CN112180508A (zh) * | 2020-09-25 | 2021-01-05 | 江南大学 | 一种片上集成基于硅基波导的tm0-tm3模序数转换器 |
CN113433618A (zh) * | 2021-06-04 | 2021-09-24 | 华东师范大学 | 片上集成光波导结构及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102565940A (zh) | 一种三维波导结构及其制作方法 | |
US7397995B2 (en) | Multiple-core planar optical waveguides and methods of fabrication and use thereof | |
CN102944912B (zh) | 一种soi基三维交叉波导及其制作方法 | |
CN108983352B (zh) | 一种端面耦合器及其制备方法 | |
CN104459890B (zh) | 基于聚合物波导的光纤与硅波导耦合结构及其制作方法 | |
CN108463752A (zh) | 具有光传递层间过渡结构的光子平台 | |
CN110459464B (zh) | 一种厚膜氮化硅的区域挖槽制备方法 | |
WO2007044543A2 (en) | Interface for a-si waveguides and iii/v waveguides | |
CN105607185B (zh) | 提高亚微米硅波导与普通单模光纤耦合效率的结构 | |
CN101877330A (zh) | 具有周期结构的蓝宝石基板 | |
CN101308230A (zh) | 绝缘体上硅基三维楔形模斑转换器及其制备方法 | |
CN100445783C (zh) | 波导光开关及其制作方法 | |
CN102944911A (zh) | 一种光波导及其制作方法 | |
CN102692682B (zh) | 一种光栅耦合器及其制作方法 | |
CN110824612A (zh) | 一种多层硅光子三维光连接结构 | |
CN105223646A (zh) | 低损耗三维硅波导交叉结构及其制作方法 | |
CN100406934C (zh) | 一种深刻蚀二氧化硅脊型波导及其制备工艺 | |
CN113296189B (zh) | 一种基于定向耦合结构的硅基光波导滤模器及其制备方法 | |
JP5008076B2 (ja) | 光デバイスの製造方法 | |
CN101718890B (zh) | 基于注氧技术的十字狭缝波导的制备方法 | |
CN202904057U (zh) | 保偏光波导 | |
CN112946824A (zh) | 一种基于硅基光波导的三维模式分离/复用器及其制备方法 | |
CN207457539U (zh) | 一种折射率梯度变化的硅光子模斑转换器 | |
CN102866458B (zh) | 刻蚀高深度光波导的制备工艺 | |
CN115877512A (zh) | 一种低损耗紧凑型mmi功率耦合器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120711 |