CN101620300A - 兼容cmos的集成电介质光波导耦合器和制造 - Google Patents

兼容cmos的集成电介质光波导耦合器和制造 Download PDF

Info

Publication number
CN101620300A
CN101620300A CN200910150948A CN200910150948A CN101620300A CN 101620300 A CN101620300 A CN 101620300A CN 200910150948 A CN200910150948 A CN 200910150948A CN 200910150948 A CN200910150948 A CN 200910150948A CN 101620300 A CN101620300 A CN 101620300A
Authority
CN
China
Prior art keywords
layer
silicon
dielectric
etching
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910150948A
Other languages
English (en)
Other versions
CN101620300B (zh
Inventor
S·阿塞法
C·雅内斯
Y·弗拉索夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101620300A publication Critical patent/CN101620300A/zh
Application granted granted Critical
Publication of CN101620300B publication Critical patent/CN101620300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1223—Basic optical elements, e.g. light-guiding paths high refractive index type, i.e. high-contrast waveguides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明涉及兼容CMOS的集成电介质光波导耦合器和制造。提供了一种光电子电路制造方法和用其制造的集成电路装置。制造具有整体式光学耦合过渡的集成电路以将光能从光纤有效耦合到集成电路上的集成光波导。将特定材料的层沉积到半导体电路上以支持沟槽的蚀刻，所述沟槽用于容纳光学耦合器，光学耦合器在光纤和部分延伸到过渡通道中的电路上的光波导之间进行适当的阻抗匹配。将基于硅的电介质沉积到蚀刻的沟槽中以生成光学耦合器，所述基于硅的电介质包含至少这样的一部分，该部分具有的折射率基本等于光纤的截面。也可以使用具有梯度折射率的基于硅的电介质。使用化学机械抛光来完成光学过渡和集成电路的制备。

Description

兼容CMOS的集成电介质光波导耦合器和制造
技术领域
本发明总体涉及硅电路器件和制造技术，更具体而言，涉及在光电子电路上形成集成光波导耦合器。
背景技术
包括一个或多个光子器件，诸如光电探测器、调制器、光开关等等的集成半导体器件需要一种在光纤之间耦合光学信号的机制，所述光纤用于向和从半导体器件和半导体器件内的基于硅的波导通讯光学信号，并用于向集成半导体器件内的光子器件递送光学信号。由于折射率和模式分布的不匹配，用输入和输出波导从光纤耦合到光子器件常常经受损耗。
聚合物耦合器是用于将光纤和在集成半导体器件中嵌入的光子器件的输入和输出波导之间的耦合损耗最小化的技术。已经证实，聚合物耦合器提供有效的匹配并产生很低的耦合损耗。然而，常常使用常规半导体制造技术，诸如用于制造CMOS电路的技术，将光电子电路制造在集成半导体器件上。在用于其中需要封装并退火光子器件的应用中时，与许多兼容CMOS的工艺一样，制造聚合物耦合器呈现出增加器件制造复杂性的制造困难。
因此，需要克服上述现有技术的问题。
发明内容
本发明的一个实施例提供了利用各种电介质材料在半导体器件内形成从光纤到光器件的有效光耦合的方法和结构。本发明的一个实施例还提供了以对于光器件良性的方式封装器件并形成耦合器的方法，使得其性能不受影响。本发明的一个实施例还提供了兼容CMOS的方法，该方法开拓光子器件的热处理、电激活和三维集成的方式。本发明的一个实施例得到将光子器件与CMOS电路器件集成的有效加工的半导体器件。
根据本发明的一个方面，一种用于制造具有整体式光耦合器的集成电路的方法包括：在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层。该方法还包括蚀刻半导体管芯上的至少一个层。所述至少一个层包含化学抛光停止层，蚀刻该至少一个层形成沟槽。所述方法还包括：将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，该部分的折射率基本等于光纤的截面(section)。所述方法额外地包括在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层。通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于所述化学抛光停止层。该方法还包括，在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
根据本发明另一方面，一种具有整体式光学耦合过渡(transition)的光电子电路包括：集成半导体器件，包括集成光电子电路和在单个半导体衬底上制造的至少一个光波导，其中所述至少一个光波导具有各自的第一端。所述具有整体式光学耦合过渡的光电子电路还包括至少一个基于硅的电介质光学过渡，其适于将所述至少一个光波导中的至少一个的各自的第一端与光纤相耦合。所述至少一个基于硅的电介质光学过渡按照这样的过程制造，该过程包括在半导体管芯上沉积至少一个层。所述至少一个层包含化学抛光停止层。制造所述至少一个基于硅的电介质光学过渡所根据的过程还包括在所述至少一个层中蚀刻沟槽至少通过所述化学抛光停止层。蚀刻至少一个层形成沟槽。制造所述至少一个基于硅的电介质光学过渡所根据的过程还包括，将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质至少具有这样的一部分，该部分具有的折射率基本等于光纤的截面。制造所述至少一个基于硅的电介质光学过渡所根据的过程还包括，在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在沟槽中低于所述化学抛光停止层。制造所述至少一个基于硅的电介质光学过渡所根据的过程还包括，在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
根据本发明另一方面，具有整体式光学耦合过渡的光电子电路包括第一集成半导体管芯和第二集成半导体管芯。所述第一集成半导体管芯和第二集成半导体管芯中的至少一个包括集成光电子电路，并且，所述第一集成半导体管芯安装在第二集成半导体管芯的顶上，由此形成三维集成电路。所述第一集成半导体管芯和第二集成半导体管芯中的至少一个包括至少一个光波导，所述至少一个光波导具有各自的第一端。所述第一集成半导体管芯和第二集成半导体管芯中的至少一个还包括基于硅的电介质光学过渡，所述基于硅的电介质光学过渡适于将所述至少一个光波导中的至少一个的各自的第一端与光纤相耦合。所述基于硅的电介质光学过渡根据这样的过程制造，所述过程包括，在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层。制造所述基于硅的电介质光学过渡所根据的过程还包括，在所述至少一个层中蚀刻沟槽至少通过所述化学抛光停止层。蚀刻至少一个层形成沟槽。制造所述基于硅的电介质光学过渡所根据的过程还包括，将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质至少包括这样的一部分，该部分具有的折射率基本等于光纤的截面。制造所述基于硅的电介质光学过渡所根据的过程还额外地包括，在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于所述化学抛光停止层。制造所述基于硅的电介质光学过渡所根据的过程还包括，在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
根据本发明另一方面，适于制造具有整体式光学耦合过渡的集成电路的光电子电路制造装置包括：层沉积处理器，适于在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层。所述光电子电路制造装置还包括蚀刻处理器，适于蚀刻半导体管芯上的至少一个层。该至少一个层包括化学抛光停止层，蚀刻所述至少一个层形成沟槽。所述光电子电路制造装置还包括电介质沉积处理器，适于将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，该部分的折射率基本等于光纤的截面。所述光电子电路制造装置额外地包括化学机械抛光器，适于在所述电介质沉积处理器沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在低于所述化学抛光停止层的沟槽中。所述光电子电路制造装置还包括化学抛光停止层蚀刻器，适于在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
附图说明
附图用于进一步说明各种实施例，以及解释根据本发明的各种原理和优点，在所有单个视图中，相同的标号表示相同或功能相似的元件，并且，附图与下面的详细描述一起并入到说明书中，构成说明书的一部分。
图1示出根据本发明一个实施例的基于硅的半导体管芯的第一制造阶段；
图2示出根据本发明一个实施例的基于硅的半导体管芯130的第二制造阶段；
图3示出根据本发明一个实施例的基于硅的半导体管芯的第三制造阶段；
图4示出根据本发明一个实施例的基于硅的半导体管芯130的第四制造阶段；
图5示出根据本发明一个实施例的基于硅的半导体管芯的第五制造阶段；
图6示出根据本发明一个实施例的基于硅的半导体管芯的第六制造阶段；
图7示出根据本发明一个实施例的基于硅的半导体管芯的第七制造阶段；
图8示出根据本发明一个实施例的完成的光纤到片上波导器件；
图9示出根据本发明一个实施例的集成波导耦合器制造过程流程图；
图10示出根据本发明一个实施例的第一三维集成电路；
图11示出根据本发明一个实施例的第二三维集成电路。
具体实施方式
尽管说明书得出了权利要求，而权利要求限定了被认为是新颖的本发明的特征，但是，相信通过结合附图考虑下面的描述将会更好地理解本发明，其中在附图中贯彻相同的附图标号。
图1示出根据本发明一个实施例的基于硅的半导体管芯130的第一制造阶段100。第一制造阶段100示出具有集成硅器件120的基于硅的半导体管芯130，该集成硅器件120由在单个半导体衬底上制造的常规集成电子和/或光电子电路构成。在一个实施例中，基于硅的半导体管芯130包括这样的电子电路和/或光电子电路，即，所述电路包括，例如，根据常规技术在硅器件120上制造的嵌入式硅光波导结构。这样的基于硅的半导体器件120被本发明一个实施例所接受，用于进一步制造基于电介质的光耦合器，如下所述。在一个实施例中，硅器件120是常规硅晶片的一部分。替代地，可以在基于硅的半导体管芯130上形成CMOS器件的金属层之前实施下面描述的制造过程。
图9示出根据本发明一个实施例的用于形成基于电介质的光学耦合器的制造方法900的流程图。下面参照示出各个处理阶段的若干截面视图描述制造方法900。
在步骤901，本发明的一个实施例接受半导体器件，诸如基于硅的半导体衬底120，该衬底120上可能已经制造有或者还没有制造电子和/或光电子电路。制造方法900继续下去，在步骤902，通过在半导体器件120顶上沉积若干层来制备半导体器件120。如上所述，本发明的各实施例可以在制造器件的金属层级之后处理半导体器件。例如，可以在其上已经制造有电子和/或光电子电路的器件上实施该制造方法900。本发明的其它实施例可以在制造半导体器件的金属层之前实施该制造方法900。例如，制造方法900能够接受其上没有制造电路但是将在所述处理之后在其上形成电子和/或光电子电路的半导体衬底。
如本发明一个实施例所使用的对第一制造阶段100的说明，在半导体器件120顶上依次沉积下SiN层118、SiO2层116、类金刚石碳(DLC)层114、上SiN层112以及光致抗蚀剂(PR)层110。在示例的实施例中，类金刚石碳(DLC)层114是化学机械抛光(CMP)停止层，其允许在CMP停止层之上沉积的层通过CMP过程而被蚀刻，但是CMP过程将在DLC层114停止蚀刻。在本发明的其它实施例中，可以用类似于类金刚石碳的作用为CMP停止层的任何材料形成DLC层114。
当在制造半导体器件120的金属层级之后实施该制造方式时，使用示例的实施例的下SiN层118。在本发明的各种实施例中，在硅器件120之上的顺序的各层可以与硅器件120上的光电子电路的制造共同形成，或在其后形成。
第一制造阶段100示例了光致抗蚀剂(PR)层110，该层110限定了蚀刻区域102，该蚀刻区域102对应于其中电介质波导耦合器将被制造到半导体管芯130上的区域。在本发明的一个实施例中在步骤903根据常规技术完成光致抗蚀剂层110的沉积。
图2示出了根据本发明的一个实施例的基于硅的半导体管芯130的第二制造阶段200。在该第二制造阶段，在步骤904，根据光致抗蚀剂层110将初始沟槽202蚀刻到上SiN层112中。在一个实施例中，上SiN层112的蚀刻通过常规技术来实施，留下上SiN层112的两个部分，第一上SiN层112a和第二上SiN层112b。在一个实施例中，彼此邻近地蚀刻多个沟槽，以产生用于光学耦合器的密排阵列的沟槽。
图3示出根据本发明的一个实施例的基于硅的半导体管芯130的第三制造阶段300。在该第三制造阶段300，在步骤906，去除光致抗蚀剂层110以及类金刚石碳(DLC)层114中位于先前蚀刻的初始沟槽202下面的部分。第三制造阶段300通过产生类金刚石碳(DLC)层深沟槽302而将初始沟槽202延伸。在基于硅的半导体管芯的第三制造阶段300，类金刚石碳(DLC)层深沟槽302将SiO2层的位于DLC层深沟槽之下的部分暴露出来，并在类金刚石碳(DLC)层深沟槽302的各侧留下第一类金刚石碳(DLC)层114a和第二类金刚石碳(DLC)层114b。在一个实施例中，根据常规技术蚀刻光致抗蚀剂层110和类金刚石碳(DLC)层深沟槽302。
图4示出根据本发明的一个实施例的基于硅的半导体管芯130的第四制造阶段400。在该第四制造阶段400，在步骤908，通过将SiO2层116的位于DLC层深沟槽302之下的部分蚀刻到下SiN层118来加深DLC层深沟槽302。一个实施例的第四制造阶段400将SiO2层116蚀刻到下SiN层118。通过使用针对硅具有选择性的化学，其他实施例的蚀刻还可以进一步加深到下SiN层118以下，使得连接到例如半导体管芯上的光电子电路的Si波导尖端的尖端在沟槽之内突出或突出到沟槽之下。SiO2层116的蚀刻留下SiO2层116的两侧，第一SiO2层侧116a和第二SiO2层侧116b。在第四制造阶段之后，留下耦合器沟槽402，该沟槽402从上SiN层112延伸通过SiO2层116。在其他实施例中，耦合器沟槽可以进一步蚀刻到下SiN层118之下的层。
图5示出根据本发明的一个实施例的基于硅的半导体管芯130的第五制造阶段500。第五制造阶段500包括，在步骤910，将SiON层均匀沉积到半导体管芯130上。一个实施例的沉积的SiON层包括第一SiON层502、第二SiON层506、以及SiON耦合器504。SiON耦合器504沉积到耦合器沟槽402中，将形成光纤和半导体管芯130上制造的光波导之间的光波导耦合器。在各种实施例中，光波导能够被定位在耦合器沟槽402之内和之下中的一个。本发明的其他实施例通过使用这样的电介质材料制造类似于SiON耦合器504的光波导耦合器，所述电介质材料具有适于匹配耦合器将连接到的光纤中所使用的模式分布的光学折射率或梯度光学折射率。例如，其他实施例能够从基于硅的电介质材料，诸如SiN或SiO2，形成光学耦合器。在一个实施例中，用于形成耦合器的电介质可以具有其中光学折射率从低值到高值过渡的梯度光学折射率。
图6示出根据本发明的一个实施例的基于硅的半导体管芯130的第六制造阶段600。在该第六制造阶段，在步骤912，使用化学机械抛光(CMP)来去除第一SiON层502、第二SiON层506、第一上SiN层112a和第二上SiN层112b。
图7示出根据本发明的一个实施例的基于硅的半导体管芯130的第七制造阶段700。在该第七制造阶段，在步骤914，蚀刻第一类金刚石碳(DLC)层114a和第二类金刚石碳层114b，以留下第一SiO2层116a和第二SiO2层116b以及SiON耦合器504。在半导体器件120上制造金属层级之后才实施制造方法900的实施例中使用该DLC层的蚀刻，使得金属化的层级暴露出来。第七制造阶段700还沿着切开线702切开半导体管芯130，从而暴露出SiON耦合器504的一个面704。
图8示出根据本发明的一个实施例的完成的光纤到片上波导器件800。完成的光纤到片上波导器件800包括半导体管芯130，该半导体管芯130已经沿着切开线702被切开以暴露出SiON耦合器504的暴露面704。光纤802附着到已经被制造在半导体器件120上的SiON耦合器504的暴露的面704。
第一硅波导810被示为在SiON耦合器504和位于半导体电路120内的光电子电路812之间连接光能量。第一硅光波导810的一端被示为延伸到耦合器504的与暴露的一个面704相反的部分中。第一硅光波导810为锥形并在上述蚀刻的沟槽的一部分之下延伸，进而在耦合器504的一部分之下延伸，以在SiON耦合器504和第一硅光波导810之间产生有效的绝热(adiabatic)耦合。第一硅波导810还在第二SiO2层116b之下延伸，并连接到例如光电子电路812内的光收发器。在一个实施例中，通过上述SiON耦合器504的制造之前使用常规技术将第一硅光波导810和光电子电路812制造到半导体器件120上。
本发明的一个实施例在将CMOS金属层级形成在CMOS器件上之前或之后实施以上描述的将有效光学耦合器制造到CMOS器件中的过程。在形成CMOS金属层级之后才形成光学耦合器的应用中，在沉积DLC层114之前可以用薄SiN层覆盖光学耦合器。在需要暴露金属层级的应用中，可以使用CMP步骤，或者可以使用一些其他技术，诸如湿法蚀刻。可选的实施例能够使用其他掩模层级来构建连接到下伏金属层级的其他金属层级。在一个实施例中，可以在构建任何金属层级之前制造光学耦合器。
本发明的其他实施例并入用其他高折射率材料制造的光波导。本发明的其他实施例使用例如由III-V族材料，诸如GaAs，InP等等制成的光波导，诸如第一光波导810。
以上描述的光学耦合器制造技术允许制造光学耦合器的密排阵列。上述制造技术允许彼此靠近地形成许多光学耦合器，例如，使得可以在光子电路上产生耦合器的密排阵列，以允许多个光纤通过光学耦合器被连接到光子电路，这将会优化光纤和光子电路之间的光能传递。
图10示出根据本发明的一个实施例的第一三维集成电路1000。该第一三维集成电路1000包括光子层1004和CMOS数字电路层1006。首先通过常规光子电路制造技术在晶片上形成光子层1004，所述光子电路制造技术包括按照以上描述的过程形成光学耦合器1002。光学耦合器1002被连接到光纤1008以允许向和从光子层1004的光电子电路通讯光学信号。CMOS数字电路层1006利用常规数字CMOS制造技术在第二晶片上形成，并与包含光子层1004的光子晶片集成。在一个实施例中，可以在接合两个晶片的步骤之后形成光学耦合器。
在一个实施例中，利用常规方法通过将光子层1004的电路放置在包括衬底1012的CMOS数字电路层1006的顶上制造第一三维集成电路1000。光子层1004的电路和CMOS数字电路层1006经由过孔1010电连接。通过以上兼容CMOS的制造过程制造的光学耦合器的包含物有助于通过常规CMOS制造设备和技术制造第一三维集成电路1000。
图11示出根据本发明的一个实施例的第二三维集成电路1100。该第二三维集成电路1100包括光子层1104和CMOS数字电路层1106。首先通过常规光子电路制造技术在晶片上形成光子层1104，所述光子电路制造技术包括按照以上描述的过程形成光学耦合器1102。光学耦合器1102被连接到光纤1008以允许向和从光子层1104的光电子电路通讯光学信号。CMOS数字电路层1106利用常规数字CMOS制造技术在第二晶片上形成，并与包含光子层1104的光子晶片集成。
在一个实施例中，利用常规方法通过将CMOS数字电路层1106的电路放置在包括衬底1112的光子层1104的顶上制造第二三维集成电路1100。光子层1004和CMOS数字电路层1006的电路经由过孔1010电连接。光子层1102具有兼容CMOS的光学耦合器1102，该耦合器1102使用以上描述的技术制造，允许光学耦合器1102被夹在光子层1104和CMOS数字电路层1106之间。
电路812产生的光学信号能够被传送到第一光波导810，并通过SiON耦合器504从该第一光波导810传递到光纤802，所述SiON耦合器504作为利用以上制造步骤在半导体管芯130上形成的光学阻抗匹配结构。相似地，依赖于通过光学耦合器804的通讯的方向，光学信号能够从光纤802传递到第一光波导810用于进一步与电路812通讯。如上所述，可以使用本发明的其他实施例以通过使用这样的电介质材料用于制造类似于SiON耦合器504的光波导耦合器，所述电介质材料具有适于匹配光纤802中使用的模式分布的光学折射率或梯度光学折射率。在一个实施例中，用于形成耦合器的电介质可以具有其中光学折射率从低值到高值过渡的梯度光学折射率。
完整的光纤到片上波导器件800还示出第二硅光波导814，其将来自光电子电路812的光能传递到，例如完整的光纤到片上波导器件800内的其他光电子电路，或在器件的另一区域上制造的其他SiON耦合器。
考虑以上讨论，对于本领域技术人员来说很明显的是，以上步骤与常规CMOS制造技术兼容。使用以上或等价的制造技术允许有效制造包括嵌入的波导和光阻抗匹配耦合器504的半导体管芯130，所述耦合器504允许到常规光纤802的有效直接耦合。
应该理解，这些实施例仅仅是这里的创新教导的许多有利使用的实例。总体而言，本申请的说明书中进行的陈述并不限制任何要求保护的发明。并且，一些陈述可以应用于一些创造性特征而不能应用到其他。总体而言，除非另外指出，不失一般性地，单个元件也可以是多个，反之亦然。
以上描述的电路是集成电路芯片设计的一部分。芯片设计用图形化计算机编程语言生成，并存储在计算机存储介质中(诸如，磁盘，磁带，物理硬盘，或者虚拟硬盘，诸如在存储存取网络中)。如果设计者并不制造芯片或用于制造芯片的光刻掩模，设计者直接或间接地通过物理手段(例如，通过提供存储有该设计的存储介质的复本)或电子地(例如，通过互联网)将生成的设计传输给这样的实体。然后，存储的设计被转换成适当的格式(例如，GDSII)用于制造光刻掩模，其典型地包括有待在晶片上形成的所关注的芯片设计的多份复本。利用光刻掩模来限定将被蚀刻或以其他方式处理的晶片(和/或其上的层)的区域。
以上描述的方法用于制造集成电路芯片。
产生的集成电路芯片可以由制造商以原始晶片形式(也就是，作为具有多个未封装芯片的单个晶片)，作为裸芯片，或以封装的形式进行分发。在后一种情况下，芯片安装在单个芯片封装(诸如，塑料载体，其具有附加到主板或其他更高级载体的引线)或在多芯片封装(诸如陶瓷载体，具有表面互连或隐埋互连或者两者)中。在任何情况下，芯片然后与其他芯片、分立电路元件，和/或其他信号处理设备集成，作为(a)中间产品，诸如主板，或(b)最终产品的一部分。最终产品可以是包含集成电路芯片的任何产品，范围从玩具和其他低端应用直到具有显示器、键盘或其他输出设备，以及中央处理器的高级计算机产品。
尽管公开了本发明的具体实施例，但是本领域技术人员将可以理解，可以对具体实施例做出改变而不偏离本发明的精神和范围。因此，本发明的范围并不局限于具体实施例。此外，旨在使得所附权利要求能够涵盖在本发明的范围内的任何和所有这样的应用、变体和实施例。

Claims (25)

1.一种制造具有整体式光学耦合器的集成电路的方法，所述方法包括：
在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层；
蚀刻半导体管芯上的至少一个层，所述至少一个层包括化学抛光停止层，蚀刻所述至少一个层形成沟槽；
将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，所述部分的折射率基本等于光纤的截面；
在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于所述化学抛光停止层；以及
在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
2.如权利要求1所述的方法，其中所述基于硅的电介质包括硅氧氮化物。
3.如权利要求1所述的方法，其中所述基于硅的电介质包括沿着垂直于所述基于硅的电介质的一个表面的轴从低值过渡到高值的梯度折射率。
4.如权利要求1所述的方法，其中所述化学抛光停止层包括类金刚石碳。
5.如权利要求1所述的方法，其中集成光电子电路被连接到至少一个光波导中的至少一个的各自的第二端。
6.如权利要求1所述的方法，其中利用这样的半导体管芯实施所述方法，所述半导体管芯具有通讯耦合到至少一个光波导中的至少一个的各自的第二端的集成数字电路和光电子电路。
7.如权利要求1所述的方法，其中蚀刻沟槽包括蚀刻彼此紧邻的多个沟槽，从而产生用于光学耦合器的密排阵列的沟槽。
8.如权利要求1所述的方法，还包括：将所述半导体管芯集成到三维集成电路中，所述集成包括将第二半导体管芯接合到所述半导体管芯，其中在所述沉积至少一个层、蚀刻沟槽、沉积基于硅的电介质、蚀刻所述至少一个层和去除的步骤之前或之后进行所述集成。
9.如权利要求1所述的方法，其中所述半导体管芯包括通过常规CMOS制造设备制造的CMOS电子电路，其中通过常规CMOS制造设备实施如下步骤：在所述半导体管芯上沉积、蚀刻过渡腔、沉积所述基于硅的电介质、通过化学机械抛光过程蚀刻所述半导体管芯的顶表面、以及蚀刻所述化学抛光停止层。
10.如权利要求9所述的方法，其中所述CMOS电子电路在如下步骤之前或之后制造：在所述半导体管芯上沉积、蚀刻所述过渡腔、沉积所述基于硅的电介质、通过化学机械抛光过程蚀刻所述半导体管芯的顶表面、以及蚀刻类金刚石碳层。
11.如权利要求1所述的方法，还包括：
基本上垂直于所述沟槽的侧面切开所述半导体管芯，从而暴露出所述基于硅的电介质的一个表面。
12.如权利要求11所述的方法，还包括：
将光纤的截面接合到所述基于硅的电介质的所述一个表面。
13.如权利要求1所述的方法，其中在所述半导体管芯上沉积至少一个层包括：
依次沉积二氧化硅层、与所述二氧化硅层接触的类金刚石碳层、以及与所述类金刚石碳层接触的上氮化硅层。
14.如权利要求13所述的方法，其中在半导体管芯上沉积至少一个层还包括，在沉积所述二氧化硅层之前，沉积下氮化硅层，所述二氧化硅层与所述下氮化硅层接触。
15.如权利要求13所述的方法，其中蚀刻所述沟槽包括：
根据所述半导体管芯的顶表面上的光致抗蚀剂掩模，将所述沟槽蚀刻到所述上氮化硅层、第二氮化硅层、类金刚石碳层和所述二氧化硅区域中，其中光波导的第一端位于所述沟槽之内或之下，其中所述顶表面包括所述上氮化硅层。
16.一种具有整体式光学耦合过渡的光电子电路，包括：
集成半导体器件，包括集成光电子电路以及在单个半导体衬底上制造的至少一个光波导，所述至少一个光波导具有各自的第一端；
至少一个基于硅的电介质光学过渡，适于将所述至少一个光波导中的至少一个的各自的第一端与光纤耦合，所述至少一个基于硅的电介质光学过渡根据下面的过程制造：
在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层；
将沟槽蚀刻到所述至少一个层中并至少通过所述化学抛光停止层，蚀刻形成沟槽的所述至少一个层；
将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，所述部分的折射率基本等于光纤的截面；
在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于所述化学抛光停止层；以及
在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
17.如权利要求16所述的具有整体式光学耦合过渡的光电子电路，其中所述基于硅的电介质包括硅氧氮化物。
18.如权利要求16所述的具有整体式光学耦合过渡的光电子电路，其中所述基于硅的电介质包括从低值过渡到高值的梯度折射率。
19.如权利要求16所述的具有整体式光学耦合过渡的光电子电路，还包括CMOS电子电路，其中所述CMOS电子电路和所述集成光电子电路通讯耦合到至少一个光波导中的至少一个的各自的第二端。
20.如权利要求16所述的具有整体式光学耦合过渡的光电子电路，其中所述至少一个基于硅的电介质光学过渡包括彼此紧邻的多个基于硅的电介质光学过渡，从而产生光学耦合器的密排阵列。
21.如权利要求20所述的具有整体式光学耦合过渡的光电子电路，所述基于硅的电介质光学过渡根据这样的过程制造，该过程还包括：将光纤的截面接合到所述基于硅的电介质的一个表面。
22.一种具有整体式光学耦合过渡的光电子电路，包括：
第一集成半导体管芯；以及
第二集成半导体管芯，
其中，所述第一集成半导体管芯和第二集成半导体管芯中的至少一个包含集成光电子电路，
其中，所述第一集成半导体管芯安装在所述第二集成半导体管芯的顶上，由此形成三维集成电路，
其中，所述第一集成半导体管芯和第二集成半导体管芯中的至少一个还包括至少一个光波导，所述至少一个光波导具有各自的第一端；以及
其中，所述第一集成半导体管芯和第二集成半导体管芯中的至少一个还包括适于将所述至少一个光波导中的至少一个的各自的第一端与光纤耦合的基于硅的电介质光学过渡，所述基于硅的电介质光学过渡根据下面的过程制造：
在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层；
将沟槽蚀刻到所述至少一个层中并至少通过所述化学抛光停止层，蚀刻形成沟槽的所述至少一个层；
将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，所述部分的折射率基本等于光纤的截面；
在沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于所述化学抛光停止层；以及
在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
23.如权利要求22所述的具有整体式光学耦合过渡的光电子电路，还包括：
在将第一集成半导体管芯安装在所述第二集成半导体管芯的顶上由此形成三维集成电路之后，从所述第一集成半导体管芯和第二集成半导体管芯之一中去除后侧衬底；
其中，在上述去除之后制造所述基于硅的电介质光学过渡。
24.一种适于制造具有整体式光学耦合过渡的集成电路的光电子电路制造装置，所述光电子电路制造装置包括：
层沉积处理器，适于在半导体管芯上沉积至少一个层，所述至少一个层包括化学抛光停止层；
蚀刻处理器，适于蚀刻半导体管芯上的至少一个层，所述至少一个层包括化学抛光停止层，蚀刻所述至少一个层形成沟槽；
电介质沉积处理器，适于将基于硅的电介质沉积到所述沟槽的至少一部分中，所述基于硅的电介质包括至少这样的一部分，所述部分的折射率基本等于光纤的截面；
化学机械抛光器，适于在所述电介质沉积处理器沉积所述基于硅的电介质之后，通过化学机械抛光过程蚀刻所述至少一个层到所述化学抛光停止层，通过化学机械抛光的蚀刻使得所述基于硅的电介质的一部分保留在所述沟槽中低于所述化学抛光停止层；以及
化学抛光停止层蚀刻器，适于在蚀刻所述至少一个层之后，去除所述化学抛光停止层。
25.如权利要求23所述的光电子电路制造装置，其中所述蚀刻处理器还适于蚀刻彼此紧邻的多个沟槽，从而产生用于光学耦合器的密排阵列的沟槽。
CN2009101509484A 2008-06-30 2009-06-29 兼容cmos的集成电介质光波导耦合器和制造 Active CN101620300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/164,580 2008-06-30
US12/164,580 US7738753B2 (en) 2008-06-30 2008-06-30 CMOS compatible integrated dielectric optical waveguide coupler and fabrication

Publications (2)

Publication Number Publication Date
CN101620300A true CN101620300A (zh) 2010-01-06
CN101620300B CN101620300B (zh) 2012-09-05

Family

ID=40544690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101509484A Active CN101620300B (zh) 2008-06-30 2009-06-29 兼容cmos的集成电介质光波导耦合器和制造

Country Status (4)

Country Link
US (1) US7738753B2 (zh)
EP (1) EP2141525B1 (zh)
JP (2) JP4702812B2 (zh)
CN (1) CN101620300B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102565940A (zh) * 2012-03-13 2012-07-11 中国科学院苏州纳米技术与纳米仿生研究所 一种三维波导结构及其制作方法
CN106164722A (zh) * 2014-04-09 2016-11-23 华为技术有限公司 边缘耦合设备制造
CN108983352A (zh) * 2018-08-29 2018-12-11 南通赛勒光电科技有限公司 一种端面耦合器及其制备方法
CN113767312A (zh) * 2019-06-06 2021-12-07 国际商业机器公司 具有非对称光学损耗性能曲线和改进的最坏情况光学损耗性能的柔性波导
CN114761848A (zh) * 2019-09-30 2022-07-15 加州理工学院 集成电子-光子器件、系统及其制造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923105B2 (en) 2013-10-09 2018-03-20 Skorpios Technologies, Inc. Processing of a direct-bandgap chip after bonding to a silicon photonic device
US11181688B2 (en) 2009-10-13 2021-11-23 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US9316785B2 (en) 2013-10-09 2016-04-19 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
CN103189768B (zh) * 2010-11-03 2016-08-24 英派尔科技开发有限公司 光波导的形成
WO2012075350A2 (en) * 2010-12-03 2012-06-07 Bae Systems Information And Electronic Systems Integration Inc. Method of integrating slotted waveguide into cmos process
US8437585B2 (en) * 2010-12-07 2013-05-07 Intel Corporation Low-cost passive optical waveguide using Si substrate
US9977188B2 (en) 2011-08-30 2018-05-22 Skorpios Technologies, Inc. Integrated photonics mode expander
US9097846B2 (en) * 2011-08-30 2015-08-04 Skorpios Technologies, Inc. Integrated waveguide coupler
KR101771427B1 (ko) 2011-11-02 2017-09-05 삼성전자주식회사 도파로 일체형 그래핀 광검출기
US8724937B2 (en) 2011-12-20 2014-05-13 International Business Machines Corporation Fiber to wafer interface
US8534927B1 (en) 2012-03-23 2013-09-17 International Business Machines Corporation Flexible fiber to wafer interface
US8995800B2 (en) * 2012-07-06 2015-03-31 Teledyne Scientific & Imaging, Llc Method of fabricating silicon waveguides with embedded active circuitry
US9243784B2 (en) 2012-12-20 2016-01-26 International Business Machines Corporation Semiconductor photonic package
US9400356B2 (en) 2013-03-14 2016-07-26 International Business Machines Corporation Fiber pigtail with integrated lid
US8923665B2 (en) 2013-03-15 2014-12-30 International Business Machines Corporation Material structures for front-end of the line integration of optical polarization splitters and rotators
US9103972B2 (en) 2013-09-05 2015-08-11 International Business Machines Corporation Optical waveguide structure with waveguide coupler to facilitate off-chip coupling
US9664855B2 (en) 2014-03-07 2017-05-30 Skorpios Technologies, Inc. Wide shoulder, high order mode filter for thick-silicon waveguides
WO2015183992A1 (en) 2014-05-27 2015-12-03 Skorpios Technologies, Inc. Waveguide mode expander using amorphous silicon
US9348092B1 (en) * 2014-11-10 2016-05-24 Tyco Electronics Corporation Mode size converters for reducing a modal profile of incoming light
CN113156594A (zh) 2015-02-18 2021-07-23 思敏光子控股有限责任公司 用于光子ic表征和封装的多端口光学探头
WO2016172202A1 (en) 2015-04-20 2016-10-27 Skorpios Technologies, Inc. Vertical output couplers for photonic devices
US9588298B2 (en) 2015-06-04 2017-03-07 Elenion Technologies, Llc Edge coupler
US10078183B2 (en) * 2015-12-11 2018-09-18 Globalfoundries Inc. Waveguide structures used in phonotics chip packaging
US9933576B2 (en) * 2015-12-29 2018-04-03 Stmicroelectronics (Crolles 2) Sas Electro-optic device with an optical grating coupler having a grating period variation and methods of formation thereof
US10649148B2 (en) 2017-10-25 2020-05-12 Skorpios Technologies, Inc. Multistage spot size converter in silicon photonics
US10795079B2 (en) * 2018-01-25 2020-10-06 Poet Technologies, Inc. Methods for optical dielectric waveguide subassembly structure
US10262984B1 (en) * 2018-07-05 2019-04-16 Stmicroelectronics S.R.L. Optical integrated circuit systems, devices, and methods of fabrication
US11067750B2 (en) 2019-01-28 2021-07-20 Cisco Technology, Inc. Silicon photonics platform with integrated oxide trench edge coupler structure
US11360263B2 (en) 2019-01-31 2022-06-14 Skorpios Technologies. Inc. Self-aligned spot size converter
US11215756B2 (en) * 2020-04-27 2022-01-04 Globalfoundries U.S. Inc. Edge couplers with stacked layering
US11860414B2 (en) 2020-12-30 2024-01-02 Globalfoundries U.S. Inc. Edge couplers including a grooved membrane

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514885A (en) 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
US5471552A (en) * 1995-02-22 1995-11-28 Industrial Technology Research Institute Fabrication of static-alignment fiber-guiding grooves for planar lightwave circuits
KR100265789B1 (ko) * 1997-07-03 2000-09-15 윤종용 광섬유수동정렬방법
DE69937726T2 (de) * 1998-08-05 2008-11-27 Seiko Epson Corp. Optisches Modul
US6352623B1 (en) * 1999-12-17 2002-03-05 Nutool, Inc. Vertically configured chamber used for multiple processes
US6348395B1 (en) * 2000-06-07 2002-02-19 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
US6631225B2 (en) 2000-07-10 2003-10-07 Massachusetts Institute Of Technology Mode coupler between low index difference waveguide and high index difference waveguide
US7103245B2 (en) 2000-07-10 2006-09-05 Massachusetts Institute Of Technology High density integrated optical chip
GB2367376B (en) 2000-09-13 2003-04-30 Bookham Technology Plc Rib waveguide device with mode filter
KR100439088B1 (ko) 2001-09-14 2004-07-05 한국과학기술원 상호 자기 정렬된 다수의 식각 홈을 가지는 광결합 모듈및 그 제작방법
JP3846284B2 (ja) 2001-11-26 2006-11-15 株式会社トッパンＮｅｃサーキットソリューションズ 光導波路の製造方法
US20030118308A1 (en) 2001-12-21 2003-06-26 Terry Bricheno Thermal compensation and alignment for optical devices
AU2003236616A1 (en) 2002-01-17 2003-09-02 Cornell Research Foundation, Inc. High-index contrast distributed bragg reflector
US6804440B2 (en) * 2002-07-26 2004-10-12 Lnl Technologies, Inc. Integrated mode converter, waveguide, and on-chip function
US7303339B2 (en) * 2002-08-28 2007-12-04 Phosistor Technologies, Inc. Optical beam transformer module for light coupling between a fiber array and a photonic chip and the method of making the same
JP2004157530A (ja) 2002-10-17 2004-06-03 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
JP3818255B2 (ja) 2002-12-16 2006-09-06 住友電気工業株式会社 端部に回折光学膜を有する光ファイバとその製造方法
US6985646B2 (en) * 2003-01-24 2006-01-10 Xponent Photonics Inc Etched-facet semiconductor optical component with integrated end-coupled waveguide and methods of fabrication and use thereof
US20050016446A1 (en) 2003-07-23 2005-01-27 Abbott John S. CaF2 lenses with reduced birefringence
JP4018603B2 (ja) * 2003-08-08 2007-12-05 日本電信電話株式会社 光導波路型センサ
JP3999717B2 (ja) 2003-09-02 2007-10-31 日本電信電話株式会社 光導波路型センサ
JP4377195B2 (ja) 2003-10-09 2009-12-02 日本電信電話株式会社 光モジュールの製造方法
JP4324167B2 (ja) * 2003-11-28 2009-09-02 日立化成工業株式会社 光素子結合構造体
JP4169270B2 (ja) 2003-12-08 2008-10-22 日本電信電話株式会社 近接場光学用プローブ及びその製造方法
US20050129366A1 (en) 2003-12-12 2005-06-16 John Yasaitis Graded index optical coupler
US20050185893A1 (en) 2004-02-20 2005-08-25 Ansheng Liu Method and apparatus for tapering an optical waveguide
JP4412105B2 (ja) 2004-08-09 2010-02-10 ソニー株式会社 光導波装置
US7368062B2 (en) * 2004-09-17 2008-05-06 Avago Technologies Fiber Ip Pte Ltd Method and apparatus for a low parasitic capacitance butt-joined passive waveguide connected to an active structure
WO2007027615A1 (en) 2005-09-01 2007-03-08 Applied Materials, Inc. Ridge technique for fabricating an optical detector and an optical waveguide
US7266263B2 (en) 2005-11-08 2007-09-04 Massachusetts Institute Of Technology Integrated waveguide photodetector apparatus with matching propagation constants and related coupling methods
CN100458484C (zh) * 2005-12-23 2009-02-04 国际商业机器公司 光电板及其制造方法
US7668416B2 (en) 2006-06-05 2010-02-23 Bing Li Single mode photonic circuit architecture and a new optical splitter design based on parallel waveguide mode conversion

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102565940A (zh) * 2012-03-13 2012-07-11 中国科学院苏州纳米技术与纳米仿生研究所 一种三维波导结构及其制作方法
CN106164722A (zh) * 2014-04-09 2016-11-23 华为技术有限公司 边缘耦合设备制造
US10197733B2 (en) 2014-04-09 2019-02-05 Futurewei Technologies, Inc. Edge coupling device fabrication
CN106164722B (zh) * 2014-04-09 2020-06-02 华为技术有限公司 边缘耦合设备制造
CN108983352A (zh) * 2018-08-29 2018-12-11 南通赛勒光电科技有限公司 一种端面耦合器及其制备方法
CN108983352B (zh) * 2018-08-29 2020-08-07 南通赛勒光电科技有限公司 一种端面耦合器及其制备方法
CN113767312A (zh) * 2019-06-06 2021-12-07 国际商业机器公司 具有非对称光学损耗性能曲线和改进的最坏情况光学损耗性能的柔性波导
CN113767312B (zh) * 2019-06-06 2023-04-07 国际商业机器公司 具有非对称光学损耗性能曲线和改进的最坏情况光学损耗性能的柔性波导
CN114761848A (zh) * 2019-09-30 2022-07-15 加州理工学院 集成电子-光子器件、系统及其制造方法
CN114761848B (zh) * 2019-09-30 2024-01-19 加州理工学院 集成电子-光子器件、系统及其制造方法

Also Published As

Publication number Publication date
JP5357131B2 (ja) 2013-12-04
US20090324162A1 (en) 2009-12-31
CN101620300B (zh) 2012-09-05
EP2141525A1 (en) 2010-01-06
JP2010015121A (ja) 2010-01-21
US7738753B2 (en) 2010-06-15
JP4702812B2 (ja) 2011-06-15
JP2011043852A (ja) 2011-03-03
EP2141525B1 (en) 2017-08-16

Similar Documents

Publication Publication Date Title
CN101620300B (zh) 兼容cmos的集成电介质光波导耦合器和制造
US10156678B2 (en) Edge coupler
CA2822685C (en) Low loss directional coupling between highly dissimilar optical waveguides for high refractive index integrated photonic circuits
US8000565B2 (en) Buried dual taper waveguide for passive alignment and photonic integration
JP6121730B2 (ja) 光デバイス
US20150277036A1 (en) Apparatus and Method for an Optical Waveguide Edge Coupler for Photonic Integrated Chips
US10859765B2 (en) Optical coupling device and method for manufacturing the same
US10571629B1 (en) Waveguide for an integrated photonic device
US10416381B1 (en) Spot-size-converter design for facet optical coupling
US20030052082A1 (en) Method of forming optical waveguides in a semiconductor substrate
US7001788B2 (en) Maskless fabrication of waveguide mirrors
WO2020084306A1 (en) Optical waveguide connecting device
US20190293864A1 (en) Frontend integration of electronics and photonics
CN112946824A (zh) 一种基于硅基光波导的三维模式分离/复用器及其制备方法
CN103713357A (zh) 一种硅基光波导偏振转换器及其制备方法
US20200021079A1 (en) Wafer-Level Handle Replacement
CN115616703A (zh) 基于双层氮化硅结构的光栅耦合器及其制作方法
US11119280B2 (en) Grating couplers and methods of making same
CN103809238A (zh) 亚波长y分支波导及制备方法
JP2017004006A (ja) 光デバイスおよびその製造方法
JP3808804B2 (ja) 光導波路構造及びその製造方法
CN114924348B (zh) 一种基于二氧化硅光波导的三维边缘耦合器
US20240111107A1 (en) Methods for fabrication of optical structures on photonic glass layer substrates
CN114690314B (zh) 半导体结构及其形成方法
US20240111106A1 (en) Photonic glass layer substrate with embedded optical structures for communicating with an electro optical integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171103

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171103

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right