CN105470353A - 图形化衬底的制备方法 - Google Patents
图形化衬底的制备方法 Download PDFInfo
- Publication number
- CN105470353A CN105470353A CN201410459272.8A CN201410459272A CN105470353A CN 105470353 A CN105470353 A CN 105470353A CN 201410459272 A CN201410459272 A CN 201410459272A CN 105470353 A CN105470353 A CN 105470353A
- Authority
- CN
- China
- Prior art keywords
- mask
- mask part
- substrate
- layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种图形化衬底的制备方法,包括:提供衬底,在所述衬底上形成第一掩膜材料层;在所述第一掩膜材料层上形成多个横截面为预定图形的光刻胶掩膜件;通过多个所述光刻胶掩膜件对所述第一掩膜材料层进行刻蚀,以形成多个横截面为预定图形的第一掩膜件;在每个所述第一掩膜件上形成第二掩膜件,其中,所述第一掩膜件的耐刻蚀度大于所述第二掩膜件的耐刻蚀度,所述第二掩膜件包覆所述第一掩膜件;对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀,以在所述衬底上形成最终图形。和现有技术采用的单层掩膜相比,本发明通过双层掩膜可以提高衬底图形的形貌控制能力。
Description
技术领域
本发明涉及半导体工艺领域,具体涉及一种图形化衬底的制备方法。
背景技术
氮化镓(GaN)基LED以其寿命长、耐冲击、抗震、高效节能等优异特性在图像显示、信号指示、照明以及基础研究等方面有着极为广阔的应用前景。通常GaN基LED器件都是制备在蓝宝石衬底上的,但生长在蓝宝石衬底上的GaN基LED的提取效率相对较低,另外GaN单晶制备比较困难,而GaN和蓝宝石较大的晶格失配及热膨胀系数的差别,使得在衬底上生长的GaN薄膜位错和缺陷密度较大,也影响了器件的发光效率和寿命。
图形化衬底技术(PatternedSapphireSubstrates,PSS)是目前普遍采用的一种提高GaN基LED器件出光效率的方法,即在蓝宝石衬底上生长掩膜,将掩膜刻出图形,利用刻蚀技术刻蚀蓝宝石,并去掉掩膜,再在其上生长GaN材料。该方法可以有效减少GaN外延材料的位错密度,从而减小有源区的非辐射复合,减小了反向漏电流,提高LED的寿命,同时提高光的提取效率。
通常PSS图形为微米级的类圆锥形。这种图形衬底一般采用光刻胶作掩膜,然后采用主刻蚀(main-etch,ME)和过刻蚀(over-etch,OE)两步刻蚀形成。在上述常规PSS的基础上,如图1所示,有人提出了冠状PSS(crown-shapedPSS,CPSS),其结构类似于在火山口形放置一个圆锥,在其上的GaN外延材料1中存在空气隙2(airvoids)。由于GaN和空气之间的折射率差大于GaN和衬底3之间的折射率差,所以空气隙的存在会提高光被散射和反射的几率,从而提高光的提取效率。
目前曾报道的CPSS制作流程为:在蓝宝石衬底上沉积SiO2层,并在SiO2层上涂覆光刻胶,通过过曝光形成圆环状的光刻胶,然后以其作掩膜用缓冲氧化物刻蚀(bufferedoxideetche,BOE)溶液去除暴露的SiO2,再用SiO2作掩膜用干法刻蚀形成最终图形。
但是这种方法存在以下缺点:首先,过曝光光刻不容易控制,图形质量和重复性较差;其次,缓冲氧化物刻蚀溶液去除SiO2作为湿法腐蚀不容易控制最后形成的掩膜的质量,重复性较差;再次,采用SiO2作为掩膜刻蚀蓝宝石衬底,不容易控制侧壁的角度和形貌。
发明内容
有鉴于此,本发明的目的在于提供一种图形化衬底的制备方法,以提高对衬底图形的形貌控制能力。
为了实现上述目的,本发明提供一种图形化衬底的制备方法,包括:
提供衬底,在所述衬底上形成第一掩膜材料层;
在所述第一掩膜材料层上形成多个横截面为预定图形的光刻胶掩膜件;
通过多个所述光刻胶掩膜件对所述第一掩膜材料层进行刻蚀,以形成多个横截面为预定图形的第一掩膜件;
在每个所述第一掩膜件上形成第二掩膜件,其中,所述第一掩膜件的耐刻蚀度大于所述第二掩膜件的耐刻蚀度,所述第二掩膜件包覆所述第一掩膜件;
对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀,以在所述衬底上形成最终图形。
优选地,所述预定图形为环形,且所述第二掩膜件的一部分填充在所述第一掩膜件的中心孔中。
优选地,在所述第一掩膜材料层上形成多个横截面为预定图形的光刻胶掩膜件的步骤包括:
在所述第一掩膜材料层上形成光刻胶层;
对所述光刻胶层进行曝光显影,以形成多个横截面为预定图形的所述光刻胶掩膜件。
优选地,对所述光刻胶层进行曝光显影的步骤中采用正常曝光,且使用的掩膜板的图形包括多个所述预定图形。
优选地,形成所述第一掩膜材料层的材料包括硅、硅的氮化物和硅的氧化物中的任意一种或多种。
优选地,通过多个所述光刻胶掩膜件对所述第一掩膜材料层进行刻蚀的步骤中,采用的刻蚀方法为干法刻蚀。
优选地,在每个所述第一掩膜件上形成第二掩膜件的步骤包括:
在形成有多个第一掩膜件的衬底上形成第二掩膜材料层,其中,形成所述第二掩膜材料层的材料包括光刻胶;
对所述第二掩膜材料层进行曝光显影,以形成所述第二掩膜件。
优选地,对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀的步骤中,采用的刻蚀方法为干法刻蚀。
优选地,对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀的步骤包括:
对形成有所述第一掩膜件和所述第二掩膜件的衬底进行主刻蚀,以露出所述第一掩膜件,并形成衬底过渡图形;
对完成所述主刻蚀的衬底进行过刻蚀,以将所述第一掩膜件和第二掩膜件刻蚀掉,并使所述衬底过渡图形形成为所述最终图形。
在本发明中,利用第一掩膜件和第二掩膜件形成的双层掩膜对衬底进行刻蚀,第二掩膜件的耐刻蚀度较小,容易刻蚀,其刻蚀速率、受工艺参数影响比较明显,使得第二掩膜件的倾斜角度容易调节,因而第二掩膜件可以作为主掩膜,通过调节第二掩膜件的侧边倾斜角度从而调节衬底图形的侧壁形貌、角度、尺寸等。并且,对光刻胶层进行曝光时采用正常曝光的方式,因而可以提高光刻胶掩膜件图形的稳定性和重复性,从而提高第一掩膜件的稳定性和重复性。另外,在对第一掩膜材料层刻蚀以形成第一掩膜件时,采用干法刻蚀的方法,以提高第一掩膜件的质量和重复性,从而提高衬底图形的质量和重复性。综上所述,本发明中图形化衬底制备方法便于优化图形的尺寸和形貌,提高工艺能力,适用于大规模生产。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
图1是现有技术中形成的衬底图形的示意图;
图2本发明所提供的图形化衬底的制备方法的流程图;
图3是本发明的实施方式中在衬底上形成第一掩膜材料层的结构示意图;
图4是在图3中的第一掩膜材料层上形成光刻胶层的结构示意图;
图5是图4中的在第一掩膜材料层上形成光刻胶掩膜件的结构示意图;
图6是本发明的实施方式中形成第一掩膜件的结构示意图;
图7是图6的俯视图;
图8是在图6中的第一掩膜件上形成第二掩膜材料层的结构示意图;
图9是本发明的实施方式中形成第二掩膜件的结构示意图;
图10是图9的俯视图;
图11是本发明的实施方式中对衬底进行主刻蚀后的结构示意图;
图12是本发明的实施方式中对衬底进行过刻蚀后的结构示意图;
图13是本发明的实施方式中形成的图形化衬底的立体示意图。
其中,附图标记为:1、外延结构;2、空气隙;3、衬底;31、衬底过渡图形;32、最终图形;4、第一掩膜材料层;41、第一掩膜件;5、第二掩膜材料层;51、第二掩膜件;6、光刻胶层;61、光刻胶掩膜件。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
本发明提供一种图形化衬底的制备方法,如图2所示,该制备方法包括:
S1、提供衬底3,在衬底3上形成第一掩膜材料层4(如图3所示),其中,衬底3可以为蓝宝石衬底;
S2、在第一掩膜材料层4上形成多个横截面为预定图形的光刻胶掩膜件61(如图5所示);
S3、通过多个光刻胶掩膜件61对第一掩膜材料层4进行刻蚀,以形成多个横截面为预定图形的第一掩膜件41(如图6和图7所示);
S4、在每个第一掩膜件41上形成第二掩膜件51,其中,第一掩膜件41的耐刻蚀度大于第二掩膜件51的耐刻蚀度,第二掩膜件51包覆第一掩膜件41(如图9和图10所示);
S5、对形成有第一掩膜件41和第二掩膜件51的衬底3进行刻蚀,以在衬底3上形成最终图形(如图12和图13所示)。
本发明中利用第一掩膜件41和第二掩膜件51形成的双层掩膜对衬底3进行刻蚀,第二掩膜件51的耐刻蚀度较小,容易刻蚀,其刻蚀速率、受工艺参数影响比较明显,使得第二掩膜件51刻蚀后的倾斜角度容易调节,因而第二掩膜件51可以作为主掩膜,通过调节第二掩膜件51的侧面倾斜角度从而调节衬底图形的侧壁形貌、角度、尺寸等;第一掩膜件41的耐刻蚀度较大,可以作为辅助掩膜,通过调节第一掩膜件41的尺寸和工艺参数等条件从而调节衬底图形的尺寸和形貌细节。与现有技术中仅采用单层掩膜(即,只采用第一掩膜件)进行刻蚀的方法相比,本发明通过双层掩膜可以提高衬底图形的形貌控制能力,便于优化图形的尺寸和形貌,提高工艺能力,可以适用于大规模生产。
作为本发明的一种具体实施方式,本发明在衬底3上形成的最终图形如图12和图13中所示,该图形为类圆台的图形(图形的侧边有一定的弯曲),且顶面形成有环形的凹槽。相应地,所述预定图形为环形,即第一掩膜件41的横截面为环形(如图7所示),且第二掩膜件51的一部分设置在第一掩膜件41的中心孔中,第二掩膜件51的横截面为圆形,且第一掩膜件41和第二掩膜件51共同形成柱状图形(如图9所示)。
第二掩膜件51的耐刻蚀度相对较小,因此,即便对刻蚀时的工艺参数进行较小的调节都可以使第二掩膜件51的形状发生较大的变化,因此,通过调节刻蚀的工艺参数可以方便快速的达到形状比较接近最终图形的过渡图形,且在主刻蚀结束后,第二掩膜件51未完全刻蚀掉,同时第一掩膜件41开始露出。第一掩膜件41的耐刻蚀度相对较大,由于衬底过渡图形已经比较接近最终图形,因此,即便对工艺参数进行较大的调节,也不会使得第一掩膜件41的形状发生过大的变化,在第一掩膜件41和残留的第二掩膜件51的共同作用下,有助于形成精确的最终图形。
具体地,所述步骤S2可以包括:
S21、第一掩膜材料层4上形成光刻胶层6(如图4所示);
S22、对光刻胶层6进行曝光显影,以形成多个横截面为环形的光刻胶掩膜件61(如图5所示);
在步骤S22中,对光刻胶层6进行曝光的方式包括过曝光和正常曝光,为了提高光刻胶层6上图形的质量,优选地,采用正常曝光的方式对光刻胶层6进行曝光,且使用的掩膜板的图形包括多个预定图形,用于形成多个横截面为预定图形的光刻胶掩膜件。和过曝光相比,本发明采用正常曝光的有益效果在于,可以减少曝光量的增加而造成的图形失真现象,从而提高光刻胶层6上图形的稳定性和重复性。
在本发明中,第一掩膜材料层4的材料包括硅、硅的氮化物(SiNx)和硅的氧化物(SiOy)中的任意一种或多种。为了便于制备,优选地,形成第一掩膜材料层4的材料可以为二氧化硅。
在步骤S3中,对第一掩膜材料层4进行刻蚀的方法包括湿法刻蚀和干法刻蚀,优选地,本发明中对第一掩膜材料层4进行刻蚀时采用干法刻蚀的方式,和现有技术中采用的湿法刻蚀相比,干法刻蚀对图形的侧壁控制能力较好,刻蚀均匀性较高,从而提高形成多个第一掩膜件的质量和重复性。
在上述步骤S3中对所述第一掩膜材料层4进行干法刻蚀时采用的刻蚀气体可以包括氟基气体。具体地,所述氟基气体可以包括四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)中的任意一种或多种的组合。
作为本发明的一种具体实施方式,所述氟基气体采用四氟化碳(CF4),气体流量为50~200sccm,激发功率为200~1200W,偏置功率为0~300W。
在本发明中,第二掩膜材料层5的材料可以包括光刻胶。步骤S4中,在第一掩膜件41上形成第二掩膜件51的步骤包括:
如图8所示,在形成有多个第一掩膜件41的衬底上形成第二掩膜材料层5(光刻胶层);
利用具有多个圆形图案的掩膜板对第二掩膜材料层5进行正常曝光,掩膜板上的圆形图案与第一掩膜件41的位置相对应,之后通过显影,从而形成多个包覆第一掩膜件41的第二掩膜件51(如图9和图10所示)。
所述步骤S5中,对形成有第一掩膜件41和第二掩膜件51的衬底3进行刻蚀时可以采用干法刻蚀的方式,具体可以包括:
S51、对形成有第一掩膜件41和第二掩膜件51的衬底3进行主刻蚀,以露出所述第一掩膜件41,并形成衬底过渡图形31(如图11所示)。主刻蚀结束后,第二掩膜件51形成为图11中所示的圆锥形,衬底过渡图形31为类圆台形(该类圆台形剖面的侧边有一定的弯曲);
S52、对完成所述主刻蚀的衬底3进行过刻蚀,以将第一掩膜件41和第二掩膜件51刻蚀掉,并使衬底过渡图形31形成为最终图形32(如图12和图13所示)。
其中,在步骤S5中所采用的刻蚀气体包括氯化硼(BCl3),即采用包括氯化硼的刻蚀气体对衬底进行主刻蚀和过刻蚀。
在步骤S51中,对形成有第一掩膜件4和第二掩膜件5的衬底进行主刻蚀时,工艺腔室内的气压为2~4mT,氯化硼的气体流量为60~140sccm,工艺时间为15~20min,激励功率为1200~2000W,偏置功率为200~500W,工艺腔室内温度为-20~40℃。
在步骤S52中,对完成所述主刻蚀的衬底3进行过刻蚀时,工艺腔室内的气压为2~4mT,所述氯化硼的气体流量为60~120sccm,工艺时间为12~18min,激励功率为1200~2000W,偏置功率为300~700W,工艺腔室内温度为-20~40℃。
激励功率用于产生等离子体,偏置功率用于控制等离子体的方向,使其向衬底轰击。在主刻蚀时,主要用来控制刻蚀速率和选择比,以快速形成衬底过渡图形;在过刻蚀时,对过渡图形的形貌进行修饰,以形成最终图形。因而在设置工艺参数时,可以在主刻蚀步骤中通入较多的刻蚀气体,且将偏置功率调节至较低功率,在过刻蚀步骤中通入较少的刻蚀气体,且偏置功率调节至较高功率。
下面对本发明所提供的图形化衬底的制备方法进行介绍:
第一步,提供蓝宝石衬底3,在衬底3上形成第一掩膜材料层4(如图3所示),第一掩膜材料层4为二氧化硅层(可以通过溅射、蒸镀等多种方式在衬底3上形成第一掩膜材料层4);
第二步,在第一掩膜材料层4上方形成光刻胶层6(如图4所示);
第三步,利用具有环状图形的掩膜板,对光刻胶层6进行正常曝光,并显影,以在光刻胶层6上形成多个横截面为环形的光刻胶掩膜件61(如图5所示);
第四步,通入四氟化碳气体,以多个环状的光刻胶掩膜件61作为掩膜对二氧化硅层进行刻蚀,以在第一掩膜材料层4上形成多个横截面为环形的第一掩膜件41(如图6和图7所示)。其中,工艺参数为:工艺腔室内的气压为3mT;激励功率为300W;偏置功率为60W;四氟化碳气体流量150sccm,工艺时间5~20min,具体可以根据第一掩膜材料层4的厚度确定,直至在第一掩膜材料层4上形成多个横截面为环形的第一掩膜件41;
第五步,如图8所示,在形成有多个第一掩膜件41的衬底上形成第二掩膜材料层5(材料包括光刻胶);
第六步,利用具有多个圆形图案的掩膜板对第二掩膜材料层5进行曝光,以形成多个包覆第一掩膜件41的第二掩膜件51(如图9和图10所示);
第七步,调节工艺腔室内温度为0℃,气压为3mT,激励功率为1400W,偏置功率为500W,通入氯化硼气体,且气体流量为100sccm,通入时间为18min,对衬底进行主刻蚀。主刻蚀结束后,第一掩膜件41、第二掩膜件51和衬底过渡图形31的形貌如图11所示;
第八步,调节工艺腔室的激励功率为1400W,偏置功率为700W,通入氯化硼气体,且气体流量为70sccm,通入时间为15min,对衬底进行过刻蚀,从而对衬底过渡图形31的形貌细节进行修饰,形成最终图形32,如图12和图13所示。
上述为对本发明所提供的图形化衬底的制备方法的描述,可以看出,本发明中利用第一掩膜件和第二掩膜件形成的双层掩膜对衬底进行刻蚀,第二掩膜件的耐刻蚀度较小,容易刻蚀,其刻蚀速率、受工艺参数影响比较明显,使得第二掩膜件刻蚀后的倾斜角度容易调节,因而第二掩膜件可以作为主掩膜,通过调节第二掩膜件的侧边倾斜角度从而调节衬底图形的侧壁形貌、角度、尺寸等。并且,对光刻胶层进行曝光时采用正常曝光的方式,因而可以提高光刻胶上的图形稳定性和重复性,从而提高形成第一掩膜件的稳定性和重复性。另外,在对第一掩膜材料层刻蚀以形成多个第一掩膜件时,采用干法刻蚀的方法,以提高第一掩膜件的质量和重复性,从而提高衬底图形的质量和重复性。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种图形化衬底的制备方法,其特征在于,包括:
提供衬底,在所述衬底上形成第一掩膜材料层;
在所述第一掩膜材料层上形成多个横截面为预定图形的光刻胶掩膜件;
通过多个所述光刻胶掩膜件对所述第一掩膜材料层进行刻蚀,以形成多个横截面为预定图形的第一掩膜件;
在每个所述第一掩膜件上形成第二掩膜件,其中,所述第一掩膜件的耐刻蚀度大于所述第二掩膜件的耐刻蚀度,所述第二掩膜件包覆所述第一掩膜件;
对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀,以在所述衬底上形成最终图形。
2.根据权利要求1所述的图形化衬底的制备方法,其特征在于,所述预定图形为环形,且所述第二掩膜件的一部分填充在所述第一掩膜件的中心孔中。
3.根据权利要求1所述的图形化衬底的制备方法,其特征在于,在所述第一掩膜材料层上形成多个横截面为预定图形的光刻胶掩膜件的步骤包括:
在所述第一掩膜材料层上形成光刻胶层;
对所述光刻胶层进行曝光显影,以形成多个横截面为预定图形的所述光刻胶掩膜件。
4.根据权利要求3所述的图形化衬底的制备方法,其特征在于,对所述光刻胶层进行曝光显影的步骤中采用正常曝光,且使用的掩膜板的图形包括多个所述预定图形。
5.根据权利要求1至4中任意一项所述的图形化衬底的制备方法,其特征在于,形成所述第一掩膜材料层的材料包括硅、硅的氮化物和硅的氧化物中的任意一种或多种。
6.根据权利要求1至4中任意一项所述的图形化衬底的制备方法,其特征在于,通过多个所述光刻胶掩膜件对所述第一掩膜材料层进行刻蚀的步骤中,采用的刻蚀方法为干法刻蚀。
7.根据权利要求1至4中任意一项所述的图形化衬底的制备方法,其特征在于,在每个所述第一掩膜件上形成第二掩膜件的步骤包括:
在形成有多个第一掩膜件的衬底上形成第二掩膜材料层,其中,形成所述第二掩膜材料层的材料包括光刻胶;
对所述第二掩膜材料层进行曝光显影,以形成所述第二掩膜件。
8.根据权利要求1至4中任意一项所述的图形化衬底的制备方法,其特征在于,对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀的步骤中,采用的刻蚀方法为干法刻蚀。
9.根据权利要求8所述的图形化衬底的制备方法,其特征在于,对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀的步骤包括:
对形成有所述第一掩膜件和所述第二掩膜件的衬底进行主刻蚀,以露出所述第一掩膜件,并形成衬底过渡图形;
对完成所述主刻蚀的衬底进行过刻蚀,以将所述第一掩膜件和第二掩膜件刻蚀掉,并使所述衬底过渡图形形成为所述最终图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410459272.8A CN105470353B (zh) | 2014-09-09 | 2014-09-09 | 图形化衬底的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410459272.8A CN105470353B (zh) | 2014-09-09 | 2014-09-09 | 图形化衬底的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105470353A true CN105470353A (zh) | 2016-04-06 |
CN105470353B CN105470353B (zh) | 2018-05-08 |
Family
ID=55607872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410459272.8A Active CN105470353B (zh) | 2014-09-09 | 2014-09-09 | 图形化衬底的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105470353B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106025030A (zh) * | 2016-08-08 | 2016-10-12 | 泉州市三星消防设备有限公司 | 一种具有双阶级图层的图形化衬底的制备方法 |
CN113097064A (zh) * | 2020-01-08 | 2021-07-09 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构及其形成方法 |
CN114300588A (zh) * | 2021-12-30 | 2022-04-08 | 广东省科学院半导体研究所 | 纳米图形衬底的制备方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040191932A1 (en) * | 2003-03-31 | 2004-09-30 | Tokyo Electron Limited | Plasma Processing method |
US20070122959A1 (en) * | 2005-11-28 | 2007-05-31 | Hynix Semiconductor Inc. | Method of forming gate of flash memory device |
US20080160653A1 (en) * | 2006-12-27 | 2008-07-03 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor device |
CN102185069A (zh) * | 2011-04-02 | 2011-09-14 | 中国科学院苏州纳米技术与纳米仿生研究所 | 具多重环带结构分布图形的衬底及其制法与应用 |
US8110880B1 (en) * | 2006-10-23 | 2012-02-07 | Northrop Grumman Systems Corporation | Systems and methods for interconnect metallization using a stop-etch layer |
CN102456545A (zh) * | 2010-10-21 | 2012-05-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 图形化衬底的刻蚀方法 |
CN202633368U (zh) * | 2012-07-02 | 2012-12-26 | 杭州士兰明芯科技有限公司 | 图形化衬底及用于制作所述衬底的掩膜版 |
CN103197502A (zh) * | 2013-03-04 | 2013-07-10 | 西安神光安瑞光电科技有限公司 | 同心圆掩膜版、图形化衬底及制造方法 |
CN103887390A (zh) * | 2014-01-29 | 2014-06-25 | 华灿光电(苏州)有限公司 | 图形化蓝宝石衬底及其制作方法、外延片的制作方法 |
-
2014
- 2014-09-09 CN CN201410459272.8A patent/CN105470353B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040191932A1 (en) * | 2003-03-31 | 2004-09-30 | Tokyo Electron Limited | Plasma Processing method |
US20070122959A1 (en) * | 2005-11-28 | 2007-05-31 | Hynix Semiconductor Inc. | Method of forming gate of flash memory device |
US8110880B1 (en) * | 2006-10-23 | 2012-02-07 | Northrop Grumman Systems Corporation | Systems and methods for interconnect metallization using a stop-etch layer |
US20080160653A1 (en) * | 2006-12-27 | 2008-07-03 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor device |
CN102456545A (zh) * | 2010-10-21 | 2012-05-16 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 图形化衬底的刻蚀方法 |
CN102185069A (zh) * | 2011-04-02 | 2011-09-14 | 中国科学院苏州纳米技术与纳米仿生研究所 | 具多重环带结构分布图形的衬底及其制法与应用 |
CN202633368U (zh) * | 2012-07-02 | 2012-12-26 | 杭州士兰明芯科技有限公司 | 图形化衬底及用于制作所述衬底的掩膜版 |
CN103197502A (zh) * | 2013-03-04 | 2013-07-10 | 西安神光安瑞光电科技有限公司 | 同心圆掩膜版、图形化衬底及制造方法 |
CN103887390A (zh) * | 2014-01-29 | 2014-06-25 | 华灿光电(苏州)有限公司 | 图形化蓝宝石衬底及其制作方法、外延片的制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106025030A (zh) * | 2016-08-08 | 2016-10-12 | 泉州市三星消防设备有限公司 | 一种具有双阶级图层的图形化衬底的制备方法 |
CN106025030B (zh) * | 2016-08-08 | 2018-10-23 | 泉州市三星消防设备有限公司 | 一种具有双阶级图层的图形化衬底的制备方法 |
CN113097064A (zh) * | 2020-01-08 | 2021-07-09 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构及其形成方法 |
CN113097064B (zh) * | 2020-01-08 | 2022-11-11 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构及其形成方法 |
CN114300588A (zh) * | 2021-12-30 | 2022-04-08 | 广东省科学院半导体研究所 | 纳米图形衬底的制备方法 |
CN114300588B (zh) * | 2021-12-30 | 2023-09-26 | 广东省科学院半导体研究所 | 纳米图形衬底的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105470353B (zh) | 2018-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102184842B (zh) | 一种湿法腐蚀与干法刻蚀相结合图形化蓝宝石的方法 | |
CN110797442A (zh) | 一种图形化衬底、led外延片及图形化衬底制备方法 | |
CN106571295B (zh) | 制造图形化蓝宝石衬底的方法 | |
CN105470353A (zh) | 图形化衬底的制备方法 | |
CN104409577A (zh) | 一种GaN基LED外延有源区基础结构的外延生长方法 | |
CN103137434B (zh) | 硅基GaN薄膜的制造方法 | |
Yang et al. | Evolution of the crystallographic planes of cone-shaped patterned sapphire substrate treated by wet etching | |
WO2018184444A1 (zh) | 氮化物半导体元件及其制作方法 | |
CN111599674A (zh) | 复合衬底的刻蚀方法 | |
CN112968093A (zh) | 图形化复合衬底的形成方法 | |
CN103022300A (zh) | 制作微纳米柱发光二极管的方法 | |
CN105355538A (zh) | 一种刻蚀方法 | |
CN103219437A (zh) | 蓝宝石图形衬底的制备方法 | |
KR20140046551A (ko) | 사파이어 기판의 표면 패턴 형성 방법 | |
CN103633198B (zh) | Led芯片制作方法以及led芯片 | |
WO2018019036A1 (zh) | 一种图形化衬底及其制备方法 | |
CN105336602A (zh) | 控制多晶硅刻蚀侧壁角度的方法 | |
CN204696144U (zh) | 一种用于倒装led芯片的衬底 | |
CN105097496B (zh) | 刻蚀的方法 | |
CN104485402B (zh) | 图形化蓝宝石衬底的制作方法 | |
CN103840039A (zh) | 一种pss图形化衬底刻蚀方法 | |
CN102394262B (zh) | 提高GaN基LED发光效率的图形化衬底制备方法 | |
CN103022299A (zh) | 制备微纳米柱发光二极管的方法 | |
KR20070104715A (ko) | 패턴이 형성된 기판 제조 방법 및 그 방법으로 제조된 기판 | |
CN109509818B (zh) | 一种发光二极管的外延片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Applicant after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
GR01 | Patent grant | ||
GR01 | Patent grant |