CN111129244B - 一种银镜大功率倒装芯片及其制备方法 - Google Patents
一种银镜大功率倒装芯片及其制备方法 Download PDFInfo
- Publication number
- CN111129244B CN111129244B CN201911402432.4A CN201911402432A CN111129244B CN 111129244 B CN111129244 B CN 111129244B CN 201911402432 A CN201911402432 A CN 201911402432A CN 111129244 B CN111129244 B CN 111129244B
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- etching
- sio2
- ito film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910052709 silver Inorganic materials 0.000 title claims abstract description 20
- 239000004332 silver Substances 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 150
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 229910052681 coesite Inorganic materials 0.000 claims description 29
- 229910052906 cristobalite Inorganic materials 0.000 claims description 29
- 239000000377 silicon dioxide Substances 0.000 claims description 29
- 235000012239 silicon dioxide Nutrition 0.000 claims description 29
- 229910052682 stishovite Inorganic materials 0.000 claims description 29
- 229910052905 tridymite Inorganic materials 0.000 claims description 29
- 239000011241 protective layer Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 21
- 239000007924 injection Substances 0.000 abstract description 21
- 238000013461 design Methods 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 10
- 239000011159 matrix material Substances 0.000 abstract description 7
- 229910002601 GaN Inorganic materials 0.000 description 68
- 239000010408 film Substances 0.000 description 15
- 239000010409 thin film Substances 0.000 description 9
- 238000009826 distribution Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种银镜大功率倒装芯片及其制备方法。本申请银镜大功率倒装芯片中，采用点阵的N孔电流注入形式，较普通的N‑Finger注入形式，减少了因N电流注入设计而损失的发光区面积；先在外延层结构上生长ITO薄膜，进行一道光刻后，再对ITO做湿法蚀刻(充分过刻蚀)，然后在此条件下直接刻蚀出N型台阶，有效的将两道工艺合并成一道光刻流程，而且刻蚀后的ITO薄膜到N‑GaN台阶的间距更均值，避免了不同光刻之间的曝光偏移。
Description
技术领域
本发明涉及一种芯片及其制备方法，尤其是一种银镜大功率倒装芯片及其制备方法。
背景技术
基于Ag金属层作为反光层以及电流扩展层，具有较好的电流扩展，相对与正装芯片，电流密度较小，一般中小尺寸的银镜倒装芯片，采用N-Finger导电以及P-Ag金属层导电的设计可得到较好的效果，且工艺相对简单。
目前的现有技术中，由于倒装芯片采用Finger电流扩展金属层来作为N型氮化镓层的导电通道，在大电流条件下电流集中于Finger的注入端，较难扩散到另一端，不适用于大尺寸的芯片设计；而且。对于Finger电流扩展金属层的设计，为避免生产过程中的线宽窗口波动导致P/N导通短路，需为Finger电流扩展金属层预留足够的安全距离；而目前技术的设计普遍会减少发光区的面积，对发光区的利用略不足。
发明内容
基于此，本发明的目的在于针对大电流下N-Finger设计的电流扩展较差以及发光区的利用不足的问题，提供一种电流扩展更加均匀，且发光区的利用率不降低的N型氮化镓层电流注入结构的银镜大功率倒装芯片。
为实现上述目的，本发明所采取的技术方案为：
一种银镜大功率倒装芯片，包括N-GaN层，所述N-GaN层为点阵分布的N型氮化镓层电流注入结构。
本申请采用点阵的N孔电流注入形式，较普通的N-Finger注入形式，减少了因N电流注入设计而损失的发光区面积；另外，采用点阵的N孔电流注入形式，使得电流较均匀的从各个N孔导入到N-GaN层，使得N-GaN层电流扩展更较均匀，从而提高了发光效率。
优选地，所述银镜大功率倒装芯片，还包括衬底，所述衬底上依次沉积有缓冲层、N-GaN层、发光量子阱和P-GaN层；所述P-GaN层上沉积有ITO薄膜层，所述ITO薄膜层不完全覆盖P-GaN层，且所述P-GaN层、N-GaN层的一侧有裸露；所述ITO薄膜层上沉积有Ag金属反射层；所述Ag金属反射层的外层，即N-GaN层、发光量子阱、P-GaN层、ITO薄膜层均覆盖有SiO2；所述Ag金属反射层上沉积有SiO2保护层，且在SiO2保护层上，分别对应在Ag金属反射层以及N-GaN层刻蚀有P、N导电孔。
同时，本发明还公开一种银镜大功率倒装芯片的制备方法，包括如下步骤：
(1)在蓝宝石衬底上依次生长缓冲层、N-GaN层、发光量子阱和P-GaN层，完成GaN基LED外延层的制作；
(2)在步骤(1)所得外延层结构上生长ITO薄膜、对ITO薄膜进行光刻后，再刻蚀出N型台阶，使N-GaN外层裸露出来；
(3)在P-GaN层表面生长Ag金属反射层；
(4)在步骤(3)所得Ag金属反射层上生长SiO2保护层(NPV)，在SiO2保护层上，分别对应在Ag金属反射层以及N-GaN层刻蚀出P、N导电孔；
(5)在步骤(4)所得Ag金属反射层外部的SiO2保护层上，蒸镀上电流扩展金属层(CKT)，使得N导电孔分别相连(P导电孔除外)；
(6)在步骤(5)所得结构基础上，沉积一层SiO2钝化层(PSV)，再根据P、N电流扩展金属层的形貌，在芯片左右两边刻蚀出钝化层导电通道；
(7)在芯片表面蒸镀上P、N电极层。
优选地，所述步骤(2)中，所述蚀刻为湿法蚀刻。
现有技术中，一般只需在P-GaN层生产ITO薄膜，而本申请的制备方法为：先在外延层结构上生长ITO薄膜，进行一道光刻后，再对ITO做湿法蚀刻(充分过刻蚀)，然后在此条件下使用干法刻蚀的方法刻蚀出N型台阶。此制备方法可以有效的将两道工艺合并成一道光刻流程，而且刻蚀后的ITO薄膜到N-GaN台阶的间距更均值，避免了不同光刻之间的曝光偏移。
优选地，所述步骤(3)中，在步骤(2)所得结构的基础上生长一层SiO2，做一道光刻后进行湿法刻蚀，刻蚀掉不需要的SiO2，裸露出P-GaN层，然后在P-GaN层表面生长Ag金属反射层。
Ag金属为活泼金属，故一般的银镜倒装芯片在设计上会增加Ag到N-GaN的距离，避免由于Ag活性迁移到N-GaN而导致的P/N-GaN相连短路。但在面积较大的芯片上，增加Ag到N-GaN的距离将损失大面积的反光区域。此处采用SiO2作为绝缘层保护N-GaN以及P/N-GaN的侧壁，阻挡了Ag从P-GaN层迁移到N-GaN层，从而可以尽可能的增加Ag层面积。
优选地，所述步骤(2)中，所述ITO薄膜的厚度为
优选地，所述步骤(3)中，所述Ag金属反射层的厚度为
优选地，所述步骤(3)中，所述SiO2的厚度为
优选地，所述步骤(7)中，所述P、N电极层的材料为AuSn合金材料。
相对于现有技术，本发明的有益效果为：
本申请采用点阵的N孔电流注入形式，较普通的N-Finger注入形式，减少了因N电流注入设计而损失的发光区面积，且点阵电流注入更加均匀；先在外延层结构上生长ITO薄膜，进行一道光刻后，再对ITO做湿法蚀刻(充分过刻蚀)，然后在此条件下直接刻蚀出N型台阶，有效的将两道工艺合并成一道光刻流程，而且刻蚀后的ITO薄膜到N-GaN台阶的间距更均值，避免了不同光刻之间的曝光偏移。点阵分布与Finger分布的电流分布图如下，对比不同电流测试的电流分布图可发现，使用电流越大，采用Finger分布的结构电流分布越差。
附图说明
图1为本申请所述银镜大功率倒装芯片的侧面结构示意图；
图2为本申请实施例步骤(2)所得结构的平面图；
图3为本申请实施例步骤(3)所得结构的平面图；
图4为本申请实施例步骤(4)所得结构的平面图；
图5为本申请实施例步骤(5)所得结构的平面图；
图6为本申请实施例步骤(6)所得结构的平面图；
图7为本申请实施例步骤(7)所得结构的平面图；
图8为点阵的N孔电流注入形式与普通的N-Finger注入形式的电流分布图对比；
其中，1、N-GaN层；2、发光量子阱；3、P-GaN层；4、ITO薄膜；5、Ag金属反射层；6、SiO2；7、SiO2保护层；8、电流扩展金属层；9、SiO2钝化层；10、电极层。
具体实施方式
为更好的说明本发明的目的、技术方案和优点，下面将结合附图和具体实施例对本发明作进一步说明。
本实施例所述银镜大功率倒装芯片的结构如附图1所示，包括衬底，所述衬底上依次沉积有缓冲层、N-GaN层1、发光量子阱2和P-GaN层3；P-GaN层3上沉积有ITO薄膜层4，ITO薄膜层4不完全覆盖P-GaN层3，且P-GaN层3、N-GaN层1的同一侧均有裸露，N-GaN层1为点阵分布的N型氮化镓层电流注入结构；ITO薄膜层4上沉积有Ag金属反射层5；N-GaN层1、发光量子阱2、P-GaN层3、ITO薄膜层4、Ag金属反射层5的外层均覆盖有SiO2；Ag金属反射层5上沉积有SiO2保护层7，且在SiO2保护层7上，分别对应在Ag金属反射层以及N-GaN层刻蚀有P、N导电孔；在SiO2保护层7上，蒸镀有电流扩展金属层(CKT)8及SiO2钝化层9；在芯片左右两边刻蚀有钝化层导电通道；芯片表面蒸镀有P、N电极层10。
具体制备方法如下：
(1)制作外延层，利用MOCVD设备在蓝宝石衬底上依次生长缓冲层、N-GaN层1，发光量子阱2和P-GaN层3，完成GaN基LED外延层的制作；
(2)在上述外延层结构上生长超薄透明金属导电薄膜(ITO)4，ITO薄膜的厚度为
对ITO薄膜4进行刻蚀后再刻蚀出N型台阶，使N-GaN裸露出来，如附图2所示，为点阵分布；
一般只需在P-GaN层生产ITO薄膜，此处的制备方面为先在步骤(1)的外延层结构上生长ITO薄膜，进行一道光刻后对ITO做湿法蚀刻(充分过刻蚀)，然后在此条件下直接刻蚀出N型台阶。此制备方法可以有效的将两道工艺合并成一道光刻流程，而且刻蚀后的ITO薄膜到N-GaN台阶的间距更均值，避免了不同光刻之间的曝光偏移。
(3)在P-GaN层表面依次生长金属反射层(Ag)5(厚度为
)；
其中，Ag金属为活泼金属，故一般的银镜倒装芯片在设计上会增加Ag到N-GaN的距离，避免由于Ag活性迁移到N-GaN而导致的P/N-GaN相连短路。但在面积较大的芯片上，增加Ag到N-GaN的距离降损失大面积的反光区域。此处采用SiO2作为绝缘层保护N-GaN以及P/N-GaN的侧壁，阻挡了Ag从P-GaN层迁移到N-GaN层，从而尽可能的增加Ag层面积。工艺流程为在步骤二的基础上生长一层SiO2(厚度为
)，做一道光刻后进行湿法刻蚀，刻蚀掉不需要的SiO2裸露出P-GaN层，然后生长Ag反射层；如附图3所示；
(4)在步骤(3)上生产反射层外部的SiO2保护层(NPV)7，起隔离Ag与CKT层的作用；在NPV层的SiO2上，分别对应在Ag层以及N-GaN层刻蚀出P、N导电孔；具体如附图4所示；
(5)在步骤(4)芯片表面的反射层外部SiO2保护层上，蒸镀上电流扩展金属层(CKT)8，使得N导电孔分别相连(P导电孔除外)；具体如附图5所示；
(6)在步骤(5)的基础上，沉积一层SiO2钝化层(PSV)9，起隔离CKT层与PAD层的作用；再根据P、N电流扩展金属层的形貌，在芯片左右两边刻蚀出钝化层导电通道；具体如附图6所示；
(7)最后在芯片表面蒸镀上P、N电极层(PAD)10(AuSn合金材料)；具体如附图7所示。
一般的银镜倒装芯片，不同Ag到N-GaN的距离的测试对比数据如表1所示，对比可发现，Ag到MSA的距离越近，芯片的亮度越高，但由于Ag金属边缘没有SiO2保护，芯片的的漏电率(IR)也更差。
表1
此外，本申请采用点阵的N孔电流注入形式，较普通的N-Finger注入形式，减少了因N电流注入设计而损失的发光区面积；另外，采用点阵的N孔电流注入形式，使得电流较均匀的从各个N孔导入到N-GaN层，使得N-GaN层电流扩展更较均匀，从而提高了发光效率；具体电流分布图对比如图8所示。
最后所应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (3)
1.一种银镜大功率倒装芯片的制备方法，其特征在于，包括如下步骤：
(1)在蓝宝石衬底上依次生长缓冲层、N-GaN层、发光量子阱和P-GaN层，完成GaN基LED外延层的制作；
(2)在步骤(1)所得外延层结构上生长ITO薄膜、对ITO薄膜进行光刻后，再对ITO做湿法蚀刻，充分过刻蚀，然后在此条件下使用干法刻蚀的方法刻蚀出N型台阶，使N-GaN外层裸露出来；
(3)在P-GaN层表面生长Ag金属反射层；
(4)在步骤(3)所得Ag金属反射层上生长SiO2保护层，在SiO2保护层上，分别对应在Ag金属反射层以及N-GaN层刻蚀出P、N导电孔；
(5)在步骤(4)所得Ag金属反射层外部的SiO2保护层上，蒸镀上电流扩展金属层，使得N导电孔分别相连；
(6)在步骤(5)所得结构基础上，沉积一层SiO2钝化层，再根据P、N电流扩展金属层的形貌，在芯片左右两边刻蚀出钝化层导电通道；
(7)在芯片表面蒸镀上P、N电极层；
所述步骤(3)中，在步骤(2)所得结构的基础上生长一层SiO2，做一道光刻后进行湿法刻蚀，刻蚀掉不需要的SiO2，裸露出P-GaN层，然后在P-GaN层表面生长Ag金属反射层；所述SiO2的厚度为
所述步骤(2)中，所述ITO薄膜的厚度为
2.如权利要求1所述的银镜大功率倒装芯片的制备方法，其特征在于，所述步骤(3)中，所述Ag金属反射层的厚度为
3.如权利要求1所述的银镜大功率倒装芯片的制备方法，其特征在于，所述步骤(7)中，所述P、N电极层的材料为AuSn合金材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911402432.4A CN111129244B (zh) | 2019-12-30 | 2019-12-30 | 一种银镜大功率倒装芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911402432.4A CN111129244B (zh) | 2019-12-30 | 2019-12-30 | 一种银镜大功率倒装芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129244A CN111129244A (zh) | 2020-05-08 |
| CN111129244B true CN111129244B (zh) | 2022-03-25 |
Family
ID=70505873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911402432.4A Active CN111129244B (zh) | 2019-12-30 | 2019-12-30 | 一种银镜大功率倒装芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129244B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594330B (zh) * | 2021-08-05 | 2023-07-25 | 江西乾照光电有限公司 | 一种led及其制备方法 |
| CN115832129A (zh) * | 2023-02-22 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种倒装led芯片制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201773861U (zh) * | 2010-03-26 | 2011-03-23 | 厦门市三安光电科技有限公司 | 侧面具有锯齿状孔洞的氮化镓基高亮度发光二极管 |
| CN102646766B (zh) * | 2011-02-18 | 2014-08-27 | 展晶科技(深圳)有限公司 | Led磊晶结构及制程 |
| JP5541260B2 (ja) * | 2011-03-21 | 2014-07-09 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| CN102646765A (zh) * | 2012-05-03 | 2012-08-22 | 杭州士兰明芯科技有限公司 | 一种led芯片及其相应的制作方法 |
| CN102637790A (zh) * | 2012-05-03 | 2012-08-15 | 杭州士兰明芯科技有限公司 | 一种led芯片及其相应的制作方法 |
| CN103682004B (zh) * | 2012-09-07 | 2017-06-06 | 晶能光电（江西）有限公司 | 一种改善出光率的发光二极管倒装芯片及其制备方法 |
| CN104821350A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
| EP3298624B1 (en) * | 2015-05-19 | 2023-04-19 | Yale University | A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer |
| CN105161607B (zh) * | 2015-09-16 | 2017-12-05 | 聚灿光电科技股份有限公司 | 一种倒装led芯片及其制备方法 |
| CN105449057B (zh) * | 2015-11-11 | 2017-12-26 | 厦门乾照光电股份有限公司 | 一种集成多孔状反射层的发光二极管 |
| CN106711302B (zh) * | 2015-11-18 | 2018-11-27 | 上海博恩世通光电股份有限公司 | 一种倒装发光二极管芯片及其制作方法 |
| CN105679909A (zh) * | 2016-03-28 | 2016-06-15 | 佛山市国星半导体技术有限公司 | 一种孔洞电极的发光二极管 |
| CN106129215A (zh) * | 2016-08-26 | 2016-11-16 | 广东德力光电有限公司 | 一种高光效led芯片结构 |
| CN108155273A (zh) * | 2018-01-31 | 2018-06-12 | 江苏新广联科技股份有限公司 | 增加led倒装芯片发光面积的结构和制作方法 |
| CN109638131B (zh) * | 2018-11-30 | 2020-05-19 | 广东德力光电有限公司 | 一种dbr倒装芯片的制作方法 |
-
2019
- 2019-12-30 CN CN201911402432.4A patent/CN111129244B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129244A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540359B (zh) | 蓝宝石衬底的AlGaInP发光二极管外延片及其制备方法 | |
| TWI751143B (zh) | 基於圖形化Ｓｉ襯底的ＬＥＤ外延片及其製備方法 | |
| TWI455304B (zh) | 圖案化基板及堆疊發光二極體結構 | |
| CN109638131B (zh) | 一种dbr倒装芯片的制作方法 | |
| CN101621099A (zh) | 电路结构 | |
| CN111129244B (zh) | 一种银镜大功率倒装芯片及其制备方法 | |
| JP2012243815A (ja) | 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 | |
| CN103515504A (zh) | 一种led芯片及其加工工艺 | |
| CN102214745B (zh) | 一种氮化镓基半导体发光器件的制造方法 | |
| JP2013034010A (ja) | 縦型発光素子 | |
| JP2002164570A (ja) | 窒化ガリウム系化合物半導体装置 | |
| CN101887938A (zh) | 发光二极管芯片及其制造方法 | |
| CN100431183C (zh) | 垂直型发光二极管及其制造方法 | |
| CN204558513U (zh) | 倒装led芯片 | |
| KR100765236B1 (ko) | 패터닝된 발광다이오드용 기판 제조방법 및 그것을채택하는 발광 다이오드 제조방법 | |
| CN113851566A (zh) | 一种深紫外led倒装芯片及其制作方法 | |
| CN103633198B (zh) | Led芯片制作方法以及led芯片 | |
| CN111725368A (zh) | 一种基于电镀技术的GaN基垂直结构微腔Micro-LED及其制备方法 | |
| CN113690348B (zh) | 一种用于可见光通信的led器件 | |
| CN105609610B (zh) | 含螺旋状环形电极的垂直结构led芯片及其制造方法 | |
| CN104332547B (zh) | 一种led芯片 | |
| CN219800889U (zh) | 一种通照两用的深紫外led | |
| CN116364827B (zh) | 一种mini LED及其制备方法 | |
| JP5449415B2 (ja) | 半導体発光素子 | |
| CN116995162A (zh) | 垂直型深紫外发光二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |