TWI751143B - 基於圖形化Ｓｉ襯底的ＬＥＤ外延片及其製備方法 - Google Patents

基於圖形化Ｓｉ襯底的ＬＥＤ外延片及其製備方法 Download PDF

Info

Publication number
TWI751143B
TWI751143B TW106108297A TW106108297A TWI751143B TW I751143 B TWI751143 B TW I751143B TW 106108297 A TW106108297 A TW 106108297A TW 106108297 A TW106108297 A TW 106108297A TW I751143 B TWI751143 B TW I751143B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
patterned
gan
coating
Prior art date
Application number
TW106108297A
Other languages
English (en)
Other versions
TW201735400A (zh
Inventor
張麗暘
程凱
Original Assignee
大陸商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商蘇州晶湛半導體有限公司 filed Critical 大陸商蘇州晶湛半導體有限公司
Publication of TW201735400A publication Critical patent/TW201735400A/zh
Application granted granted Critical
Publication of TWI751143B publication Critical patent/TWI751143B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

本發明公開了一種基於圖形化Si襯底的LED外延片及其製備方法，上述LED外延片包括：圖形化Si襯底、生長在圖形化Si襯底上的Al2O3塗層；在Al2O3塗層上依次生長出成核層、第一緩衝層、第一插入層、第二緩衝層、第二插入層、n-GaN層、InGaN/GaN量子阱層、p-GaN層、與n-GaN層電連接的n電極、以及與p-GaN層電連接的p電極。本發明更適用於製備大尺寸的LED外延片，且晶體品質提高，LED管芯的光提取效率提升。

Description

基於圖形化Si襯底的LED外延片及其製備方法
本發明係有關於LED外延技術領域，特別是有關一種基於圖形化Si襯底的LED外延片及其製備方法。
GaN基Ⅲ-V族化合物半導體材料(AlN、GaN、InN以及由它們組成的三元或四元合金材料)室溫下帶隙可以從0.7~6.2eV範圍內連續可調，顏色覆蓋了整個可見光波段和一部分紅外、紫外波段，在雷射器(LD)、發光二極體(LED)、全光譜太陽能電池和探測器等光電子器件方面具有廣泛的應用和發展。1989年，Akasaki、Amono第一次成功製備出p-n結GaN藍光發光二極體；到1994年，日本日亞公司的Nakamura等實現了InGaN/GaN異質結藍光LED的產業化後，GaN基LED光電子器件廣泛應用於背光、照明、顯示等領域。
近20年來，科研人員針對於GaN外延生長技術不斷的探索及改進，但是由於生長GaN外延層最理想的同質襯底GaN體材料很難製備(因為GaN熔點很高(2800℃)和平衡蒸氣壓(4.5GPa)很大)；因此，GaN的外延生長多在異質襯底上進行。目前生長GaN基器件材料最常使用的襯底是藍寶石、SiC和Si。這三種襯底中，藍寶石襯底以其低廉的價格和穩定的品質，以及圖形化藍寶石襯底的使用帶來出光效率的 大幅提升，使其成為目前LED行業的主流技術。但是，藍寶石導熱率較低，器件散熱困難，這也嚴重制約著藍寶石襯底大功率LED的發展。SiC襯底具有優良的熱導率(4.49W/cm‧K)，且與GaN的晶格失配僅3.5%，但其價格昂貴、襯底尺寸較小，就造成成本難以下降，只能在高端應用中使用。而Si襯底具有價格低廉、尺寸大、晶體品質高、導熱率高等優點，而且Si基器件技術十分成熟，Si器件工藝可以成熟的對器件進行剪薄、倒裝、封裝等步驟，提高器件工作的可靠性。但是，在Si襯底上外延生長GaN最主要的問題是其GaN-on-Si外延膜當中存在較大的應力導致表面龜裂問題。另外，在Si襯底上生長GaN外延材料時，如果不做處理，Si襯底會在氨氣(NH3)的氛圍下與Ga原子反應(被稱為回熔反應)，造成大量的表面缺陷，無法製成器件。為瞭解決這個問題，需要對MOCVD反應腔進行仔細的清洗，去除Ga原子的背景，並且在生長GaN材料之前需要先生長AlN成核層，從而避免回熔反應。
LED效率的提高除了提高生長的GaN外延膜的晶體品質，改進內量子效應以外，還需要對出光效率進行優化。LED出光效率的改進有兩種主要途徑，一種是LED外延片表面粗化技術，增大了表面的出光量；另一種是在圖形藍寶石襯底(Patterned Sapphire Substrate，PSS)上製備LED外延片，利用底面圖形襯底增加底部反射出光。對於傳統的Si襯底上的LED，需要進行倒裝工藝並對Si襯底進行完全的剝離，因為Si材料在藍光波長是完全不透光的。在Si襯底剝離之後，需要對背面的AlN成核層進行粗化，這樣才能夠提高出光效 率。在N面的AlN成核層上進行表面粗化，可以通過幹法或者濕法的工藝進行，但是製作工藝都是相對來說比較困難的，AlN的幹法刻蝕速度較慢，濕法刻蝕需要較高的溫度。
而在Si襯底上製作圖形結構就相對比較成熟，而且更為簡便。但是在圖形化Si襯底上直接製備GaN LED結構時，通常需要使用AlN成核層來避免Si和Ga原子之間的刻蝕反應(meltback etching)。但是，AlN沉積在Si襯底上時，可以附著到圖形化Si襯底的各個方向無法製備單晶的GaN外延材料。
本發明的目的是在於克服現有技術的不足，提供一種具有優異的電學和光學性能的基於圖形化具有Al2O3塗層的Si襯底的LED外延片及其製備方法。
為了實現上述目的，本發明實施例提供的技術方案如下：一種基於圖形化Si襯底的LED外延片，上述LED外延片包括：圖形化Si襯底；Al2O3塗層，生長於上述圖形化Si襯底上的；以及外延層，生長於上述Al2O3塗層上。
作為本發明的進一步改進，上述Si襯底為圖形化Si(111)晶面或Si(100)晶面或Si(110)晶面，摻雜類型為n型或p型。
作為本發明的進一步改進，上述外延層包括：GaN 或AlGaN成核層，生長於上述Al2O3塗層上。
作為本發明的進一步改進，上述外延層包括：在上述成核層上依次生長第一GaN緩衝層及發光結構層。
作為本發明的進一步改進，上述外延層還包括位於第一GaN緩衝層和發光結構層之間的應力緩衝層。
相應地，一種基於圖形化Si襯底的LED外延片的製備方法，上述製備方法包括：S1、在Si襯底上刻蝕圖形化結構，製作圖形化Si襯底；S2、在上述圖形化Si襯底上生長Al2O3塗層；S3、在上述Al2O3塗層上生長外延層。
作為本發明的進一步改進，外延層包括GaN或AlGaN成核層，生長於Al2O3塗層上。
作為本發明的進一步改進，上述外延層還包括第一緩衝層及發光結構層依次生長於上述GaN或AlGaN成核層上，且上述製備方法還包括：製備與n-GaN層電連接的n電極、以及與p-GaN層電連接的p電極；利用Al2O3塗層作為阻擋層，用濕法刻蝕的方法將圖形化Si襯底刻蝕掉，露出圖形化的Al2O3塗層。
作為本發明的進一步改進，上述製備方法還包括：在上述GaN或AlGaN成核層上生長第一GaN緩衝層後，生長應力緩衝層，然後再外延生長發光結構層。
作為本發明的進一步改進，上述步驟S2具體為：在圖形化Si襯底上先鍍上一層Al層，再通入氧等離子體 形成Al2O3塗層。
本發明的有益效果是：
1、本發明的核心內容是在具有Al2O3塗層的圖形化Si襯底上製備高品質的LED外延材料和器件。由前面的介紹可知，為了避免回熔反應，在Si襯底上製備的LED器件結構必須先生長AlN作為成核層，再在其上生長GaN外延層，但是AlN在Si襯底上生長時沒有選擇性，可在側壁、頂部、底部同時生長，而且其生長模式傾向於柱狀生長模式，造成晶向不統一，無法生長平整的GaN單晶外延薄膜。另外，在沒有Al2O3塗層的圖形化Si襯底上生長時會產生AlN晶壁的問題，導致其上的GaN層產生間隙或者需較厚的GaN層才能完全合併；而且AlN成核層可以在任意的晶面上生長，用AlN作為成核層甚至可能製成多晶的外延膜。而若以Al2O3作為塗層就能有效的保護Si襯底，避免了回熔反應，可直接採用GaN成核層實現單晶生長。GaN的生長速度是在(0002)方向最快，其他方向的生長速度會受到(0002)方向生長的抑制，從而解決GaN晶粒之間不能有效合併的問題。以此可以製備出大尺寸Si襯底GaN基LED外延片，為發展大功率Si襯底GaN基LED器件和降低LED價格提供了保證。
2、本發明採用的是圖形化矽襯底，圖形化矽襯底與目前LED產業中使用的圖形化藍寶石襯底相比更容易在Si襯底上製作出各類圖形，而且圖形的大小和樣式選擇也較藍寶石襯底更多；此外，圖形化Si襯底還有如下優點：一方面可以有效減少GaN外延材料的位元元錯密度，從而減小有源區 的非輻射複合，減小反向漏電流，提高LED的壽命；另一方面有源區發出的光，經GaN和襯底介面多次散射，改變了全反射光的出射角，增加了倒裝LED的光從襯底出射的幾率，從而提高了光的提取效率。與平片結構的Si襯底LED相比，採用圖形化Si襯底可以降低背面粗化工藝的難度，因為採用圖形化Si襯底，可以把圖形轉移到外延結構當中，無需在GaN外延膜中再進行粗化。
3、在整個LED器件結構中加入應力緩衝層，解決了由於GaN外延層在降溫時受到Si襯底帶來的張應力引起的外延層表面龜裂問題。
1:圖形化Si襯底
1’:平板Si襯底
2:Al2O3塗層
3:成核層
4:第一緩衝層
5:第一插入層
6:第二緩衝層
7:第二插入層
8:n-GaN層
9:量子阱層
10:P-GaN層
11:焊接鏡面金屬層
12:Si基板
13:p電極
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明中記載的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1~11為本發明一實施形態中圖形化Si襯底的LED器件製備方法工藝流程圖，其中：圖1為Si(111)襯底示意圖；圖2a、2b及2c分別為在Si(111)襯底上製作圖形化Si襯底的截面示意圖；圖2d、2e、2f及2g分別為在Si(111)襯底上製作圖形化Si襯底的俯視示意圖； 圖3為在圖形化Si襯底上生長Al2O3塗層步驟的示意圖；圖4a和圖4b為在Al2O3塗層上外延生長成核層的示意圖；圖5a和圖5b為在成核層上外延生長第一緩衝層的示意圖；圖6為在第一緩衝層上外延生長應力緩衝層的示意圖；圖7為在應力緩衝層上外延生長發光結構的示意圖；圖8為在發光結構上沉積焊接面金屬層的示意圖；圖9為通過焊接鏡面金屬層將LED外延片轉移到Si(100)基板上的示意圖；圖10為在Si(100)基板上製作歐姆接觸p電極，在n-GaN層上製作歐姆接觸n電極的示意圖；圖11為用去除圖形化Si襯底的示意圖。
以下將結合附圖所示的實施形態對本發明進行詳細描述。但這些實施形態並不限制本發明，本領域的普通技術人員根據這些實施形態所做出的結構、方法、或功能上的變換均包含在本發明的保護範圍內。
參照圖1~圖11所示，本實施形態中基於圖形化Si襯底的LED外延片的製備方法具體包括以下步驟：
(1)、準備平板Si襯底1’(如圖1所示)，先在平板Si襯底(參圖1所示)上刻蝕圖形化結構，製備出圖形化Si襯底1(Patterned silicon substrate，PSS)。本案較佳地可以選擇用幹法刻蝕法刻蝕圖形化結構。
上述Si襯底為Si(111)晶面或Si(100)晶面或Si (110)晶面，摻雜類型為n型或p型。
本案對在Si襯底刻蝕的圖形化結構不作特別限制，可根據設計需求製作相應的圖形化結構。
參照圖2a、2b及2c所示的截面圖和圖2d、2e、2f及2g所示的俯視圖，可以在矽襯底製作的圖形化結構很豐富，這裡只列舉一些常做的圖形化結構，然而本案不以此為限。
圖形化Si襯底1一方面可以有效減少GaN外延材料中的位元元錯密度，提高外延層晶體品質，從而減小有源區的非輻射複合，減小反向漏電流，提高LED的壽命；另一方面有源區發出的光，經GaN和Al2O3塗層介面多次散射，改變了全反射光的出射角，增加了倒裝LED的光從Al2O3塗層出射的幾率，從而提高了光的提取效率。
(2)、參照圖3所示，採用分子束外延生長法(MBE)生長Al2O3塗層2，具體是：在圖形化Si襯底1上先鍍上一層厚度為1~200nm的Al層，再通入氧等離子體形成Al2O3塗層。
為了避免回熔反應，在Si襯底上製備的LED器件結構必須先生長AlN作為成核層，再在其上生長GaN外延層，但是AlN生長模式傾向於柱狀生長模式，在沒有Al2O3塗層的圖形化Si襯底上生長時會產生AlN晶壁的問題，導致其上的GaN層產生間隙或者需較厚的GaN層才能完全合併；而且AlN成核層可以在任意的晶面上生長，用AlN作為成核層甚至可能製成多晶的外延膜。而若以Al2O3作為塗層就能有效的保護Si襯底，避免了回熔反應，可直接採用GaN成核層實現單晶生 長。GaN的生長速度是在(0002)方向最快，其他方向的生長速度會受到(0002)方向生長的抑制，從而解決GaN晶粒之間不能有效合併的問題。以此可以製備出大尺寸Si襯底GaN基LED外延片，為發展大功率Si襯底GaN基LED器件和降低LED價格提供了保證。
(3)、參照圖4a和4b所示，在Al2O3塗層上生長出一層成核層3。圖4a所示的是：當Si襯底上的圖形化結構的凹槽的寬度較大時，其凹槽的內壁和底部都可以生長成核層3。但是，如果當Si襯底上的圖形化結構的凹槽的寬度較小時，以致原子無法進入時，則如圖4b所示，無法在凹槽的內壁和底部生長成核層3。
本案中，成核層3較佳的可為AlGaN或GaN。
(4)、參照圖5a和5b所示，在成核層3上通過MOCVD方法外延生長出一層厚度在100~5000nm的第一緩衝層4。第一緩衝層4較佳得為GaN。
圖5a對應圖4a，當圖形化的結構的凹槽較寬時，第一緩衝層4可以生長到凹槽的側壁和底部。
圖5b對應圖4b，當圖形化的結構的凹槽較窄時，第一GaN緩衝層4無法生長到凹槽的側壁和底部，且緊靠凹槽口的部分也無法生長第一GaN緩衝層4。
(5)參照圖6所示，在第一GaN緩衝層4上通過MOCVD方法外延生長應力緩衝層。應力緩衝層可以起到調節應力的作用。
本案中，較佳地，應力緩衝層由第一插入層5、第 二緩衝層6及第二插入層7組成。但是本案並不以此為限，應力緩衝層也可以由3個插入層和2個緩衝層交替組成，或者更多個插入層和更多個緩衝層交替組成的。
本案中，較佳地，第一插入層5和第二插入層7可為AlGaN插入層、AlN插入層或者超晶格插入層中的任一種。
第一插入層5和第二插入層7的厚度為5-100nm，第二緩衝層6的厚度為100-5000nm。
(6)參照圖7所示，在應力緩衝層上通過MOVCD方法外延生長出發光結構層。本案中，較佳地，發光結構層為1~5μm的n-GaN層8、多層結構的量子阱層9、0.1~2μm的P-GaN層10。
(7)參照圖8所示，通過濺射、金屬蒸發或電鍍的方法在p-GaN層上覆設一層焊接鏡面金屬層11，此層為鍍銀或鎂的鋁板或鎳板，鋁板或鎳板與p-GaN層9黏接形成歐姆接觸。
(8)參照圖9所示，將此外延層通過焊接金屬層轉移到新的低阻雙面拋光Si基板12上，並採用倒裝晶片工藝，以焊接鏡面金屬層11反光，從Al2O3塗層出光。
(9)參照圖10所示，在Si基板12上製作歐姆接觸的p電極13。
採用幹法刻蝕方法從Si基板12開始刻蝕，直至露出n-GaN層8，並在暴露的n-GaN層8上鍍透明電極，在透明電極上濺射金或鎳並刻蝕成電極圖案，形成歐姆接觸的n電極 14。
(10)參照圖11所示，利用Al2O3塗層作為阻擋層，用濕法刻蝕的方法把圖形化Si襯底1去掉，露出圖形化的Al2O3塗層，形成LED器件。
與現有技術相比，本發明的有益效果是：
1、本發明採用的是圖形化矽襯底，圖形化矽襯底與目前LED產業中使用的圖形化藍寶石襯底相比更容易在Si襯底上製作出各類圖形，而且圖形的大小和樣式選擇也較藍寶石襯底更多；此外，圖形化Si襯底還有如下優點：一方面可以有效減少GaN外延材料的位元元錯密度，從而減小有源區的非輻射複合，減小反向漏電流，提高LED的壽命；另一方面有源區發出的光，經GaN和襯底介面多次散射，改變了全反射光的出射角，增加了倒裝LED的光從襯底出射的幾率，從而提高了光的提取效率。
2、本發明採用在圖形化矽襯底上生長Al2O3塗層，然後直接生長GaN或AlGaN成核層，傳統Si襯底上的LED器件結構需要先生長AlN作為成核層，再在其上生長GaN外延層，但是AlN生長模式傾向於柱狀生長模式，在PSS襯底上生長時會產生AlN晶壁的問題，導致其上的GaN層產生間隙或者需較厚的GaN層才能完全合併，若以GaN或AlGaN作為成核層就能解決GaN晶粒之間不能有效合併的問題。以此可以製備出大尺寸Si襯底GaN基LED外延片，為發展大功率Si襯底GaN基LED器件和降低LED價格提供了保證。
3、在整個LED器件結構中加入應力緩衝層，解決 了由於GaN外延層在降溫時受到Si襯底帶來的張應力引起的外延層表面龜裂問題。
對於本領域技術人員而言，顯然本發明不限於上述示範性實施例的細節，而且在不背離本發明的精神或基本特徵的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示範性的，而且是非限制性的，本發明的範圍由所附申請專利範圍而不是上述說明限定，因此旨在將落在申請專利範圍的等同要件的含義和範圍內的所有變化囊括在本發明內。不應將申請專利範圍中的任何附圖標記視為限制所有關的申請專利範圍。
此外，應當理解，雖然本說明書按照實施形態加以描述，但並非每個實施形態僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施形態。
2‧‧‧Al2O3塗層
3‧‧‧成核層
4‧‧‧第一緩衝層
5‧‧‧第一插入層
6‧‧‧第二緩衝層
7‧‧‧第二插入層
8‧‧‧n-GaN層
9‧‧‧量子阱層
10‧‧‧P-GaN層
11‧‧‧焊接鏡面金屬層
12‧‧‧Si基板
13‧‧‧p電極

Claims (8)

  1. 一種基於圖形化Si襯底的LED外延片，其特徵在於：上述LED外延片包括：圖形化Si襯底；Al2O3塗層，連續生長於上述圖形化Si襯底；以及外延層，生長於上述Al2O3塗層上；其中，上述外延層包括：GaN或AlGaN成核層，直接生長於上述Al2O3塗層上。
  2. 根據申請專利範圍第1項所述的LED外延片，其中，上述圖形化Si襯底為Si(111)晶面或Si(100)晶面或Si(110)晶面，摻雜類型為n型或p型。
  3. 根據申請專利範圍第1項所述的LED外延片，其中，上述外延層包括：第一緩衝層及發光結構層，依次生長於上述GaN或AlGaN成核層上。
  4. 根據申請專利範圍第3項所述的LED外延片，其中，上述外延層還包括應力緩衝層，位於上述第一緩衝層和上述發光結構層之間。
  5. 一種基於圖形化Si襯底的LED外延片的製備方法，其特徵在於：上述製備方法包括：S1、在Si襯底上刻蝕圖形化結構，製作圖形化Si襯底；S2、在上述圖形化Si襯底上連續生長Al2O3塗層；S3、在上述Al2O3塗層上生長外延層；其中，上述步驟S2具體為： 在上述圖形化Si襯底上先鍍上一層Al層，再通入氧離子體形成上述Al2O3塗層。
  6. 根據申請專利範圍第5項所述的製備方法，其中，上述外延層包括：GaN或AlGaN成核層，生長於上述Al2O3塗層上。
  7. 根據申請專利範圍第6項所述的製備方法，其中，上述外延層還包括第一緩衝層及發光結構層，依次生長於上述GaN或AlGaN成核層上，且上述製備方法還包括：利用上述Al2O3塗層作為阻擋層，用濕法刻蝕的方法將上述圖形化Si襯底刻蝕掉，露出圖形化的上述Al2O3塗層。
  8. 根據申請專利範圍第7項所述的製備方法，其中，上述外延層還包括：應力緩衝層，位於上述第一緩衝層及上述發光結構層之間。
TW106108297A 2016-03-29 2017-03-14 基於圖形化Ｓｉ襯底的ＬＥＤ外延片及其製備方法 TWI751143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610187818.8A CN105591004B (zh) 2016-03-29 2016-03-29 基于图形化Si衬底的LED外延片及其制备方法
CN201610187818.8 2016-03-29

Publications (2)

Publication Number Publication Date
TW201735400A TW201735400A (zh) 2017-10-01
TWI751143B true TWI751143B (zh) 2022-01-01

Family

ID=55930434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108297A TWI751143B (zh) 2016-03-29 2017-03-14 基於圖形化Ｓｉ襯底的ＬＥＤ外延片及其製備方法

Country Status (4)

Country Link
US (1) US10964843B2 (zh)
CN (1) CN105591004B (zh)
TW (1) TWI751143B (zh)
WO (1) WO2017167190A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105591004B (zh) * 2016-03-29 2020-07-10 苏州晶湛半导体有限公司 基于图形化Si衬底的LED外延片及其制备方法
WO2018161300A1 (en) * 2017-03-09 2018-09-13 Enkris Semiconductor, Inc Stripped method for prepairing semiconductor structure
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
CN110556454B (zh) * 2018-06-01 2021-08-03 上海新微技术研发中心有限公司 在硅基衬底上生长的氮化物外延结构及其生长方法
CN109599468B (zh) * 2018-11-20 2020-09-11 华中科技大学鄂州工业技术研究院 超宽禁带氮化铝材料外延片及其制备方法
CN112701197A (zh) * 2019-10-22 2021-04-23 东莞市中图半导体科技有限公司 一种图形化复合衬底、制备方法及led外延片
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
CN113113518B (zh) * 2021-02-24 2022-05-13 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法
CN116344698B (zh) * 2023-05-22 2023-08-29 江西兆驰半导体有限公司 图形化衬底GaN基LED外延片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308835A1 (en) * 2007-06-12 2008-12-18 Pan Shaoher X Silicon based solid state lighting
US20140299885A1 (en) * 2013-04-05 2014-10-09 Samsung Electronics Co., Ltd. Substrate structures and semiconductor devices employing the same
TW201520357A (zh) * 2013-07-22 2015-06-01 Ngk Insulators Ltd 複合基板、其製造方法、機能元件及種結晶基板
TW201539752A (zh) * 2011-12-09 2015-10-16 Power Integrations Inc 高品質ＧａＮ高電壓矽異質結構場效電晶體

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
TWI260800B (en) * 2005-05-12 2006-08-21 Epitech Technology Corp Structure of light-emitting diode and manufacturing method thereof
CN1881624A (zh) * 2005-06-15 2006-12-20 上海蓝光科技有限公司 一种发光二极管及其制备方法
CN100592470C (zh) * 2007-09-29 2010-02-24 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延生长方法
CN101471402A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 利用硅001晶面制备GaN基LED的图形衬底的方法
CN101728244A (zh) 2008-10-21 2010-06-09 先进开发光电股份有限公司 阻断半导体差排缺陷的方法
CN101555587A (zh) * 2009-05-13 2009-10-14 长春理工大学 具有Al2O3缓冲层的硅衬底MgxZn1-xO薄膜磁控溅射制备方法
CN101599466B (zh) * 2009-07-10 2012-08-29 中山大学 一种外延生长用的图形衬底及其制作方法
CN201766093U (zh) * 2010-05-18 2011-03-16 上海蓝宝光电材料有限公司 一种氮化镓系发光二极管
CN102130223B (zh) * 2010-12-06 2012-07-25 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN102723416A (zh) 2012-07-05 2012-10-10 杭州士兰明芯科技有限公司 Led外延片及其制作方法
CN103035794B (zh) * 2012-12-11 2015-11-11 广州市众拓光电科技有限公司 一种生长在Si衬底上的LED外延片及其制备方法
CN103035496B (zh) * 2012-12-11 2016-03-23 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
CN203910840U (zh) * 2014-06-10 2014-10-29 广州市众拓光电科技有限公司 一种生长在Si图形衬底上的LED外延片
CN104593727B (zh) * 2014-12-24 2017-08-29 西安神光安瑞光电科技有限公司 一种利用aao模板制备纳米图形化衬底的方法
CN105591004B (zh) 2016-03-29 2020-07-10 苏州晶湛半导体有限公司 基于图形化Si衬底的LED外延片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308835A1 (en) * 2007-06-12 2008-12-18 Pan Shaoher X Silicon based solid state lighting
TW201539752A (zh) * 2011-12-09 2015-10-16 Power Integrations Inc 高品質ＧａＮ高電壓矽異質結構場效電晶體
US20140299885A1 (en) * 2013-04-05 2014-10-09 Samsung Electronics Co., Ltd. Substrate structures and semiconductor devices employing the same
TW201520357A (zh) * 2013-07-22 2015-06-01 Ngk Insulators Ltd 複合基板、其製造方法、機能元件及種結晶基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fenwick et al., "MOCVD growth of GaN on Si(111) substrates using an ALD-grown Al2O3 interlayer", J. of Crystal Growth, Vol.311, 2009, p.4306-4310. *

Also Published As

Publication number Publication date
TW201735400A (zh) 2017-10-01
WO2017167190A1 (zh) 2017-10-05
US20190148586A1 (en) 2019-05-16
CN105591004A (zh) 2016-05-18
US10964843B2 (en) 2021-03-30
CN105591004B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
TWI751143B (zh) 基於圖形化Ｓｉ襯底的ＬＥＤ外延片及其製備方法
US7687376B2 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
US8735185B2 (en) Light emitting device and fabrication method thereof
TWI231077B (en) Semiconductor light emitting device and its manufacturing method
US7812357B2 (en) LED having vertical structure and method for fabricating the same
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
JP4852755B2 (ja) 化合物半導体素子の製造方法
JP2012243815A (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
US8269242B2 (en) Semiconductor light emitting device having surface plasmon layer
US20070105260A1 (en) Nitride-based semiconductor device and production method thereof
CN112018223B (zh) 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
KR20100099477A (ko) 발광소자 및 그 제조방법
JP5237780B2 (ja) 半導体発光素子の製造方法
JP5638543B2 (ja) 発光素子の製造方法
KR20100103962A (ko) 발광소자 및 그 제조방법
CN111968907B (zh) 一种氮极性ⅲ族氮化物粗化方法
JP5379703B2 (ja) 紫外半導体発光素子
US8319227B2 (en) Light emitting device
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
JP2010141084A (ja) 半導体発光素子の製造方法
TW202322419A (zh) 垂直式發光二極體及其製造方法
KR20130024482A (ko) 수직형 발광 다이오드용 기판
KR101198760B1 (ko) 수직형 발광 소자 및 그 제조방법