KR101198760B1 - 수직형 발광 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 수직형 발광 소자 및 그 제조방법에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 수직형 발광 소자 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 기판 상에, Si을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층을 형성하는 단계와; 상기 전도성층 상에 복수의 반도체층을 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 제거하는 단계와; 상기 전도성층에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

발광 소자, LED, 전도성층, 실리콘, 질화물.

Description

수직형 발광 소자 및 그 제조방법{LED having vertical structure and method of making the same}

도 1은 일반적인 발광 소자의 일례를 나타내는 단면도이다.

도 2 내지 도 4는 본 발명의 제조방법의 일 실시예를 나타내는 단면도로서,

도 2는 기판 상에 전도성층을 형성한 단계를 나타내는 단면도이다.

도 3은 전도성층 상에 반도체층을 형성한 단계를 나타내는 단면도이다.

도 4는 지지층을 형성한 단계를 나타내는 단면도이다.

도 5는 본 발명의 수직형 발광 소자의 일 실시예를 나타내는 단면도이다.

<도면의 주요 부분에 대한 간단한 설명>

100 : 기판 101 : 패키지 바디

110 : 관통홀 120 : 장착부

200 : 전극 210 : 전면전극

220 : 후면전극 300 : 격벽

310 : 충진재 400 : 발광 소자

본 발명은 수직형 발광 소자 및 그 제조방법에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 수직형 발광 소자 및 그 제조방법에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.

질화갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.

상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.

한편, 이러한 GaN 계열 반도체 성장이 다른 Ⅲ-Ⅴ족 화합물 반도체보다 어려운 이유 중에 하나는 고품질의 기판, 즉, GaN, InN, AlN 등의 물질의 웨이퍼가 존재하지 않기 때문이다.

따라서 사파이어와 같은 이종 기판 위에 LED 구조를 성장하게 되며, 이때 많은 결함이 발생하게 되고, 이러한 결함들은 LED 성능에 큰 영향을 미치게 된다.

이러한 GaN 계열 물질의 LED의 기본 구조는 도 1에서 도시하는 바와 같이, 전자주입층으로서 n-형 질화갈륨층(1)과 정공주입층으로서 p-형 질화갈륨층(3) 사이에 양자우물구조(quantum well)를 가지는 활성층(2)이 위치한다.

이때, 상기 p-형 질화갈륨층(3)과 활성층(2)의 일측은 n-형 질화갈륨층(1)이 드러나도록 식각되고, 이와 같이 식각되어 드러난 n-형 질화갈륨층(1)에는 n-형 전극(6)이 형성되며, 상기 p-형 질화갈륨층(3)에는 p-형 전극(7)이 형성된다.

이와 같은 구조는 기판(4) 상에 형성되며, 이때, 기판(4)과 n-형 질화갈륨층(1) 사이에는 통상 버퍼층(5)이 먼저 형성되는데, 이는 도핑되지 않은 GaN 층이다.

이는 고품위 n-형 질화갈륨층(1)을 얻고자 함이다. 즉, 고성능의 광소자 구현을 위해서는 고품위의 n-형 질화갈륨층(1)이 요구되는데, 기판(4) 위에 바로 도펀트를 함유하는 n-형 질화갈륨층(1)을 형성할 경우 그 결정성이 크게 저하되는 본질적인 박막의 문제점이 발생할 수 있다.

이와 같이 이종 기판(4) 위에 질화물 반도체 박막을 성장할 경우 필연적으로 이종 기판(4)과 질화물 반도체 박막 사이의 결정격자 불일치에 의한 결정결함들이 계면근처에 형성된다.

이러한 결정결함들 중에서, 특히 관통 전위(threading dislocation)는 박막 속으로 침투하여 발광 소자의 활성층(2)을 지나 표면까지 전파된다. 따라서, 고성능 소자를 제조하기 위해서는 결정결함 밀도가 낮은 고품위 질화물 박막을 성장하는 것이 요구된다.

이종 기판(4) 위에 고품위 질화물 반도체 박막을 준비하는 일반적인 방법은 다음과 같다. 먼저, 기판(4) 위에 버퍼층(5)을 성장하는데, 이러한 버퍼층(50)의 성장은 저온에서 얇은 질화물 반도체 핵생성층을 형성하고, 그 다음, 성장온도를 1000℃ 이상의 고온으로 높여서 아일랜드 모양의 핵생성층 위에 고온 질화물 박막층을 성장시킨다.

이때, 저 결정결함의 고품위 박막을 성장시키기 위해서는 아일랜드 모양의 초기 핵들 위에서 박막 성장이 시작되어 수직방향 성장과 동시에 횡적 성장의 정도가 중요하다.

이후, 박막 성장이 계속됨에 따라서 초기 아일랜드들은 횡적 성장에 의해서 서로 마주치게 되고 서로 혼합하게 된다. 이때, 아일랜드들이 횡적으로 마주치는 부위에 핀홀들이 깊게 형성되게 된다. 이러한 핀홀들은 박막성장이 수직방향 성장과 동시에 횡적성장이 계속됨에 따라서 차츰 메꾸어지고 박막표면은 결국 평탄해져 버퍼층(5)이 이루어진다.

이와 같이 이종 기판위에 성장되는 고품위 질화물 반도체는 아일랜드 형태의 초기 씨앗에서 시작해서 서로 횡적으로 혼합후 평탄화되는 진화과정을 거친다. 이때, 아일랜드에서 평탄한 박막으로의 진화는 박막의 횡적 성장속도에 크게 의존한다.

그런데, 질화물 반도체 박막 성장시 n-형 도펀트로 실리콘을 주입할 경우, 실리콘은 박막성장 표면에서 표면 화학특성을 변화시키어 표면에서의 박막성장 주원소들의 이동도를 떨어뜨려 박막의 횡적성장속도를 저하시킨다. 결국, 박막의 평탄화가 지연되고 결정의 품질도 저하되게 된다.

따라서, 상술한 바와 같이, 일반적으로 고품위 n-형 질화갈륨층(1)의 성장을 위해서는 이종 기판(4) 위에 먼저 평탄화가 완료된 고품위 도핑되지 않은 질화물 반도체 박막을 성장하여 버퍼층(5)을 형성한 후, 그 위에 n-형 질화갈륨층(1)을 성장한다.

이러한 버퍼층(5)은 도핑되지 않은 질화물 반도체 박막으로서, 결정결함이 낮은 고품위의 박막이지만 전기전도성이 매우 낮은 문제점을 갖는다.

따라서, 이종 기판(4) 위에 형성된 질화물 반도체 박막을 이용한 종래의 수직형 발광 소자의 제조를 위해서는 사파이어 기판(4)을 제거한 후 노출되는 전기 전도성이 매우 낮은 버퍼층(5)을 식각공정을 이용하여 제거해야 한다.

이러한 식각공정은 전기 전도성이 우수한 고품위의 n-형 질화갈륨층(1)을 노출시키고, 그 위에 n-형 전극을 형성시켜야 고성능의 수직형 발광소자를 구현할 수 있기 때문이다.

그러나, 수직형 발광소자의 경우 기판에서 박막층을 분리한 후 분리된 소자들을 식각장비를 이용하여 식각 공정하는 것은 매우 어려운 공정이고 추가 비용을 발생시키며 생산 수율을 저하시키는 문제점이 있었다.

본 발명이 이루고자 하는 기술적 과제는, 이종 기판 위에 최초 형성되는 박막층으로서, 전기 전도성이 우수하고 동시에 결정성이 우수한 고품위 n-형 질화갈륨 박막층을 가지는 수직형 발광 소자 및 그 제조방법을 제공하는데 있다.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 기판 상에, Si을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층을 형성하는 단계와; 상기 전도성층 상에 복수의 반도체층을 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 제거하는 단계와; 상기 전도성층에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

상기 전도성층은, 상기 Si을 포함한 질화물층과 질화물 반도체층이 복수로 구비되어, 서로 교대로 형성될 수 있다.

상기 Si을 포함한 질화물층은, Si와 In을 포함할 수 있으며, 보다 구체적으 로는 SiInN층을 이용하는 것이 바람직하다.

또한, 상기 질화물 반도체층은, Al_xIn_yGa_1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있다.

한편, 상기 제1전극을 형성하는 단계 이후에는, 금속 또는 전도성 반도체로 이루어지는 지지층을 형성하는 단계를 더 포함할 수 있다.

상기 전도성층을 형성하는 단계는, 상기 전도성층의 성장 중에 온도를 상승시켜 형성할 수 있다. 즉, 저온에서 성장을 시작하여 중간에 고온으로 상승시켜 형성할 수 있다.

상기 Si을 포함한 질화물층은, 수 모노 레이어(mono layer)의 원자층 두께를 가질 수 있으며, 또한, 상기 질화물 반도체층은, 1 내지 50nm의 두께를 가질 수 있다.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 기판 상에, 적어도 한 층 이상의 도펀트가 결합된 반도체층과 질화물 반도체층을 포함하는 전도성 버퍼층을 형성하는 단계와; 상기 전도성 버퍼층 상에 복수의 반도체층을 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 제거하는 단계와; 상기 전도성 버퍼층에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 지지층과; 상기 지지층 상에 위치하는 제1전극과; 상기 제1전극 상에 위치하는 복수의 반도체층과; 상기 복수의 반도체층 상에 위치하며, Si을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층과; 상기 전도성층 상에 위치하는 제2전극을 포함하여 구성되는 것이 바람직하다.

이때, 상기 제1전극은, 오믹전극과 반사형 전극의 두 층으로 이루어지거나, 또는 오믹 특성을 갖는 반사형 전극일 수 있다.

또한, 상기 복수의 반도체층은, 제1전도성 반도체층과; 상기 제1전도성 반도체층 상에 위치하는 발광층과; 상기 발광층 상에 위치하는 제2전도성 반도체층을 포함하여 구성될 수 있다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. 또한 여기에서 설명되는 각 실시예는 상보적인 도전형의 실시예를 포함한다.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.

이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1영역, 층 또는 지역은 제2영역, 층 또는 지역이라는 명칭으로 될 수 있다.

본 발명의 실시예들은 예를 들어, 사파이어(Al₂O₃)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자(LED)를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다.

본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판 상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.

도 2에서 도시하는 바와 같이, 기판(10)을 준비하고, 이 기판(10) 위에 n-형 도펀트가 결합된 반도체층을 형성한다. 이러한 n-형 도펀트는 통상 실리콘(Si)이 사용될 수 있다. 따라서, 이러한 n-형 도펀트가 결합된 반도체층은 Si을 포함하는 질화물층일 수 있다.

이러한 반도체층의 일례로서, 질화물 반도체의 n-형 도펀트로 이용될 수 있는 실리콘(Si) 소스와 인듐(In) 소스를 일정 시간동안 공급하여 실리콘 질화 인듐(SiInN)층(21)을 형성한다.

이와 같이 SiInN층(21)을 형성할 때, 성장 장비 내에 흐르는 캐리어 가스는 수소 혹은 질소를 사용하며 5족 소스로는 암모니아를 사용하는 것이 바람직하다.

또한, 상기 SiInN층(21)은 모노 레이어(monolayer) 원자층 두께를 갖는 것이 바람직하다. 여기서 모노 레이어 원자층 두께라 함은 Si과 N이 박막 성장방향으로 결합하여 이루어지는 두께, 또는 In과 N이 박막 성장방향으로 결합하여 이루어지는 두께를 의미하며, 통상 수 내지 수십 모노 레이어의 두께를 가질 수 있다.

이와 같이, SiInN층(21)을 얇은 두께로 형성하게 되면, 그 위에 질화물 반도체층(22)을 형성시킬 수 있게 된다. 이때, 질화물 반도체층(22)은 기판(10)의 결정 성향을 유지하면서 형성될 수 있다.

다음에, 상기 SiInN층(21) 상에 일정 두께의 질화물 반도체층(Al_xIn_yGa_1-x-yN: 0≤x,y≤1: 22)을 형성한다. 여기에서, x와 y는 Ⅴ족 원소인 Al과 In의 함량을 나타내며, x와 y는 각각 0과 1 사이의 값을 가지고, 그 합은 1을 넘지 않는 값(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 가지며, 그에 따라 Ga의 함량이 달라질 수 있다.

이러한 질화물 반도체층(22)의 두께는 1 내지 50nm의 두께를 이루는 것이 바람직하다.

이후, 다시 상기와 같은 SiInN층(21)을 형성하고, 질화물 반도체층(22)을 형성한다. 이러한 초기 SiInN층(21)과 질화물 반도체층(22)을 성장시키는 과정은 상대적으로 저온에서 성장될 수 있으며, 대략 500 내지 600℃의 온도에서 성장될 수 있다.

이러한 반복과정을 통하여 형성된 박막층의 두께가 10 내지 200nm 정도가 되면 성장 온도를 1000℃ 이상의 고온으로 상승시킨 후 계속하여 SiInN층(21)과 질화물 반도체층(22)을 교대로 반복하여 형성한다.

종래의 수평형 질화물 반도체 발광 소자의 경우, 저온 버퍼층은 절연특성을 가져야 한다. 이는 저온 버퍼층이 전기 전도성을 갖을 경우 소자의 누설전류를 야기시킬 수 있고, 결국 소자 성능을 저하시킬 수 있기 때문이다.

그러나, 질화물 반도체 수직형 발광 소자의 경우, 저온 버퍼층은 높은 전기 전도성을 갖는 것이 바람직하고, 본 발명에 따른 전도성층(20)은 전도성을 갖는 버퍼층, 즉, 전도성 버퍼층으로 작용할 수 있으며, SiInN층(21)으로부터 효율적으로 공급되는 실리콘(Si)에 의해 높은 전기 전도성을 갖는 특징을 가진다.

본 발명에 따른 SiInN층(21)의 인듐(In)은 높은 휘발성이 있고 다른 원자들보다 원자 반경이 크고 질소와의 결합력이 상대적으로 약한 고유한 특성을 가진다. 따라서, SiInN층(21) 상에 질화물 반도체층(22)을 형성하게 되면, 인듐(In)은 박막 성장 표면에서 다른 원자들의 표면 이동도를 증가시켜서 결국 고품위의 질화물 반도체 박막을 형성하는 것을 촉진할 수 있다.

결국, Si는 도펀트로 작용하게 되어 전체적으로 전기 전도성을 가지는 전도성층(20)을 형성하게 된다.

이와 같이, 1000℃ 이상의 고온에서 SiInN층(21)과 질화물 반도체층(22)의 형성을 계속적으로 반복하여 기판(10) 위에 형성되는 총 박막의 두께가 0.1 내지 4㎛ 정도에 이르도록 한다.

이후에는, 도 3에서 도시하는 바와 같이, 복수의 질화물계 반도체층(30)을 형성한다. 이러한 질화물계 반도체층(30)은 전자주입층으로서의 n-형 반도체층(31), 발광층(32), 및 정공주입층으로서의 p-형 반도체층(33)으로 구성되며, 이 중에서 빛이 발생되는 발광층(32)은 질화물계 반도체의 단일 또는 다중 양자우물구조(quantum well: QW)를 갖는다.

상기 n-형 반도체층(31)과 p-형 반도체층(33)은 적층 순서를 달리할 수 있다. 즉, p-형 반도체층(33)이 먼저 형성되고, 이러한 p-형 반도체층(33) 상에 발광층(32)과 n-형 반도체층(31)이 형성될 수도 있다.

이러한 n-형 반도체층(31)과 p-형 반도체층(33)은 전기 전도성을 띠는 전도성 질화물계 반도체층이 이용될 수 있다.

상술한 바와 같이, 본 발명에 따라 SiInN층(21)과 질화물 반도체층(22)의 반복적인 적층에 의해 형성된 전도성층(20)은 고품위 n-형 전기 전도성을 갖게 된다. 이것은 SiInN층(21)이 n-형 도펀트인 실리콘을 질화물 반도체층(22) 내로 열적인 확산 과정을 통하여서 효율적으로 공급할 수 있기 때문이다.

이상과 같이 형성된 반도체층(30) 상에는, 도 4에서와 같이, 제1전극(40)이 형성된다.

이러한 제1전극(40)은 투명 오믹전극(41)과 반사형 전극(42)으로 이루어질 수 있다. 상기 투명 오믹전극(41)은 ITO(Indium Tin Oxide)와 같은 투명 전도성 산화물로 형성될 수 있으며 오믹 특성을 향상시킬 수 있다.

또한, 반사형 전극(42)은 상기 반도체층(30)의 발광층(32)에서 발생된 빛이 반사될 수 있도록 하며, 은(Ag), 니켈(Ni), 또는 알루미늄(Al), 및 이들의 합금으로 이루어질 수 있다.

경우에 따라, 상기 제1전극(40)은 오믹 특성을 가지는 반사형 전극으로 이루 어질 수 있으며, 이때, 이러한 제1전극(40)도 또한, 은(Ag), 니켈(Ni), 또는 알루미늄(Al), 및 이들의 합금으로 이루어질 수 있다.

이후, 이러한 제1전극(40) 상에 지지층(50)이 형성될 수 있다. 이러한 지지층(50)은 열방출 특성이 우수한 금속 또는 전도성 반도체를 사용하는 것이 바람직하다.

이후에는, 물리적 또는 화학적 에칭, 또는 레이저를 이용하여 상기 기판(10)을 제거하고, 이와 같이 기판(10)의 제거에 따라 노출된 전도성층(20)의 표면을 화학적 에칭을 통하여 처리함으로써 표면 형상을 제어한다.

이러한 표면 형상의 제어는 전도성층(20)의 표면 형상을 제어함으로써 광추출 효율을 향상시킬 수 있고 동시에 표면적 증대에 따른 금속 오믹 특성을 향상시킬 수 있다.

이러한 과정을 거친 후에는, 도 5에서와 같이, 상기 전도성층(20) 상에 n-형 전극 패드(61)를 형성하고, 또한 상기 지지층(50)에도 경우에 따라 p-형 전극패드(62)가 형성될 수 있다.

상술한 바와 같이, 전도성층(20) 상에 발광 소자 구조를 형성할 경우, 낮은 생산 비용과 높은 수율을 갖는 고성능의 질화물 반도체 수직형 발광 소자를 구현할 수 있다.

일반적인 측면형 또는 수평형 발광 소자들은 n-형 질화물 반도체층 위에 발광층과 p-형 질화물 반도체층을 연속적으로 성장함으로써 고품위 결정성을 갖는 고성능의 소자를 구현한다.

그러나, 수직형 발광 소자의 경우는 이종 기판을 제거한 후 노출된 표면에 n-형 전극 패드를 형성하여야 하므로 노출되는 반도체층 박막이 전기 전도성이 우수한 고품위의 n-형 질화물 반도체 박막이어야 한다.

따라서, 종래의 통상적인 과정에서 형성되는 기판 위의 도핑되지 않은 질화물 박막층은 제거되어야 한다. 즉, 종래의 이종 기판위에 형성된 질화물 반도체 박막을 이용한 수직형 발광 소자 제조 방법은 이종 기판 위에 형성된 전기 전도성이 낮은 최초 박막층을 식각 공정을 이용하여 제거하는 단계를 포함한다.

그러나, 본 발명에 따르면, 이종 기판 위에 최초 박막층으로 전기 전도성이 우수하고 동시에 결정성도 우수한 박막층을 형성함으로써 기판 제거 후 식각 공정을 필요로 하지 않고 고성능의 수직형 발광 소자를 제조할 수 있다.

따라서, 본 발명에 따른 고품위 n-형 반도체 박막층의 전도성층(20)을 이용하여 수직형 발광 소자를 구현 할 경우, 고난이도의 식각공정을 필요로 하지 않으므로 소자의 생산비용을 크게 낮출 수 있고, 식각공정에서 발생하는 공정불량을 줄일 수 있어, 발광 소자의 생산 수율을 증대시킬 수 있다. 또한, 고품위의 n-형 박막을 사용함으로써 발광 소자의 신뢰성을 크게 향상시킬 수 있다.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.

첫째, 종래의 수직형 발광 소자 제조시 요구되는 고난이도의 식각 공정을 제거할 수 있다.

둘째, 이종 기판 위에 성장되는 질화물 반도체 박막층을 이용하는 수직형 발광 소자의 제조비용의 절감할 수 있고, 생산 수율을 향상시킬 수 있다.

셋째, 고품위 결정성 및 전기 전도성을 갖은 전도성층을 제공함으로써 수직형 발광 소자의 성능과 신뢰성을 향상시킬 수 있다.

Claims (16)

1. 기판 상에, Si 및 In을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층을 형성하는 단계와;

   상기 전도성층 상에 복수의 반도체층을 형성하는 단계와;

   상기 반도체층 상에 제1전극을 형성하는 단계와;

   상기 기판을 제거하는 단계와;

   상기 전도성층에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
2. 제 1항에 있어서, 상기 전도성층은, 두 층 이상의 상기 Si 및 In을 포함한 질화물층과 질화물 반도체층이 교대로 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
3. 삭제
4. 제 1항에 있어서, 상기 Si 및 In을 포함한 질화물층은, SiInN층인 것을 특징으로 하는 수직형 발광 소자의 제조방법.
5. 제 1항에 있어서, 상기 질화물 반도체층은, Al_xIn_yGa_1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)층인 것을 특징으로 하는 수직형 발광 소자의 제조방법.
6. 제 1항에 있어서, 상기 제1전극을 형성하는 단계 이후에는, 금속 또는 전도성 반도체로 이루어지는 지지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
7. 제 1항에 있어서, 상기 Si 및 In을 포함한 질화물층은, 모노 레이어 원자층 두께를 갖는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
8. 제 1항에 있어서, 상기 질화물 반도체층은, 1 내지 50nm의 두께를 갖는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
9. 삭제
10. 기판 상에, 적어도 한 층 이상의 Si 및 In을 포함한 반도체층과 질화물 반도체층을 포함하는 전도성 버퍼층을 형성하는 단계와;

    상기 전도성 버퍼층 상에 복수의 반도체층을 형성하는 단계와;

    상기 반도체층 상에 제1전극을 형성하는 단계와;

    상기 기판을 제거하는 단계와;

    상기 전도성 버퍼층에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
11. 지지층과;

    상기 지지층 상에 위치하는 제1전극과;

    상기 제1전극 상에 위치하는 복수의 반도체층과;

    상기 복수의 반도체층 상에 위치하며, Si 및 In을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층과;

    상기 전도성층 상에 위치하는 제2전극을 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자.
12. 제 11항에 있어서, 상기 제1전극은, 오믹전극과 반사형 전극, 또는 오믹 특성을 갖는 반사형 전극인 것을 특징으로 하는 수직형 발광 소자.
13. 제 11항에 있어서, 상기 전도성층은, 상기 Si 및 In을 포함한 질화물층과 질화물 반도체층이 교대로 형성된 것을 특징으로 하는 수직형 발광 소자.
14. 제 13항에 있어서, 상기 Si 및 In을 포함한 질화물층은, SiInN층인 것을 특징으로 하는 수직형 발광 소자.
15. 제 11항에 있어서, 상기 복수의 반도체층은,

    제1전도성 반도체층과;

    상기 제1전도성 반도체층 상에 위치하는 발광층과;

    상기 발광층 상에 위치하는 제2전도성 반도체층을 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자.
16. 제 11항에 있어서, 상기 Si 및 In을 포함한 질화물층은, 모노 레이어 원자층 두께를 가지고, 상기 질화물 반도체층은, 1 내지 50nm의 두께를 갖는 것을 특징으로 하는 수직형 발광 소자.

Images