CN104011886A - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN104011886A
CN104011886A CN201280064137.2A CN201280064137A CN104011886A CN 104011886 A CN104011886 A CN 104011886A CN 201280064137 A CN201280064137 A CN 201280064137A CN 104011886 A CN104011886 A CN 104011886A
Authority
CN
China
Prior art keywords
layer
light
conductive type
type clad
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280064137.2A
Other languages
English (en)
Other versions
CN104011886B (zh
Inventor
任台爀
金彰渊
尹余镇
李俊熙
南基范
金多慧
任昶翼
金永郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110141449A external-priority patent/KR101916369B1/ko
Priority claimed from KR1020120020540A external-priority patent/KR20130098761A/ko
Priority claimed from KR1020120023822A external-priority patent/KR101910565B1/ko
Priority claimed from KR1020120024687A external-priority patent/KR101910567B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN104011886A publication Critical patent/CN104011886A/zh
Application granted granted Critical
Publication of CN104011886B publication Critical patent/CN104011886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种发光二极管及其制造方法。根据本发明的一种形态的发光二极管，包括：第一导电型覆盖层；光散射图案，位于所述第一导电型覆盖层内，且折射率与所述第一导电型覆盖层的折射率不同；活性层，位于所述第一导电型覆盖层下部；第二导电型覆盖层，位于所述活性层下部；第一电极，电连接于所述第一导电型覆盖层上；第二电极，电连接于所述第二导电型覆盖层上。借助于光散射图案而可以改善光提取效率。

Description

发光二极管及其制造方法
技术领域
本发明涉及一种发光二极管及其制造方法，尤其涉及一种改善了光提取效率的发光二极管及其制造方法。
背景技术
通常，氮化镓(GaN)之类的Ⅲ族元素的氮化物由于热稳定性优良并具有直接跃迁型的能带(band)结构，因此近来作为可见光及紫外线区域的发光元件用材料而得到瞩目。尤其，利用氮化铟镓(InGaN)的蓝色及绿色发光元件被应用于大规模天然色平板显示装置、信号灯、室内照明、高密度光源、高分辨率输出系统以及光通信等多种多样的应用领域。
发光二极管为具有n型半导体层、p型半导体层、以及位于所述n型半导体层与p型半导体层之间的活性层的元件，在所述n型半导体层和p型半导体层上施加正向电场时，电子和空穴向所述活性层内注入，且注入到所述活性层内的电子和空穴重新结合，从而发射光。
而且，以往由于难以制作可用于生长氮化镓层的同种基板，因此III族元素的氮化物半导体层一直是在具有类似结晶结构的异质基板上通过金属有机化学气相沉积法(MOCVD)或分子束外延法(molecular beam epitaxy：MBE)等工艺而得到生长。作为异质基板主要使用具有六方晶系结构的蓝宝石(Sapphire)基板。
然而，生长于异质基板上的外延层由于与生长基板之间的晶格失配和热膨胀系数差异而导致错位密度相对较高，从而在改善发光二极管的发光效率方面存在局限性。
据此，正在研究将氮化镓基板使用为生长基板而制造氮化镓系发光二极管的技术。由于氮化镓基板与生长在其上的外延层为同种基板，因此估计可以减少外延层内的晶格缺陷而提高发光效率。
另外，对于现有的蓝宝石基板而言，一直采用与图案化的蓝宝石基板(PSS)一样地在生长基板的上部形成特定图案而改善发光二极管的光提取效率的技术。然而由于氮化镓基板与生长于其上的外延层为同种材料，因此外延层与基板的折射率几乎相等。因此，即使在氮化镓基板的上表面形成图案，由于基板与外延层之间也不会存在折射率的差异，因此不会由于这种图案而发生散射或折射。据此，在活性层中生成的光通过300um左右厚度的相对较厚的氮化镓基板内部而到达基板的底面，因此在氮化镓基板内部损失相当多的量的光。
并且，由于所述蓝宝石为电学上的非导体，因此限制发光二极管的结构。据此，近来开发出一种垂直型结构的发光二极管制造技术，该技术中在蓝宝石之类的异质基板上生长氮化物半导体层之类的外延层，并在所述外延层上粘接支撑基板，然后利用激光剥离技术等而分离所述异质基板，从而制造垂直型结构的发光二极管。
通常，垂直型结构的发光二极管与现有技术中的水平型发光二极管相比具有如下优点：P型半导体位于下方的结构使电流分散性能优良，而且采用导热率高于蓝宝石的支撑基板，从而有良好的散热性能。
并且，对位于上部的N型半导体层的表面进行利用光增强化学蚀刻(PEC：photo enhanced chemical)等的各向异性蚀刻而形成粗糙化的表面，从而可以大幅度提高光提取效率。
然而，由于在这种垂直型结构的发光二极管中，与例如为350μm×350μm或1mm2的发光面积相比，外延层的总厚度(约为4μm)非常薄，因此在电流分散方面有很多困难。
为了解决这一问题，采用如下的一些技术：采用从n型电极垫延伸的电极延伸部，以谋求n型层内的电流分散，或者在对应于n型电极垫的位置的p型电极位置上配置绝缘物质，从而防止电流从n型电极垫直接流向p型电极。
然而其缺点在于，在防止电流从n型电极垫集中流向其下方的方面存在局限性，而且在使电流整体上均匀地分散在宽阔的发光区域方面也存在局限性。
发明内容
技术问题
本发明的技术问题在于提供一种改善了光提取效率的发光二极管。
本发明的另一技术问题在于提供一种通过减小错位密度而实现高电流驱动的发光二极管。
本发明的又一技术问题在于提供一种可降低正向电压的发光二极管。
本发明的又一技术问题在于提供一种改善了电流分散性能的发光二极管。
技术方案
根据本发明的一种形态的发光二极管制造方法包括如下步骤：形成具有第一导电型覆盖层、第二导电型覆盖层、以及位于所述覆盖层之间的活性层的发光二极管结构体，并在所述第一导电型覆盖层的表面内生成缺陷，并对所述缺陷进行蚀刻而在所述第一导电型覆盖层的表面内形成多个槽。
在所述第一导电型覆盖层的表面内生成缺陷的步骤可以是向所述第一导电型覆盖层的表面内注入杂质的步骤。所述杂质可以是第一导电型掺杂物。形成所述多个槽的步骤可以使用湿式蚀刻法而执行。所述湿式蚀刻法可以是光增强化学蚀刻(Photo-Enhanced Chemical etching)法。
当在所述第一导电型覆盖层的表面内生成缺陷时，可以使缺陷的深度在从所述第一导电型覆盖层的表面中央部趋向外轮廓部方向时变深。所述缺陷通过注入杂质而生成，注入的所述杂质的Rp(Projected Range，投影射程)可在从所述第一导电型覆盖层的表面中央部趋向外轮廓部方向时变深。为此，可在注入所述杂质之前在所述第一导电型覆盖层的表面上形成在从所述第一导电型覆盖层的表面中央部趋向外轮廓部方向时厚度减小的掩膜层。
形成所述第一导电型覆盖层的步骤可包括如下步骤：形成主体第一导电型覆盖层，并在所述主体第一导电型覆盖层上形成本征覆盖层，并在所述本征覆盖层上形成辅助第一导电型覆盖层。所述槽可形成于所述辅助第一导电型覆盖层内。所述槽的底部中的至少一部分可相接于所述本征覆盖层。
所述第一导电型覆盖层、所述活性层、所述第二导电型覆盖层依次形成于生长基板上，在生成所述缺陷之前可除去所述生长基板而使所述第一导电型覆盖层的所述表面暴露。所述生长基板可以是GaN基板，所述第一导电型覆盖层可以是GaN层。
根据本发明的另一形态的发光二极管包括表面内具有沿着缺陷蚀刻的多个槽的第一导电型覆盖层和第二导电型覆盖层。所述覆盖层之间设置有活性层。所述槽的底部的高度水平在从所述第一导电型覆盖层的表面中央部趋向外轮廓部方向时可以变低。
根据本发明的又一形态的发光二极管包括表面内具有多个槽以及由所述槽定义的突出部的第一导电型覆盖层和第二导电型覆盖层。所述突出部内的杂质的浓度高于所述第一导电型覆盖层内部的杂质的浓度。所述覆盖层之间设置有活性层。
根据本发明的又一形态的发光二极管具有第一导电型覆盖层。所述第一导电型覆盖层内设置有折射率不同于所述第一导电型覆盖层的光散射图案。所述第一导电型覆盖层下部设置有活性层。所述活性层下部设置有第二导电型覆盖层。所述第一导电型覆盖层上设置电连接的第一电极。所述第二导电型覆盖层下部设置电连接的第二电极。
可将所述光散射图案与所述第一电极重叠而设置。所述光散射图案可限定在与所述第一电极重叠的区域及其相邻区域而设置。所述第一电极具有粘接垫和延伸部，所述光散射图案可位于粘接垫下部，却并不位于所述延伸部下部。
由所述光散射图案所定义的开口部的宽度可以在与所述第一电极重叠的区域内比并不与所述第一电极重叠的区域更小。
根据本发明的又一形态的发光二极管制造方法包括在下部第一导电型覆盖层上形成折射率不同于所述下部第一导电型覆盖层的折射率的光散射图案的步骤。在所述光散射图案上形成上部第一导电型覆盖层。在所述上部第一导电型覆盖层上形成所述活性层。在所述活性层上形成第二导电型覆盖层。在所述下部第一导电型覆盖层上形成电连接的电极。
所述下部第一导电型覆盖层可形成于生长基板上。在此情况下，可在形成所述电极之前除去所述生长基板，从而使所述下部第一导电型覆盖层暴露。此时，所述生长基板可以是GaN基板，所述第一导电型覆盖层可以是GaN层。
根据本发明的又一形态的发光二极管包括：氮化镓基板；位于所述氮化镓基板上的氮化镓系第一接触层；位于所述第一接触层上部的氮化镓系第二接触层；位于所述第一接触层与所述第二接触层之间的多量子阱结构的活性层；位于所述氮化镓基板与所述第一接触层之间的介电材料的图案。所述介电材料具有不同于所述氮化镓基板的折射率。
所述介电材料可以具有小于氮化镓基板的折射率，并可以由SiO2或Si3N4形成。而且，所述介电材料的图案可以是条带图案、岛屿图案或网格图案。所述介电材料的图案可在上表面具有平整的面，与之不同而也可以是突出的形状的半球型。
所述发光二极管还可以包括位于所述第一接触层与所述活性层之间的多层结构的超晶格层。
在若干实施例中，所述多层结构的超晶格层具有将InGaN层、AlGaN层以及GaN层重复层叠多个周期的结构。所述多层结构的超晶格层可在各个周期内在InGaN层与AlGaN层之间还包括GaN层。
在若干实施例中，所述多量子阱结构的活性层在最靠近于所述n型接触层的第一阱层与最靠近于所述p型接触层的第n阱层之间包括(n-1)个势垒层，在所述(n-1)个势垒层中，比这些势垒层的平均厚度更厚的势垒层被设置为更靠近所述第一阱层，而比所述平均厚度更薄的势垒层被设置为更靠近所述第n阱层。进而，比所述平均厚度更厚的势垒层的个数可以多于比所述平均厚度更薄的势垒层的个数。
所述活性层内的势垒层可以由AlGaN或AlInGaN形成。并且，所述势垒层内的Al的组成比可以大于0而小于0.1，尤其，所述势垒层内的Al的组成比优选为0.01以上，且更优选为0.02以上，并优选为0.05以下。
在若干实施例中，所述发光二极管还可以包括位于所述基板与所述n型接触层之间的下部GaN层以及位于所述n型接触层与所述下部GaN层之间的中间层。其中，所述中间层可以由AlInN层或AlGaN层形成。所述介电材料的图案可位于所述氮化镓基板与所述下部GaN层之间。
根据本发明的又一形态的发光二极管包括：支撑基板；半导体层叠结构体，位于所述支撑基板上，且包括p型化合物半导体层、活性层以及n型化合物半导体层；反射金属层，位于所述支撑基板与所述半导体层叠结构体之间而欧姆接触于所述半导体层叠结构体的p型化合物半导体层，并具有使所述半导体层叠结构体暴露的槽；第一电极垫，位于所述半导体层叠结构体的n型化合物半导体层上；电极延伸部，从所述第一电极垫延伸，并位于所述槽区域的上部；上部绝缘层，夹设于所述第一电极垫与所述半导体层叠结构体之间，其中，所述电极延伸部包括接触于所述n型化合物半导体层的Ni层，且所述Ni层上至少包括两个Au层。
所述发光二极管可在所述两个Au层之间包括作为变形缓和层的Cr层。
所述电极延伸部可包括Ni层/Al层/Ni层/Au层/Cr层/Au层。
各个所述Au层可构成为1μm至5μm的厚度。
所述n型化合物半导体层包括n型接触层以及在所述n型接触层与所述活性层之间相接于所述n型接触层的第一恢复层，所述第一恢复层为无掺层或者掺杂浓度低于所述n型接触层的掺杂浓度的低浓度掺杂层，所述n型接触层可具有4.5μm至10μm范围内的厚度。
所述第一恢复层可具有100～200nm范围内的厚度。
所述发光二极管还可以包括夹设于所述第一恢复层与所述活性层之间的电子注入层。
所述发光二极管还可以包括夹设于所述电子注入层与所述活性层之间的超晶格层。
所述发光二极管还可以包括夹设于所述第一恢复层与所述第二恢复层之间的电子加强层。
所述发光二极管还可以包括相接于暴露在所述反射金属层的槽的所述半导体层叠结构体表面的中间绝缘层。
所述发光二极管还可以包括位于所述反射金属层与所述支撑基板之间而覆盖所述反射金属层的势垒金属层。
所述反射金属层可以由多个板(plate)构成。
所述半导体层叠结构体具有粗糙化的表面，所述上部绝缘层覆盖所述粗糙化的表面，且所述上部绝缘层可以沿所述粗糙化的表面形成凹凸面。
所述半导体层叠结构体具有平整的表面，所述第一电极垫和所述电极延伸部可位于所述平整的表面上。
所述电极延伸部可接触于所述半导体层叠结构体的平整的表面。
有益效果
根据本发明，由于槽以及由此定义的突出部即粗糙度而可以增大由活性层产生的光子向外部逸出的概率。其结果可以提高光提取效率。
所述槽的底部中的至少一部分可相接于本征覆盖层。在此情况下，可以防止由于预料不到的过度蚀刻而导致所述槽延伸到所述发光层，从而可以防止元件效率的降低。
另外，在通过将第一导电型掺杂物注入到第一导电型覆盖层的表面内而形成所述槽的情况下，在进行用于形成所述槽的蚀刻以后残留的突出部内的第一导电型掺杂物的浓度可能会增加。此时，连接于所述第一导电型覆盖层的第一电极与所述突出部之间的欧姆接合可得到提高。
在将所述缺陷的深度形成为在从所述第一导电型覆盖层的表面中央部趋向外轮廓部方向时变深的情况下，所述槽的底部的高度水平可在从所述第一导电型覆盖层的表面中央部趋向外轮廓部方向时变低。在此情况下，发光二极管的上表面可具有从中央部向外轮廓部方向形成的倾斜。因此可以提高光扩散，这样的发光二极管可能会适于照明。
在生长基板为GaN基板而所述第一导电型覆盖层为GaN层的情况下，所述第一导电型覆盖层内可能几乎没有缺陷。因此，为了在所述第一导电型覆盖层的表面内形成通过蚀刻缺陷而形成的槽，额外生成如上所述的缺陷将会有利。
而且，根据本发明，可在第一导电型覆盖层内形成光散射图案，从而可将由活性层产生的光进行散射而提高光提取效率。所述光散射图案可配置于与第一电极重叠的区域。在此情况下，所述活性层的位于所述第一电极的垂直下方的区域中发射的光被所述光散射图案散射，从而可以向没有形成所述第一电极的区域发射。据此可以进一步提高光提取效率。
并且，由所述光散射图案所定义的开口部的宽度可在与所述第一电极重叠的区域内比并不与所述第一电极重叠的区域更小。其结果，可以缓和与所述第一电极重叠的区域内的电流拥挤，从而可以提高发光结构体内的水平方向的电流疏散。与此同时，可将所述光散射图案限定在与所述第一电极重叠的区域及其相邻区域而进行配置，在此情况下，电流的流动可在并不与所述第一电极重叠的区域中比与所述第一电极重叠的区域内更大。因此可以进一步提高水平方向的电流疏散。
而且，在生长基板为GaN基板而所述第一导电型覆盖层为GaN层的情况下，将所述第一导电型覆盖层包含在内的发光结构体可形成为几乎没有结晶缺陷的高品质外延层。
另外，通过位于氮化镓基板与第一接触层之间的介电材料的图案而折射或者散射光，从而可以减少由氮化镓基板引起的光损失，并可以改善光提取效率。并且，通过在第一接触层与活性层之间配置超晶格层而可以防止活性层内可能生成的结晶缺陷。因此可以大幅度提高发光二极管的发光效率，而且还可以降低错位密度而提供能够在高电流下驱动的发光二极管。
并且，使所述超晶格层形成为将InGaN层、AlGaN层以及GaN层重复层叠多个周期的结构，从而可以使电子顺畅地注入到活性层内，同时可将空穴关在活性层内。据此，无需增大驱动电压也能够改善发光效率。
进而，将相对较薄的势垒层配置为靠近于p型接触层，从而可以在不降低发光效率的同时减小正向电压。
而且，通过采用中间层而可以进一步减少发光二极管内的结晶缺陷。
进而，提供一种改善了电流分散性能的发光二极管。
本发明的技术效果并不局限于以上提及的内容，关于没有提到的其他技术效果，本领域的技术人员也能够通过以下的记载明确地理解。
附图说明
图1a至图1e为表示根据本发明的一个实施例的发光二极管制造方法的剖面图。
图2a至图2c为表示根据本发明的另一实施例的发光二极管制造方法的剖面图。
图3a至图3c为表示根据本发明的又一实施例的发光二极管制造方法的剖面图。
图4a至图4c为表示根据本发明的又一实施例的发光二极管制造方法的剖面图。
图5a至图5c为表示根据本发明的又一实施例的发光二极管制造方法的剖面图。
图6为表示根据本发明的又一实施例的发光二极管的布局图。
图7为沿着图6的剖切线Ⅲ-Ⅲ'截取的剖面图。
图8为表示根据本发明的又一实施例的发光二极管的一部分的布局图。
图9为表示根据本发明的又一实施例的发光二极管的布局图。
图10为表示根据本发明的又一实施例的发光二极管的一部分的布局图。
图11为表示根据本发明的又一实施例的发光二极管的布局图。
图12为用于说明根据本发明的又一实施例的发光二极管的剖面图。
图13和图14为用于说明多种多样的介电材料的图案的示意性剖面图。
图15为用于说明根据本发明的又一实施例的超晶格层的剖面图。
图16为用于说明根据本发明的又一实施例的超晶格层的剖面图。
图17为用于说明根据本发明的又一实施例的活性层的剖面图。
图18表示用于说明图16的活性层的能带。
图19为用于说明基于中间层的使用的外延层表面形态的光学图片。
图20为用于说明基于势垒层内的Al组成比的光输出以及正向电压的变化的曲线图。
图21为用于说明根据本发明的一个实施例的发光二极管的示意性布局图。
图22a、图22b和图22c分别是为了说明根据本发明的一个实施例的发光二极管而沿着图21的剖切线A-A、B-B和C-C截取的剖面图。
图23为用于说明根据本发明的一个实施例的发光二极管的半导体层叠结构体的放大剖面图。
图24为用于说明根据本发明的一个实施例的发光二极管的电极延伸部的放大剖面图。
图25至图29为用于说明根据本发明的一个实施例的发光二极管制造方法的剖面图，其为分别对应于图21的剖切线A-A的剖面图。其中，图25a表示在基板上生长半导体层之后的剖面图，图25b是将所述半导体层放大而表示的剖面图。
图30为用于说明根据本发明的又一实施例的发光二极管的示意性布局图。
图31为表示基于n型半导体层的厚度的发光图案的图片。
图32为表示基于n-电极垫或电极延伸部的欧姆层包含Ti层或Ni层的情形的驱动电压变化的曲线图。
图33为表示基于n-电极垫或电极延伸部的退火(Annealing)的驱动电压下降的曲线图。
图34为表示在将n-电极垫或电极延伸部的垫层形成为较厚的情况下整体上均匀发光的效果的图片。
具体实施方式
以下，为了更加具体地说明本发明，参照附图而对根据本发明的优选实施例进行详细说明。然而本发明并不局限于在此说明的实施例而也可以被具体化为其他形态。
在本说明书中当提到某层位于其他层或者基板上时，该层可以直接形成于其他层或者基板上，或者也可以在其间夹设第三层。而且在本说明书中，上侧、上部、上面等方向的表现也可以理解为下侧、下部、下面等含义。即，空间方向的表现应当理解为相对性的方向，而不应该理解为表示绝对方向之类的限定性的含义。与此同时，在本说明书中，“第一”或者“第二”并不是要对构成要素加以某种限定，而只是作为用于区分构成要素的术语使用而已。
并且在本说明书的附图中，层和区域的厚度是为了清楚表示而夸张表现的。在整个说明书中，相同的附图标记表示同一构成要素。
图1a至图1e为表示根据本发明的一个实施例的发光二极管制造方法的剖面图。
参照图1a，在生长基板10上形成辅助第一导电型覆盖层13a、本征覆盖层14、以及主体第一导电型覆盖层13b。所述辅助第一导电型覆盖层13a与所述主体第一导电型覆盖层13b形成第一导电型覆盖层13。然后，在所述第一导电型覆盖层13上依次形成活性层15和第二导电型覆盖层17。所述第一导电型覆盖层13、活性层15以及第二导电型覆盖层17可形成发光结构体LS。
所述生长基板10可以是蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅质的基板。具体而言，所述生长基板10可以是GaN基板。
所述主体第一导电型覆盖层13b与辅助第一导电型覆盖层13a即第一导电型覆盖层13为氮化物系半导体层，其可以是掺杂有n型掺杂物的层。作为一例，所述第一导电型覆盖层13可以是在InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)层中掺杂有作为n型掺杂物的Si的层。具体而言，所述第一导电型覆盖层13可以是掺杂有Si的GaN层。与之不同，所述第一导电型覆盖层13也可以具备拥有不同组成的多个InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)层。在所述生长基板10为GaN基板而所述第一导电型覆盖层13为GaN层时，可以获得与使用不同种类的生长基板10的情况相比晶格缺陷大为减少的高品质的所述第一导电型覆盖层13。
所述本征覆盖层14为没有将掺杂物进行掺杂的覆盖层，其可以是氮化物系半导体层，具体而言可以是InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)层，作为一例可以是GaN层。具体而言，所述本征覆盖层14可以具有除了掺杂物以外与所述第一导电型覆盖层13相同的组成。根据情况，所述本征覆盖层14也可以省去。
所述活性层15可以是InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)层，并可以具有单量子阱结构或者多量子阱(multi-quantum well：MQW)结构。作为一例，所述活性层15可以具有InGaN层或AlGaN层的单量子阱结构，或者可以具有InGaN/GaN、AlGaN/(In)GaN、或InAlGaN/(In)GaN的多层结构的多量子阱结构。
所述第二导电型覆盖层17亦可以是氮化物系半导体层，且可以是掺杂有p型掺杂物的层。作为一例，所述第二导电型覆盖层17可以是在InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)层中掺杂有作为p型掺杂物的Mg或Zn的层。具体而言，所述第二导电型覆盖层17可以是掺杂有Mg的GaN层。与之不同，所述第二导电型覆盖层17也可以具备拥有不同组成的多个InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)层。所述第一导电型覆盖层13、所述本征覆盖层14、所述活性层15以及所述第二导电型覆盖层17可以使用MOCVD(金属有机化学气相沉积，Metal-organic Chemical Vapor Deposition)法或者MBE(分子束外延，Molecular beam epitaxy)法而形成。
在形成所述辅助第一导电型覆盖层13a之前，可在所述生长基板10上形成缓冲层(未图示)。所述缓冲层可以是ZnO层、AlxGa1-xN(0≤x≤1)层或者CrN层。在所述生长基板10为GaN基板而所述第一导电型覆盖层13为GaN层的情况下，所述缓冲层可以省去。
在所述第二导电型覆盖层17上形成欧姆接触于所述第二导电型覆盖层17的欧姆接触层19。为此，可在所述第二导电型覆盖层17上层叠导电层并进行热处理。所述欧姆接触层19可以是Pt层、Pt合金层、Ni层、Ni合金层或者它们的多重层。
可在所述欧姆接触层19上接合支撑基板20。在接合所述支撑基板20之前，可在所述欧姆接触层19与所述支撑基板20之间形成热压缩粘接层(thermo-compressive bonding layer)或共晶键合层(eutectic bonding layer)等接合层。所述支撑基板20可以是Si、GaAs、GaP或InP之类的半导体基板，或者可以是Cu或W之类的金属基板。与之不同，所述支撑基板20可以是通过使用电镀法而形成于所述欧姆接触层19上的镀金属基板。
参照图1b，可除去所述生长基板10而使所述第一导电型覆盖层13的表面暴露。作为一例，当所述生长基板10为蓝宝石基板时，可使用激光剥离(LLO：Laser Lift-Off)法而除去所述生长基板10。作为另一例，当所述生长基板10为GaN基板时，所述GaN基板为可以通过研磨而被除去。
参照图1c，可在由于所述生长基板10被除去而暴露的所述第一导电型覆盖层13的表面上形成掩膜层M。所述掩膜层M可以是硅氧化膜或硅氮化膜等绝缘膜，或者是光致抗蚀膜。
可将所述掩膜层M作为掩膜而将杂质注入到所述第一导电型覆盖层13的表面内。为此，所述掩膜层M具有足以防止所述杂质透过的较厚的厚度。其结果，可在所述第一导电型覆盖层13的表面内生成缺陷。但是在杂质的注入之外也可以使用其他方法而在所述第一导电型覆盖层13的表面内生成缺陷。所述缺陷可形成于所述辅助第一导电型覆盖层13a内。
只要可以在所述第一导电型覆盖层13的表面内生成缺陷，所述杂质就可以采用任何材料。作为一例，所述杂质可以是第一导电型掺杂物，进而可以与掺杂在所述第一导电型覆盖层13的第一导电型掺杂物相同。作为一例，所述第一导电型掺杂物可以是Si(硅)或H(氢)。
参照图1d，除去所述掩膜层M。然后对所述缺陷进行蚀刻而在所述第一导电型覆盖层13的表面内形成多个槽H。错位之类的晶格缺陷由于在热力学特性上不稳定而在所述蚀刻过程中可以被首先蚀刻。曾被所述第一导电型覆盖层13的所述掩膜层M所掩盖的部分内由于不会生成缺陷，所以能够几乎不形成槽H。由于所述槽H以及由此定义(产生)的突出部P即粗糙性，由所述活性层15产生的光子向外部逸出的概率可能增加。其结果，光提取效率可能会提高。
可使用湿式蚀刻法而形成所述槽H。此时，蚀刻溶液可以沿着所述缺陷渗透而将所述缺陷优先蚀刻。作为一例，所述湿式蚀刻法可以是光增强化学蚀刻(Photo-Enhanced Chemical etching)法。具体而言，可在电解质溶液内投入除去掩膜层M的产物之后照射光而进行蚀刻。
当所述生长基板(图1a的10)为GaN基板而所述第一导电型覆盖层13为GaN层时，所述第一导电型覆盖层13内可以几乎没有缺陷。因此，为了在所述第一导电型覆盖层的表面内形成通过蚀刻缺陷而形成的槽，额外生成如上所述的缺陷将会有利。
所述蚀刻可以达至所述本征覆盖层14而停止。这是由于所述本征覆盖层14为不包含杂质而几乎没有缺陷的薄膜，因此沿着缺陷进行的所述蚀刻会在所述本征覆盖层14停止。此时，所述槽H的底部中的至少一部分可以相接于所述本征覆盖层14。在此情况下，可以防止预想不到的蚀刻的过度进行而导致所述槽H延伸至所述发光层15，从而可以防止元件效率的降低。
而且，在通过将杂质注入到所述第一导电型覆盖层13的表面尤其是所述辅助第一导电型覆盖层13a内而形成所述槽H的情况下，由所述槽H所定义的突出部P内的杂质浓度可以高于所述第一导电型覆盖层13内部尤其是所述主体第一导电型覆盖层13b的杂质浓度。
参照图1e，可在形成有所述槽H的第一导电型覆盖层13上形成第一电极12。具体而言，可在被所述掩膜层M掩盖而没有形成槽H的部分上形成第一电极12。所述第一电极12可以是Al层、Pt层、Ni层或Au层。并且，可在所述支撑基板20的下部形成第二电极(未图示)。然而即使在没有形成所述第二电极的情况下，所述支撑基板20本身也可以执行第二电极的作用。
在形成所述第一电极12之前，可在所述第一导电型覆盖层13上、具体是在被所述掩膜层M所掩盖而没有形成槽H的部分上形成绝缘图案11。所述绝缘图案11的宽度可以等于或小于所述第一电极12的宽度。在此情况下，当所述第一电极12上施加电压时由于在所述绝缘图案11的垂直向下的方向上电压被阻断，因此可以缓和电流拥挤(crowding)并改善电流疏散(spreading)。所述绝缘图案11可以是作为折射率互不相同的一对绝缘膜交替层叠的膜的DBR(Distributed Bragg Reflector，分布布拉格反射器)。在此情况下，由活性层15发射的光从没有形成所述第一电极12的区域发射的概率提高，从而可以进一步提高光提取效率。
图2a至图2c为表示根据本发明的另一实施例的发光二极管制造方法的剖面图。除了后述的内容以外根据本实施例的发光二极管制造方法与参照图1a至图1e说明的发光二极管制造方法类似。
参照图2a，可在由于生长基板(图1b的10)被除去而暴露的第一导电型覆盖层13的整个表面内注入杂质。其结果，可在所述第一导电型覆盖层13的整个表面内生成缺陷。但是除了杂质的注入以外也可以使用其他方法而在所述第一导电型覆盖层13的表面内生成缺陷。所述缺陷可形成于辅助第一导电型覆盖层13a内。
参照图2b，通过对所述缺陷进行蚀刻而在所述第一导电型覆盖层13的表面内形成多个槽H。所述槽H可以使用湿式蚀刻法而形成。作为一例，所述湿式蚀刻法可以是光增强化学蚀刻(PEC)法。所述蚀刻到达作为不包含杂质而几乎没有缺陷的薄膜的本征覆盖层14就可以停止。因此，所述槽H的底部中至少有一部分可以相接于所述本征覆盖层14。
参照图2c，可在形成有所述槽H的第一导电型覆盖层13上形成第一电极12。在形成所述第一电极12之前，可在所述第一导电型覆盖层13上形成绝缘图案11。所述绝缘图案11的宽度可以等于或小于所述第一电极12的宽度。
如果没有形成所述绝缘图案11或者绝缘图案11的宽度小于所述第一电极12的宽度，则所述第一电极12可以相接于由所述槽H定义的突出部P。另外，在通过将第一导电型掺杂物注入到所述第一导电型覆盖层13的表面内而形成所述槽H的情况下，在进行用于形成所述槽H的蚀刻以后残留的突出部P内的第一导电型掺杂物的浓度可得到增加。此时，可以提高所述第一电极12与所述突出部P之间的欧姆接合。
图3a至图3c为表示根据本发明的另一实施例的发光二极管制造方法的剖面图。除了后述的内容以外根据本实施例的发光二极管制造方法与参照图1a至图1e说明的发光二极管制造方法类似。
参照图3a，可在第一导电型覆盖层13的表面上形成掩膜层M。所述掩膜层M可以是硅氧化膜或硅氮化膜等绝缘膜，或者是光致抗蚀膜。可在形成所述掩膜层M的产物上实施杂质的注入。
此时，杂质可透过所述掩膜层M而注入到所述第一导电型覆盖层13的表面内。只是要形成后述的电极的区域中的掩膜层M的厚度Mh1却形成为使所述杂质无法透过的程度的厚度。虽然将所述掩膜层M图示为其中央部具有最厚的厚度，然而并不局限于此，所述掩膜层M可以在要形成后述的电极的区域中具有最厚的厚度。除了形成后述的电极的区域以外，所述掩膜层M的厚度Mh2、Mh3、Mh4可以在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时变小。在此情况下，注入的所述杂质的Rp(Projected Range，投影射程或投射范围)可以在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时变深。为此，可以调节所述掩膜层M的具体厚度和所述杂质的注入能量。
注入到所述第一导电型覆盖层13的表面内的杂质可生成缺陷。由于注入的所述杂质的投影射程Rp在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时变深，因此缺陷的深度也可以在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时变深。所述缺陷可形成于所述辅助第一导电型覆盖层13a内。
参照图3b，除去所述掩膜层M。然后对所述缺陷进行蚀刻而在所述第一导电型覆盖层13的表面内形成多个槽H。由于将所述缺陷的深度形成为在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时变深，因此所述槽H的底部的高度水平在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时可以变低。在此情况下，发光二极管的上表面可具有从中央部向外轮廓部方向的倾斜。因此可以增加光扩散，这种发光二极管适于照明。
被所述掩膜层M的厚度最大的部分所掩盖过的部分内由于没有形成缺陷，因此可以几乎不形成槽H。所述槽H可以使用湿式蚀刻法而形成。作为一例，所述湿式蚀刻法可以是光增强化学蚀刻(PEC)法。所述蚀刻可以达至作为不包含杂质而几乎没有缺陷的薄膜的本征覆盖层14而停止。因此，所述槽H的底部中的至少一部分、具体而言为缺陷的深度最深的区域中形成的槽H的底部可相接于所述本征覆盖层14。
参照图3c，可在被所述掩膜层M的最厚的部分所掩盖而没有形成槽H的部分上形成第一电极12。在形成所述第一电极12之前，可在所述第一导电型覆盖层13上、具体而言是在被所述掩膜层M掩盖而没有形成槽H的部分上形成绝缘图案11。所述绝缘图案11的宽度可以等于或小于所述第一电极12的宽度。
图4a至图4c为表示根据本发明的另一实施例的发光二极管制造方法的剖面图。除了后述的内容以外根据本实施例的发光二极管制造方法与参照图1a至图1e说明的发光二极管制造方法类似。
参照图4a，可在第一导电型覆盖层13的表面上形成掩膜层M。所述掩膜层M可以是硅氧化膜或硅氮化膜等绝缘膜，或者是光致抗蚀膜。可在形成有所述掩膜层M的产物上实施杂质的注入。所述掩膜层M可以在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部时厚度Mh2、Mh3、Mh4减小，然而即使在所述掩膜层M的最厚的部分Mh2也可以使杂质透过而注入到所述第一导电型覆盖层13的表面内。在此情况下，注入的所述杂质的投影射程Rp(Projected Range)可以在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时变深。为此，可以调节所述掩膜层M的具体厚度和所述杂质的注入能量。
注入到所述第一导电型覆盖层13的表面内的杂质可生成缺陷。由于注入的所述杂质的投影射程Rp在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部时变深，因此缺陷的深度也可以在从所述第一导电型覆盖层的表面中央部趋向外轮廓部时变深。所述缺陷可形成于所述辅助第一导电型覆盖层13a内。
参照图4b，除去所述掩膜层M。然后对所述缺陷进行蚀刻而在所述第一导电型覆盖层13的表面内形成多个槽H。由于将所述缺陷的深度形成为在从所述第一导电型覆盖层的表面中央部趋向外轮廓部方向时变深，因此所述槽H的底部的高度水平在从所述第一导电型覆盖层13的表面中央部趋向外轮廓部方向时可以逐渐变低。在此情况下，发光二极管的上表面可具有从中央部向外轮廓部方向的倾斜。因此可以增加光扩散，这种发光二极管可能会适于照明。
所述槽H可以使用湿式蚀刻法而形成。作为一例，所述湿式蚀刻法可以是光增强化学蚀刻法。所述蚀刻可以达至作为不包含杂质而几乎没有缺陷的薄膜的本征覆盖层14而停止。因此，所述槽H的底部中的至少一部分、具体而言为缺陷的深度最深的区域中形成的槽H的底部可相接于所述本征覆盖层14。
参照图4c，可在形成有所述槽H的第一导电型覆盖层13上形成第一电极12。在形成所述第一电极12之前，可在所述第一导电型覆盖层13上形成绝缘图案11。所述绝缘图案11的宽度可以等于或小于所述第一电极12的宽度。
如果没有形成所述绝缘图案11或者绝缘图案11的宽度小于所述第一电极12的宽度，则所述第一电极12可以相接于由所述槽H定义的突出部P。另外，在通过将第一导电型掺杂物注入到所述第一导电型覆盖层13的表面内而形成所述槽H的情况下，在进行用于形成所述槽H的蚀刻以后残留的突出部P内的第一导电型掺杂物的浓度可得到增加。此时，可以提高所述第一电极12与所述突出部P之间的欧姆接合。
图5a至图5c为表示根据本发明的又一实施例的发光二极管制造方法的剖面图。
参照图5a，在生长基板10上形成下部第一导电型覆盖层13a、光散射图案114、以及上部第一导电型覆盖层13b。所述下部第一导电型覆盖层13a与所述上部第一导电型覆盖层13b形成第一导电型覆盖层13。然后在所述第一导电型覆盖层13上依次形成活性层15和第二导电型覆盖层17。所述第一导电型覆盖层13、活性层15以及第二导电型覆盖层17可形成发光结构体。
所述生长基板10如同参照图1a进行的说明，故省略详细说明。而且，所述上部第一导电型覆盖层13b和下部第一导电型覆盖层13a即第一导电型覆盖层13如同参照图1a进行的说明，故省略详细说明。
所述光散射图案114可以是折射率不同于所述第一导电型覆盖层13的材料的图案，作为一例可以是折射率小于所述第一导电型覆盖层13的材料的图案。所述光散射图案114为可以使用蒸镀法或光刻法而形成。所述光散射图案114可以是电介质膜，作为一例可以是SiO2(n＝1.4)、Al2O3(n＝1.6)、SiNx(0.5<x<1.8，n＝2.05～2.25)以及TiO2(n＝2.1)的单一层，或者是作为由这些材料的层中的一对材料层交替层叠而成的膜的DBR(Distributed BraggReflector，分布布拉格反射器)。形成所述光散射图案114的材料及其厚度为可根据由所述活性层15发射的光的波长特性而恰当地选择。所述光散射图案114的剖面虽然图示为四边形，然而并不局限于此而也可以是圆形，或者是三角形等多种多样的多边形。
通过所述光散射图案114而定义没有形成所述光散射图案114的区域即多个开口部114h。所述上部第一导电型覆盖层13b可以通过所述光散射图案114的开口部114h而从所述下部第一导电型覆盖层13a得到侧向外延生长(epitaxial lateral overgrowth)。因此，所述上部第一导电型覆盖层13b内的晶格缺陷可得到进一步的缓和。
所述活性层15以及第二导电型覆盖层17如同参照图1a进行的说明，故省略详细说明。并且在形成所述下部第一导电型覆盖层13a之前，如参照图1a说明过的那样，可在所述生长基板10上形成缓冲层(未图示)。
如参照图1a说明的那样，可在所述第二导电型覆盖层17上形成欧姆接触于所述第二导电型覆盖层17的欧姆接触层19，并在所述欧姆接触层19上接合支撑基板20，为了避免重复而省略详细说明。
参照图5b，如参照图1b说明的那样，可除去所述生长基板10而使所述第一导电型覆盖层13暴露，为了避免重复而省略详细说明。
参照图5c，可在由于所述生长基板10被除去而暴露的所述第一导电型覆盖层13上形成第一电极12。所述第一电极12可以是Al层、Pt层或Au层。而且，可在所述支撑基板20的下部形成第二电极(未图示)。然而即使在没有形成所述第二电极的情况下所述支撑基板20本身也可以执行第二电极的作用。
图6为表示根据本发明的又一实施例的发光二极管的布局图。图7为沿着图6的剖切线Ⅲ-Ⅲ'截取的剖面图。除了后述的内容以外根据本实施例的发光二极管与参照图5a至图5c说明的发光二极管类似。
参照图6和图7，提供一种具有第一导电型覆盖层13、位于所述第一导电型覆盖层13下部的第二导电型覆盖层17、以及位于所述第一导电型覆盖层13与第二导电型覆盖层17之间的活性层15的发光结构体。在所述第一导电型覆盖层13上配置电连接于所述第一导电型覆盖层13的第一电极12。所述第一电极12可具有粘接垫12a，并且可以具有从所述粘接垫12a延伸的延伸部12e。另外，所述第二导电型覆盖层17下部可以配置支撑基板20，且所述第二导电型覆盖层17与所述支撑基板20之间可以配置欧姆接触于所述第二导电型覆盖层17的欧姆接触层19。而且，所述支撑基板20的下部可以配置第二电极(未图示)。然而即使在没有形成所述第二电极的情况下所述支撑基板20本身也可以执行第二电极的作用。
所述第一导电型覆盖层13在其内部具有光散射图案114。所述光散射图案114可以散射由所述活性层15产生的光而提高光提取效率。所述光散射图案114可以是折射率不同于所述第一导电型覆盖层13的膜，其可以是电介质膜。并且，通过所述光散射图案114而可以定义多个开口部114h。当在所述第一电极12与所述第二电极之间施加电场时，所述光散射图案114可以阻断电流的流动。换言之，电流的流动可以局限于由所述光散射图案114所定义的开口部114h。
与所述第一电极12重叠的区域R中的所述开口部114h的宽度或面积可以小于并不与所述第一电极12重叠的区域中的所述开口部114h的宽度或面积。此时，与重叠于所述第一电极12的区域R内相比，在所述发光结构体内的电流的流动可以是在并不与所述第一电极12重叠的区域中更大。因此，与所述第一电极12重叠的区域R内的电流拥挤(current crowding)可得到缓和，从而可以提高所述发光结构体内的水平方向的电流疏散。并且，所述活性层15内的光生成效率即内部量子效率可得到提高，且还可以提高可靠性。
进而，所述开口部114h的宽度或面积较小的区域R可以与重叠于所述第一电极12的区域即所述第一电极12的垂直下方区域相一致，然而在考虑对准误差(misalignment)时可以比所述第一电极12的垂直下方区域更宽。换言之，所述开口部114h的宽度或面积较小的区域R可以被限定于与第一电极12重叠的区域及其相邻区域。而且，不同于图中所示，所述开口部114h的宽度或面积较小的区域R也可以只重叠于除了延伸部12e之外的粘接垫12a。
具体而言，如图所示，所述光散射图案114可以是多个凸点(Dot)。所述凸点可以具有0.5um以上的直径和0.1um以上的高度。所述凸点之间的区域相当于由所述光散射图案114所定义的开口部114h。位于与所述第一电极12重叠的区域R内的凸点之间的间隔宽度S1、S2可以小于处在并不与所述第一电极12重叠的区域内的凸点之间的间隔宽度S3。
图8为表示根据本发明的另一实施例的发光二极管的一部分的布局图。除了后述的内容以外根据本实施例的发光二极管可以与参照图6和图7说明的发光二极管类似。
参照图8，光散射图案114可以配置于与第一电极12重叠的区域R。在没有形成所述光散射图案114的情况下，由活性层(图5c或图7的15)的位于所述第一电极12的垂直下方的区域发射的光被所述第一电极12阻断。相反，通过形成所述光散射图案114，可以使由所述活性层(图5c或图7的15)的位于所述第一电极12的垂直下方的区域发射的光被所述光散射图案114散射而从没有形成所述第一电极12的区域发射。据此可以提高光提取效率。
与此同时，电流的流动可以局限于作为没有形成所述光散射图案114的区域的开口部114h。此时，局限于与所述第一电极12重叠的区域R而配置所述光散射图案114，从而可以使电流的流动在并不与所述第一电极12重叠的区域中比与所述第一电极12重叠的区域R中更大。因此可以提高水平方向的电流疏散。进而，形成有所述光散射图案114的区域R虽然可以与所述第一电极12的垂直下方区域相一致，然而在考虑对准误差(misalignment)时可以使其具有大于所述第一电极12的垂直下方区域的面积。换言之，形成有所述光散射图案114的区域R可以限定于与第一电极12重叠的区域及其相邻区域。
虽然是将所述光散射图案114图示为与粘接垫12a以及延伸部12e重叠，然而并不局限于此，所述光散射图案114也可以不设置于所述延伸部12e下部而只设置于粘接垫12a下部。
图9为表示根据本发明的另一实施例的发光二极管的布局图。除了后述的内容以外根据本实施例的发光二极管可以与参照图5a至图5c、图6以及图7说明的发光二极管类似。
参照图9，光散射图案114可以是具有多个贯通孔114h的膜。此时，所述贯通孔114h是由所述光散射图案114所定义的开口部。
与所述第一电极12重叠的区域R中的所述开口部即所述贯通孔114h的宽度或面积可以小于并不与所述第一电极12重叠的区域中的所述开口部即所述贯通孔114h的宽度或面积。此时，所述发光结构体内的电流的流动可局限于所述贯通孔114h内，因此与重叠于所述第一电极12的区域R内相比，并不与所述第一电极12重叠的区域中的电流的流动可以更大。因此，可以提高所述发光结构体内的水平方向的电流疏散。位于与所述第一电极12重叠的区域R内的贯通孔的宽度S1、S2可以小于处在并不与所述第一电极12重叠的区域内的贯通孔的宽度S3。
进而，所述贯通孔114h的宽度或面积较小的区域R虽然可以与所述第一电极12的垂直下方区域相一致，然而在考虑对准误差(misalignment)时，可以使其具有大于所述第一电极12的垂直下方区域的面积。换言之，所述贯通孔114h的宽度或面积较小的区域R可以限定在与所述第一电极12重叠的区域及其相邻区域。并且，不同于图中所示，所述贯通孔114h的宽度或面积较小的区域R也可以只重叠于除了延伸部12e以外的粘接垫12a。
图10为表示根据本发明的又一实施例的发光二极管的一部分的布局图。除了后述的内容以外，根据本实施例的发光二极管可以与参照图9说明的发光二极管类似。
参照图10，具有贯通孔114h的光散射图案114可以限定在与所述第一电极12重叠的区域R而配置。不与所述第一电极12重叠的区域可以不设置光散射图案114而开放。此时，由所述活性层(图5c或图7的15)的位于所述第一电极12的垂直下方的区域发射的光可以被所述光散射图案114散射而从没有形成所述第一电极12的区域发射。据此可以提高光提取效率。
与此同时，局限于与所述第一电极12重叠的区域R而配置所述光散射图案114，从而可以使电流的流动在并不与所述第一电极12重叠的区域中比与所述第一电极12重叠的区域R中更大。因此可以提高水平方向的电流疏散。进而，形成有所述光散射图案114的区域R虽然可以与所述第一电极12的垂直下方区域相一致，然而在考虑对准误差时可以使其具有大于所述第一电极12的垂直下方区域的面积。换言之，形成有所述光散射图案114的区域R可以限定于与第一电极12重叠的区域及其相邻区域。
虽然将所述光散射图案114图示为限定在与粘接垫12a以及延伸部12e重叠的区域及其相邻区域R而进行配置，然而并不局限于此，所述光散射图案114也可以不形成于所述延伸部12e下部而只设置于粘接垫12a下部。
图11为表示根据本发明的另一实施例的发光二极管的布局图。除了后述的内容以外，根据本实施例的发光二极管与参照图5a至图5c、图6以及图7说明的发光二极管类似。
参照图11，光散射图案114可以是线条图案。此时，所述线条图案之间的区域114h是由所述光散射图案114所定义的开口部。
与所述第一电极12重叠的区域R中的所述开口部即所述线条图案之间的区域114h的宽度或面积可以小于并不与所述第一电极12重叠的区域中的所述开口部即所述线条图案之间的区域114h的宽度或面积。此时，发光结构体内的电流的流动可以在并不与所述第一电极12重叠的区域中比与所述第一电极12重叠的区域R中更大。因此可以提高所述发光结构体内的水平方向的电流疏散。进而，所述线条图案之间的区域114h的宽度或面积较小的区域R虽然可以与所述第一电极12的垂直下方区域相一致，然而在考虑对准误差(misalignment)时，可以使其大于所述第一电极12的垂直下方区域。换言之，所述线条图案之间的区域114h的宽度或面积较小的区域R可以限定在与第一电极12重叠的区域及其相邻区域。而且，不同于图中所示，所述贯通孔114h的宽度或面积较小的区域R也可以只重叠于除了延伸部12e以外的粘接垫12a。
图12为用于说明根据本发明的又一实施例的发光二极管的剖面图。
参照图12，所述发光二极管包括：氮化镓基板111、介电材料的图案113a、n型接触层119、活性层130、以及p型接触层143。进而，所述发光二极管可以包括：下部GaN层115、中间层117、超晶格层120、p型覆盖层141、透明电极层145、第一电极147、以及第二电极149。
所述氮化镓基板111可具有c面、m面或a面的生长面。而且，所述氮化镓基板111的生长面可以具有用于帮助外延层的生长的倾斜角。这种氮化镓基板111例如可以使用HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)技术而制造。
所述氮化镓基板111上形成介电材料的图案113a。介电材料可以具有低于氮化镓基板111的折射率，例如可以由SiO2或Si3N4形成。所述介电材料的图案113a为可以在利用化学气相蒸镀法而形成SiO2或Si3N4的介电膜之后利用光刻以及蚀刻技术进行图案化而形成。所述介电材料的图案113a可形成为条带形状、岛屿形状或网格形状。
如图12所示，所述介电材料的图案113a的截面可以具有四边形形状，然而并不局限于此。例如，如图13所示，介电材料的图案13b可以是上表面突出的半球形图案，也可以如图14所示，是一个上表面具有平整的面而侧面弯曲的切除顶部的半球形图案。
所述下部GaN层115可以由无掺GaN或掺杂有Si的GaN形成。利用侧向生长技术而将所述下部GaN层115形成为覆盖所述介电材料的图案113a。由此，所述介电材料的图案113a位于氮化镓基板111与下部GaN层115的界面。然而本发明并不局限于此，也可以先把下部GaN层115或者其一部分生长于氮化镓基板111上，然后形成介电材料的图案113a，接着再生长下部GaN层115。在此情况下，所述介电材料的图案113a可以从氮化镓基板111脱离而配置。
另外，所述下部GaN层115上可以设置中间层117。所述中间层117由具有与氮化镓基板111的组成不同的组成的氮化镓系列的外延层形成，且与多量子阱结构的阱层相比具有较宽的带隙(Band gap)。例如，所述中间层117可以由AlInN、AlGaN或AlInGaN形成。n型接触层119和下部GaN层115是在约为1000℃的高温下生长，然而所述中间层117却在约为800～900℃的温度范围中生长。将具有与GaN不同的组成的中间层117形成于GaN层15、19之间，从而可以在形成于中间层117上的n型接触层119中引发应变(Strain)，并可以借助于此而提高多量子阱结构的结晶品质。
所述n型接触层119可以由掺杂有Si的GaN形成。所述n型接触层119可生长于中间层117上，然而并不局限于此。所述n型接触层119也可以在形成有所述介电材料的图案113a的氮化镓基板111上直接生长。第一电极147欧姆接触于所述n型接触层119上。
另外，多层结构的超晶格层120可位于所述n型接触层119上。所述超晶格层120位于n型接触层119与活性层130之间，因此位于电流路径上。所述超晶格层120为可通过将InGaN/GaN对重复层叠多个周期(例如15至20个周期)而形成，然而并不局限于此。例如，如图15所示，所述超晶格层120可具有将InGaN层121/AlGaN层122/GaN层123的三层结构重复层叠多个周期(例如10至20个周期左右)的结构。AlGaN层122与InGaN层121的顺序也可以互换。其中，所述InGaN层121具有比活性层130内的阱层更宽的带隙。而且，优选地，所述AlGaN层122具有比活性层130内的势垒层更宽的带隙。进而，所述InGaN层121和AlGaN层122可以由没有特意掺入杂质的无掺层形成，而所述GaN层123可以由Si掺杂层形成。优选地，所述超晶格层120的最上层为掺杂有杂质的GaN层123。
通过使超晶格层120内包含AlGaN层122而可以阻断活性层130内的空穴向n型接触层119侧移动，因此可以提高活性层130内的发光复合率。所述AlGaN层122可形成为不足1nm的厚度。
另外，所述超晶格层120由于是在InGaN层121上形成AlGaN层122，因此这些层之间的晶格失配较大而容易使界面上形成晶格缺陷。因此，如图16所示，可在所述InGaN层121与AlGaN层122之间插入GaN层124。所述GaN层124可形成为无掺层或者掺杂有Si的层。
多量子阱结构的活性层130位于所述超晶格层120上。如图17所明确表示的那样，所述活性层130具有势垒层131a、131b与阱层133n、133、133p交替层叠的结构。在此，133n表示最靠近超晶格层120或n型接触层119的阱层(第一阱层)，133p表示最靠近p型覆盖层141或p型接触层123的阱层(第n阱层)。另外，图18表示所述活性层130的能带(Energy band)。
参照图17和图18，所述阱层133n与阱层133p之间相互交替层叠有(n-1)个的多个势垒层131a、131b以及(n-2)个的多个阱层133。势垒层131a具有比这些(n-1)个的多个势垒层131a、131b的平均厚度更厚的厚度，而势垒层131b具有比所述平均厚度更薄的厚度。并且，如图所示，将势垒层131a配置为靠近于第一阱层133n，并将势垒层131b配置为靠近于第n阱层133p。
进而，势垒层131a可以相接于超晶格层120的最上层而配置。即，势垒层131a可位于超晶格层120与第一阱层133n之间。而且，势垒层135可位于第n阱层133p上。势垒层135可具有比势垒层131a相对更厚的厚度。
使靠近于第n阱层133p的势垒层131b的厚度相对较薄，从而减少活性层130的阻抗成分，并且可以使由p型接触层143注入的空穴分散到活性层130内的阱层133，由此可以降低发光二极管的正向电压。而且，令势垒层135的厚度相对较厚，从而可以克服在活性层130尤其是阱层133n、133、133p生长的时间内生成的结晶缺陷，从而可以改善形成于其上的外延层的结晶品质。只是如果使势垒层131b的个数形成为多于所述势垒层131a的个数，则活性层130内的缺陷密度增加而可能会降低发光效率。因此，优选地，将所述势垒层131a的个数形成为多于势垒层131b的个数。
另外，所述阱层133n、133、133p可具有相互之间几乎相同的厚度，据此可以发射半值宽度很小的光。与之不同，也可以将阱层133n、133、133p的厚度调节为互不相同，从而发射具有相对较宽的半值宽度的光。进而，可以使位于势垒层131b之间的阱层133的厚度比位于所述势垒层131a之间的阱层133的厚度相对更薄，从而防止结晶缺陷的生成。例如，可以使所述阱层133n、133、133p的厚度在范围内，而所述势垒层131a的厚度在范围内，且所述势垒层131b的厚度在范围内。
并且，所述阱层133n、133、133p可以由发射近紫外线或蓝色区域的光的氮化镓层形成。例如，所述阱层133n、133、133p可以由InGaN形成，且In的组成比根据所需的波长而调节。
另外，所述势垒层131a、131b由具有比所述阱层133n、133、133p更宽的带隙的氮化镓系层形成，以将电子和空穴围在阱层133n、133、133p内。例如，所述势垒层131a、131b可以由GaN、AlGaN或AlInGaN形成。尤其，所述势垒层131a、131b由含有Al的氮化镓系层形成，从而可以使带隙进一步增大。优选地，所述势垒层131a、131b内的Al组成比为大于0且小于0.1，尤其可以是0.02至0.05。通过将Al组成比限制在所述范围内而可以增加光输出。
另外，虽然没有图示，然而在所述的各个阱层133n、133、133p与位于其上的势垒层131a、131b之间可以形成帽层。形成帽层的目的在于防止阱层在为了生长势垒层131a、131b而提高腔体内温度的时间内受到损伤。例如，所述阱层133n、133、133p可以在约为780℃的温度下生长，而所述势垒层131a、131b可以在约为800℃的温度下生长。
所述p型覆盖层141位于活性层130上，且可以由AlGaN形成。或者也能够以重复层叠InGaN/AlGaN的超晶格结构形成所述p型覆盖层141。所述p型覆盖层141为电子阻断层，其可以阻断电子向p型接触层143的移动而改善发光效率。
再来参照图12，所述p型接触层143可以由掺杂有Mg的GaN形成。p型接触层143位于p型覆盖层141上。另外，ITO或ZnO之类的透明导电层145可形成于p型接触层143上而欧姆接触于p型接触层143。第二电极149电连接于p型接触层143。第二电极149可通过透明导电层145而连接于p型接触层143。
另外，可通过蚀刻工序而除去p型接触层143、p型覆盖层141、活性层130以及超晶格层120的一部分，从而使n型接触层119暴露。第一电极147形成于暴露的所述n型接触层119上。
在本实施例中，生长于所述氮化镓基板111上的外延层115～143为可以利用MOCVD技术而形成。此时，作为Al、Ga以及In的来源(Source)可以分别使用TMAl、TMGa以及TMIn，作为N的来源可以使用NH3。并且，作为n型杂质的Si的来源可以使用SiH4，作为p型杂质的Mg的来源可以使用Cp2Mg。
[实验例1]
图19为用于说明基于中间层的使用的外延层表面形态的光学图片。其中，(a)为缺少中间层而在氮化镓基板111上依次生长n型接触层119、超晶格层120、活性层130、p型覆盖层141以及p型接触层143之后用光学显微镜拍摄的p型接触层143的表面图片，(b)为在下部GaN层115与n型接触层119之间形成不足10nm的Al0.8In0.2N中间层117并在n型接触层119上依次生长超晶格层120、活性层130、p型覆盖层141以及p型接触层143之后用光学显微镜拍摄的p型接触层143的表面图片。所述氮化镓基板111采用了c面生长基板，而所述基板111具有平行地形成的错位缺陷线Ld。所述下部GaN层115与n型接触层119是在约为1050℃～1100℃的温度中在相同的生长条件下形成，而所述中间层117是在约为830℃的温度下生长。
参照图18的(a)，在没有形成中间层117的情况下，作为最终外延层的p型接触层143的表面形成为非常粗糙。基板111的结晶缺陷线Ld甚至转移到p型接触层143而在表面上也能观察。在该结晶缺陷线Ld上表面显得更为不良。而且可以确认结晶缺陷线Ld之间的区域的表面亦形成为非常粗糙。
参照图18的(b)，在形成中间层117的情况下，与图18的(a)相比，结晶缺陷线Ld之间区域的表面非常光滑，不仅如此，可以确认外延层在结晶缺陷线Ld上也是生长为非常规整。
并且，在氮化镓基板111上制作相互分离的发光二极管而在晶片级别上对基于中间层117的使用与否的正向电压进行了对比。其结果，使用了中间层117的发光二极管的正向电压大体上表现出比没有使用中间层117的发光二极管的正向电压小约0.13V。
[实验例2]
图20为用于说明基于活性层的势垒层内的Al组成比的光输出以及正向电压的变化的曲线图。其中，将氮化镓基板使用为生长基板，并由AlGaN形成势垒层，且通过改变Al的组成比而测定了基于Al组成比的光输出以及正向电压，并将使用GaN势垒层的发光二极管作为基准而用百分率表示了光输出以及正向电压的相对值。
参照图20，与使用GaN势垒层的发光二极管相比，在形成Al组成比为0.02至0.05的AlGaN势垒层的情况下，光输出增加10％以上而正向电压则稍微减少。另外，在将Al组成比增加为0.1时，光输出反而减少而正向电压增加。
由此可知，可通过将势垒层的Al组成比大致设定为0.02以上且0.05以下而提高发光二极管的光输出。
图21为用于说明根据本发明的又一实施例的发光二极管的示意性布局图，图22a、22b、22c分别为沿着图21的剖切线A-A、B-B、C-C截取的剖面图。而且，图23为用于说明所述发光二极管的半导体层叠结构体的放大剖面图。在图21中用虚线表示位于半导体层叠结构体230下方的反射金属层231和中间绝缘层233。图24为用于说明根据本发明的一个实施例的发光二极管的电极延伸部的放大剖面图。
参照图21至图24，所述发光二极管包括：支撑基板241、半导体层叠结构体230、反射金属层231、中间绝缘层233、势垒金属层235、上部绝缘层247、n-电极垫251、电极延伸部253、以及p-电极垫255。并且，所述发光二极管还可以包括粘接金属243。
支撑基板241有别于用来生长化合物半导体层的生长基板，其为贴附于已经生长的化合物半导体层的二次基板。所述支撑基板241可以是导电性基板，例如可以是金属基板或半导体基板，然而并不局限于此而也可以是蓝宝石之类的绝缘基板。当所述支撑基板241为导电性基板时，所述p-电极垫255可位于所述支撑基板241下方或者被省去。
半导体层叠结构体230位于支撑基板241上，且包括p型化合物半导体层229、活性层227以及n型化合物半导体层225。在此，所述半导体层叠结构体230类似于普通的垂直型发光二极管，其p型化合物半导体层229比n型化合物半导体层225更靠近于支撑基板241侧。所述半导体层叠结构体230可位于支撑基板241的一部分区域上。即，与半导体层叠结构体230相比，支撑基板241具有相对更大的面积，半导体层叠结构体230位于由所述支撑基板241的边缘所包围的区域内。
n型化合物半导体层225、活性层227以及p型化合物半导体层229可以由Ⅲ-N系列的化合物半导体形成，例如可以由(Al,Ga,In)N半导体形成。如图23所示，n型化合物半导体层225和p型化合物半导体层229可分别形成为多重层。
即，如图23所示，n型化合物半导体层225可包括：n型接触层225a、第一恢复层225b、电子加强层225c、第二恢复层225d、电子注入层225e、以及超晶格层225f。所述n型接触层225a为从外部注入电流的n型半导体层，其可以具有相对较高的掺杂浓度，例如可以具有4～9E18/cm3的掺杂浓度。所述n型接触层225a可具有粗糙化的表面，将所述粗糙化的表面包含在内的n型接触层225a的总厚度可以在4.5～10μm范围内。如果n型接触层225a的厚度薄，则由于电流密集而导致可靠性不良。而且，如果n型接触层225a的厚度为10μm以上，则n型接触层的结晶品质差并使发光二极管的正向电压增加。
另外，所述第一恢复层225b相接于所述n型接触层225a，相对于所述n型接触层225a而言，所述第一恢复层225b可以是低浓度的掺杂层或者无掺层。第一恢复层225b阻碍电子朝垂直方向行进，从而有助于n型接触层225a内的电流分散。优选地，所述第一恢复层225b形成为比电子能够隧穿的厚度更厚，但如果太厚就有可能增加正向电压。因此，第一恢复层225b可以具有100～200nm的厚度。
另外，电子加强层225c在相对高电阻率的第一恢复层225b与第二恢复层225d之间补充电子，从而减缓发光二极管的正向电压增加。电子加强层225c比所述第一恢复层225b以相对更高的浓度得到掺杂，且可以具有比所述第一恢复层225b相对更薄的厚度，例如可以具有10～20nm的厚度。
第二恢复层225d与第一恢复层225b一样而也可以是低浓度掺杂层或无掺层，并可以具有100～200nm的厚度。第二恢复层225d是为了提高活性层227的结晶品质而在第一恢复层225的基础上更进一步形成的层，根据需要而可以被省去。
另外，电子注入层225e是用于向活性层227内注入电子的层，其与n型接触层225a一样而形成为高浓度的掺杂层。所述电子注入层225e例如可以形成为10～30nm的厚度。
超晶格层225f是为了缓解由相对较厚的n型接触层225a引发的应变而形成。所述超晶格层225f为可通过将组成不相同的(In)GaN层交替层叠而形成。
另外，所述活性层227可以是单量子阱结构或多量子阱结构。例如，所述活性层227可以是势垒层与阱层交替层叠的多量子阱结构，且所述势垒层由GaN或InGaN形成，而所述阱层由InGaN形成。
另外，p型化合物半导体层229可包括：电子阻断层229a、空穴注入层229b、无掺层或低浓度掺杂层229c、以及p型接触层229d。所述p型接触层229d为电流从外部注入的半导体层，反射金属层231与之欧姆接触。另外，电子阻断层229a执行将电子关在活性层227内的功能，而空穴注入层229b形成为高浓度掺杂层以用于使空穴注入到活性层227内。另外，所述无掺层或低浓度掺杂层229c是为了恢复随着所述空穴注入层229b的高浓度掺杂而降低的结晶品质而形成，而且还用于阻碍空穴移动而协助p型接触层229d内的电流分散。
再来参照图22a至图22c，使电阻相对较小的n型化合物半导体层225位于支撑基板241的相反侧，从而使n型化合物半导体层225的上表面上易于形成粗糙化的表面R，而粗糙化的表面R提高在活性层227生成的光的提取效率。
另外，p-电极231、235位于p型化合物半导体层229与支撑基板241之间，且可以包括反射金属层231和势垒金属层235。反射金属层231在半导体层叠结构体230与支撑基板241之间欧姆接触于p型化合物半导体层229，即欧姆接触于p型接触层229d。所述反射金属层231例如可以包括Ag之类的反射层。所述反射金属层231为局限于半导体层叠结构体230区域下方而设置。如图21所示，所述反射金属层231可以由多个板(plate)形成，且多个板之间形成有槽。通过所述槽而使半导体层叠结构体230暴露。
中间绝缘层233在反射金属层231与支撑基板241之间覆盖所述反射金属层231。中间绝缘层233可覆盖反射金属层231，例如可以覆盖多个板的侧面，进而可以覆盖其边缘。所述中间绝缘层233相接于因所述反射金属层231的槽而暴露的半导体层叠结构体230的表面，从而防止电流向所述槽区域的流动。所述中间绝缘层233可以由硅氧化膜或硅氮化膜的单一层或多重层形成，并且可以是将折射率互不相同的绝缘层重复层叠而成的分布式布拉格反射器，所述折射率互不相同的绝缘层例如为SiO2/TiO2或者SiO2/Nb2O5。借助于所述中间绝缘层233而可以防止反射金属层231的侧面暴露于外部。并且，所述中间绝缘层233可位于所述半导体层叠结构体230的侧面下方，因此可以防止通过半导体层叠结构体230的侧面的电流泄漏。
势垒金属层235位于反射金属层231与支撑基板241之间而覆盖反射金属层231。势垒金属层235防止反射金属层231的金属物质(如Ag)的扩散，从而保护反射金属层231。势垒金属层235例如可以包括Ni层。所述势垒金属层235还可以在中间绝缘层233下方覆盖中间绝缘层233，并可以位于支撑基板241的整个表面上。
另外，支撑基板241可通过粘接金属243而粘接于所述势垒金属层235上。粘接金属243为例如可以用Au-Sn而通过共晶键合形成。与之不同，例如还可以采用镀覆技术而将支撑基板241形成于势垒金属层235上。当所述支撑基板241为导电性基板时，可执行p-电极垫的功能。与之不同，如果所述支撑基板241为绝缘基板，则可以在位于所述支撑基板241上的势垒金属层235上形成p-电极垫255。
另外，半导体层叠结构体230的上表面、即n型化合物半导体层225的表面可以具有粗糙化的表面R和平整的表面。如图22a至图22c所示，n-电极垫251和电极延伸部253位于平整的表面上。如图所示，所述n-电极垫251和电极延伸部253被限定在平整的表面上而设置，且宽度可以窄于平整的表面的宽度。因此可以防止半导体层叠结构体230上由于发生底切(undercut)等而导致电极垫或电极延伸部的剥离，从而可以提高可靠性。另外，所述粗糙化的表面R可位于稍微低于平整的表面的位置。即，粗糙化的表面R可位于电极垫251和电极延伸部253的下方。
另外，n-电极垫251位于半导体层叠结构体230上，并从n-电极垫251延伸出电极延伸部253。半导体层叠结构体230上可设置多个n-电极垫251，并可以从所述n-电极垫251分别延伸出电极延伸部253。所述电极延伸部253电连接于半导体层叠结构体230，并可以直接接触于n型化合物半导体层225，即直接接触于n型接触层225a。
所述n-电极垫251还可以位于反射金属层231的槽区域上部。即，所述n-电极垫251的下方不存在欧姆接触于p型化合物半导体层229的反射金属层231，而是取而代之性地设置有中间绝缘层233。进而，所述电极延伸部253也位于反射金属层231的槽区域上部。如图21所示，在由多个板构成的反射金属层231中，可在所述板之间的区域上部设置电极延伸部253。优选地，所述反射金属层231的槽区域、例如所述多个板之间的区域的宽度比电极延伸部253的宽度更宽。据此，可以防止电流由所述电极延伸部253直接向下集中流动。
另外，如图24所示，电极延伸部253可形成为多重层。
即，如图24所示，电极延伸部253可构成为包括：欧姆层，包括第一Ni层253a、Al层253b以及第二Ni层253c；垫层，包括第一Au层253d、Cr层253e以及第二Au层253f。所述欧姆层的第一Ni层253a配备于所述n型化合物半导体层225上，并优选将其配备为与所述n型化合物半导体层225接触，所述第一Ni层253a起到使所述电极延伸部253实现与所述n型化合物半导体层225的欧姆接触的作用，所述第二Ni层253c与位于所述欧姆层上的垫层接触，即与所述第一Au层253d接触，所述Al层253b可以起到防止所述第一Ni层253a与第二Ni层253c的相互扩散或者防止所述第一Ni层253a和第二Ni层253c的下部或上部层物质扩散的壁垒(Barrier)作用。
另外，所述垫层可构成为较厚。此时，考虑到导电性等而可以将所述垫层构成为包含Au的Au层，然而对于所述包含Au的Au层而言，如果利用电子束(E-beam)而蒸镀为较厚(例如2μm以上的厚度)，则出现表层脱落(peeling)等问题，因此为了防止这一问题而优选配备变形缓和层。因此，如图24所示，所述垫层包括第一Au层253d和第二Au层253f，并可以构成为在所述第一Au层253d与第二Au层253f之间包括作为变形缓解层的Cr层253e。
此时，可以使所述电极延伸部253的第一Ni层253a具有20至的厚度，使所述Al层253b具有1000至的厚度，使所述第二Ni层253c具有100至的厚度，使所述第一Au层253d具有1至5μm的厚度，使所述Cr层253e具有100至的厚度，并使所述第二Au层253f具有1至5μm的厚度。优选地，可以使所述第一Ni层253a具有的厚度，使所述Al层253b具有的厚度，使所述第二Ni层253c具有的厚度，使所述第一Au层253d具有2μm的厚度，使所述Cr层253e具有的厚度，并使所述第二Au层253f具有2μm的厚度。
因此，所述电极延伸部253通过配备所述欧姆层的第一Ni层253a而使所述欧姆层与所述半导体层叠结构体230的n型化合物半导体层225之间的欧姆电阻下降，从而降低驱动电压，而所述电极延伸部253使所述垫层的Au层253d、53f形成为2μm至10μm的厚度，并优选以4μm的厚度形成，从而减少所述垫层的内部电阻而使电流顺畅地流动，即，使电流沿所述电极延伸部253的水平方向顺畅地流动，从而使电流在所述半导体层叠结构体230的n型化合物半导体层225的整个表面上均匀地流动，据此提供了提高电流疏散(current spreading)的效果。
此时，虽然没有参照图24进行说明，然而与所述电极延伸部253连接的n-电极垫251可具备与所述电极延伸部253相同的结构。即，所述n-电极垫251也同样可以具有：欧姆层，包括第一Ni层253a、Al层253b以及第二Ni层253c；垫层，包括第一Au层253d、Cr层253e以及第二Au层253f。此时，所述n-电极垫251不会在其下部进行欧姆接触，由此可以省去所述欧姆层。
另外，上部绝缘层247被夹设于所述n-电极垫251与半导体层叠结构体230之间。借助于所述上部绝缘层247而可以防止电流从n-电极垫251直接流向半导体层叠结构体230，尤其可以防止在n-电极垫251正下方出现电流的集中。并且，所述上部绝缘层247覆盖粗糙化的表面R。此时，所述上部绝缘层247可具有沿着所述粗糙化的表面R形成的凹凸面。上部绝缘层247的凹凸面可具有突出的形状。通过所述上部绝缘层247的凹凸面而可以减少在所述上部绝缘层247的上表面发生的内部全反射。
所述上部绝缘层247还可以覆盖半导体层叠结构体230的侧面而将半导体层叠结构体230从外部环境下进行保护。进而，所述上部绝缘层247可以具有用于使半导体层叠结构体230暴露的开口部，且所述电极延伸部253可位于所述开口部内而接触于半导体层叠结构体230。
图25至图30为用于说明根据本发明的一个实施例的发光二极管的制造方法的剖面图。其中，图25a为表示在基板221上生长半导体层之后的情形的示意性剖面图，图25b是为了说明所述半导体层而将半导体层部分放大的剖面图。在此，所述剖面图对应于沿着图21的剖切线A-A截取的剖面图。
参照图25a和图5b，在生长基板221上形成缓冲层223，并在其上形成包含n型半导体层225、活性层227以及p型半导体层229的半导体层叠结构230。生长基板221可以是蓝宝石基板，然而并不局限于此，也可以是其他异质基板，例如可以是硅基板。如图24b所示，所述n型半导体层225和p型半导体层229可分别形成为多重层。而且，所述活性层227可形成为单量子阱结构或多量子阱结构。
所述缓冲层223可包括核层223a和高温缓冲层223b。所述核层223a可以由氮化镓或氮化铝等氮化镓系列的物质层形成。并且，所述高温缓冲层223b例如可以由无掺GaN形成。
而且，与参照图23说明过的那样，所述n型半导体层225可包括：n型接触层225a、第一恢复层225b、电子加强层225c、第二恢复层225d、电子注入层225e、以及超晶格层225f。所述n型接触层225a、第一恢复层225b、电子加强层225c、第二恢复层225d以及电子注入层225e例如可以由GaN形成，而所述超晶格层225f例如可以由GaN/InGaN或InGaN/InGaN形成。另外，p型半导体层229可包括：电子阻断层229a、空穴注入层229b、无掺层或低浓度掺杂层229c、以及p型接触层229d。所述电子阻断层229a可以由AlGaN形成，而所述空穴注入层229b、无掺层或低浓度掺杂层229c、以及p型接触层229d例如可以由GaN形成。所述第一恢复层225b是为了恢复随着将高浓度掺杂的n型接触层225a形成为相对较厚而降低的结晶品质而形成。
所述化合物半导体层可以由Ⅲ-N系列的化合物半导体形成，并可以通过金属有机化学气相沉积(MOCVD)法或者分子束外延(molecular beamepitaxy：MBE)法等工艺而生长于生长基板221上。
参照图26，所述半导体层叠结构体230上形成反射金属层231。反射金属层231具有使半导体层叠结构体230暴露的槽。例如，所述反射金属层231可以由多个板构成，且多个板之间可形成槽(参照图21)。
接着，形成覆盖所述反射金属层231的中间绝缘层233。中间绝缘层233填充所述反射金属层内的槽，并可以覆盖所述反射金属层的侧面和边缘。而且，所述中间绝缘层233具有用于使反射金属层231暴露的开口部。中间绝缘层233可以由硅氧化膜或硅氮化膜形成，并可以通过将折射率互不相同的绝缘层重复层叠而形成为分布式布拉格反射器。
所述中间绝缘层233上形成势垒金属层235。势垒金属层235可通过填充中间绝缘层233上形成的开口部而连接于反射金属层231。
参照图27，在所述势垒金属层235上贴附支撑基板241。支撑基板241可以与半导体层叠结构体230分别制作以后通过粘接金属243而粘接于势垒金属层235上。与之不同，所述支撑基板241还可以通过在势垒金属层235上进行金属镀覆而形成。
然后，除去所述生长基板221。生长基板221为可通过激光剥离(laserlift-off：LLO)技术而被除去。在除去所述生长基板221之后，所述缓冲层223也被除去，从而使半导体层叠结构体230的n型半导体层225表面暴露。
参照图28，在暴露的n型半导体层225上形成掩膜图案245。所述掩膜图案245覆盖对应于所述反射金属层231的槽的n型半导体层225区域，并使其余区域暴露。尤其，所述掩膜图案245覆盖将会形成n-电极垫和电极延伸部的区域。所述掩膜图案245可以由光致抗蚀剂之类的聚合物形成。
接着，将所述掩膜使用为蚀刻掩膜而对n型半导体层225表面进行各向异性的蚀刻，从而在n型半导体层225上形成粗糙化的表面R。然后，除去所述掩膜245。所述掩膜245所处的n型半导体层225表面维持平整的表面。
另外，对所述半导体层叠结构体230进行图案化而形成芯片分区，并使所述中间绝缘层233暴露。芯片分区可以在形成粗糙化的表面R之前或者之后形成。
参照图29，在形成有粗糙化的表面R的n型半导体层225上形成上部绝缘层247。上部绝缘层247具有沿着粗糙化的表面R形成并对应于粗糙化的表面R的凹凸面。所述上部绝缘层251覆盖将会形成n-电极垫251的平整的表面。所述上部绝缘层247还可以覆盖暴露于芯片分区的半导体层叠结构体230的侧面。所述上部绝缘层247具有用于使将会形成电极延伸部253的区域的平整的表面暴露的开口部247a。并且，所述上部绝缘层247以及中间绝缘层233上形成开口部249a，且通过所述开口部249a而可以使势垒金属层235暴露。当所述支撑基板241为导电性基板时，形成所述开口部249a的工序可以被省去。
接着，在所述上部绝缘层247上形成n-电极垫251的同时在所述开口部247a内形成电极延伸部，并在开口部249a内形成p-电极垫255。电极延伸部从n-电极垫251延伸，并电连接于半导体层叠结构体230。
然后，沿着芯片分区划分为单个芯片，从而完成发光二极管(参照图22a)。
图30为用于说明根据本发明的又一实施例的发光二极管的示意性布局图。
参照图30，根据本实施例的发光二极管与参照图21、图22a、图22b、图22c、图23、图24说明过的发光二极管类似，不过其差别在于沿着半导体层叠结构体230上的边缘而进一步配置了电极延伸部253。据此，图1的电极延伸部253相互电连接。
所述电极延伸部253的垂直方向下方不存在欧姆接触于p型半导体层229的反射金属层231，且中间绝缘层233位于p型半导体层229表面上。
根据本实施例，在半导体层叠结构体230上的边缘区域增加电极延伸部，从而可以进一步提高电流分散性能。
图31为表示基于n型接触层225a的厚度的发光图案的图片。其中，图31的(a)表示将n型接触层225a的厚度取约3.5μm的情况(比较例)下的发光图案，而图31的(b)表示将n型接触层225a的厚度取约5μm的情况(实施例)下的发光图案。另外，使其余的条件均相同，并制作出具有1200μm×1200μm的大小的发光二极管，并形成了如图30所示的电极延伸部253。
在图31的(a)的情况下，可以确认主要是在电极延伸部附近发射光，而由电极延伸部所包围的中央区域中的光输出则相对较低。与之相反，在图31的(b)的情况下，可以得知由电极延伸部所包围的中央区域与电极延伸部附近区域在光输出方面并未表现出较大的差异。
另外，针对以上的发光二极管进行了基于施加700mA加速电流的时间的光输出可靠性试验，并将其结果整理于如下的表1中。光输出的测定是在350mA的电流下执行，并将测定加速电流之前的光输出作为基准而用百分率表示出了输出的减小程度。在350mA的测定条件下，测定加速电流之前的光输出在比较例与实施例之间并无差异。
[表1]
参照表1，比较例和实施例均表现出光输出随加速电流的施加而减少的趋势。然而可以看出，与比较例的发光二极管相比而言，根据实施例的发光二极管的光输出的减少相当缓慢，且经过相同时间后的光输出的减少表现为比较例的发光二极管比实施例的发光二极管几乎大2倍左右。
从以上结果可以确认通过增加n型接触层的厚度而使发光二极管的可靠性得到提高，这样的结果预计是因为电流分散性能得到了提高。
图32为表示基于n-电极垫或电极延伸部的欧姆层包含Ti层或Ni层的情形的驱动电压变化的曲线图。
图32所示的驱动电压曲线图虽然与参照图21、图22a、图22b、图22c、图23、图24说明的发光二极管类似，然而却示出了p-电极垫253被省去，并由支撑基板241起到所述p-电极垫的作用，即起到p-电极的作用，且将垫层简化为Au层的发光二极管的驱动电压曲线图。
其中，图32的曲线图示出电极延伸部253或n-电极垫251与电极延伸部253的欧姆层的第一Ni层253a及第二Ni层253c包含Ni层的情形，即示出由Ni层/Al层/Ni层/Au层构成的发光二极管(实施例)的驱动电压，而且曲线图还示出所述欧姆层包括含有Ti的Ti层的情形，即示出由Ti层/Al层/Ti层/Au层构成的发光二极管(比较例)的驱动电压。
在此，“Ti蒸镀刚刚完毕以后”表示刚刚形成Ti层之后的发光二极管的驱动电压，“Ti蒸镀后经过时间”表示形成Ti层之后经过了相对较长的时间的发光二极管的驱动电压，“Ni蒸镀刚刚完毕以后”表示刚刚形成Ni层之后的发光二极管的驱动电压，“Ni蒸镀后经过时间”表示形成Ni层之后经过了相对较长的时间的发光二极管的驱动电压。
在图32的曲线图中，在与比较例一样将欧姆层构成为包含Ti的情况下，在刚刚制作发光二极管之后，即“Ti蒸镀刚刚完毕以后”的驱动电压较低，然而在制作的发光二极管启动预定时间以后，即“Ti蒸镀后经过时间”的驱动电压上升约14％，从而观察到了特定降低。
与之不同，在如实施例一样将欧姆层构成为包含Ni的情况下，在刚刚制作发光二极管之后(即“Ni蒸镀刚刚完毕以后”)与制作的发光二极管启动预定时间以后(即“Ni蒸镀后经过时间以后”)其变化幅度也总体上很小，尤其与包含Ti而构成的比较例相比其变化幅度较小。
由此可知，对于比较例的发光二极管而言，随着时间的经过，Ti层与Al层产生反应，从而欧姆电阻增加而使驱动电压增加，然而对于实验例而言，包含Ni层253a、53c与Al层253b的欧姆层在时间的经过或者温度的变化下其特性也是几乎不会变化，从而驱动电压几乎没有发生变化。
图33为表示基于n-电极垫或电极延伸部的退火(Annealing)的驱动电压下降的曲线图。
图33所示的曲线图与参照图21、图22a、图22b、图22c、图23、图24说明的发光二极管类似，只是将p-电极垫253省去而制造。
其中，图33的曲线图表示电极延伸部253或n-电极垫251与电极延伸部253的欧姆层的第一Ni层253a及第二Ni层253c包含Ni层的情形，即表示基于具有包含Ni层/Al层/Ni层的欧姆层的发光二极管的退火的驱动电压下降。
在此，“刚刚蒸镀以后”表示蒸镀包含所述Ni层/Al层/Ni层的欧姆层并进行所述发光二极管的退火之前，“退火1.5小时之后”表示对所述发光二极管进行退火并经过1.5小时之后，“退火3小时之后”表示对所述发光二极管进行退火并经过3小时之后。
参照图33所示的曲线图可知，对具有包含Ni层/Al层/Ni层的欧姆层的发光二极管进行退火的情况下，与退火之前相比，退火之后的驱动电压减小，且即使在退火之后经过时间，驱动电压也没有变化。
图34为表示在将n-电极垫或电极延伸部的垫层形成为较厚的情况下整体上均匀发光的效果的图片。
图34所示的图片与参照图21、图22a、图22b、图22c、图23、图24说明的发光二极管类似，只是将p-电极垫253省去而制造。其中，图34的(a)表示垫层仅仅由厚度为的Au层构成的发光二极管(比较例)的发光图案，而图34的(b)表示垫层由Au层/Cr层/Au层构成且所述Au层的总厚度为4μm的发光二极管(实验例)的发光图案。
由图34可知，实验例的发光图案比实施例的发光图案更为均匀地发光。其原因估计如下：在将n-电极垫或电极延伸部的垫层的Au层总厚度形成为较厚(如实施例中的4μm)时，n-电极垫或电极延伸部的电阻降低而使电流向电极延伸部的水平方向(优选为电极延伸部的长度方向)均匀地分散，从而起到了提高电流疏散的作用。
以上已对本发明的多种实施例及特征进行了说明，然而本发明并非局限于以上说明的实施例及特征，而是可以在不脱离本发明思想的范围内进行多种多样的变形。而且，在一个特定实施例中说明的技术性构成要素也可以被应用于其他实施例，以附加该技术性构成要素的功能。

Claims (18)

1.一种发光二极管，包括：
第一导电型覆盖层；
光散射图案，位于所述第一导电型覆盖层内，且折射率与所述第一导电型覆盖层的折射率不同；
活性层，位于所述第一导电型覆盖层下部；
第二导电型覆盖层，位于所述活性层下部；
第一电极，电连接于所述第一导电型覆盖层上；
第二电极，电连接于所述第二导电型覆盖层上。
2.如权利要求1所述的发光二极管，其中，将所述光散射图案与所述第一电极重叠而设置。
3.如权利要求2所述的发光二极管，其中，将所述光散射图案限定在与所述第一电极重叠的区域及其相邻区域而设置。
4.如权利要求3所述的发光二极管，其中，所述第一电极具有粘接垫和延伸部，而所述光散射图案位于粘接垫下部却并不位于所述延伸部下部。
5.如权利要求1所述的发光二极管，其中，由所述光散射图案所定义的开口部的宽度在与所述第一电极重叠的区域内比并不与所述第一电极重叠的区域更小。
6.如权利要求1所述的发光二极管，其中，所述光散射图案为具有多个凸点、多个线条或多个贯通孔的膜。
7.如权利要求1所述的发光二极管，其中，所述光散射图案为具有比所述第一导电型覆盖层的折射率更小的折射率的绝缘膜。
8.如权利要求1所述的发光二极管，其中，所述光散射图案是由折射率互不相同的膜交替层叠而成。
9.一种发光二极管制造方法，包括如下步骤：
形成下部第一导电型覆盖层；
在所述下部第一导电型覆盖层上形成折射率不同于所述下部第一导电型覆盖层的折射率的光散射图案；
在所述光散射图案上形成上部第一导电型覆盖层；
在所述上部第一导电型覆盖层上形成活性层；
在所述活性层上形成第二导电型覆盖层；
形成电连接于所述下部第一导电型覆盖层的电极。
10.如权利要求9所述的发光二极管制造方法，其中，将所述光散射图案形成为与所述电极重叠而设置。
11.如权利要求10所述的发光二极管制造方法，其中，将所述光散射图案形成为限定在与所述第一电极重叠的区域及其相邻区域而设置。
12.如权利要求11所述的发光二极管制造方法，其中，所述第一电极具有粘接垫和延伸部，而所述光散射图案位于与粘接垫重叠的区域却并不位于与所述延伸部重叠的区域。
13.如权利要求9所述的发光二极管制造方法，其中，由所述光散射图案所定义的开口部的宽度在与所述第一电极重叠的区域内比并不与所述第一电极重叠的区域更窄。
14.如权利要求9所述的发光二极管制造方法，其中，所述光散射图案形成为具有多个凸点、多个线条或多个贯通孔的膜。
15.如权利要求9所述的发光二极管制造方法，其中，所述光散射图案为折射率比所述第一导电型覆盖层的折射率更小的绝缘膜。
16.如权利要求9所述的发光二极管制造方法，其中，所述光散射图案是由折射率互不相同的膜交替层叠而成。
17.如权利要求9所述的发光二极管制造方法，其中，还包括如下步骤：
将所述下部第一导电型覆盖层形成于生长基板上；
在形成所述电极之前除去所述生长基板，从而使所述下部第一导电型覆盖层暴露。
18.如权利要求17所述的发光二极管制造方法，其中，所述生长基板为GaN基板，而所述第一导电型覆盖层为GaN层。
CN201280064137.2A 2011-12-23 2012-12-21 发光二极管及其制造方法 Active CN104011886B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2011-0141449 2011-12-23
KR1020110141449A KR101916369B1 (ko) 2011-12-23 2011-12-23 발광 다이오드
KR1020120020540A KR20130098761A (ko) 2012-02-28 2012-02-28 질화갈륨 기판을 갖는 발광 다이오드
KR10-2012-0020540 2012-02-28
KR10-2012-0023822 2012-03-08
KR1020120023822A KR101910565B1 (ko) 2012-03-08 2012-03-08 광추출 효율이 개선된 발광다이오드 및 그 제조방법
KR1020120024687A KR101910567B1 (ko) 2012-03-09 2012-03-09 광추출 효율이 개선된 발광다이오드 및 그 제조방법
KR10-2012-0024687 2012-03-09
PCT/KR2012/011257 WO2013095037A1 (ko) 2011-12-23 2012-12-21 발광다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN104011886A true CN104011886A (zh) 2014-08-27
CN104011886B CN104011886B (zh) 2017-03-08

Family

ID=48668836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280064137.2A Active CN104011886B (zh) 2011-12-23 2012-12-21 发光二极管及其制造方法

Country Status (3)

Country Link
US (3) US9236533B2 (zh)
CN (1) CN104011886B (zh)
WO (1) WO2013095037A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105158831A (zh) * 2015-10-23 2015-12-16 深圳市华星光电技术有限公司 一种柔性板
CN110265516A (zh) * 2019-05-23 2019-09-20 武汉大学 一种深紫外led芯片及其制备方法
CN114975673A (zh) * 2021-02-24 2022-08-30 李瑺焕 背面照射雪崩光电二极管及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283045B (zh) * 2010-12-28 2016-08-17 首尔伟傲世有限公司 高效发光二极管
TWI546979B (zh) * 2012-03-05 2016-08-21 晶元光電股份有限公司 對位接合之發光二極體裝置與其製造方法
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
TWI591848B (zh) * 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
KR20160036862A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
US9905729B2 (en) 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
US9548421B2 (en) * 2015-04-01 2017-01-17 International Business Machines Corporation Optoelectronic devices with back contact
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
CN105322068B (zh) * 2015-11-17 2017-12-26 天津三安光电有限公司 发光二极管芯片及其制作方法
WO2017154973A1 (ja) 2016-03-08 2017-09-14 株式会社 東芝 半導体発光素子およびその製造方法
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
JP6834257B2 (ja) * 2016-08-31 2021-02-24 日亜化学工業株式会社 発光素子の製造方法
CN106784223B (zh) * 2016-12-22 2019-05-14 天津三安光电有限公司 发光二极管及其制作方法
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
JP7211362B2 (ja) * 2017-06-28 2023-01-24 ソニーグループ株式会社 発光素子の製造方法
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device
KR20200137540A (ko) * 2019-05-30 2020-12-09 서울바이오시스 주식회사 수직형 발광 다이오드
DE20827064T1 (de) 2019-06-19 2023-11-09 Jade Bird Display (shanghai) Limited Systeme und verfahren für mehrfarbige led-pixeleinheit
EP4423795A1 (en) * 2021-10-29 2024-09-04 The Regents of University of California Light emitting diodes containing epitaxial light control features
TWI842560B (zh) * 2023-06-09 2024-05-11 友達光電股份有限公司 發光元件及顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231647A (ja) * 2000-11-28 2002-08-16 Nichia Chem Ind Ltd 窒化物半導体成長基板
US6657236B1 (en) * 1999-12-03 2003-12-02 Cree Lighting Company Enhanced light extraction in LEDs through the use of internal and external optical elements
US20070145386A1 (en) * 2004-12-08 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
KR20080082326A (ko) * 2007-03-08 2008-09-11 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
CN101740677A (zh) * 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
US20110272720A1 (en) * 2010-05-06 2011-11-10 Philips Lumidleds Lighting Company, Llc Light emitting device grown on wavelength converting substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191099A (ja) * 2003-12-24 2005-07-14 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード装置
KR100624449B1 (ko) 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
KR100682872B1 (ko) 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
KR100887067B1 (ko) * 2006-02-14 2009-03-04 삼성전기주식회사 나노 패턴 구조를 지닌 반도체 발광 소자의 제조 방법
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
KR20080058722A (ko) 2006-12-22 2008-06-26 서울옵토디바이스주식회사 다수의 절연층이 적층된 산란 중심을 구비하는 발광 소자제조방법 및 그 발광 소자
EP2333852B1 (en) * 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device and light emitting package
KR101648948B1 (ko) 2010-06-04 2016-08-17 서울바이오시스 주식회사 신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법
JP5725927B2 (ja) 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657236B1 (en) * 1999-12-03 2003-12-02 Cree Lighting Company Enhanced light extraction in LEDs through the use of internal and external optical elements
JP2002231647A (ja) * 2000-11-28 2002-08-16 Nichia Chem Ind Ltd 窒化物半導体成長基板
US20070145386A1 (en) * 2004-12-08 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
KR20080082326A (ko) * 2007-03-08 2008-09-11 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
CN101740677A (zh) * 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
US20110272720A1 (en) * 2010-05-06 2011-11-10 Philips Lumidleds Lighting Company, Llc Light emitting device grown on wavelength converting substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105158831A (zh) * 2015-10-23 2015-12-16 深圳市华星光电技术有限公司 一种柔性板
WO2017067018A1 (zh) * 2015-10-23 2017-04-27 深圳市华星光电技术有限公司 一种柔性板
CN105158831B (zh) * 2015-10-23 2018-11-30 深圳市华星光电技术有限公司 一种柔性板
CN110265516A (zh) * 2019-05-23 2019-09-20 武汉大学 一种深紫外led芯片及其制备方法
CN114975673A (zh) * 2021-02-24 2022-08-30 李瑺焕 背面照射雪崩光电二极管及其制造方法

Also Published As

Publication number Publication date
US20140367722A1 (en) 2014-12-18
WO2013095037A1 (ko) 2013-06-27
US9508909B2 (en) 2016-11-29
US9236533B2 (en) 2016-01-12
CN104011886B (zh) 2017-03-08
US20160111613A1 (en) 2016-04-21
US9991424B2 (en) 2018-06-05
US20170069799A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
CN104011886B (zh) 发光二极管及其制造方法
JP5084837B2 (ja) 深紫外線発光素子及びその製造方法
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
CN101164209B (zh) 反向极化的ⅲ族氮化物发光器件
CN103283045B (zh) 高效发光二极管
US20140191192A1 (en) Semiconductor light-emitting device
US9520535B2 (en) Light emitting device and lighting system
KR100615122B1 (ko) 반도체 발광소자
KR100689975B1 (ko) 질화물계 발광 소자의 삼원 질화물계 버퍼층 및 그 제조방법
KR20130058406A (ko) 반도체 발광소자
KR20140020028A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR20130006843A (ko) 발광소자
KR101018116B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR20130094451A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101198760B1 (ko) 수직형 발광 소자 및 그 제조방법
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지
US9209349B2 (en) Method of fabricating nitride semiconductor light emitting device
KR101414654B1 (ko) 질화물 반도체 발광 소자
KR101838990B1 (ko) 발광소자 및 발광소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant