KR101910565B1 - 광추출 효율이 개선된 발광다이오드 및 그 제조방법 - Google Patents

광추출 효율이 개선된 발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR101910565B1
KR101910565B1 KR1020120023822A KR20120023822A KR101910565B1 KR 101910565 B1 KR101910565 B1 KR 101910565B1 KR 1020120023822 A KR1020120023822 A KR 1020120023822A KR 20120023822 A KR20120023822 A KR 20120023822A KR 101910565 B1 KR101910565 B1 KR 101910565B1
Authority
KR
South Korea
Prior art keywords
electrode
cladding layer
light scattering
type cladding
scattering pattern
Prior art date
Application number
KR1020120023822A
Other languages
English (en)
Other versions
KR20130102748A (ko
Inventor
김창연
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120023822A priority Critical patent/KR101910565B1/ko
Priority to CN201280064137.2A priority patent/CN104011886B/zh
Priority to PCT/KR2012/011257 priority patent/WO2013095037A1/ko
Priority to US14/368,268 priority patent/US9236533B2/en
Priority to PCT/KR2013/001734 priority patent/WO2013133593A1/ko
Publication of KR20130102748A publication Critical patent/KR20130102748A/ko
Priority to US14/980,937 priority patent/US9508909B2/en
Priority to US15/355,219 priority patent/US9991424B2/en
Application granted granted Critical
Publication of KR101910565B1 publication Critical patent/KR101910565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광다이오드 및 이의 제조방법을 제공한다. 발광다이오드는 제1 도전형 클래드층을 구비한다. 제1 도전형 클래드층 내에 상기 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴이 위치한다. 제1 도전형 클래드층 하부에 활성층이 위치한다. 활성층 하부에 제2 도전형 클래드층이 위치한다. 제1 도전형 클래드층 상에 전기적으로 접속하는 제1 전극이 위치한다. 제2 도전형 클래드층 하부에 전기적으로 접속하는 제2 전극이 위치한다. 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작을 수 있다.

Description

광추출 효율이 개선된 발광다이오드 및 그 제조방법{Light Emitting Device Having Improved Light Extraction Efficiency and Fabrication Method for the Same}
본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드에서, 상기 n형 및 p형 반도체층들 각각에 전기적으로 접속하는 n형 및 p형 전극들이 수직 방향으로 위치하는 소자를 수직형 발광다이오드라고 한다. 이러한 수직형 발광다이오드는 방열특성 및 광출력이 우수한 것으로 알려져 있다. 그러나, 여전히 광출력이 충분하지 못한 문제점이 있다.
본 발명이 해결하고자 하는 과제는 광추출 효율이 향상된 발광다이오드를 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드를 제공한다. 상기 발광다이오드는 제1 도전형 클래드층을 구비한다. 상기 제1 도전형 클래드층 내에 상기 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴이 위치한다. 상기 제1 도전형 클래드층 하부에 활성층이 위치한다. 상기 활성층 하부에 제2 도전형 클래드층이 위치한다. 상기 제1 도전형 클래드층 상에 전기적으로 접속하는 제1 전극이 위치한다. 상기 제2 도전형 클래드층 하부에 전기적으로 접속하는 제2 전극이 위치한다.
상기 광산란 패턴은 상기 제1 전극과 중첩하여 위치할 수 있다. 상기 광산란 패턴은 상기 제1 전극과 중첩하는 영역과 이에 인접하는 영역에 한정적으로 위치할 수 있다. 상기 제1 전극은 본딩 패드 및 연장부를 구비하고, 상기 광산란 패턴은 본딩 패드 하부에는 위치하나 상기 연장부 하부에는 위치하지 않을 수 있다.
상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작을 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 제조방법을 제공한다. 하부 제1 도전형 클래드층 상에 상기 하부 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴을 형성한다. 상기 광산란 패턴 상에 상부 제1 도전형 클래드층을 형성한다. 상기 상부 제1 도전형 클래드층 상에 활성층을 형성한다. 상기 활성층 상에 제2 도전형 클래드층을 형성한다. 상기 하부 제1 도전형 클래드층에 전기적으로 접속하는 전극을 형성한다.
상기 하부 제1 도전형 클래드층은 성장기판 상에 형성될 수 있다. 이 경우, 상기 전극을 형성하기 전에, 상기 성장기판을 제거하여 상기 하부 제1 도전형 클래드층을 노출시킬 수 있다. 이 때, 상기 성장기판은 GaN 기판이고, 상기 제1 도전형 클래드층은 GaN층일 수 있다.
본 발명에 따르면, 제1 도전형 클래드층 내에 광산란 패턴을 형성하여 활성층으로부터 발생되는 광을 산란시켜 광추출 효율을 향상시킬 수 있다. 상기 광산란 패턴은 제1 전극과 중첩하는 영역에 배치될 수 있다. 이 경우, 상기 활성층의 상기 제1 전극의 수직 하부에 위치한 영역에서 방출되는 광은 상기 광산란 패턴에 의해 산란되어 상기 제1 전극이 형성되지 않은 영역으로 방출될 수 있다. 이에 따라, 광추출 효율이 더욱 향상될 수 있다.
또한, 상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작을 수 있다. 그 결과, 상기 제1 전극과 중첩하는 영역 내에서의 전류 크라우딩이 완화될 수 있어, 발광구조체 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 이와 더불어서, 상기 광산란 패턴을 상기 제1 전극과 중첩하는 영역 및 이에 인접한 영역에 한정하여 배치할 수 있는데, 이 경우 전류의 흐름은 상기 제1 전극과 중첩하는 영역 내에서보다 상기 제1 전극과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 수평 방향의 전류 스프레딩이 더욱 향상될 수 있다.
또한, 성장기판은 GaN 기판이고, 상기 제1 도전형 클래드층은 GaN층인 경우에, 상기 제1 도전형 클래드층을 비롯한 발광구조체는 결정결함이 거의 없는 고품질 에피층으로 형성될 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다.
도 3은 도 2의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다.
도 6은 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다.
도 7은 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 1a을 참조하면, 성장기판(10) 상에 하부 제1 도전형 클래드층(13a), 광산란 패턴(14), 및 상부 제1 도전형 클래드층(13b)를 형성한다. 상기 하부 제1 도전형 클래드층(13a)과 상기 상부 제1 도전형 클래드층(13b)은 제1 도전형 클래드층(13)을 형성한다. 이 후, 상기 제1 도전형 클래드층(13) 상에 활성층(15)과 제2 도전형 클래드층(17)을 차례로 형성한다. 상기 제1 도전형 클래드층(13), 활성층(15), 및 제2 도전형 클래드층(17)은 발광구조체를 형성할 수 있다.
상기 성장기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 구체적으로 상기 성장기판(10)은 GaN 기판일 수 있다.
상기 상부 및 하부 제1 도전형 클래드층들(13a, 13b) 즉, 제1 도전형 클래드층(13)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제1 도전형 클래드층(13)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, x+y≤1)층에 n형 도펀드로서 Si가 도핑된 층일 수 있다. 구체적으로, 상기 제1 도전형 클래드층(13)은 Si가 도핑된 GaN층일 수 있다. 이와는 달리, 상기 제1 도전형 클래드층(13)은 서로 다른 조성을 갖는 복수의 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, x+y≤1)층들을 구비할 수도 있다. 상기 성장기판(10)이 GaN 기판이고 상기 제1 도전형 클래드층(13)이 GaN층인 경우에, 다른 종류의 성장기판(10)을 사용하는 경우에 비해 격자결함이 거의 없는 고품질의 상기 제1 도전형 클래드층(13)을 얻을 수 있다.
상기 광산란 패턴(14)은 상기 제1 도전형 클래드층(13)과 굴절율이 다른 물질 패턴, 일 예로서 상기 제1 도전형 클래드층(13)에 비해 굴절율이 낮은 물질 패턴일 수 있다. 상기 광산란 패턴(14)은 증착법 및 포토리소그라피 식각법을 사용하여 형성할 수 있다. 상기 광산란 패턴(14)은 유전체막 일 예로서 SiO2(n=1.4), Al2O3(n=1.6), SiNx(0.5<x<1.8, n=2.05 ~ 2.25), 및 TiO2(n=2.1)의 단일층, 또는 이들 중 한 쌍의 물질층들이 교호적층된 막인 DBR(Distributed Bragg Reflector)일 수 있다. 상기 광산란 패턴(14)을 형성하는 물질 및 두께는 상기 활성층(15)에서 방출되는 광의 파장 특성에 따라 적절하게 선택될 수 있다. 상기 광산란 패턴(14)의 단면은 사각형으로 도시되었으나, 이에 한정되지 않고 원형 또는 삼각형 등의 다양한 다각형일 수 있다.
상기 광산란 패턴(14)에 의해 상기 광산란 패턴(14)이 형성되지 않은 영역 즉, 복수 개의 개구부들(14h)이 정의된다. 상기 상부 제1 도전형 클래드층(13b)은 상기 광산란 패턴(14)의 개구부들(14h)을 통해 상기 하부 제1 도전형 클래드층(13a)으로부터 측면 에피 성장(epitaxial lateral overgrowth)될 수 있다. 따라서, 상기 상부 제1 도전형 클래드층(13b) 내의 격자결함은 더 완화될 수 있다.
상기 활성층(15)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 일 예로서, 상기 활성층(15)은 InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다.
상기 제2 도전형 클래드층(17) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제2 도전형 클래드층(17)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 구체적으로, 상기 제2 도전형 클래드층(17)은 Mg가 도핑된 GaN층일 수 있다. 이와는 달리, 상기 제2 도전형 클래드층(17)은 서로 다른 조성을 갖는 복수의 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층들을 구비할 수도 있다. 상기 제1 도전형 클래드층(13), 상기 활성층(15), 및 상기 제2 도전형 클래드층(17)은 MOCVD법 또는 MBE법을 사용하여 형성할 수 있다.
상기 하부 제1 도전형 클래드층(13a)을 형성하기 전에 상기 성장기판(10) 상에 버퍼층(미도시)을 형성할 수 있다. 상기 버퍼층은 ZnO층, AlxGa1 - xN(0≤x≤1)층 또는 CrN층일 수 있다. 상기 성장기판(10)이 GaN 기판이고 상기 제1 도전형 클래드층(13)이 GaN층인 경우에, 상기 버퍼층은 생략될 수 있다.
상기 제2 도전형 클래드층(17) 상에 상기 제2 도전형 클래드층(17)에 오믹 접촉된 오믹 접촉층(19)을 형성한다. 이를 위해, 상기 제2 도전형 클래드층(17) 상에 도전층을 적층하고 열처리할 수 있다. 상기 오믹 접촉층(19)은 Pt층, Pt 합금층, Ni층, Ni 합금층, 또는 이들의 다중층일 수 있다.
상기 오믹 접촉층(19) 상에 지지기판(20)을 접합시킬 수 있다. 상기 지지기판(20)을 접합시키기 전에, 상기 오믹 접촉층(19)와 상기 지지기판(20) 사이에 열압착 본딩층(thermo-compressive bonding layer) 또는 공융 접합층(eutectic bonding layer)등의 접합층을 형성할 수 있다. 상기 지지기판(20)은 Si, GaAs, GaP, 또는 InP와 같은 반도체 기판, 또는 Cu 또는 W과 같은 금속 기판일 수 있다. 이와는 달리, 상기 지지기판(20)은 상기 오믹 접촉층(19) 상에 전기도금법을 사용하여 형성한 도금기판일 수 있다.
도 1b를 참조하면, 상기 성장기판(10)을 제거하여 상기 제1 도전형 클래드층(13)을 노출시킬 수 있다. 일 예로서, 상기 성장기판(10)이 사파이어 기판인 경우에 LLO(Laser Lift-Off)법을 사용하여 상기 성장기판(10)을 제거할 수 있다. 다른 예로서, 상기 성장기판(10)이 GaN 기판인 경우에는 상기 GaN 기판은 그라인딩에 의해 제거될 수 있다.
도 1c를 참조하면, 상기 성장기판(10)의 제거에 의해 노출된 상기 제1 도전형 클래드층(13) 상에 제1 전극(12)을 형성할 수 있다. 상기 제1 전극(12)은 Al층, Pt층, Ni층, 또는 Au층일 수 있다. 또한, 상기 지지기판(20)의 하부에 제2 전극(미도시)을 형성할 수 있다. 그러나, 상기 제2 전극을 형성하지 않는 경우에도 상기 지지기판(20) 자체가 제2 전극의 역할을 수행할 수 있다.
도 2는 본 발명의 일 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다. 도 3은 도 2의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 1a 내지 도 1c를 참조하여 설명한 발광다이오드와 유사하다.
도 2 및 도 3을 참조하면, 제1 도전형 클래드층(13), 상기 제1 도전형 클래드층(13) 하부에 위치하는 제2 도전형 클래드층(17), 및 상기 클래드층들(13, 17) 사이에 위치하는 활성층(15)을 구비하는 발광구조체가 제공된다. 상기 제1 도전형 클래드층(13) 상에 상기 제1 도전형 클래드층(13)에 전기적으로 접속하는 제1 전극(12)이 배치된다. 상기 제1 전극(12)은 본딩 패드(12a)를 구비하고, 또한 상기 본딩 패드(12a)에서 연장된 연장부(12e)를 구비할 수 있다. 한편, 상기 제2 도전형 클래드층(17) 하부에 지지기판(20)이 배치되고, 상기 제2 도전형 클래드층(17)과 상기 지지기판(20) 사이에 상기 제2 도전형 클래드층(17)에 오믹 접촉하는 오믹 접촉층(19)이 배치될 수 있다. 또한, 상기 지지기판(20)의 하부에 제2 전극(미도시)이 배치될 수 있다. 그러나, 상기 제2 전극을 형성하지 않는 경우에도 상기 지지기판(20) 자체가 제2 전극의 역할을 수행할 수 있다.
상기 제1 도전형 클래드층(13)은 그의 내부에 광산란 패턴(14)을 구비한다. 상기 광산란 패턴(14)은 상기 활성층(15)으로부터 발생되는 광을 산란시켜 광추출 효율을 향상시킬 수 있다. 상기 광산란 패턴(14)은 상기 제1 도전형 클래드층(13)과 굴절율이 다른 막으로서, 유전체막일 수 있다. 또한, 상기 광산란 패턴(14)에 의해 복수 개의 개구부들(14h)이 정의될 수 있다. 상기 제1 전극(12)과 상기 제2 전극 사이에 전계가 인가될 때, 상기 광산란 패턴(14)은 전류의 흐름을 차단할 수 있다. 다시 말해서, 전류의 흐름은 상기 광산란 패턴(14)에 의해 정의된 개구부들(14h)에 한정될 수 있다.
상기 제1 전극(12)과 중첩하는 영역(R)에서의 상기 개구부(14h)의 폭 또는 면적은 상기 제1 전극(12)과 중첩하지 않는 영역에서의 그것에 비해 작을 수 있다. 이 때, 상기 발광구조체 내에서 전류의 흐름은 상기 제1 전극(12)과 중첩하는 영역(R) 내에서보다 상기 제1 전극(12)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 상기 제1 전극(12)과 중첩하는 영역(R) 내에서의 전류 크라우딩(current crowding)이 완화될 수 있어, 상기 발광구조체 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 또한, 상기 활성층(15) 내에서의 광생성 효율 즉, 내부 양자 효율이 향상될 수 있으며 신뢰성 또한 향상될 수 있다.
나아가, 상기 개구부(14h)의 폭 또는 면적이 작은 영역(R)은 상기 제1 전극(12)과 중첩하는 영역 즉, 상기 제1 전극(12)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 상기 제1 전극(12)의 수직 하부 영역보다 넓을 수 있다. 다시 말해서, 상기 개구부(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(12)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다. 또한, 도시된 바와는 달리, 상기 개구부(14h)의 폭 또는 면적이 작은 영역(R)은 연장부(12e)를 제외한 본딩 패드(12a)에만 중첩할 수도 있다.
구체적으로, 상기 광산란 패턴(14)은 도시된 것과 같이 다수 개의 도트들일 수 있다. 상기 도트들은 0.5um 이상의 지름과 0.1um 이상의 높이를 가질 수 있다. 상기 도트들 사이의 영역은 상기 광산란 패턴(14)에 의해 정의되는 개구부(14h)에 해당한다. 상기 제1 전극(12)과 중첩하는 영역(R) 내에 위치한 도트들 사이의 간격의 폭(S1, S2)은 상기 제1 전극(12)과 중첩하지 않는 영역 내에 위치한 도트들 사이의 간격의 폭(S3)에 비해 작을 수 있다.
도 4는 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 2 및 도 3을 참조하여 설명한 발광다이오드와 유사할 수 있다.
도 4를 참조하면, 광산란 패턴(14)은 제1 전극(12)과 중첩하는 영역(R)에 배치될 수 있다. 상기 광산란 패턴(14)을 형성하지 않은 경우, 활성층(도 1c 또는 도 3의 15)의 상기 제1 전극(12)의 수직 하부에 위치한 영역에서 방출되는 광은 상기 제1 전극(12)에 의해 차단되었다. 반면, 상기 광산란 패턴(14)을 형성함으로써, 상기 활성층(도 1c 또는 도 3의 15)의 상기 제1 전극(12)의 수직 하부에 위치한 영역에서 방출되는 광은 상기 광산란 패턴(14)에 의해 산란되어 상기 제1 전극(12)이 형성되지 않은 영역으로 방출될 수 있다. 이에 따라, 광추출 효율이 향상될 수 있다.
이와 더불어서, 전류의 흐름은 상기 광산란 패턴(14)이 형성되지 않은 영역인 개구부들(14h)에 한정될 수 있다. 이 때, 상기 광산란 패턴(14)을 상기 제1 전극(12)과 중첩하는 영역(R)에 한정하여 배치함으로써, 전류의 흐름은 상기 제1 전극(12)과 중첩하는 영역(R) 내에서보다 상기 제1 전극(12)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 수평 방향의 전류 스프레딩이 향상될 수 있다. 나아가, 상기 광산란 패턴(14)이 형성된 영역(R)은 상기 제1 전극(12)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 상기 제1 전극(12)의 수직 하부 영역보다 넓은 면적을 가질 수 있다. 다시 말해서, 상기 광산란 패턴(14)이 형성된 영역(R)은 제1 전극(12)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다.
상기 광산란 패턴(14)은 본딩 패드(12a) 및 연장부(12e)과 중첩하는 것으로 도시되었으나, 이에 한정되지 않고 상기 광산란 패턴(14)은 상기 연장부(12e) 하부에는 형성되지 않고, 본딩 패드(12a) 하부에만 위치할 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 1a 내지 도 1c, 도 2, 및 도 3을 참조하여 설명한 발광다이오드와 유사하다.
도 5를 참조하면, 광산란 패턴(14)은 다수 개의 관통홀들(14h)을 구비하는 막일 수 있다. 이 때, 상기 관통홀들(14h)은 상기 광산란 패턴(14)에 의해 정의되는 개구부들이다.
상기 제1 전극(12)과 중첩하는 영역(R)에서의 상기 개구부들 즉, 상기 관통홀들(14h)의 폭 또는 면적은 상기 제1 전극(12)과 중첩하지 않는 영역에서의 그것에 비해 작을 수 있다. 이 때, 상기 발광구조체 내에서 전류의 흐름은 상기 관통홀들(14h) 내로 한정될 수 있으므로, 상기 제1 전극(12)과 중첩하는 영역(R) 내에서보다 상기 제1 전극(12)과 중첩하지 않는 영역에서 전류 흐름이 더 커질 수 있다. 따라서, 상기 발광구조체 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 상기 제1 전극(12)과 중첩하는 영역(R) 내에 위치한 관통홀의 폭(S1, S2)은 상기 제1 전극(12)과 중첩하지 않는 영역 내에 위치한 관통홀의 폭(S3)에 비해 작을 수 있다.
나아가, 상기 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 상기 제1 전극(12)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 상기 제1 전극(12)의 수직 하부 영역보다 넓은 면적을 가질 수 있다. 다시 말해서, 상기 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 상기 제1 전극(12)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다. 또한, 도시된 바와는 달리 상기 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 연장부(12e)를 제외한 본딩 패드(12a)에만 중첩할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 발광다이오드의 일부분을 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 5를 참조하여 설명한 발광다이오드와 유사할 수 있다.
도 6을 참조하면, 관통홀들(14h)을 구비하는 광산란 패턴(14)은 상기 제1 전극(12)과 중첩하는 영역(R)에 한정하여 배치될 수 있다. 상기 제1 전극(12)과 중첩하지 않는 영역은 광산란 패턴(14)이 없이 오픈될 수 있다. 이 때, 상기 활성층(도 1c 또는 도 3의 15)의 상기 제1 전극(12)의 수직 하부에 위치한 영역에서 방출되는 광은 상기 광산란 패턴(14)에 의해 산란되어 상기 제1 전극(12)이 형성되지 않은 영역으로 방출될 수 있다. 이에 따라, 광추출 효율이 향상될 수 있다.
이와 더불어서, 상기 광산란 패턴(14)을 상기 제1 전극(12)과 중첩하는 영역(R)에 한정하여 배치함으로써, 전류의 흐름은 상기 제1 전극(12)과 중첩하는 영역(R) 내에서보다 상기 제1 전극(12)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 수평 방향의 전류 스프레딩이 향상될 수 있다. 나아가, 상기 광산란 패턴(14)이 형성된 영역(R)은 상기 제1 전극(12)의 수직 하부 영역과 일치할 수 있으나, 정렬오류를 고려할 때 상기 제1 전극(12)의 수직 하부 영역보다 넓은 면적을 가질 수 있다. 다시 말해서, 상기 광산란 패턴(14)이 형성된 영역(R)은 제1 전극(12)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다.
상기 광산란 패턴(14)은 본딩 패드(12a) 및 연장부(12e)과 중첩하는 영역 및 이에 인접한 영역(R)에 한정하여 배치된 것으로 도시되었으나, 이에 한정되지 않고 상기 광산란 패턴(14)은 상기 연장부(12e) 하부에는 형성되지 않고, 본딩 패드(12a) 하부에만 위치할 수도 있다.
도 7은 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 레이아웃도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 1a 내지 도 1c, 도 2 및 도 3을 참조하여 설명한 발광다이오드와 유사하다.
도 7을 참조하면, 광산란 패턴(14)은 라인 패턴일 수 있다. 이 때, 상기 라인 패턴들 사이의 영역들(14h)은 상기 광산란 패턴(14)에 의해 정의되는 개구부들이다.
상기 제1 전극(12)과 중첩하는 영역(R)에서의 상기 개구부 즉, 상기 라인 패턴들 사이의 영역(14h)의 폭 또는 면적은 상기 제1 전극(12)과 중첩하지 않는 영역에서의 그것에 비해 작을 수 있다. 이 때, 발광구조체 내에서 전류의 흐름은 상기 제1 전극(12)과 중첩하는 영역(R) 내에서보다 상기 제1 전극(12)과 중첩하지 않는 영역에서 더 커질 수 있다. 따라서, 상기 발광구조체 내에서의 수평방향의 전류 스프레딩이 향상될 수 있다. 나아가, 상기 라인 패턴들 사이의 영역(14h)의 폭 또는 면적이 작은 영역(R)은 상기 제1 전극(12)의 수직 하부 영역과 일치할 수 있으나, 정렬오류(misalignment)를 고려할 때 상기 제1 전극(12)의 수직 하부 영역보다 넓을 수 있다. 다시 말해서, 상기 라인 패턴들 사이의 영역(14h)의 폭 또는 면적이 작은 영역(R)은 제1 전극(12)과 중첩하는 영역 및 이에 인접하는 영역에 한정될 수 있다. 또한, 도시된 바와는 달리 상기 관통홀들(14h)의 폭 또는 면적이 작은 영역(R)은 연장부(12e)를 제외한 본딩 패드(12a)에만 중첩할 수도 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 성장기판 13: 제1 도전형 클래드층
15: 활성층 17: 제2 도전형 클래드층
19: 오믹 접촉층 20: 지지기판
12: 전극 12a: 본딩 패드
12e: 연장부 14: 광산란 패턴
14h: 개구부

Claims (18)

  1. 제1 도전형 클래드층;
    상기 제1 도전형 클래드층 내에 상기 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴;
    상기 제1 도전형 클래드층 하부에 위치하는 활성층;
    상기 활성층 하부에 위치하는 제2 도전형 클래드층;
    상기 제1 도전형 클래드층 상에 전기적으로 접속하는 제1 전극; 및
    상기 제2 도전형 클래드층에 전기적으로 접속하는 제2 전극을 포함하고,
    상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 작은 발광다이오드.
  2. 제1항에 있어서,
    상기 광산란 패턴은 상기 제1 전극과 중첩하여 위치하는 발광다이오드.
  3. 제2항에 있어서,
    상기 광산란 패턴은 상기 제1 전극과 중첩하는 영역과 이에 인접하는 영역에 한정적으로 위치하는 발광다이오드.
  4. 제3항에 있어서,
    상기 제1 전극은 본딩 패드 및 연장부를 구비하고,
    상기 광산란 패턴은 본딩 패드 하부에는 위치하나 상기 연장부 하부에는 위치하지 않는 발광다이오드.
  5. 삭제
  6. 제1항에 있어서,
    상기 광산란 패턴은 다수 개의 도트들, 다수 개의 라인들, 또는 다수 개의 관통홀을 구비한 막인 발광다이오드.
  7. 제1항에 있어서,
    상기 광산란 패턴은 굴절율이 상기 제1 도전형 클래드층에 비해 작은 절연막인 발광다이오드.
  8. 제1항에 있어서,
    상기 광산란 패턴은 굴절율이 서로 다른 막들이 교호 적층된 것인 발광다이오드.
  9. 하부 제1 도전형 클래드층을 형성하고;
    상기 하부 제1 도전형 클래드층 상에 상기 하부 제1 도전형 클래드층과 굴절율이 다른 광산란 패턴을 형성하고;
    상기 광산란 패턴 상에 상부 제1 도전형 클래드층을 형성하고;
    상기 상부 제1 도전형 클래드층 상에 활성층을 형성하고;
    상기 활성층 상에 제2 도전형 클래드층을 형성하고,
    상기 하부 제1 도전형 클래드층에 전기적으로 접속하는 제1 전극을 형성하는 것을 포함하고,
    상기 광산란 패턴에 의해 정의된 개구부의 폭은 상기 제1 전극과 중첩하는 영역 내에서가 상기 제1 전극과 중첩하지 않는 영역에 비해 좁은 발광다이오드 제조방법.
  10. 제9항에 있어서,
    상기 광산란 패턴은 상기 제1 전극과 중첩하여 위치하도록 형성하는 발광다이오드 제조방법.
  11. 제10항에 있어서,
    상기 광산란 패턴은 상기 제1 전극과 중첩하는 영역과 이에 인접하는 영역에 한정적으로 위치하도록 형성하는 발광다이오드 제조방법.
  12. 제11항에 있어서,
    상기 제1 전극은 본딩 패드 및 연장부를 구비하고,
    상기 광산란 패턴은 본딩 패드와 중첩하는 영역에는 위치하나 상기 연장부와 중첩하는 영역에는 위치하지 않는 발광다이오드 제조방법.
  13. 삭제
  14. 제9항에 있어서,
    상기 광산란 패턴은 다수 개의 도트들, 다수 개의 라인들, 또는 다수 개의 관통홀을 구비한 막으로 형성하는 발광다이오드 제조방법.
  15. 제9항에 있어서,
    상기 광산란 패턴은 굴절율이 상기 제1 도전형 클래드층에 비해 작은 절연막인 발광다이오드 제조방법.
  16. 제9항에 있어서,
    상기 광산란 패턴은 굴절율이 서로 다른 막들이 교호 적층된 것인 발광다이오드 제조방법.
  17. 제9항에 있어서,
    상기 하부 제1 도전형 클래드층은 성장기판 상에 형성되고,
    상기 제1 전극을 형성하기 전에, 상기 성장기판을 제거하여 상기 하부 제1 도전형 클래드층을 노출시키는 것을 더 포함하는 발광다이오드 제조방법.
  18. 제17항에 있어서,
    상기 성장기판은 GaN 기판이고, 상기 제1 도전형 클래드층은 GaN층인 발광다이오드 제조방법.
KR1020120023822A 2011-12-23 2012-03-08 광추출 효율이 개선된 발광다이오드 및 그 제조방법 KR101910565B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120023822A KR101910565B1 (ko) 2012-03-08 2012-03-08 광추출 효율이 개선된 발광다이오드 및 그 제조방법
CN201280064137.2A CN104011886B (zh) 2011-12-23 2012-12-21 发光二极管及其制造方法
PCT/KR2012/011257 WO2013095037A1 (ko) 2011-12-23 2012-12-21 발광다이오드 및 그 제조 방법
US14/368,268 US9236533B2 (en) 2011-12-23 2012-12-21 Light emitting diode and method for manufacturing same
PCT/KR2013/001734 WO2013133593A1 (ko) 2012-03-08 2013-03-05 광추출 효율이 개선된 발광다이오드 및 그 제조방법
US14/980,937 US9508909B2 (en) 2011-12-23 2015-12-28 Light-emitting diode and method for manufacturing same
US15/355,219 US9991424B2 (en) 2011-12-23 2016-11-18 Light-emitting diode and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120023822A KR101910565B1 (ko) 2012-03-08 2012-03-08 광추출 효율이 개선된 발광다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130102748A KR20130102748A (ko) 2013-09-23
KR101910565B1 true KR101910565B1 (ko) 2018-10-22

Family

ID=49452292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023822A KR101910565B1 (ko) 2011-12-23 2012-03-08 광추출 효율이 개선된 발광다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101910565B1 (ko)

Also Published As

Publication number Publication date
KR20130102748A (ko) 2013-09-23

Similar Documents

Publication Publication Date Title
TWI546983B (zh) 高效率發光二極體
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US9812616B2 (en) Light-emitting diode
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
KR20140066481A (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
KR101565122B1 (ko) 열전도성 기판을 갖는 단일칩 반도체 발광소자
KR20090015514A (ko) 반도체 발광소자
TW201427082A (zh) 氮化物半導體發光裝置及其製造方法
JP2014041886A (ja) 半導体発光素子
KR20140028803A (ko) 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
KR101054984B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20090118623A (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR20130111792A (ko) 전류 분산 효과가 우수한 고휘도 질화물 발광소자
KR101091048B1 (ko) 반도체 발광 소자
KR101855202B1 (ko) 반도체 발광소자
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR102424325B1 (ko) 발광 다이오드
KR20130009719A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101910565B1 (ko) 광추출 효율이 개선된 발광다이오드 및 그 제조방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
EP2360743B1 (en) Method for forming semiconductor layer and method for manufacturing light emitting device
US10177279B2 (en) Light-emitting diode with multiple N contact structure
KR102237137B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
JP2014041999A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant