KR100615122B1 - 반도체 발광소자 - Google Patents

Abstract

기판상에 발광층을 형성하기 위해 n형층 및 p형층을 포함하는 질화갈륨계 화합물반도체층이 적층되는 반도체 적층부가 설치된다.

그리고 그 반도체 적층부의 n형층 및 p형층에 각각 전기적으로 접속해서 n측 전극 및 p측 전극이 설치된다. 상기한 n형층은 상기한 n측 전극이 설치되는 부분의 캐리어농도가 상기한 발광층에 접하는 부분의 캐리어농도보다 크게 되도록 적어도 n형 제1층과 n⁺형 제2층을 갖고 있다.

그 결과, n형층과 n측 전극과의 오옴접촉특성을 향상시켜서 순방향전압을 저하시키고 발광효율이 높은 반도체 발광소자가 얻어진다.

Description

반도체 발광소자

본 발명은 기판상에 질화갈륨계 화합물반도체층이 적층되는 반도체 발광소자에 관한 것이다.

더욱 상세하게는 n측 전극과 n형층과의 오옴접촉(ohmic contact)을 양호하게 해서 순방향전압을 내릴 수 있는 반도체 발광소자에 관한 것이다.

예를 들면, 청색계의 반도체 발광소자는 도4에 그 발광소자칩(chip)(이하, LED칩이라 한다)의 1예의 개략도가 표시되어 있는 바와 같이 사파이어로 된 절연성의 기판 (21)상에 예를 들면 n형의 GaN이 에피택셜(epitaxial)성장된 n형층(크래드층)(23)과 밴드갭에너지(band gap energy)가 크래드층의 그것보다도 적게 되는 재료, 예를 들면 InGaN계 (In과 Ga의 비율이 각종 변경될 수 있는 것을 의미한다. 이하, 동일하다)화합물반도체로 된 활성층(24)과 p형의 GaN으로 된 p형층(크래드층)(25)이 적층되어 있다. 그리고 그 표면에 도시하지 않은 확산금속층등을 거쳐서 p형층(25)에 전기적으로 접속되도록 p측 전극(28)이 설치되어 있다. 그리고 적층된 반도체층의 일부가 에칭(etching)되어서 노출되는 n형층(23)과 전기적으로 접속되도록 n측 전극(29)이 설치되므로서 LED칩이 형성되어 있다.

이런 종류의 반도체 발광소자는 활성층(24)을 끼워 갖는 n형층 및 p형층(25)은 활성층(24)에의 캐리어(carrier)의 봉쇄효과 등의 점으로부터 그 캐리어농도가 최적이 되도록 설정되어 있고, 예를 들면 n형층(23)의 캐리어농도는 10¹⁸cm^-3 등급의 일정한 캐리어농도로 n형층(23)이 형성되어 있다. 전술한 바와 같이 종래의 질화갈륨계 화합물반도체를 사용한 반도체 발광소자에서는 그 n형층의 캐리어농도는 발광 특성이 최적인 캐리어농도로 설정되어서 n형층의 아래로부터 위까지 일정한 캐리어농도로 형성되어 있다.

그리고, 에칭에 의해 노출되는 n형층의 일부에 접속하도록 n측 전극이 설치되어 있다. 그러나, n측 전극이 설치되는 n형층의 캐리어농도는 전극과의 오옴접촉을 얻기 위해서는 클수록 바람직하고 1×10¹⁹cm^-3 정도 이상이 바람직하다.

그 때문에 전술한 바와 같이, 발광특성으로부터 제한된 캐리어농도의 반도체층에 전극을 형성하면 충분한 오옴접촉을 얻을 수가 없고 순방향전압의 상승의 요인이 되고 있다.

종래의, 예를 들면 AlGaInP계 화합물반도체등으로 된 반도체 발광소자에 있어서는 반도체기판상에 발광층을 형성하기 위해 반도체 적층부가 설치되기 때문에 n형층이 캐리어농도의 큰 반도체기판과 접속되어서 반도체기판에 전극이 설치되기 때문에 발광특성에 최적인 캐리어농도로 맞추어서 n형층이 형성되어도 하등에 문제는 없으나, 질화갈륨계 화합물반도체는 사파이어 기판상에 적층되기 때문에 그 n형층에 직접 전극이 설치되고 전술한 바와 같이 오옴접촉이 충분히 얻어지지 않는다고하는 문제가 있다.

더구나, 양호한 오옴접촉을 얻기 어려운 중에서도 조금이라도 오옴접촉을 양호하게 하기 위해 전극재료도 한정되어서 그 선택의 여지가 적다고하는 문제도 있다.

본 발명은 이와 같은 문제를 해결하기 위해 이루어진 것으로서, 절연기판상에 질화갈륨계 화합물반도체가 적층되는 반도체 발광소자에 있어서도 발광층에 접하는 부분에서는 발광특성이 최적인 캐리어농도를 유지하면서 n형층과 n측 전극과의 오옴접촉특성을 향상시켜서 순방향전압을 저하시키고 발광효율을 향상시킴과 동시에 전극재료의 선택의 여지를 확대할 수가 있는 반도체 발광소자를 제공하는 것을 목적으로 한다.

본 발명에 의한 반도체 발광소자는 기판과, 그 기판상에 발광층을 형성하기 위해 n형층 및 p형층을 포함하는 질화갈륨계 화합물반도체층이 적층되는 반도체 적층부와, 그 반도체 적층부의 n형층 및 p형층에 각각 전기적으로 접속해서 설치되는 n측 전극 및 p측 전극을 갖고 상기한 n형층은 상기한 n측 전극이 설치되는 부분의 캐리어농도가 상기한 발광층에 접하는 부분의 캐리어농도보다 크게 되도록 형성되어 있다.

이 구조로 하므로서 발광특성에 영향을 미치는 일이 없이 n형층과 n측 전극과의 오옴접촉을 양호하게 할 수가 있고 순방향전압을 내릴 수가 있다.

여기서, 질화갈륨계 화합물반도체란, III족원소의 Ga와 V족원소의 N과의 화합물 또는 III족원소의 Ga의 일부가 Al,In등의 다른 III족원소와 치환된 것, 및/또는 V족원소의 N의 일부가 P, As등 다른 V족원소와 치환된 화합물로 된 반도체를 말한다.

또, 발광층이란, 활성층을 n형층과 p형층으로 끼워 갖는 더블헤테로(double hetero)접합구조에 있어서는 활성층을, pn접합구조에서는 pn접합근방의 발광부를 의미한다.

상기한 n측 전극은 적층된 반도체층의 일부가 발광층을 넘어서 에칭되므로서 노출되는 캐리어농도가 큰 영역의 n형층에 설치되거나 반도체 적층부가 형성되는 기판의 적어도 일부가 제거되므로서 노출되는 캐리어농도가 큰 영역의 n형층에 설치된다.

이 기판이 제거될 경우, 기판상에 캐리어농도가 적은 버퍼(buffer)층이 존재할 경우에는 그 버퍼층도 에칭에 의해 제거된다.

상기한 n형층의 상기한 발광층측의 캐리어농도는 예를 들면 1×10¹⁸∼9×10¹⁸cm^-3, 바람직하게는 1×10¹⁸∼3×10¹⁸cm^-3, 상기한 n측 전극이 설치되는 n형층의 캐리어농도는 예를 들면 1×10¹⁹∼5×10¹⁹cm^-3,로 각각 형성된다.

상기한 반도체 적층부의 p형층측에 전기적으로 접속되어서 금속기판이 설치되므로서 상기한 p측 전극이 되고 상기한 캐리어농도가 큰 n형층이 전면적으로 노출되어서 그 표면에 상기한 n측 전극이 설치되는 구조로 할 수도 있다.

(실시예)

본 발명의 반도체 발광소자는 예를 들면 도1에 나타내는 바와 같이 사파이어(Al₂O₃단결정)등으로 된 절연성의 기판(1)의 표면에 발광층을 형성하는 반도체 적층부(10)가 형성되어서 그 표면측의 p형층(5)에 도시하지 않은 확산금속층을 거쳐서 p측 전극(8)이 전기적으로 접속되어 있다.

또, 반도체 적층부(10)의 일부가 제거되어서 노출되는 n형층(3)에 전기적으로 접속되도록 n측 전극(9)이 형성되어 있다. 본 발명에서는 예를 들면 도1에 나타내는 바와 같이 n형층(3)이 발광특성이 적합한 캐리어농도로 활성층(4)에 접하는 n형 제1층(3a)과 오옴접촉에 적합한 캐리어농도가 큰 n⁺형 제2층(3b)과 캐리어농도가 임의의 n형 제3층(3c)으로 되어 있고 활성층(4)(발광층)에 접하는 n형 제1층(3a)의 캐리어농도보다 캐리어농도가 큰 n⁺형 제2층(3b)에 n측 전극(9)이 설치되어 있는 것에 특징이 있다.

이와 같은 n형층(3)을 형성하기 위해서는 n형층(3)을 에피택셜성장시킬 때에 도입하는 도판트(dopant)의 양을 조정하므로서 얻어진다.

즉, 예를 들면, 유기금속화학기상성장법 (MOCVD법)에 의해 반도체층을 적층할 경우, 소망의 반도체층으로 하기 위한 반응가스와 함께 도입하는 도판트가스의, 예를 들면 SiH₄의 유량을 많게 하면 캐리어농도를 크게 할 수가 있고 SiH₄의 유량을 적게 하므로서 캐리어농도를 적게 할 수가 있다.

그 때문에 버퍼층(2)상에, 예를 들면 캐리어농도가 1×10¹⁷cm^-3정도가 되도록 n형 제3층(3c)을 1∼2㎛정도 에피택셜성장시킨 후, 도판트가스 SiH₄의 유량을 많게 해서 다시또 성장을 계속시키고 캐리어농도가 1×10¹⁹∼ 5×10¹⁹cm^-3정도의 n⁺형 제2층(3b)을 2∼3㎛정도 성장시키고 다시또 도판트가스 SiH₄의 유량을 감소시켜 성장을 계속시키고 캐리어농도가 1×10¹⁸∼9×10¹⁸cm^-3, 바람직하게는 1×10¹⁸∼ 3×10¹⁸cm^-3 정도의 n형 제1층(3a)을 1∼2㎛정도 성장시키므로서 얻어진다.

또한, n형 제1층(3a)의 두께는 캐리어의 봉쇄작용을 할 정도로 형성되면 되고 적어도 0.5㎛정도이면 된다. 또 n⁺형 제2층(3b)은 에칭에 의해 노출시킨 표면에 오옴접촉이 얻어지도록 전극을 설치할 필요가 있으므로 2㎛정도이상 형성하는 것이 바람직하다.

n형 제3층(3c)의 캐리어농도는 커도 되고, 적어도 되고, 도판트가 도핑(doping)되어 있지 않아도 된다. 따라서, 이 n형 제3층은 없고 n형 제1층(3a)과, n⁺형 제2층(3b)만으로 되어 있어도 n형 제1층(3a)이 활성층(4)에 접하고 있고 n⁺형 제2층(3b)에 n측 전극(9)이 설치되어 있는 구조로 되어 있으면 된다.

반도체 적층부(10)는, 예를 들면 GaN으로 된 저온버퍼층이 0.01∼0.2㎛정도, 크래드층이 되는 n형의 GaN 및 /또는 AlGaN계(Al과 Ga의 비율이 각종으로 변경될 수 있는 것을 의미한다. 이하 동일하다) 화합물반도체로 이루어지고 적어도 n형 제1층(3a)및 n⁺형 제2층(3b)을 갖는 전술한 구조의 n형층(3), 밴드갭에너지가 크래드층의 그것보다 적게 되는 재료, 예를 들면 InGaN계 화합물반도체로 된 활성층(4)이 0.05∼0.3㎛정도 및 p형의 AlGaN계 화합물반도체층 및/또는 GaN층으로 된 p형층(크래드층)(5)이 0.2∼1㎛정도, 기판(1)상에 각각 순차 적층되므로서 구성되어 있다.

또한 AlGaN계 화합물반도체는 캐리어의 봉쇄효과를 향상시키기 위해 n형 및 p형의 크래드층의 활성층(4)측에 설치되어 있는 경우가 있다. 따라서 n형 제1층(3a)를 AlGaN계 화합물 반도체층으로 n⁺형 제2층을 GaN층으로 형성할 수도 있다.

반도체 적층부(10)의 p형층(5)에 도시하지 않은 확산금속층을 거쳐서 전기적으로 접속되도록, 예를 들면 Ti와 Au의 적층구조로 된 p측 전극이 설치되고 반도체 적층부(10)의 일부가 에칭에 의해 제거되어서 노출되는 n⁺형 제2층(3b)에 예를 들면 Ti와 Al의 합금층으로 된 n측 전극(9)이 설치되고 웨이퍼(wafer)로부터 칩화되어서 본 발명의 LED칩이 형성되어 있다.

이 반도체 발광소자를 제조하기 위해서는, 예를 들면 MOCVD법에 의해 캐리어가스의 H₂와 함께 트리메틸갈륨(TMG),암모니아(이하 NH₃라한다)등의 반응가스 및 n형의 도판트가스로서의 SiH₄등을 공급해서 우선 예를 들면 사파이어등으로 된 절연기판(1)상에 예를 들면 400∼600℃정도의 저온에서 GaN층으로 된 저온버퍼층(2)을 0.01∼0.2㎛정도, 도판트가스 SiH₄의 유량을 전체의 가스량에 대해 0∼1×10^-4vol%정도로 해서 동일한 조성으로 캐리어농도가 1×10¹⁷cm^-3정도의 n형 제3층(3c)를 2㎛정도 성장시키고 이어서 SiH₄의 유량을 1×10^-2vol%정도로 해서 캐리어농도가 1×10¹⁹cm^-3정도의 n⁺형 제2층(3b)을 3㎛정도, 다시또 SiH₄의 유량을 1×10^-3vol%정도로 해서 캐리어농도가 1×10¹⁸cm^-3정도의 n형 제1층(3a)을 2㎛정도 각각 성장시킨다. 다시또 반응가스로서 트리메틸인듐(TMIn)을 추가하고 InGaN계 화합물반도체로 된 활성층(4)을 0.05∼0.3㎛정도의 막을 형성한다.

이어서, 반응가스의 TMIn을 트리메틸알루미늄(TMA)으로 변경하여 도판트가스로서, 예를 들면 디메틸아연(DMZn)을 도입해서 캐리어농도가 1×10¹⁷∼1×10¹⁸cm^-3정도의 p형의 AlGaN계 화합물반도체층 및 TMA를 중지하고 p형의 GaN층을 각각 0.1∼0.5㎛정도씩 적층하여 p형층(5)을 형성한다.

그후, 예를 들면 Ni및 Au를 증착시켜서 소결시키므로서 확산금속층을 2∼100nm정도 형성한다.

이어서, n측 전극을 형성하기 위해 n⁺형 제2층(3b)이 노출되도록 적층된 반도체 적층부(10)의 일부를 염소가스등에 의한 반응성이온에칭에 의해 에칭한다.

그리고 진공증착등에 의해 금속막을 형성하여 소결시키므로서 p측 전극(8)및 n측 전극(9)을 형성하여 칩화한다.

그 결과, 도1에 나타내는 반도체 발광소자가 얻어진다. 본 발명의 반도체 발광소자에 의하면 발광층(도1의 예에서는 활성층4)측의 n형층은 그 캐리어봉쇄에 최적인 캐리어농도의 n형 제1층으로 형성되면서 n측 전극이 설치되는 부분은 캐리어농도가 큰 n⁺형 제2층에 의해 형성되어 있으므로 우수한 발광특성을 갖고 있으면서 양호한 오옴접촉으로 전극을 설치할 수가 있다.

또한 p측 전극은 확산금속층을 거쳐서 설치되므로 오옴접촉을 위한 p형층의 캐리어농도는 별로 문제가 되지 않는다.

그 결과, 접촉저항이 내려가고 순방향전압 Vf가 낮은 반도체 발광소자가 얻어지고 발광효율이 향상됨과 동시에 전원전압을 낮게 할 수가 있다.

전술한 예에서는 n측 전극(9)으로서 Ti와 Al과의 합금층을 사용했으나, n측 전극(9)이 설치되는 n형층(3)의 부분의 캐리어농도가 크고 오옴접촉특성이 향상되기 때문에 다른 Ti-Au, Ni-Au, Ti-Pt, Au, Pt등을 사용할 수도 있다.

도2는 도1의 변형예를 나타내는 반도체 발광소자의 칩의 단면형상을 나타내는 도면이다. 즉, 이 예는 n측 전극(9)을 반도체 적층부(10)의 일부를 에칭제거해서 n형층(3)을 노출시키는 것이 아니고 기판(1)의 일부를 에칭에 의해 제거해서 n⁺형 제2층(3b)을 노출시키고 기판(1)측에 n측 전극(9)이 설치되어 있다.

이 경우, n형 제3층은 없는 쪽이 바람직하지만 캐리어농도가 적은 n형 제3층이 설치되어 있는 경우에는 기판(1)의 에칭시에 n형 제3층까지 에칭해서 n⁺형 제2층(3b)이 노출되도록 접촉구멍(1a)을 형성하면 된다.

또한, 도1과 동일부분에는 동일부호를 부여해서 그 설명을 생략한다.

도3은 다시또 다른 변형예를 나타내는 도면으로서, 이 예는 p측 전극(8)측에 Al등으로 된 금속판(11)이 설치되어서 새로운 기판으로 됨과 동시에 반도체층을 적층하는 때의 사파이어기판은 연마 등에 의해 제거되고, 그 제거에 의해 노출된 n⁺형 제2층(3b)에 n측 전극(9)이 설치된 것이다.

이와 같은 구조의 반도체 발광소자에 있어서도 n형층(3)이 활성층(4)측으로 캐리어농도가 발광특성에 맞추어서 형성된 n형 제1층(3a)과 n측 전극(9)이 설치되는 측에 캐리어농도가 큰 n⁺형 제2층(3b)이 설치되므로서 전술한 바와 같은 효과가 얻어진다. 또한 도1과 동일한 부분에는 동일한 부호를 부여해서 그 설명을 생략한다.

이상의 각 예에서는 n형층(3)과 p형층(5)으로서 활성층(4)을 끼워 갖게 되고 활성층(4)을 발광층으로 한 더블헤테로접합 구조이지만 n형층과 p형층이 직접 접합하는 pn접합구조의 반도체 발광소자라도 같은 모양이다.

이 경우, pn접합부에 발광층이 형성되고 pn접합부분측에 발광특성에 맞춘 캐리어농도의 n형 제1층이 형성되고 전극이 형성되는 부분이 n⁺형 제2층이 되도록 n형층이 형성된다.

또, 전술한 각 예에 있어서 적층되는 반도체층의 재료도 1예로서 그 재료에는 한정되지 않는다.

본 발명에 의하면 발광특성을 유지하면서 전극과 반도체층과의 오옴접촉특성이 향상되고 동작전압이 낮고 발광효율이 우수한 반도체 발광소자가 얻어진다.

다시 또, 양호한 오옴접촉이 얻어지기 쉬우므로 n측의 전극금속재료의 제한이 완화되고 전극금속의 선택범위가 확대된다고 하는 효과가 있다.

도1은 본 발명의 반도체 발광소자의 1실시형태의 LED칩의 단면설명도

도2는 도1의 반도체 발광소자의 다른 변형예를 나타내는 LED칩의 단면설명도

도3은 도1의 반도체 발광소자의 다른 변형예를 나타내는 LED칩의 단면설명도

도4는 종래의 반도체 발광소자의 LED칩의 1예의 사시설명도

(도면의 주요부분에 대한 부호의 설명)

1. 기판

3. n형층

3a. n형 제1층

3b. n⁺형 제2층

4. 활성층

5. p형층

8. p측 전극

9. n측 전극

10. 반도체 적층부

Claims (4)

1. 기판과, 그 기판상에 발광층을 형성하기 위해 n형층, 활성층 및 p형층을 포함하는 질화갈륨계 화합물반도체층이 적층되는 반도체 적층부와, 그 반도체 적층부의 n형층 및 p형층에 각각 전기적으로 접속해서 설치되는 n측 전극 및 p측 전극을 갖고, 상기 기판은, 상기 반도체 적층부 표면측에 상기 p형층과 전기적으로 접속해서 설치되고, 상기 p측 전극으로 되는 Al판으로 이루어지며, 상기 n형층은, 적어도 상기 활성층에 접속하는 제1층 및 상기 제1층의 캐리어 농도보다 큰 캐리어 농도를 갖는 제2층으로 이루어지며, 상기 반도체 적층부를 적층할 때의 기판을 전면적으로 제거하여 노출하는 상기 제2층의 표면의 일부에 상기 n측 전극이 Ti-Au합금 또는 Ti-Pt합금으로 형성되는 반도체 발광소자.
2. 제1항에 있어서,

   상기한 n형층의 상기한 발광층측의 캐리어농도가 1×10¹⁸∼9×10¹⁸cm^-3,상기한 n측 전극이 설치되는 n형층의 캐리어농도가 1×10¹⁹∼5×10¹⁹cm^-3 인 반도체 발광소자.
3. 제2항에 있어서,

   상기한 n형층의 상기한 발광층측의 캐리어농도가 1×10¹⁸∼3×10¹⁸cm^-3인 반도체 발광소자.
4. 절연 기판상에 발광층을 형성해야 할 제2의 n형층, 제1의 n형층, 활성층 및 p형층을 포함하는 질화갈륨계 화합물반도체층을 이 순서로 에피택셜 성장하고, 제2의 n형층의 캐리어 농도가 제1의 n형층의 캐리어 농도보다 크게 되도록 반도체 적층부를 형성하고,

   그 반도체 적층부의 표면측의 전면(全面)에 상기 p형층과 전기적으로 접속되도록 p측 전극으로 하는 금속판을 설치하고,

   상기 반도체 적층부를 적층할 때의 절연 기판을 연마에 의해 전부 제거함으로써, 상기 제2의 n형층을 노출시키고,

   상기 제2의 n형층의 노출면에 n측 전극을 형성하는 것을 특징으로 하는 반도체 발광소자의 제법.