JP4058593B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP4058593B2
JP4058593B2 JP2001248734A JP2001248734A JP4058593B2 JP 4058593 B2 JP4058593 B2 JP 4058593B2 JP 2001248734 A JP2001248734 A JP 2001248734A JP 2001248734 A JP2001248734 A JP 2001248734A JP 4058593 B2 JP4058593 B2 JP 4058593B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
light emitting
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001248734A
Other languages
English (en)
Other versions
JP2003060229A (ja
JP2003060229A5 (ja
Inventor
康二 大塚
哲次 杢
将貴 柳原
良孝 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001248734A priority Critical patent/JP4058593B2/ja
Publication of JP2003060229A publication Critical patent/JP2003060229A/ja
Publication of JP2003060229A5 publication Critical patent/JP2003060229A5/ja
Application granted granted Critical
Publication of JP4058593B2 publication Critical patent/JP4058593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は窒化物系化合物半導体を用いた半導体発光素子及びその製造方法に関する。
【0002】
【従来の技術】
GaN(窒化ガリウム)、AlGaN(窒化ガリウム アルミニウム)、InGaN(窒化ガリウム インジウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)等の窒化ガリウム系化合物半導体を用いた例えば青色発光ダイオード等の半導体発光素子は公知である。
従来の典型的な発光素子は、サファイアから成る絶縁性基板、この絶縁性基板の一方の主面(上面)に形成された例えば日本の特開平4‐297023号公報に開示されているGaxAl1-xN(但し、xは0<x≦1の範囲の数値である。)から成るバッファ層、このバッファ層の上にエピタキシャル成長によって形成された窒化ガリウム系化合物半導体(例えばGaN)から成るn形半導体領域、このn形半導体領域の上にエピタキシャル成長法によって形成された窒化ガリウム系化合物半導体(例えばInGaN)から成る活性層、及びこの活性層の上にエピタキシャル成長法によって形成されたp形半導体領域を備えている。カソ−ド電極はn形半導体領域に接続され、アノ−ド電極はp形半導体領域に接続されている。
【0003】
【発明が解決しようとする課題】
ところで、発光素子は、周知のように多数の素子の作り込まれたウエハをダイシング、スクライビング、劈開 (cleavage)等によって切り出して製作される。この時、サファイアから成る絶縁性基板は硬度が高いため、このダイシングを良好に且つ生産性良く行うことが困難であった。また、サファイアは高価であるため、発光素子のコストが高くなった。また、サファイアから成る基板は絶縁体であるため、カソ−ド電極を基板に形成することができなかった。このため、n形半導体領域の一部を露出させ、ここにカソ−ド電極を接続することが必要になり、半導体基体の面積即ちチップ面積が比較的大きくなり、その分発光素子のコストが高くなった。また、サファイア基板を使用した従来の発光素子では、n形半導体領域の垂直方向のみならず、水平方向即ちサファイア基板の主面に沿う方向にも電流が流れる。このn形半導体領域の水平方向の電流が流れる部分の厚みは4〜5μm程度と極めて薄いため、n形半導体領域の水平方向の電流通路の抵抗はかなり大きなものとなり、消費電力及び動作電圧の増大を招いた。更に、このn形半導体領域のカソ−ド電極の接続部分を露出させるために活性層及びp形半導体領域をエッチングによって削り取ることが必要になり、エッチングの精度を考慮してn形半導体領域は予め若干肉厚に形成しておく必要があった。このためn形半導体領域のエピタキシャル成長の時間が長くなり、生産性が低かった。
また、サファイア基板の代りにシリコンカーバイド(SiC)から成る導電性基板を用いた発光素子が知られている。この発光素子においては、カソ−ド電極を導電性基板の下面に形成できる。このため、サファイア基板を使用した発光素子に比べて、SiC基板を使用した発光素子は、チップ面積の縮小が図られること、劈開によりウエハの分離が簡単化する等の利点はある。しかし、SiCはサファイアよりも一段と高価であるため発光素子の低コスト化が困難である。また、SiC基板の上にn形半導体領域を低抵抗接触させることが困難であり、この発光素子の消費電力及び動作電圧がサファイア基板を使用した発光素子と同様に比較的高くなった。
【0004】
そこで、本発明の目的は、生産性及び性能の向上及びコストの低減を図ることができる半導体発光素子及びその製造方法を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、窒化物系化合物半導体即ち窒化物をベ−スとした化合物半導体を含んでいる半導体発光素子であって、不純物を含むシリコン又はシリコン化合物から成り且つ低い抵抗率を有している基板と、前記基板の一方の主面上に配置されたバッファ層と、発光機能を得るために前記バッファ層の上に配置された複数の窒化物系化合物半導体層を含んでいる半導体領域と、前記半導体領域の表面上に配置された第1の電極と、前記基板の他方の主面に配置された第2の電極とを備えており、前記バッファ層は、前記バッファ層は、AlxyGa1-x-yN(但し、x、yは、0<x≦1、0≦y<1、x+y≦1を満足する数値である。)から成り且つ量子力学的トンネル効果を生じさせることができる1nm〜8nmの厚みを有している第1の層と、AlabGa1-a-bN(但し、a、bは、0≦a<1、0≦b<1、a+b≦1を満足する数値である。)から成り且つ10nm〜300nmの厚みを有している第2の層とを複数回繰り返して配置した複合層から成り、前記第1の層と第2の層の内の少なくとも一方にB(ボロン)が含まれていることを特徴とする半導体発光素子に係わるものである。
【0006】
なお、請求項2に示すように、前記第1の層は、AlxyGa1-x-yN(但し、x、yは、0<x≦1、0≦y<1、x+y≦1を満足する数値である。)から成り、前記第2の層は、AlabGa1-a-bN(但し、a、bは、0≦a<1、0<b<1、a+b≦1、b>yを満足する数値である。)から成ることが望まし
た、請求項に示すように、前記第2の層はn形不純物としてシリコンを含むことが望ましい。
また、請求項に示すように、前記基板の前記バッファ層が配置されている側の主面は、ミラー指数で示す結晶の面方位において(111)ジャスト面又は(111)面から−4度から+4度の範囲で傾いている面であることが望ましい。
また、請求項に示すように、前記半導体領域の前記複数の窒化物系化合物半導体層のそれぞれは、GaN(窒化ガリウム)層、AlInN(窒化インジウム アルミニウム)層、AlGaN(窒化ガリウム アルミニウム)層、InGaN(窒化ガリウム インジウム)層、及びAlInGaN(窒化ガリウム インジウム アルミニウム)層から選択されたものであることが望ましい。
また、請求項に示すように、前記半導体領域は、前記バッファ層の上に配置された窒化物系化合物半導体から成る第1の導電形の第1の半導体層と、前記第1の半導体層の上に配置された窒化物系化合物半導体から成る活性層と、前記活性層の上に配置された窒化物系化合物半導体から成り且つ前記第1の導電形と反対の導電形を有している第2の半導体層とを備えていることが望ましい。
【0007】
【発明の効果】
本願請求項1の発明によれば次の効果が得られる。
(1) 基板が比較的安価なシリコン又はシリコン化合物であるので、発光素子のコストを低減できる。
(2) AlxyGa1-x-yN(但し、x、yは、0<x≦1、0≦y<1、x+y≦1を満足する数値である。)から成る第1の層と、AlabGa1-a-bN(但し、a、bは、0≦a<1、0≦b<1、a+b≦1を満足する数値である。)から成る第2の層との複合層から成るバッファ層は、この上に形成する窒化物系化合物半導体層の結晶性及び平坦性の改善に寄与する。即ち、AlxyGa1-x-yN(但し、x、yは、0<x≦1、0≦y<1、x+y≦1を満足する数値である。)から成る第1の層と、AlabGa1-a-bN(但し、a、bは、0≦a<1、0≦b<1、a+b≦1を満足する数値である。)から成る第2の層との複合層から成るバッファ層は、シリコン又はシリコン化合物から成る基板の結晶方位を良好に引き継ぐことができ、バッファ層の一方の主面に発光機能を得るための窒化物系化合物半導体層を結晶方位を揃えて良好に形成することができる。もし、シリコン又はシリコン化合物から成る基板の一方の主面に、GaN半導体層のみから成るバッファ層を形成した場合、シリコンとGaNとは格子定数の差が大きい為、このバッファ層の上面に平坦性に優れたGaN系化合物半導体領域を形成することができない。一方、本発明によれば、基板と窒化物系化合物半導体領域との間に、シリコン又はシリコン化合物から成る基板との格子定数差が比較的小さいAlxyGa1-x-yN(但し、x、yは、0<x≦1、0≦y<1、x+y≦1を満足する数値である。)から成る第1の層と、AlabGa1-a-bN(但し、a、bは、0≦a<1、0≦b<1、a+b≦1を満足する数値である。)から成る第2の層との複合層から成るバッファ層が介在しているため、窒化物系化合物半導体領域の平坦性が良くなる。この結果、発光特性が良好に得られる。
(3) 第1の層と第2の層との複合構造のバッファ層の熱膨張係数は、シリコン又はこの化合物から成る基板の熱膨張係数と窒化物系化合物から成る半導体領域の熱膨張係数との中間の値を有する。従って、バッファ層は基板と半導体領域との熱膨張係数の差に起因する歪の発生を比較的良好に抑制する。本発明では、更に、バッファ層を構成する第1の層と第2の層の内の少なくとも一方の層にB(ボロン)が含まれている。B(ボロン)を含むバッファ層は、B(ボロン)がまないバッファ層よりもシリコン又はシリコン化合物から成る基板の熱膨張係数に近い熱膨張係数を有する。このため、本発明のバッファ層によれば、シリコン又はシリコン化合物から成る基板と発光機能を有する半導体領域との間の熱膨張係数差に起因する半導体領域の歪を良好に防止できる。
(4) 第1及び第2の層の少なくとも一方にボロンを含めると、ボロンを含んだ層がボロンを含まない場合に比べて堅牢になり、クラックが発生し難くなる。
(5) バッファ層12が導電性を有するので、第1及び第2の電極は互いに対向するように配置することができる。この結果第1及び第2の電極間の電流通路の抵抗値を下げて消費電力及び動作電圧を小さくすることができる。
(6)第1の層の厚みが量子力学的トンネル効果を生じる1nm〜8nmの範囲に設定され、第2の層の厚みが10nm〜300nmの範囲に設定されている。第1の層12 a の厚みが8 nm を超えると量子力学的トンネル効果を良好に得ることができなくなり、バッファ層の電気的抵抗が増大する。また、第2の層の厚みが10nm以上であれば、発光素子の動作時における第1及び第2の電極間の抵抗及び電圧が比較的小さくなる。即ち、もし、第2の層の厚みが10nmよりも薄い時には、第2の層の価電子帯と伝導帯とに離散的なエネルギー準位が発生し、第2の層においてキャリアの伝導に関与するエネルギー準位が見かけ上増大する。この結果、基板と第2の層との間のエネルギバンドの不連続性が比較的大きくなり、発光素子の動作時の第1及び第2の電極間の抵抗及び電圧が比較的大きくなる。これに対し、第2の層の厚みが10nm以上になると、第2の層の価電子帯と伝導帯とにおける離散的なエネルギー準位の発生が抑制され、第2の層におけるキャリアの伝導に関与するエネルギー準位の増大が抑制される。この結果、基板と第2の層との間のエネルギバンドの不連続性の悪化が抑制され、発光素子の動作時の第1及び第2の電極間の抵抗及び電圧が小さくなる。即ち、図4に示すような効果を得ることができる
請求項2の発明によればバッファ層を構成する第2の層が窒化ボロン系化合物半導体、例えばBN、BGaN、AlBN、又はAlBGaNから成るので、動作電圧を良好に低減することができる。
即ち、もし、第2の層を窒化ボロン系化合物半導体ではない窒化物系化合物半導体、例えばGaN、又はAlGaNとし、第1の層を窒化アルミニウムボロン系化合物半導体とした場合でも基板との熱膨張係数差に起因する引っ張り歪の発生を防止することができる。しかし、第2の層を窒化ボロン系化合物半導体で構成すれば、基板との熱膨張係数差に起因する半導体領域の歪の発生を防止することができると共に、基板のエネルギバンドと第2の層のエネルギバンドとの間の不連続性を改善することができ、キャリアがバッファ層を通過し易くなる。この結果、第1及び第2の電極間の動作抵抗及び動作電圧を低減することが可能にな
請求項3の発明によれば、第2の層をn形半導体領域にすることができるのみでなく、第2の層が不純物を含むために抵抗が小さくなり、第1及び第2の電極間の抵抗及び電圧を小さくすることができ、電力損失の少ない発光素子を提供することができる。
請求項の発明によれば、基板の上にバッファ層及び発光機能を有する半導体領域を良好に形成することができ、発光効率を高めることができる。即ち、基板の主面の面方位を(111)ジャスト面又は(111)ジャスト面からのオフ角度が小さい面とすることによって、バッファ層及び発光機能を有する半導体領域の結晶表面の原子ステップ即ち原子レベルでのステップを無くすこと又は少なくすることができる。もし、(111)ジャスト面からのオフ角度の大きい主面上にバッファ層及び発光機能を有する半導体領域を形成すると、これ等に原子レベルで見て比較的大きいステップが生じる。エピタキシャル成長層が比較的厚い場合には多少のステップはさほど問題にならないが、活性層のような数nmオ−ダの厚みの薄い層を有する発光素子の場合には、発光素子を通電状態とした時にステップの近傍に発光に寄与しない電流即ち無効電流が流れ、発光効率が低下する。これに対して、基板の主面を(111)ジャスト面又はオフ角度の小さい面とすれば、ステップが小さくなり、無効電流も少なくなり、発光効率が大きくなる。
請求項の発明によれば、バッファ層上に発光機能を有する半導体領域を良好に形成することができる。
請求項の発明によれば、活性層が反対導電形の2つの半導体層で挟まれた構造を有するため、発光特性の良好な半導体発光素子を提供できる。
【0008】
【第1の実施形態】
次に、図1及び図2を参照して本発明の第1の実施形態に係わる半導体発光素子としての窒化ガリウム系化合物青色発光ダイオードを説明する。
【0009】
図1及び図2に示す本発明の実施形態に従う青色発光ダイオードは、発光機能を得るための複数の窒化ガリウム系化合物半導体層から成る半導体領域10と、シリコン半導体から成るサブストレ−ト即ち基板11と、バッファ層12とを有している。発光機能を有する半導体領域10は、GaN(窒化ガリウム)から成る第1の半導体層としてのn形半導体層13、p形のInGaN(窒化ガリウムインジウム)から成る発光層即ち活性層14、及び第2の半導体層としてのGaN(窒化ガリウム)から成るp形半導体層15とから成る。基板11とバッファ層12と発光機能を有する半導体領域10との積層体から成る基体16の一方の主面(上面)即ちp形半導体層15の表面上に第1の電極としてのアノード電極17が配置され、この基体16の他方の主面(下面)即ち基板11の他方の主面に第2の電極としてのカソード電極18が配置されている。バッファ層12、n形半導体層13、活性層14、及びp形半導体層15は、基板11の上に順次にそれぞれの結晶方位を揃えてエピタキシャル成長させたものである。
【0010】
基板11は、N形の導電形決定不純物としてAs(砒素)を含むN+形シリコン単結晶から成る。この基板11のバッファ層12が配置されている側の主面11aは、ミラー指数で示す結晶の面方位において(111)ジャスト面である。この基板11の不純物濃度は、5×1018cm-3〜5×1019cm-3程度であり、この基板11の抵抗率は0.0001Ω・cm〜0.01Ω・cm程度である。比較的低い抵抗率を有する基板11はアノ−ド電極17とカソード電極18との間の電流通路として機能する。また、基板11は、比較的厚い約350μmの厚みを有し、p形半導体層15、活性層14及びn形半導体層13から成る発光機能を有する半導体領域10及びバッファ層12の支持体として機能する。
【0011】
基板11の 一方の主面全体を被覆するように配置されたバッファ層12は、複数の第1の層12aと複数の第2の層12bとが交互に積層された複合層から成る。図1及び図2では、図示の都合上、バッファ層12が2つの第1の層12aと2つの第2の層12bとで示されているが実際には図3(B)の示すようにバッファ層12は10個の第1の層12aと10個の第2の層12bとを有する。
【0012】
第1の層12aは、
化学式 AlxyGa1-x-y
ここで、x、yは、0<x≦1、
0≦y<1、
x+y≦1
を満足する任意の数値、
で示すことができる材料で形成される。即ち、第1の層12aは、AlN(窒化アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、及びAlBGaN(窒化ガリウム ボロン アルミニウム)から選択されたもので形成される。図1及び図2の実施形態では、前記式のxが0.5、yが0とされた材料に相当するAl0.5Ga0.5Nが第1の層12aに使用されている。第1の層12aは、絶縁性を有する極薄い膜である。第1の層12aの格子定数及び熱膨張係数は第2の層12bよりもシリコン基板11に近い。
【0013】
第2の層12bは、
化学式 AlabGa1-a-b
ここで、a、bは、0≦a<1、0≦b<1、
a+b≦1
を満足する任意の数値、
で示すことができる材料から成るn形半導体の薄い膜である。即ち、第2の層12bはAl、B及びGaから選択された少なくとも1つの元素とNとを含む層であり、例えばGaN、BN、AlN、BGaN、AlGaN、AlBN及びAlBGaNから選択されたもので形成される。図1及び図2の実施形態では、前記式のaが0、bが0.3とされた材料に相当するB0.3Ga0.7Nが第2の層12bに使用されている。第2の層12bの価電子帯と伝導帯との間のギャップ即ちバンドギャップが第1の層12aのバンドギャップよりも小さい。第2の層12bの抵抗を小さくするために、Alの割合aを第1の層12aのAlの割合xよりも小さい例えば0.8以下、より好ましくは0.1以下に設定することが望ましい。第2の層12bは抵抗値の比較的小さい半導体として機能し、第1の層12aの相互間の電気的接続機能を有する。
【0014】
バッファ層12の第1の層12aの厚みT1は、好ましくは0.5nm〜10nm即ち5〜100オングストローム、より好ましくは1nm〜8nmである。第1の層12aの厚みが0.5nm未満の場合にはバッファ層12の上面に形成されるn形半導体領域13の平坦性が良好に保てなくなる。第1の層12aの厚みが10nmを超えると、量子力学的トンネル効果を良好に得ることができなくなり、バッファ層12の電気的抵抗が増大する。
【0015】
第2の層12bの厚みT2は、好ましくは0.5nm〜300nm即ち5〜3000オングストロームであり、より好ましくは10nm〜300nmである。第2の層12bの厚みが0.5nm即ち5オングストローム未満の場合には、第2の層12bの上に形成される一方の第1の層11aと第2の層12bの下に形成される他方の第1の層11aとの間の電気的接続が良好に達成されず、バッファ層12の電気的抵抗が増大する。第2の層12bの厚みが300nm即ち3000オングストロームを超えた場合には、格子定数及び熱膨張係数が第2の層12bよりもシリコン基板11に近い第1の層11aによるバッファ作用が相対的に小さくなり、n形半導体領域13の平坦性が良好に保てなくなる。
【0016】
図4は第2の層12bの厚みT2と発光素子の発光動作時におけるアノード電極17とカソード電極18との間の電圧Vfとの関係を示す。この図5から明らかなように、上記厚みT2が10nmよりも小さい時には電圧Vfが約4Vよりも高くなる。これに対して、厚みT2が10nm又はこれよりも大きい時には、電圧Vfが4Vよりも小さくなる。
第2の層12bの厚みT2が10nm未満の時には、第2の層12bにる第1の層12aの相互間の電気的接続機能が低下すると共に、シリコン基板11と第2の層12bとのエネルギバンドの不連続性が大きくなる。即ち、第2の層12bの厚みが10nmよりも薄い時には、第2の層12bの価電子帯と伝導帯とに離散的なエネルギー準位が発生し、第2の層12bにおいてキャリアの伝導に関与するエネルギー準位が見かけ上増大する。即ち、第1の層12aと第2の層12bが超格子の状態になる。この結果、基板11と第2の層12bとの間のエネルギバンドの不連続性が比較的大きくなり、発光素子の動作時のアノード電極17とカソード電極18との間の抵抗及び電圧Vfが比較的大きくなる。これに対し、第2の層12bの厚みが10nm以上になると、第2の層12bの価電子帯と伝導帯とにおける離散的なエネルギー準位の発生が抑制され、第2の層12bにおけるキャリアの伝導に関与するエネルギー準位の増大が抑制される。即ち、第1の層12aと第2の層12bとが超格子の状態になることが阻止される。この結果、基板11と第2の層12bとの間のエネルギバンドの不連続性の悪化が抑制され、アノード電極17とカソード電極18との間の抵抗及び電圧Vfが低くなる。従って、この実施例の第1の層12aの厚みT1が0.5nm、第2の層12bの厚みT2が30nmである。なお、この実施例では、第2の層12bにボロンが含まれているので、第2の層12bが堅牢になる。この結果、クラックの発生を防いで第2の層12bを厚く形成することができる。
【0017】
次に、第1の層12aがAl0.5Ga0.5N、第2の層12bがB0.3Ga0.7Nとされたバッファ層12を備えた発光素子の製造方法を説明する。
【0018】
まず、図3の(A)に示すn形不純物が導入されたn+形シリコン半導体から成る基板11を用意する。バッファ層12を形成するためのシリコン基板11の一方の主面11aは、ミラー指数で示す結晶の面方位において(111)ジャスト面、即ち正確な(111)面である。しかし、図3において0で示す(111)ジャスト面に対して−θ〜+θで示す範囲で基板11の主面11aを傾斜させることができる。−θ〜+θの範囲は−4°〜+4°であり、好ましくは−3°〜+3°であり、より好ましくは−2°〜+2°である。
【0019】
図5は基板11の主面11aの(111)ジャスト面に対するオフ角度θと発光強度比との関係を示す。ここでの発光強度比は、基板11の主面11aが(111)ジャスト面された発光素子を所定電流で駆動した時の発光強度即ち発生光量Q1と基板11の主面11aが(111)面を基準にして(112)面方向に角度θだけ傾いた面にされた発光素子を所定電流で駆動した時の発光強度即ち発生光量Q2との比Q2/Q1を示す。この図5から明らかなように(111)面からのオフ角度θが−4°〜+4°の範囲で発光強度比Q2/Q1が約0.05以上となり、−3°〜+3°の範囲で発光強度比Q2/Q1が約0.5以上となり、−2°〜+2°の範囲で発光強度比Q2/Q1が0.8以上になる。ここで、発光強度比が大きいことは、発光素子の発光効率が大きいことを意味する。シリコン基板11の主面11aの結晶方位を、(111)ジャスト面又は(111)ジャスト面からのオフ角度が小さい面とすることによって、バッファ層12及び発光機能を有する半導体領域10をエピタキシャル成長させる際の原子レベルでのステップを無くすこと又は小さくすることができる。もし、主面11aの結晶方位が(111)ジャスト面からのオフ角度が大きくなるように設定されている場合には、シリコン基板11の主面11a上にバッファ層12及び発光機能を有する半導体領域10をエピタキシャル成長で形成する時に、原子レベルで見て比較的大きいステップが生じる。エピタキシャル成長層が比較的厚い場合には多少のステップはさほど問題にならないが、活性層14のように例えば2nmのように薄い場合には、発光素子を通電状態とした時にステップの近傍に発光に寄与しない電流即ち無効電流が流れ、発光効率が低下する。これに対して、シリコン基板11の主面11aを(111)ジャスト面又はオフ角度の小さい面とすれば、ステップが無くなるか又は小さくなり、無効電流も少なくなり、発光効率が大きくなる。
【0020】
次に、図3(B)に示すように基板11の主面11a上にバッファ層12を形成する。このバッファ層12は、周知のMOCVD(Metal Organic Chemical Vapor Deposition)即ち有機金属化学気相成長法によってAl0.5Ga0.5Nから成る第1の層12aとB0.3Ga0.7Nから成る第2の層12bとを繰返して積層することによって形成する。即ち、シリコン単結晶の基板11をMOCVD装置の反応室内に配置し、まず、サーマルアニーリングを施して表面の酸化膜を除去する。次に、反応室内にTMA(トリメチルアルミニウム)ガス、TMG(トリメチルガリウム)ガス、NH3(アンモニア)ガスを約27秒間供給して、基板11の一方の主面に厚さT1が約5nm即ち約50オングストロームのAl0.5Ga0.5Nから成る第1の層12aを形成する。本実施例では基板11の加熱温度を1080℃とした後に、TMAガスの流量即ちAlの供給量を約31μmol/min、TMGガスの流量を31μmol/min、NH3ガスの流量即ちNH3の供給量を約0.14mol/minとした。続いて、TMAガスの供給を止め、基板11の加熱温度を1120℃まで下げ、しかる後、TEB(トリエチルボロン)ガス、TMGガス、NH3(アンモニア)ガス及びSiH4(シラン)ガスを約85秒間供給して、第1の層12aの上面に、厚さT2が30nm即ち300オングストロームのn形のB0.3Ga0.7Nから成る第2の層12bを形成する。ここで、SiH4ガスは形成膜中にn形不純物としてのSiを導入するためのものである。本実施例では、TEBガスの流量即ちボロンの供給量を75μmol/min、TMGガスの流量即ちガリウムの供給量を63μmol/min、NH3ガスの流量即ちNH3の供給量を約0.14mol/min、SiH4ガスの流量即ちSiの供給量を約21nmol/minとした。本実施例では、上述のAl0.5Ga0.5Nから成る第1の層12aとB0.3Ga0.7Nから成る第2の層12bの形成を50回繰り返してAl0.5Ga0.5Nから成る第1の層12aとB0.3Ga0.7Nから成る第2の層12bとが交互に100層積層されたバッファ層12を形成する。勿論Al0.5Ga0.5Nから成る第1の層12aと、B0.3Ga0.7Nから成る第2の層12bをそれぞれ25層等の任意の数に変えることもできる。
【0021】
次に、バッファ層12の上面に周知のMOCVD法によってn形半導体層13、活性層14及びp形半導体層15を順次連続して形成する。
即ち、上面にバッファ層12が形成された基板11をMOCVD装置の反応室内に配置して、反応室内にまずトリメチルガリウムガス即ちTMGガス、NH3 (アンモニア)ガス、SiH4 (シラン)ガスを供給してバッファ層12の上面にn形半導体層13を形成する。ここで、シランガスはn形半導体層13中にn形不純物としてのSiを導入するためのものである。本実施例ではバッファ層12が形成された基板11の加熱温度を1040℃とした後、TMGガスの流量即ちGaの供給量を約4.3μmol /min、NH3 ガスの流量即ちNH3 の供給量を約53.6mmol /min、シランガスの流量即ちSiの供給量を約1.5nmol/minとした。また、本実施例では、n形半導体層13の厚みを約0.2μmとした。従来の一般的発光ダイオードの場合には、n形半導体層の厚みが約4.0〜5.0μmであるから、これに比べて図1の本実施例のn形半導体層13はかなり肉薄に形成されている。また、n形半導体層13の不純物濃度は約3×1018cm-3であり、基板11の不純物濃度よりは十分に低い。尚、本実施例によればバッファ層12が介在しているので、1040℃のような比較的高い温度でn形半導体層13を形成することが可能になる。
【0022】
続いて、基板11の加熱温度を800℃とし、反応室内にTMGガス、アンモニアガスに加えてトリメチルインジウムガス(以下、TMIガスという)とビスシクロペンタジェニルマグネシウムガス(以下、Cp2 Mgガスという。)を供給してn形半導体層13の上面にp形InGaN(窒化インジウム ガリウム)から成る活性層14を形成する。ここで、Cp2 Mgガスは活性層14中にp形導電形の不純物としてのMg(マグネシウム)を導入するためのものである。本実施例では、TMGガスの流量を約1.1μmol /min、NH3ガスの流量を約67mmol /min、TMIガスの流量即ちInの供給量を約4.5μmol /min、Gp2 Mgガスの流量即ちMgの供給量を約12nmol /minとした。また、活性層14の厚みは約20×10-4μm即ち20オングストロ−ムとした。なお、活性層14の不純物濃度は約3×1017cm-3である。
【0023】
続いて、基板11の加熱温度を1040℃とし、反応室内にTMGガス、アンモニアガス及びCp2 Mgガスを供給して活性層14の上面にp形GaN(窒化ガリウム)から成るp形半導体層15を形成する。本実施例では、この時のTMGガスの流量を約4.3μmol /min、アンモニアガスの流量を約53.6μmol/min、Cp2 Mgガスの流量を約0.12μmol /minとした。また、p形半導体層15の厚みは約0.2μmとした。なお、p形半導体層15の不純物濃度は約3×1018cm-3である。
【0024】
上記のMOCVD成長方法によれば、シリコン単結晶から成る基板11の結晶方位を良好に引き継いでいるバッファ層12を形成することができる。また、バッファ層12の結晶方位に対してn形半導体層13、活性層14及びp形半導体層15の結晶方位を揃えることができる。
【0025】
第1の電極としてのアノード電極17は、例えばニッケルと金を周知の真空蒸着法等によって半導体基体16の上面即ちp形半導体層15の上面に付着させることによって形成し、p形半導体層15の表面に低抵抗接触させる。このアノード電極17は図2に示すように円形の平面形状を有しており、半導体基体16の上面のほぼ中央に配置されている。半導体基体16の上面のうち、アノード電極17の形成されていない領域19は、光取り出し領域として機能する。
【0026】
第2の電極としてのカソード電極18は、n形半導体層13に形成せずに、例えばチタンとアルミニウムを周知の真空蒸着法等によって基板11の下面全体に形成する。
【0027】
図1の青色発光ダイオードを外部装置に取付ける時には、例えばカソード電極18を回路基板等の外部電極に対して半田又は導電性接着剤で固着し、アノード電極17を周知のワイヤボンディング方法によって外部電極に対してワイヤで電気的に接続する。
【0028】
本実施形態の青色発光ダイオードによれば、次の効果が得られる。
(1) サファイアに比べて著しく低コストであり且つ加工性も良いシリコンから成る基板11を使用することができるので、材料コスト及び生産コストの削減が可能である。このため、GaN系発光ダイオードのコスト低減が可能である。
(2) 基板11の一方の主面に形成されたAl0.5Ga0.5Nから成る第1の層12aの格子定数はシリコンの格子定数とGaNの格子定数との間を有する。従って、第1の層12aは、シリコンから成る基板11の結晶方位を良好に引き継ぐことができる。この結果、バッファ層12の一方の主面に、n形半導体層13、活性層14及びp形半導体層15からなるGaN系半導体領域10を結晶方位を揃えて良好に形成することができる。このため、GaN系半導体領域10の特性が良くなり、発光特性も良くなる。
(3) 第1の層12aと第2の層12bが複数積層されて成るバッファ層12を介して半導体領域10を形成すると、半導体領域10の平坦性が良くなる。即ち、もし、シリコンから成る基板11の一方の主面に、GaN半導体層のみによって構成されたバッファ層を形成した場合、シリコンとGaNとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れたGaN系半導体領域を形成することはできない。これに対し、本実施例では、基板11とGaN系半導体領域10との間にシリコンとの格子定数差が比較的小さいAl0.5Ga0.5Nから成る第1の層12aが介在し、且つ第1の層12aの相互間にB0.3Ga0.7Nから成る第2の層12bを配置した複合構造のバッファ層12が設けられている。このため、バッファ層12の上に平坦性及び結晶性の良いGaN系半導体領域10を形成することができる。この結果、GaN系半導体領域10の発光特性が良くなる。
(4) アノード電極17とカソード電極18とが対向配置されているので、これ等の間に、順方向電圧を印加すると、半導体基体16の厚み方向(縦方向)に順方向電流が流れる。このため、アノード電極17とカソ−ド電極18と間の抵抗値及び電圧を下げることができ、発光ダイオ−ドの消費電力を小さくすることが可能になる。
(5) バッファ層12に含まれている複数の第1の層12aのそれぞれが量子力学的なトンネル効果の生じる厚さに設定されているので、バッファ層12の抵抗の増大を抑えることができる。
(6) 基板11とGaN系半導体領域10との熱膨張係数差に起因する歪みの発生を抑制できる。即ち、シリコンの熱膨張係数とGaNの熱膨張係数とは大きく相違するため、両者を直接に積層すると熱膨張係数差に起因する歪みが発生し易い。しかし、本実施例の第1の層12aと第2の層12bとの複合層から成るバッファ層12の熱膨張係数は基板11の熱膨張係数とGaN系半導体領域10の熱膨張係数との中間値を有する。このため、このバッファ層12によって基板11とGaN半導体領域10との熱膨張係数の差に起因する歪みの発生を抑制することができる。
なお、バッファ層12の第2の層12bにボロンが含まれているので、バッファ層12にボロンを含めない場合よりもバッファ層12の熱膨張係数をシリコン基板11に近似させることができる。
(7)第2の層12bにボロンが含まれており、且つ第2の層12bの厚みが比較的厚い30nmであるので、基板11のエネルギ−バンドと第2の層12bのエネルギ−バンドとの不連続性が改善され、動作時におけるアノ−ド電極19とカソ−ド電極18との間の抵抗値及び電圧が低くなる。
(8)第2の層12bにボロンが含まれているので、第2の層12bがボロンを含まない場合に比べて堅牢になり、クラックの発生を防いで第2の層12bを比較的厚く形成することができる。
(9)従来のサファイア基板を使用した発光素子に比べてカソ−ド電極18の形成が容易になる。即ち、従来のサファイア基板を使用した発光素子の場合は、図1及び図2のp形半導体領域15及び活性層14に相当するものの一部を除去してn形半導体領域13の一部を露出させ、この露出したn形半導体領域13にカソ−ド電極を接続することが必要になった。このため、従来の発光素子は、カソ−ド電極が形成しにくいという欠点、及びカソ−ド電極を形成するためにn形半導体領域の面積が大きくなるという欠点があった。図1及び図2の発光素子は上記欠点を有さない。
(10)シリコン基板11の主面11aの結晶方位を(111)ジャスト面としたので、半導体領域10におけるステップが少なくなり、無効電流が小さくなり、発光効率が向上する。
【0029】
【第2の実施形態】
次に、図6を参照して第2の実施形態の半導体装置を説明する。但し、図6において図1と実質的に同一の部分には同一の符号を付してその説明を省略する。
【0030】
図6の半導体装置は、図1に示した発光ダイオ−ドのシリコン基板11に別の半導体素子としてのトランジスタ20を設けたものである。トランジスタ20は素子分離用のP形半導体領域21の中に形成されたコレクタ領域Cとベ−ス領域Bとエミッタ領域Eとから成る。このように、発光ダイオ−ドとトランジスタとを複合化すると、これ等を含む回路装置の小型化及び低コスト化を図ることができる。
【0031】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
(1) 基板11を単結晶シリコン以外の多結晶シリコン又はSiC等のシリコン化合物とすることができる。
(2) 半導体基体16の各層の導電形を実施例と逆にすることができる。
(3) n形半導体層13、活性層14及びp形半導層15のそれぞれを、複数の半導体層の組み合せで構成することができる。
(4)n形半導体層13、活性層14及びp形半導体層15のそれぞれの材料を、GaN(窒化ガリウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、InGaN(窒化ガリウム インジウム)、及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された窒化ガリウム系化合物半導体又は窒化インジウム系化合物半導体とすることができる。
(5)n形半導体層13を省いてバッファ層12の上にGaInNから成る活性層14を直接に接触させることができる。これにより、肉厚のAlGaNクラッド層を介在させて活性層14を形成する場合に比較して活性層14に加わる引っ張り応力が緩和される。このため、活性層14の結晶性が良好となり、発光素子の発光特性が更に良好に得られる。
(6) アノ−ド電極17の下にオ−ミックコンタクトのためのP+形半導体層を設けることができる。
(7) アノ−ド電極17を透明電極とすることができる。
(8) バッファ層12の第1の層12aの数を第2の層12bよりも1層多くしてバッファ層12の最上層を第1の層12aとすることができる。また、逆に第2の層12bの数を第1の層12aの数より1層多くすることができる。
(9) 第1の層12a及び第2の層12bは、これ等の機能を阻害しない範囲で不純物を含むものであってもよい。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に従うの発光ダイオードを示す中央縦断面図である。
【図2】図1の発光ダイオードの斜視図である。
【図3】図1の発光ダイオ−ドの構造を製造工程順に拡大して示す断面図である。
【図4】第2の層の厚みと順方向電圧との関係を示す図である。
【図5】シリコン基板の主面の(111)ジャスト面に対するオフ角度と発光強度比との関係を示す図である。
【図6】第2の実施形態の半導体装置を示す断面図である。
【符号の説明】
10 GaN系半導体領域
11 シリコン単結晶から成る基板
12 バッファ層
12a AlxyGa1-x-yNから成る第1の層
12b AlabGa1-a bNから成る第2の層
13 n形半導体層
14 活性層
15 p形半導体層
16 基体
18 アノード電極
19 カソード電極

Claims (6)

  1. 窒化物系化合物半導体を含んでいる半導体発光素子であって、
    不純物を含むシリコン又はシリコン化合物から成り且つ低い抵抗率を有している基板と、
    前記基板の一方の主面上に配置されたバッファ層と、
    発光機能を得るために前記バッファ層の上に配置された複数の窒化物系化合物半導体層を含んでいる半導体領域と、
    前記半導体領域の表面上に配置された第1の電極と、
    前記基板の他方の主面に配置された第2の電極と
    を備えており、
    前記バッファ層は、AlxyGa1-x-yN(但し、x、yは、0<x≦1、0≦y<1、x+y≦1を満足する数値である。)から成り且つ量子力学的トンネル効果を生じさせることができる1nm〜8nmの厚みを有している第1の層と、AlabGa1-a-bN(但し、a、bは、0≦a<1、0≦b<1、a+b≦1を満足する数値である。)から成り且つ10nm〜300nmの厚みを有している第2の層とを複数回繰り返して配置した複合層から成り、前記第1の層と第2の層の内の少なくとも一方にB(ボロン)が含まれていることを特徴とする半導体発光素子。
  2. 前記第1の層は、AlxyGa1-x-yN(但し、x、yは、0<x≦1、0≦y<1、x+y≦1を満足する数値である。)から成り、前記第2の層は、AlabGa1-a-bN(但し、a、bは、0≦a<1、0<b<1、a+b≦1、b>yを満足する数値である。)から成ることを特徴とする請求項1記載の半導体発光素子。
  3. 前記第2の層はn形不純物としてシリコンを含むことを特徴とする請求項1又は2記載の半導体発光素子。
  4. 前記基板の前記バッファ層が配置されている側の主面は、ミラー指数で示す結晶の面方位において(111)ジャスト面又は(111)面から−4度から+4度の範囲で傾いている面であることを特徴とする請求項1又は2又は3記載の半導体発光素子。
  5. 前記半導体領域の前記複数の窒化物系化合物半導体層のそれぞれは、GaN(窒化ガリウム)層、AlInN(窒化インジウム アルミニウム)層、AlGaN(窒化ガリウム アルミニウム)層、InGaN(窒化ガリウム インジウム)層、及びAlInGaN(窒化ガリウム インジウム アルミニウム)層から選択されたものであることを特徴とする請求項1又は2又は3記載の半導体発光素子。
  6. 前記半導体領域は、
    前記バッファ層の上に配置された窒化物系化合物半導体から成る第1の導電形の第1の半導体層と、
    前記第1の半導体層の上に配置された窒化物系化合物半導体から成る活性層と、
    前記活性層の上に配置された窒化物系化合物半導体から成り且つ前記第1の導電形と反対の導電形を有している第2の半導体層と
    を備えていることを特徴とする請求項1又は2又は3記載の半導体発光素子。
JP2001248734A 2001-08-20 2001-08-20 半導体発光素子 Expired - Fee Related JP4058593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001248734A JP4058593B2 (ja) 2001-08-20 2001-08-20 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001248734A JP4058593B2 (ja) 2001-08-20 2001-08-20 半導体発光素子

Publications (3)

Publication Number Publication Date
JP2003060229A JP2003060229A (ja) 2003-02-28
JP2003060229A5 JP2003060229A5 (ja) 2005-07-07
JP4058593B2 true JP4058593B2 (ja) 2008-03-12

Family

ID=19077850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001248734A Expired - Fee Related JP4058593B2 (ja) 2001-08-20 2001-08-20 半導体発光素子

Country Status (1)

Country Link
JP (1) JP4058593B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957432B2 (en) 2010-04-28 2015-02-17 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
JP2015050224A (ja) * 2013-08-30 2015-03-16 学校法人東京理科大学 Iii−v族窒化物半導体、半導体発光素子、半導体発光装置、光触媒半導体素子、光触媒酸化還元反応装置および光電気化学反応実行方法
CN116053372B (zh) * 2023-04-03 2023-06-02 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957432B2 (en) 2010-04-28 2015-02-17 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2003060229A (ja) 2003-02-28

Similar Documents

Publication Publication Date Title
US6979844B2 (en) Light-emitting semiconductor device and method of fabrication
US7176480B2 (en) Light-emitting semiconductor device having a quantum well active layer, and method of fabrication
CN1249820C (zh) 氮化物半导体器件及其制造方法
JP4168284B2 (ja) 窒化物系半導体素子
JP3952210B2 (ja) 窒化物系半導体素子及びその製造方法
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
JP3500281B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
KR100615122B1 (ko) 반도체 발광소자
JP4178410B2 (ja) 半導体発光素子
JP4058595B2 (ja) 半導体発光素子及びその製造方法
JP3940933B2 (ja) 窒化物系半導体素子
JP2001313421A (ja) 半導体発光素子及びその製造方法
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP4041908B2 (ja) 半導体発光素子の製造方法
JP3981797B2 (ja) 半導体発光素子
JP4058593B2 (ja) 半導体発光素子
JP4058594B2 (ja) 半導体発光素子
JP4041906B2 (ja) 半導体発光素子
JP2003142729A (ja) 半導体発光素子
JP4701513B2 (ja) 発光素子及びその製造方法
JP3978581B2 (ja) 半導体発光素子及びその製造方法
JP2004193498A (ja) 半導体発光素子及びその製造方法
JP2001274457A (ja) 半導体発光素子
TW202406170A (zh) 發光元件及其製造方法
TW202315157A (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees