CN100405545C - 氮化物类半导体元件及其制造方法 - Google Patents

氮化物类半导体元件及其制造方法 Download PDF

Info

Publication number
CN100405545C
CN100405545C CNB200480015512XA CN200480015512A CN100405545C CN 100405545 C CN100405545 C CN 100405545C CN B200480015512X A CNB200480015512X A CN B200480015512XA CN 200480015512 A CN200480015512 A CN 200480015512A CN 100405545 C CN100405545 C CN 100405545C
Authority
CN
China
Prior art keywords
type
nitride
layer
based semiconductor
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200480015512XA
Other languages
English (en)
Other versions
CN1799123A (zh
Inventor
大塚康二
佐藤纯治
圶哲次
多田善纪
吉田隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN1799123A publication Critical patent/CN1799123A/zh
Application granted granted Critical
Publication of CN100405545C publication Critical patent/CN100405545C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

为了形成氮化物类半导体元件而准备掺杂p型杂质且具有充分的导电性的p型硅衬底(1)。通过在硅衬底(1)上依次外延生长由AlN构成的第一缓冲层(11)、由n-InGaN构成第二缓冲层(12)、由n-GaN构成的n型氮化物半导体层(13)、活性层(14)以及由p-GaN构成的p型氮化物半导体层(15)时的加热处理,使第一层(11)的Al、第二层12的Ga和In扩散到p型硅衬底(1),在p型硅衬底(1)和缓冲层(11)之间形成合金层(2)。Al、Ga、In也扩散到与合金层(2)相邻的p型硅衬底(1)内部,但Al、Ga、In对硅而言作为p型杂质起作用且由于硅衬底(1)为p型,在硅衬底(1)中不形成pn结。结果,氮化物类半导体元件的驱动电压变低。

Description

氮化物类半导体元件及其制造方法
技术领域
本发明涉及发光二极管(LED)、晶体管等氮化物类半导体元件及其制造方法。
背景技术
用以构成氮化物类半导体元件的衬底由蓝宝石或碳化硅或硅构成。硅衬底比蓝宝石衬底和碳化硅衬底容易切断,具有可低成本化的优点。另外,硅衬底能够得到在蓝宝石衬底上不能得到的导电性。因此,能够将硅衬底作为电流通路使用。但是,因硅衬底与氮化物半导体之间的电位势垒而产生较大的电压降,发光二极管的驱动电压变得较高。
在日本特许公开公报2002-208729号(以下,称为专利文献1)中公开了用以解决硅衬底上的上述缺点的技术。该专利文献1中,在n型硅衬底上,依次外延生长作为缓冲层的AlN(氮化铝)层、具有与硅衬底相同的导电型的n型InGaN(氮化镓铟)层、n型GaN(氮化镓)层、由InGaN构成的活性层以及p型GaN层。依据该技术,InGaN层的In和Ga以及AlN层的Al扩散到硅衬底,在硅衬底的表面区域产生由Ga和In和Al和Si构成的合金层即金属化合物区域。该合金层具有降低硅和AlN之间的异质结的电位势垒的功能。结果,能够降低在发光二极管上流过预定电流时的驱动电压,减小耗电并提高发光二极管的效率。
但是形成这样的金属化合物区域的场合,AlN层及n型InGaN层的Al、In及Ga也向n型硅衬底扩散。Al、In及Ga等的III族元素对硅而言作为p型杂质起作用,因此在n型硅衬底的表面部分形成p型区域,在硅衬底中产生pn结。该pn结产生约0.6V的正向电压降。结果,在硅衬底与氮化物半导体之间的电位势垒比较大,与使用蓝宝石衬底的发光二极管相比,发光二极管的电压降即驱动电压高达1.2倍左右。
上述的电压降和驱动电压高的问题,在发光二极管以外的晶体管等其它氮化物类半导体元件上也发生。
作为发光二极管的其它问题,存在难以形成满足光的取出和电连接两个方面的电极的问题。即,一般对具有发光功能的半导体区的表面设置例如由氧化铟和氧化锡的混合物构成的透明电极,并且在透明电极表面上的大致中央设置用以连接导线等的焊盘电极。透明电极例如厚度为10nm左右的薄的导体膜,因此焊盘电极的金属材料向透明电极或透明电极和半导体区两个部分扩散,在半导体区和焊盘电极之间形成肖特基势垒。该肖特基势垒具有阻止发光二极管正向电流的功能,因此抑制流入半导体区的焊盘电极下部分的电流,半导体区外围侧部分的电流增大。可是,如果通过使用n型硅衬底来增大发光二极管的正向驱动电压,那么硅衬底及半导体区上的耗电会变大,此处的发热量也变大,上述肖特基势垒的特性劣化,且通过该肖特基势垒的泄漏电流增大,相反地外围侧部分的电流减少。由于焊盘部分具有非透光性,即使半导体区中央内部的发光量增大,取到外部的光量也几乎不增大。另外,如果半导体区外围部分的电流减少,那么半导体区外围部分的内部的发光量变少,经由透明电极取到外部的光量也减少。因此,使用n型硅衬底不能得到具有高发光效率的发光二极管。还有,众所周知,为了限制焊盘电极下部的电流,在焊盘电极和半导体区之间设置由绝缘性材料构成的电流阻挡层的发光二极管,但这需要形成电流阻挡层的特别的工序,发光二极管的成本必然变高。
发明的公开
本发明的目的在于降低使用硅衬底的氮化物类半导体元件的电压降及驱动电压。
用以达成上述目的的本发明涉及一种氮化物类半导体元件,其特征在于设有:具有导电性的p型硅衬底;在所述p型硅衬底的一方主面上形成至少包含镓和铝和硅的合金层;在所述合金层上配置的至少包含一个n型氮化物半导体层的缓冲区;在所述缓冲区上配置的用以形成半导体元件的主半导体区;与所述主半导体区连接的第一电极;以及与所述p型硅衬底的另一主面连接的第二电极。
所述主半导体区是指半导体元件的活性部或有源部。另外,所述半导体元件除所述第一和第二电极外还可以有其它电极。
作为所述半导体元件构成发光二极管时,最好所述主半导体区至少包含活性层和p型氮化物半导体层。
作为所述半导体元件构成晶体管时,最好所述主半导体区至少包含p型基极区和n型发射极区。
作为所述半导体元件构成绝缘栅型场效应晶体管时,最好所述主半导体区至少包含p型主体区和n型源极区。
所述合金层最好具有使该合金层与所述p型硅衬底的界面或该界面附近产生电子和孔穴并使电子和孔穴复合的功能。
所述合金层最好为镓和铟和铝和硅的合金层。
所述缓冲区最好包括由在所述合金层上形成的至少包含铝的氮化物半导体构成的第一缓冲层和由在所述第一缓冲层上形成的至少包含镓的n型氮化物半导体构成的第二缓冲层。
所述缓冲区的所述第一缓冲层最好由可用化学式AlxInyGa1-x-yN表示的材料构成,这里x和y是满足0<x≤1、0≤y<1、0<x+y≤1的数值。
所述缓冲区的所述第一缓冲层最好是具有2nm~60nm厚度的氮化铝层。
所述缓冲区的所述第二缓冲层最好由在可用化学式AlaInbGa1-a- bN表示的材料中添加n型杂质而构成,这里a和b是满足0≤a<1、0≤b<1、a<x的数值。
所述缓冲区的所述第二缓冲层最好由包含铟和镓的n型氮化物半导体构成。
所述缓冲区最好在所述第二缓冲层上还设有多层结构的缓冲区,所述多层结构的缓冲区由按第一比例包含Al(铝)的氮化物半导体构成的多个第一层和不含Al或按小于所述第一比例的第二比例包含Al的氮化物半导体构成的多个第二层构成,所述第一层和所述第二层交互层叠。
所述主半导体区是用以形成发光二极管的区域,最好至少包括活性层和在该活性层上配置的p型氮化物半导体层,所述第一电极是与所述p型氮化物半导体层电连接的阳极,所述第二电极为阴极。
所述第一电极最好由与所述p型氮化物半导体层电连接的具有透光性的导电膜和在所述导电膜表面的一部分上形成的连接用金属层构成。
所述连接用金属层最好由可在所述p型氮化物半导体层之间形成肖特基势垒的材料构成。
所述氮化物类半导体元件最好还设有在所述p型氮化物半导体层和所述导电膜之间配置的n型辅助氮化物半导体层。
所述主半导体区是用以构成晶体管的区域,最好至少包括p型基极区和n型发射极区,所述第一电极是与所述n型发射极区电连接的发射极,所述第二电极为集电极,并且还设有与所述p型基极区电连接的基极。
所述主半导体区是用以构成绝缘栅型场效应晶体管的区域,最好至少包括p型主体区和在该p型主体区中配置的n型源极区,所述第一电极是与所述n型源极区电连接的源电极,所述第二电极为漏电极,并且还包括栅电极。
另外,本发明的制造氮化物类半导体元件的方法,最好包括:准备具有导电性的p型硅衬底的工序;在所述p型硅衬底上形成至少包含镓和铝和硅的合金层的工序;在所述合金层上外延生长至少包含镓的n型氮化物半导体而得到缓冲层的工序;以及在所述缓冲层上外延生长用以形成半导体元件的氮化物半导体而得到主半导体区的工序。
另外,制造氮化物类半导体元件的方法,最好包括:准备具有导电性的p型硅衬底的工序;在所述p型硅衬底上外延生长至少包含铝的氮化物半导体而得到第一缓冲层的工序;在所述第一缓冲层上外延生长至少包含镓的n型氮化物半导体而得到第二缓冲层的工序;以及在所述第二缓冲层上外延生长用以形成半导体元件的氮化物半导体而得到主半导体区的工序,还有,得到所述主半导体区的工序中,使所述第一缓冲层的铝和所述第二缓冲层的镓扩散到所述p型硅衬底,在所述p型硅衬底和所述第一缓冲层之间得到至少包含镓和铝和硅的合金层。
本发明中,尽管设有包含n型氮化物半导体层的缓冲区,却使用p型硅衬底。因此,即使缓冲区中包含的Ga、Al等的III族元素扩散到p型硅衬底,由于这些元素对硅而言是p型杂质,在p型硅衬底上也不产生pn结。另外,所述合金层具有使与p型硅衬底的界面上产生电子和孔穴并使电子和孔穴复合的功能。结果,降低p型硅衬底与n型缓冲区之间异质结的电位势垒,并容易达成显著减小半导体元件的驱动电压。
另外,由于设有缓冲区,能够得到结晶性良好的主半导体区。
另外,依据本发明的具体例,在所述发光二极管的所述第一电极由与所述p型氮化物半导体层电连接的具有透光性的导电膜和在所述导电膜表面的一部分上形成的连接用金属层构成时,如上所述,在连接用金属层和半导体区之间产生肖特基势垒,该肖特基势垒发挥阻止发光二极管的正向电流的功能。但是,若发光二极管的耗电和发热大,则降低肖特基势垒对发光二极管正向电流的阻止功能。与之相比,由于依据本发明具体例的发光二极管的耗电和发热小,能够抑制降低肖特基势垒对发光二极管正向电流的阻止功能,从而提高发光效率。
附图的简单说明
图1是概略表示本发明实施例1的发光二极管的剖视图。
图2是表示图1的发光二极管和传统发光二极管的正向电压和电流之关系的特性图。
图3是与传统发光二极管比较表示图1的发光二极管的驱动电压的减小效果的能带图。
图4是概略表示本发明实施例2的发光二极管的剖视图。
图5是概略表示本发明实施例3的发光二极管的剖视图。
图6是概略表示本发明实施例4的发光二极管的剖视图。
图7是概略表示本发明实施例5的发光二极管的剖视图。
图8是概略表示本发明实施例6的晶体管的剖视图。
图9是概略表示本发明实施例7的场效应晶体管的剖视图。
实施本发明的最佳方式
以下,参照图1~图9说明本发明的实施方式。
实施例1
图1所示的作为实施例1的氮化物类半导体元件的发光二极管,其中设有:p型硅衬底1、合金层2、缓冲区3、用以构成发光二极管主要部分的主半导体区4、第一和第二电极5、6。缓冲区3由在p型硅衬底1上外延生长的第一缓冲层11和n型的第二缓冲层12构成。主半导体区4由在缓冲区3上外延生长的n型氮化物半导体层13和活性层14和p型氮化物半导体层15构成。从活性层14发射的光由配置第一电极5的主半导体区4的主面向外部取出。
p型硅衬底1是本发明特征的构成要件,尽管其上配置了n型的第二缓冲层12,却具有相反的导电型。在该硅衬底1上作为p型杂质起作用的例如B(硼)等的III族元素例如以5×1018cm-3~5×1019cm-3左右的浓度掺杂。因而,硅衬底1是具有0.0001Ω·cm~0.01Ω·cm左右的低电阻率的导电性衬底,成为第一和第二电极6、7间的电流通路。另外,该硅衬底1具有能够作为其上缓冲区3和主半导体区4等的机械支持衬底起作用的厚度例如350nm。
p型硅衬底1上的合金层2是硅(Si)和镓(Ga)和铟(In)和铝(Al)的合金层。在该合金属2和硅衬底1的界面以及该合金属2和缓冲区3的界面发生电子和孔穴,且产生电子和孔穴的复合。因而,该合金层2也可称为电位势垒减小层,具有降低硅衬底1和缓冲区3之间产生的电位势垒的功能。为了得到充分的电位势垒减小效果,最好使合金层2的平均厚度在5nm以上。还有,该合金层2可具有均一的厚度,也可具有不均一的厚度。关于该合金层2的生成的详细容后详述。
缓冲区3配置在合金层2上,且通过组合由按第一比例包含Al(铝)的氮化物半导体构成的第一缓冲层11和不含Al或按小于所述第一比例的第二比例包含Al的n型氮化物半导体构成的第二缓冲层12形成。
第一缓冲层11例如由化学式AlxInyGa1-x-yN表示的氮化物半导体构成,这里x和y是满足0<x≤1、0≤y<1、0<x+y≤1的数值。图1的实施例的第一缓冲层11相当于x=1、y=0的氮化铝(AlN)。第一缓冲层11的厚度最好在1~60nm范围。另外,第一缓冲层11的厚度最好为可得到量子力学隧道效应的1~10nm,若为2~3nm则更好。图1的实施例的第一缓冲层11形成厚度约为3nm。还有,第一缓冲层11上能够掺杂例如硅(Si)等的n型杂质。另外,第一缓冲层11上可添加B(硼)。含有B(硼)的第一缓冲层11可由化学式AlxMyGa1-x-yN表示,这里所述M是从In(铟)和B(硼)中选择的至少1种元素,所述x和y是满足0<x≤1、0≤y<1、0<x+y≤1的数值。
为了使硅衬底1的面方位良好地继承由包含Ga的氮化物半导体构成的第二缓冲层12,包含Al的第一缓冲层11最好由该第一缓冲层11与p型硅衬底1之间的晶格常数之差小于第二缓冲层12与p型硅衬底之间的晶格常数的材料形成。另外,第一缓冲层11的材料最好为其特性上该第一缓冲层11与p型硅衬底1之间的热膨胀系数之差小于第二缓冲层12或主半导体区4~4c与p型硅衬底1之间的热膨胀系数之差。另外,第一缓冲层11具有延迟第二缓冲层12中包含的In和Ga开始向硅衬底1扩散的功能。为了得到这些功能,第一缓冲层11最好具有2nm~60nm的厚度。
缓冲区3的第二缓冲层12在至少包含镓(Ga)的n型氮化物半导体例如由化学式AlaInbGa1-a-bN表示的氮化物半导体中添加n型杂质而构成,这里a和b是满足0≤a<1、0≤b<1、a<x、y<b的数值。本实施例的第二缓冲层12由厚度为30nm的n型氮化镓铟(In0.5Ga0.5N)构成。还有,第二缓冲层12上可添加B(硼)。包含B(硼)的第二缓冲层12可用化学式AlaMbGa1-a-bN表示,这里所述M是从In(铟)和B(硼)中选择的至少1种元素,所述a和b是满足0≤a<1、0≤b≤1、a+b≤1、a<x的数值。
第一和第二缓冲层11、12的组成根据外延生长工序中与相邻区域的相互扩散而变化。因而,这里的第一和第二缓冲层11、12的成分表示这些主成分。
包含Ga和In的第二缓冲层12具有其上形成主半导体区4的缓冲功能外,还具有在外延生长工序中向硅衬底1提供Ga和In的功能。第二缓冲层12的厚度最好设定为可向硅衬底1提供所需充分的Ga、In的1nm以上,且为防止该第二缓冲层12的断裂而最好设定为500nm以下。
公知的双异质结结构的发光二极管用主半导体区4由在第二缓冲层12上依次配置的n型氮化物半导体层13和活性层14和p型氮化物半导体层15构成。还有,可将主半导体区4称为发光功能区。
主半导体区4的n型氮化物半导体层13在例如由化学式AlxInyGa1-x -yN表示的氮化物半导体上掺杂n型杂质而形成,这里x和y是满足0≤x<1、0≤y<1的数值。本实施例的n型氮化物半导体层13由相当于化学式的x=0、y=0的n型GaN构成,且具有约2μm的厚度。该n型氮化物半导体层13也称为发光二极管的n包覆层。
活性层14由例如化学式AlxInyGa1-x-yN表示的氮化物半导体形成,这里x和y是满足0≤x<1、0≤y<1的数值。本实施例中活性层14由氮化镓铟(InGaN)形成。还有,图1中活性层14由一层概略示出,但实际上具有公知的多重量子阱结构。显然,活性层14可由一层构成。另外,本实施例中活性层14上未掺杂导电型确定杂质,但可以掺杂p型或n型杂质。
在活性层14上配置的p型氮化物半导体层15由在例如用化学式AlxInyGa1-x-yN表示的氮化物半导体上掺杂p型杂质而形成,这里x和y是满足0≤x<1、0≤y<1的数值。本实施例的p型氮化物半导体层15由厚度500nm的p型GaN形成。还有,该p型氮化物半导体层15也称为p包覆层。
构成主半导体区4的n型氮化物半导体层13、活性层14和p型氮化物半导体层15隔着缓冲区3形成于硅衬底1上,因此其结晶性较良好。
作为阳极起作用的第一电极5与p型氮化物半导体层15表面的一部分连接,作为阴极起作用的第二电极6与p型硅衬底1下面连接。还有,为了连接第一电极5而在p型氮化物半导体层15上增加设置接触用的p型氮化物半导体层,可在此连接第一电极5。
以下,说明图1的发光二极管的制造方法。
首先,准备具有用密勒指数表示的晶体面方位中设为(111)面的主面的p型硅衬底1。
接着,对硅衬底1实施用HF类蚀刻液的公知的氢终端处理。
接着,将衬底1放入公知的OMVPE(Organometallic Vapor PhaseEpitaxy)即有机金属气相生长装置的反应室中,例如升温至1170℃。接着,在1170℃温度进行10分钟的热清洗,除去衬底1表面的氧化膜后,例如降温至1100℃并在稳定后用OMVPE法作为缓冲区3的第一缓冲层11将氮化铝层(AlN层)例如以3nm的厚度形成。该氮化铝层通过向反应室将三甲基铝气体(以下称为TMA)例如按63μmol/min的比例、将氨气(NH3)例如按0.14mol/min的比例供给而形成。
接着,停止供给TMA,并将硅衬底1的温度降至950℃,然后,向OMVPE装置的反应室内将三甲基铟气体(以下称为TMI)例如按59μmol/min的比例、将三甲基镓气体(以下称为TMG)例如按6.2μmol/min的比例、将氨气例如按0.23mol/min的比例以及将硅烷气体(SiH4)例如按21nmol/min的比例供给,在由AlN构成的第一缓冲层11上面形成厚度约30nm的由n型In0.5Ga0.5N构成的第二缓冲层12。还有,硅烷气体用于导入作为n型杂质的硅。
该第二缓冲层12的Ga和In是可扩散的物质,但设有由AlN构成的第一缓冲层11,而该第一缓冲层11具有Ga和In的扩散延迟功能,因此在第二缓冲层12的形成过程中Ga和In难以通过第一缓冲层11扩散到硅衬底1。因而,在第二缓冲层12的外延生长中不发生该结晶性的劣化。
接着,为了形成主半导体区4的由n型GaN构成的n型氮化物半导体层13,停止对OMVPE装置反应室的TMG、TMI和SiH4的供给后将衬底1的温度升至1110℃。然后,例如将TMG按4.3μmol/min的比例、将硅烷(SiH4)按1.5nmol/min的比例、将氨气按53.6mmol/min的比例供给反应室。从而得到2μm厚度的由n型GaN构成的n型氮化物半导体层13。该n型氮化物半导体层13的杂质浓度例如为3×1018cm-3,低于衬底1的杂质浓度。在开始形成n型氮化物半导体层13时,由于其下的第二缓冲层12的结晶性保持良好,主半导体区4的n型氮化物半导体层13具有延续第二缓冲层12的结晶性的良好的结晶性。第二缓冲层12的Ga和In在n型氮化物半导体层13的形成后半期稍微扩散到由AlN构成的第一缓冲层11,但图1所示的合金层2尚未形成。还有,通过第一缓冲层11的厚度调整,在形成n型氮化物半导体层13的过程中也能使Ga和In扩散到衬底1上。
接着,在作为n型包覆层起作用的n型氮化物半导体层13上,形成公知的多重量子阱结构的活性层14。图1中为了简化图示而用一层表示多重量子阱结构的活性层14,但实际上由多个势垒层和多个阱层构成,势垒层和阱层交互地例如重复4次地配置。在形成该活性层14时,在形成由n型GaN层构成的n型氮化物半导体层13后,停止向OMVPE装置反应室的气体供给并将衬底1的温度降至800℃,然后将TMG和TMI和氨气按预定比例向反应室供给,形成例如由In0.02Ga0.98N构成且具有13nm厚度的势垒层,接着改变TMI的比例形成例如由In0.2Ga0.8N构成且具有例如3nm厚度的阱层。通过例如重复4次该势垒层和阱层的形成来得到多重量子阱结构的活性层14。活性层14继承其下n型氮化物半导体层13的结晶性,具有良好的结晶性。还有,向活性层14可掺杂例如p型杂质。
本实施例中,第二缓冲层12的Ga和In从活性层14形成期间的中途通过第一缓冲层11扩散到衬底1,且第一缓冲层11的Al也扩散到衬底1。在活性层14形成期间的后半期,在衬底1的表面侧区域形成图1所示的Si和Ge和In和Al的合金层2。该合金属2的形成期间可用第一缓冲层11的厚度调整。扩散到衬底1的Ga、In、Al并不全部成为合金层2,产生深于合金层2的包含Ga、In、Al之全部或一部分的p型杂质扩散区16。但是,由于衬底1为p型,不产生导电型的反转。
接着,将硅衬底1的温度提升到1110℃,并向OMVPE装置的反应室内例如将三甲基镓气体(TMG)按4.3μmol/min提供、将氨气按53.6μmol/min提供、将双(环戊二烯基)镁气体(以下称为Cp2Mg)按0.12μmol/min提供,在活性层14上形成厚度约500nm的由p型GaN构成的p型氮化物半导体层15。镁(Mg)例如按3×1018cm-3的浓度导入,具有p型杂质的功能。
接着,用公知的真空蒸镀法形成第一和第二电极5,完成发光二极管。
图2的特性线A表示上述实施例1的发光二极管上施加第一电极5为正、第二电极6为负的正向电压时,流过该发光二极管的电流。图2的B的特性线表示将衬底1设为与所述专利文献1相同的n型硅衬底时的传统发光二极管上施加正向电压时的发光二极管的电流。由该图2可知,为使20mA的电流流过发光二极管的必要的驱动电压,在特性线A时为3.36V,在特性线B时为3.98V。因而,通过将衬底1的导电型从传统的n型变更为p型的极简单的方法,能够使用以流过20mA的电流的驱动电压下降0.62V。
图3是说明能够降低发光二极管的正向驱动电压的理由的能带图,其中Ec表示传导带,Ev表示价电子带、Ef表示费米能级。
图3(A)中示出在n型Si衬底(n-Si)上直接外延生长n型GaN层时的能带状态。该图3(A)中产生具有比较高的高度BH1的电位势垒。
图3(B)中示出使厚度薄到可忽略所述专利文献1中图1的由AlN构成的第一缓冲层11时的衬底和InGaN层之间的能带状态。在该图3(B)中,n型硅衬底(n-Si)的表面侧形成合金层,从而,抑制了图3(A)所示的高度BH1的电位势垒。但是,衬底上形成了Ga扩散区。由于该Ga扩散区为p型半导体区,在硅衬底(n-Si)上产生pn结,并产生高度BH2的电位势垒。
图3(C)中与图3(B)同样地示出按照本实施例使用p型硅衬底(p-Si)时的能带状态。本实施例中,由于使用p型硅衬底1,即便p型杂质即Ga、In、Al扩散到p型硅衬底1也不形成pn结。在n-GaInN层与p-Si层之间存在高度BH3的电位势垒,但该电位势垒的高度BH3低于图3(B)的高度BH2且隔着合金层,因此此处的电压降极小。
以上可知,依据本实施例,能够良好地保持主半导体区4的结晶性,从而容易达成显著减小发光二极管的驱动电压。即,尽管设有n型缓冲区3,但使用p型硅衬底1。因此,即便包含于缓冲区3中的Al、Ga、In等的III族元素扩散到p型硅衬底1,由于这些元素对硅而言是p型杂质,在p型硅衬底1不会产生pn结。因而,在本发明的p型硅衬底1上不会产生相当于所述专利文献1中产生的硅衬底的pn结造成的电压降。另外,合金层2具有使与p型硅衬底1的界面上发生电子和孔穴,并使电子和孔穴复合的功能,因此在p型硅衬底1和n型缓冲区3之间的异质结的电位势垒下降。因而,根据本实施例能够容易达成显著减小发光二极管的驱动电压。
另外,由于设有缓冲区3,能够得到结晶性良好的主半导体区4。
实施例2
接着,说明图4所示的实施例2的发光二极管。但是,图4和后述的图5~图9中基本上与图1相同的部分采用同一符号,省略其说明。
图4的发光二极管在图1的缓冲区3上附加了多层结构的缓冲区20,其它结构与图1相同。图4的变形的缓冲区3a通过在与图1相同地形成的第一和第二缓冲层11、12上配置多层结构缓冲区20来构成。
图4的多层结构缓冲区20由重复且交互配置的多个第一层21和多个第二层22构成。多个第一层21由按第一比例包含Al(铝)的氮化物半导体构成。多个第二层22由不含Al或按小于所述第一比例的第二比例包含Al的氮化物半导体构成。
所述第一层21最好由例如化学式AlxMyGa1-x-yN表示的材料构成,且具有可得到量子力学隧道效应的厚度例如1~10nm,这里所述M是从In(铟)和B(硼)中选择的至少1种元素,所述x和y是满足0<x≤1、0≤y<1、0<x+y≤1的数值。还有,本实施例中第一层21由AlN构成,不含导电型确定杂质。但是,能够对第一层21掺杂硅(Si)等的n型杂质。
所述第二层22最好在由例如化学式AlaMbGa1-a-bN表示的材料上添加作为n型杂质的硅(Si)来构成,这里所述M是从In(铟)和B(硼)中选择的至少1种元素,所述a和b是满足0≤a<1、0≤b≤1、a+b≤1、a<x的数值。另外,该第二层22最好由与第二缓冲层12相同的氮化物半导体形成,本实施例中由n型GaN构成。还有,第二层22的厚度最好为不发生量子力学的能级的厚度即10μm以上。
在形成缓冲区3a的多层结构的缓冲区20时,形成第二层12之后,向反应室例如将TMA(三甲基铝)按50μmol/min的比例、将硅烷(SiH4)按20nmol/min的比例、将氨气按0.14mol/min的比例流过,外延生长厚度为5nm的由AlN构成的第一层21。然后,停止TMA的供给,而继续供给硅烷和氨气,与此同时将TMG按50μmol/min的比例流过,外延生长厚度为25nm的由GaN构成的第二层22。将第一和第二层21、22的形成工序重复20次而得到多层结构的缓冲区20。图4中为了简化图示而第一和第二层21、22各自仅用4层表示。
还有,将第一和第二层21、22与第一和第二缓冲层11、12同样地形成,能够将第一和第二缓冲层11、12视为多层结构的缓冲区20的一部分。
如图4所示,若增加多层结构的缓冲区20,则缓冲区3a最上面的平坦性得到改善。
实施例3
图5所示的实施例3的发光二极管从图1的发光二极管省去n型氮化物半导体层13,且取代图1的由p型GaN构成的p型氮化物半导区15,设置由InGaN构成的p型氮化物半导体区15a。因而,图5的发光二极管的主半导体区4a由活性层14和p型氮化物半导体区15构成。另外,缓冲区3的第二层12具有与双异质结结构用的图1的n型氮化物半导体区13相同的功能。根据图5所示的发二极管,也能得到与图1的发光二极管同样的效果。
实施例4
图6所示的实施例4的发光二极管具有变形的第一电极5a,其它结构与图1相同。
图6的第一电极5a由在主半导体区4的表面即p型氮化物半导体层15的大致整个表面形成的透光性导电膜51和在该导电膜51表面上大致中央部分形成的可称为焊盘电极的连接用金属层52构成。
透光性导电膜51由氧化铟(In2O3)和氧化锡(SnO2)的混合物或氧化铟(In2O3)或氧化锡(SnO2)形成,具有使活性层14上发生的光透过的功能。该透光性导电膜51具有10nm左右的厚度,与p型氮化物半导体层15有阻接触。
连接用金属层52由Ni(镍)、Au(金)、Al(铝)等的金属构成,以允许焊接导线(未图示)的厚度形成。该连接用金属层52最好由可在p型氮化物半导体层15之间形成肖特基势垒的材料构成。该连接用金属层52厚于导电膜51,因此在主半导体区4上发生的光基本上不透过。虽然未作图示,但在形成连接用金属层52时或形成后的工序中连接用金属层52的金属扩散到导电膜51或导电膜51与主半导体区4的一部分表面,在连接用金属层52和主半导体区4之间形成肖特基势垒。
在第一和第二电极5a、6之间施加了第一电极5a的电位高于第二电极6的电位的正向电压时,电流从导电膜51流入主半导体区4。连接用金属层52与主半导体区4肖特基接触,因此由肖特基势垒抑制电流,电流几乎不经由连接用金属层52和主半导体区4之间的肖特基势垒而流过。因此,从导电膜51流入主半导体区4外围侧部分的电流成分占第一和第二电极5a、6间电流的大部分。根据流过主半导体区4外围侧部分的电流而发生的光不受不透光性的连接用金属层52的妨碍而由透光性导电膜51上方取出。
如已说明的那样,肖特基势垒随着温度上升而劣化,通过肖特基势垒的泄漏电流变大。由于图6的实施例4的发光二极管与图1的实施例1的发光二极管同样使用p型硅衬底1而构成,与实施例1同样,其正向驱动电压较小,与使用传统的n型硅衬底相比,耗电和发热均小。因此,抑制了基于硅衬底1和主半导体区4的发热产生的连接用金属层52和主半导体区4之间的肖特基势垒的劣化,通过肖特基势垒的电流减少。结果,第一和第二电极5a、6之间的电流与使用传统的n型硅衬底的发光二极管相同时,相对总电流的流过主半导体区4外围侧部分的电流的比例变大,发光效率大于使用传统的n型硅衬底的发光二极管。另外,如果图6的主半导体区4和硅衬底1的发热可与使用传统的n型硅衬底的发光二极管的发热相同时,能够使大于传统的电流流过主半导体区4外周侧部分,发光效率变大。
还有,图6的变形的第一电极5a的结构也能用于图4和图5所示的实施例2和实施例3的发光二极管。
实施例5
图7所示的实施例5的发光二极管在图6的实施例4的发光二极管的第一电极5a和主半导体区4之间附加在由化学式AlxInyGa1-x-yN表示的氮化物半导体上掺杂n型杂质的n型氮化物半导体构成的n型辅助氮化物半导体层53,其它结构与图6相同,这里x和y是满足0≤x<1、0≤y<1的数值。还有,n型辅助氮化物半导体层53最好由n型GaN构成。
图7中附加的n型辅助氮化物半导体层53的一方主面与p型氮化物半导体层15接触,另一主面与透光性导电膜51接触。在透光性导电膜51由ITO构成时,由于ITO具有与n型半导体相同的特性,导电膜51和n型辅助氮化物半导体层53的欧姆接触的电阻值变为极低,此处的耗电变小,正向驱动电压进一步降低,发光效率提高。
为了防止n型辅助氮化物半导体层53和p型氮化物半导体层15之间的pn结妨碍正向电流,n型辅助氮化物半导体层53的厚度设为1~30nm,最好设为5~10nm。另外,n型辅助氮化物半导体层53的厚度最好为得到量子力学隧道效应的厚度。
若在图7的第一和第二电极5a、6之间施加正向电压,电流就会从导电膜51经由n型辅助氮化物半导体层53流入p型氮化物半导体层15。通过形成n型辅助氮化物半导体层53,在该n型辅助氮化物半导体层53和导电膜51之间的欧姆接触的势垒下降量大于n型辅助氮化物半导体层53与p型辅助氮化物半导体层15之间的势垒高度时,可按它们的差值降低正向驱动电压,提高发光效率。
图7的第一电极5a的结构和n型辅助氮化物半导体层53也可用于图4和图5的实施例2和实施例3。
实施例6
图8所示的实施例6的晶体管将图1的发光二极管用的主半导体区4置换为晶体管用的主半导体区4b,其它结构与图1相同。该图8中,主半导体区4b的由n型GaN构成的n型氮化物半导体区13和其下侧的结构与图1相同。为了构成晶体管,主半导体区4b除了用作集电极区的n型氮化物半导体区13外,还包括其上外延生长的由p型氮化物半导体构成的基极区31和其上外延生长并由n型氮化物半导体构成的发射极区32。基极区31与基极33连接,发射极区32与作为第一电极的发射极34连接。p型硅衬底1下面的第二电极6用作集电极。
图8的晶体管为npn型晶体管,因此导通驱动该晶体管时,将集电极6设为最高电位,电流从集电极6侧流向发射极34侧。该晶体管中,也与图1同样能够减小两个电极6、34之间导通时的电压降。
实施例7
图9所示的实施例7的绝缘栅型场效应晶体管将图1的发光二极管用的主半导体区4置换为场效应晶体管用的主半导体区4c,其它结构与图1相同。图9的主半导体区4c设有与图1相同的由n型GaN构成的n型氮化物半导体区13。图9中n型氮化物半导体区13作为漏极区起作用。在n型氮化物半导体区13中通过导入p型杂质来设置由p型氮化物半导体构成的主体区41,通过向该主体区41中导入n型杂质,设置由n型氮化物半导体构成的源极区42。在源极区42和作为漏极区的n型氮化物半导体区13之间的主体区41表面上隔着绝缘膜43配置栅电极44。源极区42与作为第一电极的源电极45连接。p型硅衬底1下面的第二电极6用作漏电极。
图9的场效应晶体管中,导通驱动时的源电极45和漏电极6之间的电压降变小。
本发明并不限于上述实施例,例如可作如下变形。
(1)图6和图7的发光二极管的缓冲区3、图8的晶体管的缓冲区3以及图9的场效应晶体管的缓冲区3可置换为包含图4的多层结构缓冲区20的缓冲区3a。
(2)图6、图7、图8和图9中可省去n型氮化物半导体层13,并可将图6和图7的发光二极管的第二层22兼用为n包覆层,将图8的缓冲区3兼用为集电极区,以及将图9的缓冲区3兼用为漏极区。
(3)各实施例的缓冲区3、3a由多个缓冲层11和12或11、12以及20构成,代之以可用一个例如由AlxInyGa1-x-yN构成的缓冲层构成,这里x和y是满足0<x≤1、0≤y<1、0<x+y<1的数值。
(4)各实施例的缓冲区3、3a上还可附加其它半导体层。
(5)各实施例中,缓冲区3、3a的第二缓冲层12包含In,但可作成不包含In的层。
(6)各实施例中,合金层2利用缓冲区3、3a和主半导体区4、4a、4b、4c的外延生长工序的加热而形成,但可以用独立的工序形成合金属2。
(7)本发明可用于具有pn结的整流二极管或具有肖特基势垒电极的肖特基势垒二极管。另外,可在衬底1厚度方向上流过电流的全部半导体装置上适用本发明。
工业上的利用可能性
本发明可用于发光二极管、晶体管以及场效应晶体管和整流二极管等的半导体元件上。

Claims (17)

1.一种氮化物类半导体元件,其特征在于设有:
具有导电性的p型硅衬底;
在所述p型硅衬底的一方主面上形成至少包含镓和铝和硅的合金层;
在所述合金层上配置的至少包含一个n型氮化物半导体层的缓冲区;
在所述缓冲区上配置的用以形成半导体元件的主半导体区;
与所述主半导体区连接的第一电极;以及
与所述p型硅衬底的另一主面连接的第二电极。
2.如权利要求1所述的氮化物类半导体元件,其特征在于:所述合金层具有使该合金层与所述p型硅衬底的界面或该界面附近产生电子和孔穴并使电子和孔穴复合的功能。
3.如权利要求1所述的氮化物类半导体元件,其特征在于:所述合金层为镓和铟和铝和硅的合金层。
4.如权利要求1所述的氮化物类半导体元件,其特征在于:所述缓冲区包括由在所述合金层上形成的至少包含铝的氮化物半导体构成的第一缓冲层和由在所述第一缓冲层上形成的至少包含镓的n型氮化物半导体构成的第二缓冲层。
5.如权利要求4所述的氮化物类半导体元件,其特征在于:所述缓冲区的所述第一缓冲层由可用化学式AlxInyGa1-x-yN表示的材料构成,这里x和y是满足0<x≤1、0≤y<1、0<x+y≤1的数值。
6.如权利要求5所述的氮化物类半导体元件,其特征在于:所述缓冲区的所述第一缓冲层是具有2nm~60nm厚度的氮化铝层。
7.如权利要求5所述的氮化物类半导体元件,其特征在于:所述缓冲区的所述第二缓冲层由在可用化学式AlaInbGa1-a-bN表示的材料中添加n型杂质而构成,这里a和b是满足0≤a<1、0≤b<1、a<x的数值。
8.如权利要求7所述的氮化物类半导体元件,其特征在于:所述缓冲区的所述第二缓冲层由包含铟和镓的n型氮化物半导体构成。
9.如权利要求4所述的氮化物类半导体元件,其特征在于:
所述缓冲区在所述第二缓冲层上还设有多层结构的缓冲区,
所述多层结构的缓冲区由按第一比例包含铝的氮化物半导体构成的多个第一层和不含铝或按小于所述第一比例的第二比例包含铝的氮化物半导体构成的多个第二层构成,所述第一层和所述第二层交互层叠。
10.如权利要求1所述的氮化物类半导体元件,其特征在于:所述主半导体区是用以形成发光二极管的区域,至少包括活性层和在该活性层上配置的p型氮化物半导体层,所述第一电极是与所述p型氮化物半导体层电连接的阳极,所述第二电极为阴极。
11.如权利要求10所述的氮化物类半导体元件,其特征在于:所述第一电极由与所述p型氮化物半导体层电连接的具有透光性的导电膜和在所述导电膜表面的一部分上形成的连接用金属层构成。
12.如权利要求11所述的氮化物类半导体元件,其特征在于:所述连接用金属层由可在所述p型氮化物半导体层之间形成肖特基势垒的材料构成。
13.如权利要求11所述的氮化物类半导体元件,其特征在于:还设有在所述p型氮化物半导体层和所述导电膜之间配置的n型辅助氮化物半导体层。
14.如权利要求1所述的氮化物类半导体元件,其特征在于:所述主半导体区是用以构成晶体管的区域,至少包括p型基极区和n型发射极区,所述第一电极是与所述n型发射极区电连接的发射极,所述第二电极为集电极,并且还设有与所述p型基极区电连接的基极。
15.如权利要求1所述的氮化物类半导体元件,其特征在于:所述主半导体区是用以构成绝缘栅型场效应晶体管的区域,至少包括p型主体区和在该p型主体区中配置的n型源极区,所述第一电极是与所述n型源极区电连接的源电极,所述第二电极为漏电极,并且还包括栅电极。
16.一种氮化物类半导体元件的制造方法,其特征在于包括:
准备具有导电性的p型硅衬底的工序;
在所述p型硅衬底上形成至少包含镓和铝和硅的合金层的工序;
在所述合金层上外延生长至少包含镓的n型氮化物半导体而得到缓冲层的工序;以及
在所述缓冲层上外延生长用以形成半导体元件的氮化物半导体而得到主半导体区的工序。
17.一种氮化物类半导体元件的制造方法,其特征在于包括:
准备具有导电性的p型硅衬底的工序;
在所述p型硅衬底上外延生长至少包含铝的氮化物半导体而得到第一缓冲层的工序;
在所述第一缓冲层上外延生长至少包含镓的n型氮化物半导体而得到第二缓冲层的工序;以及
在所述第二缓冲层上外延生长用以形成半导体元件的氮化物半导体而得到主半导体区的工序,得到所述主半导体区的工序中,使所述第一缓冲层的铝和所述第二缓冲层的镓扩散到所述p型硅衬底,在所述p型硅衬底和所述第一缓冲层之间得到至少包含镓和铝和硅的合金层。
CNB200480015512XA 2003-06-06 2004-05-31 氮化物类半导体元件及其制造方法 Expired - Lifetime CN100405545C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP162394/2003 2003-06-06
JP2003162394 2003-06-06
JP93516/2004 2004-03-26

Publications (2)

Publication Number Publication Date
CN1799123A CN1799123A (zh) 2006-07-05
CN100405545C true CN100405545C (zh) 2008-07-23

Family

ID=36819249

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480015512XA Expired - Lifetime CN100405545C (zh) 2003-06-06 2004-05-31 氮化物类半导体元件及其制造方法

Country Status (1)

Country Link
CN (1) CN100405545C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI371870B (en) 2006-11-08 2012-09-01 Epistar Corp Alternate current light-emitting device and fabrication method thereof
KR20100092931A (ko) * 2007-12-28 2010-08-23 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
CN101740654B (zh) * 2008-11-19 2011-12-07 中国科学院半导体研究所 一种半导体p-i-n结太阳能电池外延片及其制备方法
CN102341893B (zh) * 2009-03-05 2015-03-25 三菱电机株式会社 碳化硅半导体装置的制造方法
US9397253B2 (en) 2012-01-09 2016-07-19 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode and manufacturing method therefor
CN102522468B (zh) * 2012-01-09 2014-10-15 安徽三安光电有限公司 具有良好n型欧姆接触的发光二极管及其制作方法
CN103022295B (zh) * 2012-12-11 2015-03-04 广州市众拓光电科技有限公司 一种生长在Si衬底上的AlN薄膜及其制备方法和应用
CN104124315B (zh) * 2013-04-28 2018-11-30 晶元光电股份有限公司 光电元件
US10263139B2 (en) 2014-07-24 2019-04-16 Xiamen Sanan Optoelectronics Technology Co., Ltd. Fabrication method of nitride light emitting diodes
CN105789388B (zh) * 2016-04-25 2018-03-30 湘能华磊光电股份有限公司 提高外延晶体质量的led生长方法
CN110707148B (zh) * 2019-09-02 2021-08-17 华南师范大学 外延晶片、外延晶片制造方法、二极管及整流器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046112A (ja) * 2001-07-26 2003-02-14 Fuji Xerox Co Ltd 紫外光/可視光分離型受光素子
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046112A (ja) * 2001-07-26 2003-02-14 Fuji Xerox Co Ltd 紫外光/可視光分離型受光素子
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN1799123A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
CN1846310B (zh) 氮化物半导体元件及其制造方法
JP3952210B2 (ja) 窒化物系半導体素子及びその製造方法
TWI436494B (zh) Nitride semiconductor components
CN101027791B (zh) 氮化物半导体发光器件及其制造方法
KR100649496B1 (ko) 질화물 반도체 발광소자 및 제조방법
US8053794B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
CN100405545C (zh) 氮化物类半导体元件及其制造方法
US20050179107A1 (en) Low doped layer for nitride-based semiconductor device
KR19990013507A (ko) 반도체 발광소자
JP3940933B2 (ja) 窒化物系半導体素子
US7063997B2 (en) Process for producing nitride semiconductor light-emitting device
WO2013066088A1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
CN100468766C (zh) 氮化物类半导体元件
JP2003124518A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP2003142729A (ja) 半導体発光素子
JP4058592B2 (ja) 半導体発光素子及びその製造方法
CN101859841A (zh) 发光二极管
JP4058594B2 (ja) 半導体発光素子
KR100337197B1 (ko) 질화물 반도체 발광소자
KR100814921B1 (ko) 질화물계 반도체 발광다이오드
JP3736401B2 (ja) 化合物半導体素子、その製造方法、発光素子、ランプおよび光源
CN117878205A (zh) 一种紫外光发光二极管及发光装置、芯片
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005333159A (ja) 窒化ガリウム系化合物半導体発光素子
CN101189733A (zh) 氮化物系半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant