TWI436494B - Nitride semiconductor components - Google Patents

Nitride semiconductor components Download PDF

Info

Publication number
TWI436494B
TWI436494B TW095114914A TW95114914A TWI436494B TW I436494 B TWI436494 B TW I436494B TW 095114914 A TW095114914 A TW 095114914A TW 95114914 A TW95114914 A TW 95114914A TW I436494 B TWI436494 B TW I436494B
Authority
TW
Taiwan
Prior art keywords
type
layer
nitride
region
nitride semiconductor
Prior art date
Application number
TW095114914A
Other languages
English (en)
Other versions
TW200707803A (en
Inventor
Yukio Narukawa
Tomotsugu Mitani
Masatsugu Ichikawa
Akira Kitano
Takao Misaki
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of TW200707803A publication Critical patent/TW200707803A/zh
Application granted granted Critical
Publication of TWI436494B publication Critical patent/TWI436494B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)

Description

氮化物半導體元件
本發明係關於一種半導體元件，特別是關於氮化物系半導體元件。
氮化物系半導體元件中，其基板多使用藍寶石，然而由於藍寶石價格高，將其用於基板時，不易降低氮化物系半導體元件之成本。此外，由於藍寶石係絕緣體，使用其作為基板情況下，並非在基板背面設置電極，而須使基板上之氮化物系半導體層之一部分露出，而在該處形成電極(如此，氮化物系半導體元件之面積大，而降低成本困難)。因此，先前提出有在n型矽基板上依序堆疊n型氮化物半導體層及p型氮化物半導體層(或活性層及p型氮化物半導體層)之氮化物系半導體元件(參照專利文獻1、專利文獻2及專利文獻3)。此外，專利文獻3中記載有：使用p型之矽基板時，氮化物結晶須依p型及n型之順序製作，而形成半導體發光元件。此外，相對於比藍寶石價格高之SiC基板，矽基板價格低，如專利文獻1及3中提出有：在各種矽基板上堆疊氮化物半導體層之氮化物半導體元件。此外，專利文獻3記載有：在n型矽基板上，依n型與p型之順序製作氮化物半導體，而形成半導體發光元件。
另外提出有：在矽基板上形成GaN系發光元件，並在該矽基板側設置PD(專利文獻4)等之積體元件。
此外，專利文獻5中提示有：在發光元件構造中設計隧道接合之構造。
再者，專利文獻6中提出有：於p－SiC基板上使p－SiC層生長，進一步在其上堆疊InGaN活性層及AlGaN包覆(clad)層之發光元件構造。
此外，專利文獻7等中提出有：在矽基板上介有BP、Al、ZnO等，而堆疊n－GaN/活性層/p－GaN之元件構造之構造。
此外，專利文獻8中，使用矽基板之化合物半導體之結晶生長方法，係在矽基板上形成p型雜質摻雜層，並在p型雜質摻雜層上生長砷化鎵等p型磊晶層。
此外，先前為了防止發生龜裂，而提出有以下之緩衝層(參照專利文獻9)。亦即，在由6H－SiC(0001)構成之基板上，生長AlN之薄膜作為第一初期層，在構成該第一初期層之AlN薄膜上，以200 nm之膜厚生長Al0 . 1 5 Ga0 . 7 5 N作為第二初期層之緩衝層(參照專利文獻9之段落[0035]及圖1等)。該專利文獻9中記載有可使用矽作為基板之內容。此外，專利文獻9中提出有：在矽(Si)、碳化矽(SiC)或藍寶石(Al2 O3 )等之基板上，於基板上交互堆疊指定數量之第一層與第二層，而形成晶格構造之發明。
先前提出有在矽基板上形成GaN系發光元件，並在該矽基板側設置MOS(專利文獻10)或PD(專利文獻4)等之積體元件。
此外，專利文獻5中提示有在同一材料系之發光元件構造中設計隧道接合之構造。
再者，專利文獻6提出有：在p－SiC基板上生長p－SiC層，進一步在其上堆疊InGaN活性層及AlGaN包覆層之發光元件構造。
[專利文獻1]日本特開2003－179258號公報[專利文獻2]日本特開2003－142729號公報[專利文獻3]日本特開2003－8061號公報[專利文獻4]日本特開2000－004047號公報與專利文獻4類似者為日本特開2000－269542號公報。[專利文獻5]日本特開2002－050790號公報與專利文獻5類似者為日本特開2003－60236號公報。[專利文獻6]日本特開平11－224958號公報與專利文獻6類似者為日本特開平11－243228號公報、日本特開平11－251635號公報。[專利文獻7]日本特開2000－031535號公報與專利文獻7類似者為日本特開平10－107317號公報、日本特開2000－036617號公報、日本特開2000－082842號公報、日本特開2001－007395號公報、日本特開2001－007396號公報、日本特開2001－053338號公報、日本特開2001－308381號公報。[專利文獻8]日本特開平8－236453號公報[專利文獻9]日本特開2002－170776號公報[專利文獻10]日本特開平7－321051號公報與專利文獻1類似者為日本特開平6－334168號公報、日本特開2000－183325號公報。[專利文獻11]日本特開平9－213918號公報與專利文獻5類似者為日本特開平9－148625號公報、日本特開平10－200159號公報。
但是，專利文獻1~3中，藉由矽基板與氮化物半導體層而如圖24所示地接合時，在兩者之間(界面)存在高電性勢壘，因而上述先前之氮化物系半導體元件中存在正方向電壓(Vf)非常高之問題。
此外，如專利文獻4等中提出有：在矽基板上以擴散層等形成pn接合而形成受光元件等，而設置堆疊於其基板上之LED元件之方法，不過矽基板與LED元件之化合物半導體之異種接合界面上，無法實現適於元件動作之接合，而充分驅動各元件(矽基板、LED元件)困難。具體而言，異種接合界面上，謀求其界面上之頻帶偏置(band offset)等，進一步偏壓(bias)時頻帶等充分適合困難。此外，GaN系半導體生長於異種材料面上時，會發生晶格不對準、熱膨脹係數差等結晶性惡化之問題，藉此亦使上述異種材料之接合部之問題更加惡化。此外，與GaN層之接合部之矽基板表面係雜質擴散區域等時，該區域結晶性惡化，其上生長GaN層，而使上述異種接合界面之問題更加嚴重。
專利文獻5等中提出有：在LED元件之p－n接合中，在p側．n側之一者區域介有相反導電型之層，藉由其接合而隧穿，分別供給p側．n側之電荷，而向發光層佈植之方法。但是，其目的係在同一導電型層上以同一材料、步驟等而形成陽極、陰極電極。
專利文獻6中，係以SiC基板、其上之SiC層，及其上之GaN系層形成LED元件構造者，不過，由於係異種材料界面，而將pn接合設於LED構造內，因此上述異種材料界面之頻帶間發生勢壘，而不易獲得良好之LED元件。此外，發光元件中，pn接合部係決定其性能上最重要之部分，因在其部分設置異種接合界面，而導致發光元件之性能顯著降低。
專利文獻7中提出有：為了在矽基板上形成GaN系半導體之發光元件構造，而介有此等異種材料(BP、ZnO、SiO2 )，不過，由於包含與矽基板及GaN層之各個異種接合界面，而發生與上述相同之問題。
此外，專利文獻9之緩衝層，其形成於矽基板上之氮化物半導體層之結晶性不佳。此外，特別是在矽基板上形成氮化物半導體層時，可能不易獲得結晶性佳之氮化物半導體層。因而，該專利文獻9之超晶格構造，特別是將矽基板作為基板而形成氮化物半導體層時，仍然無法獲得結晶性佳之氮化物半導體層。
上述積體元件中，如專利文獻10，由於在基板面內配置LED部分與MOS部分，因此每1個元件之面積大，導致製造成本提高。另外，在面內集積之元件，由於需要布線各元件部而工時增加，製造成本亦增大。此外，由於發光元件部分在面內所佔之面積比降低，因而安裝於發光裝置等中時，元件之安裝面積大，而發光部分小，不易獲得良好之光輸出。再者，由於在面內配置發光元件部分與MOS部分，因此元件面內之LED亦即光源之位置受限制，安裝於發光裝置等中，點光源之位置調整困難，此外，於發光裝置中，反射板等之光學設計困難，而不易獲得良好光輸出之發光裝置。
另外，上述積體元件之另外例，如專利文獻4等中提出有：在矽基板上藉由擴散層等形成pn接合而形成受光元件等，而設置堆疊於其基板上之LED元件之方法，不過，在矽基板與LED元件之化合物半導體之異種接合界面上，無法實現元件動作時良好之接合，不易充分驅動各元件(矽基板、LED元件)。具體而言，在異種接合界面上，不易謀求其界面上之頻帶偏置等，進一步偏壓時頻帶等充分適合。經本發明人考察後發現，矽基板與氮化物半導體層之接合，係如圖25所示地接合時，由於兩者間(界面)存在高電性勢壘，因此，上述先前之使用矽基板之氮化物系半導體元件中，存在正方向電壓(Vf)非常高之問題。因此，本發明一種態樣之目的，在提供一種於基板使用矽之半導體元件中，藉由該Si/GaN異種接合，而正方向電壓(Vf)比先前低之半導體元件。
此外，專利文獻11中揭示有：在基板上堆疊同一材料系(GaN系化合物半導體)之半導體層(p型、n型)，在面內藉由溝等分離，並藉由露出層(電極形成層)之組合，一者用作LED，另一者用作保護、補償二極體者，不過，由於係在基板上使用同一材料而堆疊、集積保護元件及發光元件者，且以同一材料系形成，因而各元件，特別是保護元件中可能不易發揮充分之特性。此外，由於係面內集積，因此與上述同樣地，存在光輸出、發光裝置中之安裝及製造成本之問題。
專利文獻5等中提出有：在LED元件之p－n接合中，在p側．n側之一者區域介有相反導電型之層，藉由其接合而隧穿，分別供給p側．n側之電荷，而向發光層佈植之方法。但是，其目的係在同一材料系之半導體發光元件構造中，在同一導電型層上，以同一材料、步驟等而形成陽極、陰極電極。
專利文獻6中，係以SiC基板、其上之SiC層，及其上之GaN系層形成LED元件構造者，不過，由於係將異種材料界面設於LED構造內，因此，上述異種材料界面之頻帶間發生勢壘，而不易獲得良好之LED元件。
因此，本發明之目的，在提供一種於基板使用矽之氮化物系半導體元件中，正方向電壓(Vf)比先前低之氮化物系半導體元件。
經本發明人考察後發現，矽基板與氮化物半導體層之接合，係如圖24所示地接合時，兩者間(界面)存在高電性勢壘，上述先前之使用矽基板之氮化物系半導體元件中，存在正方向電壓(Vf)非常高之問題。因此，本發明一種態樣之目的，在提供一種於基板使用矽之半導體元件中，藉由該Si/GaN異種接合，而正方向電壓(Vf)比先前低之半導體元件。
本發明藉由以下之手段解決上述問題。
第一發明之氮化物系半導體元件，係在矽基板上包含氮化物半導體層，其特徵為：主動區域中包含：前述矽基板之至少一部分及前述氮化物半導體層，且前述矽基板中之主動區域之導電型係p型。
第一發明將矽基板中作為主動區域之部分之導電型形成p型，如此，在基板使用矽之氮化物系半導體元件中，可以比先前小之電壓流入大之電流，可比先前降低正方向電壓(Vf)。
此外，第一發明之氮化物系半導體元件，係在矽基板上包含氮化物半導體層，其特徵為：主動區域中包含：前述矽基板之至少一部分及前述氮化物半導體層，且前述矽基板中之主動區域之許多載子係電洞。
第一發明將矽基板中作為主動區域之部分之許多載子形成電洞，如此，在基板使用矽之氮化物系半導體元件中，可以比先前小之電壓流入大之電流，可比先前降低正方向電壓(Vf)。
第二發明之氮化物系半導體元件之特徵為：前述矽基板中之主動區域之電洞濃度大致為1×101 8 cm－ 3 以上，大致1×102 1 cm－ 3 以下。
第二發明係將矽基板上作為主動區域之部分之電洞濃度形成大致1×101 8 cm－ 3 以上，大致1×102 1 cm－ 3 以下，如此，於基板使用矽之氮化物系半導體元件中，可更加降低正方向電壓(Vf)。
第三發明之氮化物系半導體元件之特徵為：前述矽基板中之主動區域之雜質濃度大致為1×101 8 cm－ 3 以上，大致1×102 2 cm－ 3 以下。
第三發明係將矽基板上作為主動區域之部分之雜質濃度形成大致1×101 8 cm－ 3 以上，大致1×102 2 cm－ 3 以下，如此，於基板使用矽之氮化物系半導體元件中，可更加降低正方向電壓(Vf)。
第四發明之氮化物系半導體元件之特徵為：前述矽基板中之主動區域之電阻率大致為0.05 Ωcm以下。
第四發明由於將矽基板上作為主動區域之部分之全部或一部分之電阻率大致為0.05 Ωcm以下，因此，於基板使用矽之氮化物系半導體元件中，可更加降低正方向電壓(Vf)。
第五發明之氮化物系半導體元件之特徵為：前述氮化物半導體層自前述矽基板側起依序包含：n型氮化物半導體層與p型氮化物半導體層，前述n型氮化物半導體層鄰接於前述矽基板之主動區域。
第五發明藉由形成在矽基板上依序包含：n型氮化物半導體層及p型氮化物半導體層，或依序包含：n型氮化物半導體層、活性層及p型氮化物半導體層之氮化物系半導體元件，可比先前之氮化物系半導體元件更降低正方向電壓(Vf)。
第六發明之氮化物系半導體元件之特徵為：前述n型氮化物半導體層之最接近前述矽基板之層係n型GaN層。
第六發明藉由鄰接於矽基板之n型氮化物半導體層包含n型GaN層，可獲得正方向電壓(Vf)比先前低之氮化物系半導體元件。
第七發明之氮化物系半導體元件之特徵為：前述鄰接於矽基板之主動區域之n型氮化物半導體層之電子濃度為大致1×1017 cm-3 以上，大致1×1021 cm-3 以下。
第七發明之鄰接於矽基板之主動區域之n型氮化物半導體層之電子濃度形成大致1×1017 cm-3 以上，大致1×1021 cm-3 以下，如此，於基板使用矽之氮化物系半導體元件中，可更加降低正方向電壓(Vf)。
第八發明之氮化物系半導體元件之特徵為：前述鄰接於矽基板之主動區域之n型氮化物半導體層之n型雜質濃度為大致1×1017 cm-3 以上，大致1×1022 cm-3 以下。
第八發明之鄰接於矽基板之主動區域之n型氮化物半導體層之雜質濃度形成大致1×1017 cm-3 以上，大致1×1022 cm-3 以下，如此，於基板使用矽之氮化物系半導體元件中，可更加降低正方向電壓(Vf)。
第九發明之氮化物系半導體元件之特徵為：前述矽基板與前述氮化物半導體層之界面，係以載子藉由隧道效應通過之方式而鄰接。
第十發明之氮化物系半導體元件之特徵為：前述矽基板與前述氮化物半導體層簡併。
應用本發明進行實驗後，雖確認正方向電壓(Vf)比先前低，不過其理論性之理由不明。但是，以下係陳述假設來嘗試說明本發明之理論。由於係假設，因此以下之說明當 然不是限定本發明者。
本發明之矽基板中之主動區域之導電型形成p型，此外，從載子之觀點，矽基板中之主動區域之許多載子形成電洞。如此，矽基板之主動區域中之費米(Fermi)位準接近價電子帶。將其以矽基板與氮化物半導體層之接合界面能帶圖表示時，如圖2所示。再者，藉由高濃度摻雜，而如圖3所示，全部或一部分簡併，而在價電子帶中存在費米位準。此外，氮化物半導體層之主動區域中存在許多電子時，氮化物半導體層之主動區域中之費米位準接近傳導帶。其亦同樣地成為圖2所示之能帶圖，再者，藉由高濃度摻雜，而如圖4所示地簡併，費米位準存在於傳導帶中。而後，在矽基板側，費米位準存在於價電子帶中，在氮化物半導體層側，費米位準存在於傳導帶中時，形成如圖5所示。本發明中，在氮化物系半導體元件中施加正方向電壓(Vf)時，由於在矽/氮化物半導體層接合面上施加反偏壓，因此矽基板之主動區域中之價電子帶比氮化物半導體層之主動區域中之傳導帶高，且形成於接合部之耗盡層變窄。以圖式表示時形成如圖6所示，藉此，矽基板之價電子帶中之許多電子隧穿狹窄之耗盡層，而佈植於氮化物半導體層之傳導帶。因而，本發明之基板使用矽之氮化物系半導體元件中，可比先前以小之電壓流入大之電流，因此可比先前降低正方向電壓(Vf)。此時，用作能帶圖之圖2~6中，n型氮化物半導體層係使用n型GaN層為例，不過，其為顯示最佳形態者，最接近於矽基板側之n型氮化物半導體層並不限定於此，亦可使用n型之AlInGaN層。但是，其中從可形成良好結晶性之觀點而言，宜使用n型Ala Ga1 － a N(0≦a≦0.5)層。再者，最宜使用二元混晶之n型GaN層。
本發明中所謂主動區域，係指決定氮化物系半導體元件之基本構造之區域，且係元件中在正電極與負電極之間施加電壓時電流通過之區域。因此，如負電荷移動之區域(負電荷移動區域)包含於主動區域。
此外，本發明中，矽之價電子帶之能量位置相對提高，此外，電流投入時，在矽基板與氮化物半導體層間之耗盡層變薄。而費米位準存在於價電子帶中更低之位置，更多之電子自矽基板佈植於氮化物半導體層，而可更加降低正方向電壓(Vf)。
此外，本發明中，氮化物半導體層之傳導帶之能量位置相對降低，此外，電流投入時，在矽基板與氮化物半導體層間之耗盡層變薄。而費米位準存在於傳導帶中更高之位置，更多之電子自矽基板佈植於氮化物半導體層，而可更加降低正方向電壓(Vf)。
第十一發明之氮化物系半導體元件之特徵為：前述矽基板與前述氮化物半導體層之界面中之I－V特性成為大致線形。
第十一發明中，由於矽基板與氮化物半導體層之界面中之I－V特性成為大致線形，歐姆特性良好，因此可降低氮化物系半導體元件中之正方向電壓(Vf)。
第十二發明之氮化物系半導體元件之特徵為：氮化物系半導體元件中包含可在前述氮化物半導體層上發光之活性層。
第十二發明在雙異質結構之氮化物系半導體元件中，可比先前降低正方向電壓(Vf)。
第十三發明之氮化物系半導體元件之特徵為：氮化物系半導體元件中包含：正電極與負電極，前述正電極鄰接於前述氮化物半導體層中包含之p型氮化物半導體層，前述負電極鄰接於前述矽基板。
第十三發明由於負電極鄰接於矽基板，因此，負電極之形成位置可在各種位置，可形成在與正電極相反之面或對正電極垂直之面上形成負電極等，依需要之形狀之氮化物半導體元件。
第十四發明之氮化物系半導體元件之特徵為：前述正電極與前述負電極設於相對之面。
第十四發明與在同一面側設置正電極與負電極之情況比較，可使氮化物系半導體元件小型化。再者，與正電極同一面側設置負電極時，電子係分別在縱方向與橫方向移動，而與其相比，係電子僅在縱方向移動，因此，比在同一面側設置正電極與負電極之元件效率佳。
再者，亦可在同一面側之矽基板上形成負電極與正電極，此時，與先前之露出n型氮化物半導體層表面而設置負電極時比較，可減少為了露出而需要某種程度膜厚之n型氮化物半導體層之膜厚。藉由n型氮化物半導體層之膜厚變薄，可更加降低Vf，且亦可減少製造成本。
第十五發明之氮化物系半導體元件之特徵為：氮化物系半導體元件中包含：正電極及負電極，前述正電極鄰接於前述氮化物半導體層中包含之p型氮化物半導體層，前述負電極鄰接於前述氮化物半導體層中包含之n型氮化物半導體層。
藉由第十五發明，可獲得將負電極設於與正電極同一面側之構造之氮化物半導體元件。此外，在同一面側設置正電極與負電極時，雖如自p型氮化物半導體層側藉由反應性離子蝕刻(RIE)，而使負電極形成面露出，不過負電極形成面在n型氮化物半導體層時，無須改變RIE使用之氣體，製造效率提高。
第十六發明之氮化物系半導體元件之特徵為：前述正電極與前述負電極設於同一面側。
藉由第十六發明，如在藍寶石等絕緣性基板上形成氮化物半導體元件構造之氮化物半導體元件，係共用在與正電極同一面側設置負電極之元件，不過對使用該元件之發光裝置等之替換容易，再者，散熱性比使用藍寶石基板時提高，此外，亦可另外附加在矽基板上獲得電性效果之功能等。
第十七發明之氮化物系半導體元件之特徵為：前述矽基板至少在主動區域中包含p型雜質，其p型雜質宜為週期表之第十三族元素，更宜為硼或鋁之至少一者。
本發明中，於矽基板之主動區域之全部或一部分之p型雜質，可使用週期表之第十三族元素。特別適宜使用硼或鋁之至少一者，藉由使用此等元素，氮化物半導體元件可自負電極適切地送入電子。
第十八發明之氮化物系半導體元件之特徵為：前述矽基板在其(111)面與前述氮化物半導體層之(0001)面鄰接。
藉由第十八發明，可在矽基板與氮化物半導體層之間縮小晶格常數差，可抑制晶格常數不一致之轉位數。
藉由本發明，於基板使用矽之氮化物系半導體元件中，可比先前降低正方向電壓(Vf)。
第十九發明之氮化物系半導體元件，係在矽基板上包含氮化物半導體層，其特徵為：包含p型雜質濃度比前述矽基板大之矽結晶層，鄰接於該矽結晶層上，作為前述氮化物半導體層而包含n型氮化物半導體層。
另外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之導電型係p型情況下，藉由包含p型雜質濃度比前述矽基板大之矽結晶層，鄰接於該矽結晶層上，作為前述氮化物半導體層而包含n型氮化物半導體層，可將前述矽基板中之主動區域之導電型形成p型。此外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之許多載子係電洞情況下，藉由包含p型雜質濃度比前述矽基板大之矽結晶層，鄰接於該矽結晶層上，作為前述氮化物半導體層而包含n型氮化物半導體層，可將前述矽基板中之主動區域之許多載子形成電洞。
此外，第十九發明之氮化物系半導體元件，係在矽基板上包含氮化物半導體層，其特徵為：在前述矽基板與前述氮化物半導體層之接合部及其附近區域包含：矽層或矽區域，其係包含濃度比該接合部附近區域外側之前述基板側區域高之p型雜質；及n型氮化物半導體層，其係包含濃度比該接合部附近區域外側之氮化物半導體區域高之n型雜質。
另外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之導電型係p型情況下，藉由在前述矽基板與前述氮化物半導體層之接合部及其附近區域包含：矽層或矽區域，其係包含濃度比該接合部附近區域外側之前述基板側區域高之p型雜質；及n型氮化物半導體層，其係包含濃度比該接合部附近區域外側之氮化物半導體區域高之n型雜質，可將前述矽基板中之主動區域之導電型形成p型。此外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之許多載子係電洞情況下，藉由在前述矽基板與前述氮化物半導體層之接合部及其附近區域包含：矽層或矽區域，其係包含濃度比該接合部附近區域外側之前述基板側區域高之p型雜質；及n型氮化物半導體層，其係包含濃度比該接合部附近區域外側之氮化物半導體區域高之n型雜質，可將前述矽基板中之主動區域之許多載子形成電洞。
第二十發明之氮化物系半導體元件，係將前述矽層或矽區域，及前述n型氮化物半導體層設於n型導電區域。
第二十一發明之前述氮化物系半導體元件，係在包含前述矽層或矽區域及前述n型氮化物半導體層之n型區域，及包含p型氮化物半導體層之p型區域之間，包含氮化物半導體之活性層之發光元件構造。
第二十二發明之氮化物系半導體元件，包含在矽基板上包含氮化物半導體層之元件構造，其特徵為：前述元件構造之第一導電型區域包含：前述矽基板上之矽層或矽基板表面側之矽區域，及其上之氮化物半導體層。
另外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之導電型係p型情況下，包含矽基板上之氮化物半導體層之元件構造之第一導電型區域宜包含：前述矽基板上之矽層或矽基板表面側之矽區域，及其上之氮化物半導體層。此外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之許多載子係電洞情況下，包含矽基板上之氮化物半導體層之元件構造之第一導電型區域宜包含：前述矽基板上之矽層或矽基板表面側之矽區域，及其上之氮化物半導體層。
第二十三發明之氮化物系半導體元件，於前述第一導電型區域中，矽層或矽基板表面側之矽區域包含p型雜質，前述氮化物半導體層包含n型雜質，並且該第一導電型區域係n型導電區域。
第二十四發明之氮化物系半導體元件，前述元件構造係包含與第一導電型不同導電型之第二導電型區域，該第二導電型區域設於第一導電型區域之上，而包含氮化物半導體層之發光元件構造。
第二十五發明之氮化物系半導體元件，前述矽基板上之矽層或矽基板表面側之矽區域，係p型雜質濃度比該基板內部及/或基板背面側大之p＋ 層，該矽結晶層上，作為氮化物半導體層，包含至少包含：n＋ 型氮化物半導體層，及其上之n型雜質濃度比該n＋ 型層小之n型氮化物半導體層之n型導電層。
第二十六發明之氮化物系半導體元件，在矽基板上包含氮化物半導體層，其特徵為：在n型或p型之矽基板上包含p型雜質濃度比該基板大之p＋ 型之矽結晶層，該矽結晶層上，作為氮化物半導體層，包含至少包含：n＋ 型氮化物半導體層，及其上之n型雜質濃度比該n＋ 型層小之n型氮化物半導體層之n型導電層。
另外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之導電型係p型情況下，在n型或p型之矽基板上宜包含p型雜質濃度比該基板大之p＋ 型之矽結晶層，該矽結晶層上，作為氮化物半導體層，包含至少包含：n＋ 型氮化物半導體層，及其上之n型雜質濃度比該n＋ 型層小之n型氮化物半導體層之n型導電層。此外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之許多載子係電洞情況下，矽基板上包含氮化物半導體層之氮化物系半導體元件中，在n型或p型之矽基板上宜包含p型雜質濃度比該基板大之p＋ 型之矽結晶層，該矽結晶層上，作為氮化物半導體層，包含至少包含：n＋ 型氮化物半導體層，及其上之n型雜質濃度比該n＋ 型層小之n型氮化物半導體層之n型導電層。
此外，第二十六發明之氮化物系半導體元件，在矽基板上包含氮化物半導體層，其特徵為：在n型或p型之矽基板上，於基板表面側包含p型雜質濃度比該基板大之p＋ 型之矽區域，該矽區域上，作為氮化物半導體層，包含至少包含：n＋ 型氮化物半導體層，及其上之n型氮化物半導體層之n型導電層。
另外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之導電型係p型情況下，在n型或p型之矽基板上，基板表面側宜包含p型雜質濃度比該基板大之p＋ 型之區域層，該矽區域上，作為氮化物半導體層，包含至少包含：n＋ 型氮化物半導體層，及其上之n型氮化物半導體層之n型導電層。此外，如在矽基板上包含氮化物半導體層之氮化物系半導體元件中，主動區域中包含：前述矽基板之至少一部分與前述氮化物半導體層，前述矽基板中之主動區域之許多載子係電洞情況下，在n型或p型之矽基板上，基板表面側宜包含p型雜質濃度比該基板大之p＋ 型之矽區域，該矽區域上，作為氮化物半導體層，包含至少包含：n＋ 型氮化物半導體層，及其上之n型氮化物半導體層之n型導電層。
第二十七發明之氮化物系半導體元件之特徵為：前述矽層或矽區域包含週期表之第十三族元素，前述第十三族元素之濃度隨著自氮化物半導體層離開而增加，再隨著離開而減少。
藉由第二十七發明，可自矽基板供給氮化物半導體元件構造中適切地成為載子之電子，而可獲得Vf低之氮化物半導體元件。
第二十八發明之氮化物系半導體元件，在氮化物系半導體元件之主動區域中包含：前述氮化物半導體層及前述矽層或矽區域。
第二十九發明之氮化物系半導體元件，係在前述n型導電層上包含p型導電層之發光元件構造，該p型導電層包含p型氮化物半導體層。
第三十發明之氮化物系半導體元件，前述矽層或矽區域之雜質濃度為大致1×101 8 cm－ 3 ~大致1×102 2 cm－ 3 。
藉由以上說明之發明，基板使用矽之氮化物系半導體元件中，可比先前降低正方向電壓(Vf)。再者，可成為矽基板上之氮化物半導體之元件構造及發光元件構造中，適合其元件特性者。
此外，本發明之矽層係生長於矽基板上之同質磊晶生長之結晶層時，可維持結晶性而厚膜化，且量產性優異。此外，基板表面有結晶損傷時，如為了賦予適合之導電性，因含有雜質導致結晶性惡化時，藉由矽層生長而謀求結晶性恢復。藉由厚膜化，在表面附近，亦即在與GaN之異種接合界面附近部，可自其他矽層區域(基板側)適切地高濃度摻雜。於矽區域，由於在高濃度化中維持基板結晶性，因此，同樣地可成為適合GaN結晶生長者，而可成為優異之元件特性。此外，在矽區域之藉由摻雜劑來源氣體之熱擴散而形成者與矽層中，後續使用同一爐、裝置，如使用有機金屬氣相生長裝置(MOVPE)而連續形成氮化物半導體層時，由於不曝露基板，因此可良好地進行GaN之結晶生長，且生長結晶之不均一少，量產性及製造良率優異。
本發明一種態樣中，將氮化物半導體之元件構造，如堆疊：n型氮化物半導體、氮化物半導體之活性層及p型氮化物半導體之發光元件構造中之導電型區域之一者，形成設置氮化物半導體，具體而言，形成n型氮化物半導體與矽半導體之構造。亦即，在元件構造中，設置Si/GaN系半導體(以下稱為Si/GaN)異種界面時，係藉由配置於元件構造中之一者之導電型區域內，而解決上述先前之問題者。具體而言，藉由將矽基板上之矽層或基板表面側之矽區域放入設於矽基板上之氮化物半導體之元件構造中，而在其一者之導電型層中形成Si/GaN異種界面。藉此，元件構造之一者導電型層中，其電荷具體而言負電荷之移動中，因上述Si/GaN之異種界面未設於基板表面及pn接合部等，而可抑制異種接合界面之問題。
另外，係本發明一種態樣之矽基板上之矽層時，於先前之矽基板與GaN層之異種材料間之GaN生長、經由與兩者不同材料之中間層之GaN生長、及導電性矽基板中之添加雜質導致結晶性惡化之矽基板表面GaN生長時無問題，由於係與矽基板/矽層同種材料系之同質磊晶生長，因此形成良好結晶性之矽層，而發揮在其上形成GaN層之優異效果，亦即發揮結晶性良好之生長。再者，該矽層之良好結晶性，於高度摻雜矽層時可抑制結晶性惡化，再者，結晶性良好之矽層上之GaN亦在高度摻雜GaN下可抑制結晶性惡化，後述之Si/GaN於形成不同導電型間之異種材料接合界面時良好地作用。具體而言，藉由表面側形成高濃度，用於Si/GaN接合部，將表面側與基板之間形成低濃度，可提高結晶性。
本發明一種態樣中，矽基板上之矽層或矽基板表面側之矽區域係p型雜質高濃度，在矽層上設置n型雜質高濃度之氮化物半導體。藉此，於Si/GaN之異種接合部中，如後述地成為適合電荷之移動者，可減低該界面之正方向電壓Vf。此外，藉由上述之結晶性提高效果，可減低半導體元件全體之串聯電阻。再者，藉由高濃度層係矽生長層，即使矽晶圓表面存在損傷及結晶性惡化等，以及其固體不均一，藉由其上同質磊晶生長之層，可恢復其結晶性，藉此，該結晶層上可高濃度摻雜，此外，層內之表面附近部，亦即與GaN矽半導體之接合部附近，亦可局部高度摻雜。矽區域中，可藉由後述之擴散摻雜而高濃度摻雜p型雜質，特別是在表面附近部，亦即與GaN矽半導體之接合部附近，可更高濃度摻雜。再者，由於亦可在同一爐內連續處理高濃度之矽區域形成與後續之GaN矽半導體生長，因此亦可避免先前之矽基板表面之結晶性惡化之問題。
本發明一種態樣，在矽基板上生長GaN系半導體中，並非如先前設置如ZnO之異種材料之中間層，而係藉由在矽基板上同質磊晶生長，排除、減低阻礙矽基板表面之GaN系半導體結晶之因素。另外，雜質對矽基板之擴散中，係藉由摻雜劑之熱擴散而形成，可保持矽基板或基板表面側之結晶性而高濃度摻雜，可使電荷在上述Si/GaN異種界面之主動區域順利地移動。具體而言，矽基板進而矽晶錠長成時，添加高濃度之雜質時，矽晶錠及自其取出之矽基板之結晶性全體性惡化，即使實現高濃度化，仍不易進行GaN系半導體之結晶生長，但是，如該態樣中之說明，矽層形成及矽區域形成時，原來之矽基板可以低濃度摻雜與矽層．區域之摻雜劑相同導電型之雜質，再者，可不添加雜質，矽基板之結晶性良好，且在其上形成矽層及在其表面側形成矽區域中，可維持其良好之結晶性，實現雜質之高濃度化，而用於Si/GaN異種界面。此外，即使是在矽基板上添加與上述矽層．矽區域相反導電型之雜質者，仍可將上述矽層‧矽區域形成希望之導電型，並控制雜質濃度，亦即由於可以高設計自由度形成，因此可應用於各種元件。
本發明一種態樣，上述Si/GaN異種接合部中，Si側為p型，許多載子為電洞，或是為含有p型雜質之層‧區域，GaN側為n型或為含有n型雜質之層‧區域，更宜為高濃度含有各導電型之雜質，具體而言，係成為比接合部附近以外區域濃度高。雖經實驗而確認正方向電壓(Vf)比先前低，不過其理論性理由不明。但是，以下係陳述假設來嘗試說明本發明之理論。由於係假設，因此以下之說明當然不是限定本發明者。
本發明一種態樣中，上述矽層‧矽區域中之主動區域之導電型形成p型，此外，從載子之觀點，上述矽層‧矽區域中之主動區域之許多載子形成電洞。如此，上述矽層‧矽區域之主動區域中之費米位準接近價電子帶。將其以上述矽層‧矽區域與氮化物半導體層之接合界面能帶圖表示時，如圖13A所示。再者，藉由高濃度摻雜，而如圖13B所示，全部或一部分簡併，而在價電子帶中存在費米位準。此外，氮化物半導體層之主動區域中存在許多電子時，氮化物半導體層之主動區域中之費米位準接近傳導帶。其亦同樣地成為圖13A所示之能帶圖，再者，藉由高濃度摻雜，而如圖13C所示地簡併，費米位準存在於傳導帶中。而後，在上述矽層‧矽區域側，費米位準存在於價電子帶中，在氮化物半導體層側，費米位準存在於傳導帶中時，形成如圖13D所示。本發明中，在氮化物系半導體元件中施加正方向電壓(Vf)時，由於在Si/GaN異種接合面上施加反偏壓，因此上述矽層．矽區域之主動區域中之價電子帶比氮化物半導體層之主動區域中之傳導帶高，且形成於接合部之耗盡層變窄。以圖式表示時形成如圖13E所示，藉此，上述矽層．矽區域之價電子帶中之許多電子隧穿狹窄之耗盡層，而佈植於氮化物半導體層之傳導帶。因而，本發明之基板使用矽之氮化物系半導體元件中，可比先前以小之電壓流入大之電流，因此可比先前降低正方向電壓(Vf)。此時，用作能帶圖之圖13A~E中，n型氮化物半導體層係使用n型GaN層為例，不過，其為顯示最佳形態者，最接近於上述矽層．矽區域側之n型氮化物半導體層並不限定於此，亦可使用n型之AlInGaN層。但是，其中從可形成良好結晶性之觀點而言，宜使用n型Ala Ga1 － a N(0≦a≦0.5)層。再者，最宜使用二元液晶之n型GaN層。
本發明一種態樣中所謂主動區域，係指決定氮化物系半導體元件之基本構造之區域，且係元件中在正電極與負電極之間施加電壓時電流通過之區域。因此，如負電荷移動之區域(負電荷移動區域)包含於主動區域。
此外，本發明一種態樣中，上述矽層．矽區域之電洞濃度形成大致1×101 8 cm－ 3 以上，大致1×102 1 cm－ 3 以下，或是，雜質濃度大致為1×101 8 cm－ 3 以上，大致1×102 2 cm－ 3 以下，矽之價電子帶之能量位置相對提高，此外，電流投入時，在上述矽層．矽區域與氮化物半導體層間之耗盡層變薄。而費米位準存在於價電子帶中更低之位置，更多之電子自上述矽層．矽區域佈植於氮化物半導體層，而可更加降低正方向電壓(Vf)。鄰接於上述矽層．矽區域之氮化物半導體層之電子濃度形成大致1×101 7 cm－ 3 以上，大致1×102 1 cm－ 3 以下，或是，雜質濃度大致為1×101 7 cm－ 3 以上，大致1×102 2 cm－ 3 以下，氮化物半導體層之傳導帶之能量位置相對降低，此外，電流投入時，在上述矽層．矽區域與氮化物半導體層間之耗盡層變薄。而費米位準存在於傳導帶中更高之位置，更多之電子自上述矽層．矽區域佈植於氮化物半導體層，而可更加降低正方向電壓(Vf)。
第三十一發明之氮化物系半導體元件之特徵為：在前述矽基板與前述氮化物半導體層之間具備緩衝區域，前述矽基板之表面具備：第一結晶區域與第二結晶區域，前述第一結晶區域包含鋁與矽之第一結晶，前述第二結晶區域包含其包含矽之GaN系半導體之第二結晶。
藉由使包含鋁與矽之第一結晶之第一結晶區域，與包含其包含矽之GaN系半導體之第二結晶區域分布於矽基板之表面，可在矽基板上形成結晶性佳之氮化物半導體層。
第三十二發明之氮化物系半導體元件，在前述矽基板與前述氮化物半導體層之間具備緩衝區域，前述緩衝區域包含：基板側之第一區域，及比前述第一區域自前述矽基板離開之第二區域，前述第一區域及前述第二區域分別包含交互堆疊：包含氮化物半導體之第一層，及包含膜厚比前述第一層小，且與前述第一層之組合不同之氮化物半導體之第二層之多層膜構造，前述第一區域包含之第一層之膜厚比前述第二區域包含之第一層之膜厚大。
藉由第三十二之發明，與矽基板之晶格常數差大之層(第二層)，以比與矽基板之晶格常數差小之層(第一層)薄之膜而形成。由於第一層係氮化物半導體，因此對矽基板晶格常數小。亦即，在矽基板上形成氮化物半導體層時，由於晶格常數中有差異，因此在矽基板與氮化物半導體層之界面上，各個壓縮應力與拉伸應力作用。詳細而言，在矽基板上形成包含氮化物半導體之第一層時，壓縮應力作用於晶格常數大之矽基板上，而拉伸應力作用於晶格常數小之第一層上。由於拉伸應力作用於第一層，因此繼續生長該第一層時，在其生長面上發生龜裂。此外，該龜裂之發生，更加使生長氮化物半導體層困難。此時，以薄膜形成包含對矽基板之晶格常數差比第一層大之氮化物半導體之第二層時，在第一層與第二層之界面上，拉伸應力作用於第二層，而壓縮應力作用於第一層。亦即，由於壓縮應力作用於持續保持拉伸應力之第一層之生長面，因此可抑制龜裂之發生。亦即，可抑制龜裂之發生而形成第一層，藉由形成交互堆疊第一層與第二層之多層膜構造，即可獲得包含抑制龜裂之氮化物半導體之緩衝區域。
再者，於矽基板上，藉由在抑制第一層與第二層之龜裂發生之第一區域上，形成交互堆疊第一層與第二層之第二區域，可形成結晶性佳之氮化物半導體層。此時藉由第三二發明，第一區域包含之第一層之膜厚比第二區域包含之第一層之膜厚大，亦即，第二區域包含之第一層之膜厚形成比第一區域包含之第一層之膜厚薄之層。藉此，可獲得結晶性佳之氮化物半導體層。該第二區域藉由在第一區域之上，而發揮其功能。如即使以同樣之膜厚將第二區域直接形成於矽基板上，無法獲得結晶性佳之氮化物半導體層。亦即，第二區域藉由在矽基板上，且形成於抑制龜裂發生之膜上，而可發揮其效果。
基於以上說明，藉由第三十二發明可獲得結晶性佳之氮化物半導體層。
另外，在前述矽基板與前述氮化物半導體層之間具備緩衝區域，在前述矽基板之表面具備：第一結晶區域與第二結晶區域，前述第一結晶區域包含鋁與矽之第一結晶，前述第二結晶區域包含其包含矽之GaN系半導體之第二結晶情況下，前述緩衝區域包含：基板側之第一區域，及比前述第一區域自前述矽基板離開之第二區域，前述第一區域及前述第二區域分別包含交互堆疊：包含氮化物半導體之第一層，及包含膜厚比前述第一層小，且與前述第一層之組合不同之氮化物半導體之第二層之多層膜構造，前述第一區域包含之第一層之膜厚宜比前述第二區域包含之第一層之膜厚大。
第三十三發明之氮化物系半導體元件包含：包含矽基板之矽半導體之保護元件部，及在該基板上堆疊有氮化物半導體層之發光元件構造部，該保護元件部與發光元件構造部之接合部以p型矽半導體與n型氮化物半導體層而形成。
堆疊於矽基板上之氮化物半導體之發光元件部與矽之保護元件，係以n型氮化物半導體與p－Si接合之半導體元件，在該n－GaN/p－Si界面，可以比先前小之電壓流入電流，適合各元件亦即適合LED之驅動及保護元件之驅動，各元件之特性提高。
第三十四發明之氮化物系半導體元件，前述半導體元件係三端子元件，該三端子係前述發光構造部之p、n電極，以及設於與前述基板之設有前述發光元件構造部之主面相對之主面之保護元件部之n電極。
第三十五發明之氮化物系半導體元件，前述半導體元件包含內部電路，其係以連接設於前述基板之設有前述發光元件構造部之主面之n電極與發光構造部之p電極之方式，於半導體元件中設置布線。
第三十六發明之氮化物系半導體元件，前述半導體元件係二端子元件，該二端子係前述發光構造部之n電極，以及設於與設有發光構造部之基板主面相對之主面之保護元件部之n電極。
以下，參照附圖詳細說明實施本發明用之最佳形態。
圖1係顯示本發明第一種實施形態之氮化物系半導體元件一部分之圖。
如圖1所示，本發明第一種實施形態之氮化物系半導體元件1001，係在矽基板1002上具有氮化物半導體層1003。氮化物半導體層1003中包含有：n型氮化物半導體層1004、活性層1005及p型氮化物半導體層1006，其中之n型氮化物半導體層1004鄰接於矽基板1002。如圖1所示，矽基板1002中之主動區域，其導電型成為p型。
另外，第一種實施形態中，為了容易瞭解本發明，係說明氮化物半導體層1003具有活性層1005之情況，但本發明中，氮化物半導體層1003亦可不具活性層1005，此時n型氮化物半導體層1004與p型氮化物半導體層1006之界面成為發光之發光區域。
第一種實施形態之氮化物系半導體元件1001中，矽基板1002之主動區域為p型而非n型，如此一來，基板使用矽之氮化物系半導體元件中，可能比先前之n型矽基板降低正方向電壓(Vf)。此時矽基板1002之主動區域之費米位準存在於價電子帶中，氮化物半導體層1003之主動區域之費米位準存在於傳導帶中時，變成簡併狀態，特別是變成簡併狀態可比先前降低Vf。該簡併狀態宜為矽基板完全簡併，更宜為矽基板與氮化物半導體層兩者均簡併。此外接合時，即使費米位準在矽基板側不存在於價電子帶中，在氮化物半導體層側不存在於傳導帶中，藉由施加電場而形成與簡併相同之能帶構造者，亦推測為具有相同效果者。如此，藉由第一種實施形態，於基板使用矽之氮化物系半導體元件中，可以比先前小之電壓流入大之電流，可比先前降低正方向電壓(Vf)。不過，本實施形態之效果係經實驗而確認者，此處之理論性說明係假設。該假設之理論完全不限定本發明。
以下，進一步詳細說明本發明第一種實施形態之氮化物系半導體元件1001。
[矽基板1002]
矽基板1002其主動區域係p型或許多載子係電洞。
本發明並不限定矽基板1002之主動區域中之電洞濃度，但該電洞濃度宜為約1×101 8 cm－ 3 以上，約1×102 1 cm－ 3 以下者，更宜為約1×101 9 cm－ 3 以上，約2×102 0 cm－ 3 以下。
此外，本發明並不限定矽基板1002之主動區域中之p型雜質(硼或鋁等)之濃度，不過，該p型雜質(硼或鋁等)之濃度宜約為1×101 8 cm－ 3 以上，約1×102 2 cm－ 3 以下，更宜為約1×101 9 cm－ 3 以上，約2×102 1 cm－ 3 以下。
第一種實施形態之矽基板1002，在其主動區域產生許多電洞(hole)，矽基板1002之主動區域之費米位準存在於價電子帶中電位更低之位置，矽基板1002之主動區域之費米位準與n型氮化物半導體層1004之主動區域之費米位準一致。此外，矽基板1002之主動區域與氮化物半導體層1003之主動區域間之耗盡層亦變薄。如此，更多之電子自矽基板之價電子帶注入n型氮化物半導體層1004之傳導帶，在基板使用矽之氮化物系半導體元件1001中，可更加降低正方向電壓(Vf)。
此外，本發明並不限定矽基板1002之主動區域中之電阻率，不過，該電阻率宜為約0.05 Ωcm以下，更宜為約0.02 Ωcm以下。如此，於氮化物系半導體元件1001中，可以更小之電壓流入更大之電流，而可更加降低正方向電壓(Vf)。
另外如後述，本發明中，亦可將矽基板1002之全體作為主動區域，此外，亦可將矽基板1002之一部分作為主動區域，此等如藉由負電極之形成位置來適切選擇。此外，上述之電洞濃度、p型雜質濃度及電阻率，只要矽基板1002中之主動區域之至少一部分在上述之值即可，無須矽基板1002中之主動區域全部在上述之值。因此，本發明中包含以下(1)~(4)之全部情況。
(1)矽基板1002之全部係主動區域，且該主動區域之全部為上述之電洞濃度、p型雜質濃度、電阻率之情況。
(2)矽基板1002之全部係主動區域，且該主動區域之一部分為上述之電洞濃度、p型雜質濃度、電阻率之情況。
(3)矽基板1002之一部分係主動區域，且該主動區域之全部為上述之電洞濃度、p型雜質濃度、電阻率之情況。
(4)矽基板1002之一部分係主動區域，且該主動區域之一部分為上述之電洞濃度、p型雜質濃度、電阻率之情況。
不過，上述之說明，為了容易瞭解本發明，係列舉本發明之效果達到最佳之條件者，即使p型雜質之種類與濃度、電洞濃度或電阻率與上述不同，仍包含於本發明，而可獲得本發明之效果。另外，上述之p型雜質濃度之種類與濃度、電洞濃度或電阻率所取之數值係「約略數值」，這表示p型雜質之種類與濃度、電洞濃度或電阻率當然係嚴格而言取上述之數值之情況，亦包含嚴格而言不取上述數值之情況。
另外，矽基板1002在其(111)面與氮化物半導體層1003之(0001)面鄰接時，於矽基板1002與氮化物半導體層1003之間，可將晶格常數不一致造成之轉位抑制在最小。
另外，本發明並不限定雜質濃度之測定方法，雜質濃度如可藉由二次離子質量分析(SIMS；Secondary Ion Mass Spectrometry)來測定。
[氮化物半導體層1003]
(n型氮化物半導體層1004)
n型氮化物半導體層1004如可以一般式Ine Alf Ga1 － e － f N(0≦e，0≦f，e＋f≦1)表示之材料而構成，可為單層亦可為多數層，不過，為了獲得結晶瑕疵少之氮化物半導體層1003，宜為GaN或f值為0.2以下之Alf Ga1 － f N。此外，n型氮化物半導體層1004之膜厚，為了防止發生龜裂，且降低電阻值而降低氮化物系半導體元件1001之正方向電壓(Vf)，宜為0.1 μm以上，5 μm以下，可獲得Vf低之氮化物半導體元件。此外，更宜為0.3 μm以上，1 μm以下，藉由形成0.3 μm以上，可獲得結晶性佳之氮化物半導體元件構造(至少n型氮化物半導體層與p型氮化物半導體層)，此外，藉由形成1 μm以下，氮化物半導體元件構造中不易發生龜裂，而良率提高。此外，於n型氮化物半導體層中，最接近於矽基板側之層，藉由設置膜厚為10 nm以上之層，電子可自矽基板良好地注入n型氮化物半導體層中。並宜設置10 nm以上，300 nm以下之層，再者，從導電性及結晶性之觀點而言，更宜在其上設置n側包覆層等之另外之層。此外，最接近於該矽基板側宜為n型GaN層，如此可自矽基板最佳地使電子注入n型氮化物半導體層中。
此外，n型氮化物半導體層與p型氮化物半導體層之間，具有設置活性層之雙異質接合之氮化物半導體元件構造之情況下，作為n側包覆層，宜在活性層側具有帶隙能量比活性層大之n型氮化物半導體層，功能性作說明時，係成為防止來自p型氮化物半導體層側之電洞溢流，而提高在活性層之發光再結合概率之層。
此外，設置數個n型氮化物半導體層時，亦可在任何位置，並宜在比n側包覆層靠近矽基板側，設置重複堆疊AlN與Ala Ga1 － a N(0<a<1)之多層膜，或是重複堆疊AlN與GaN之多層膜等，藉由該層可緩和應力，而可獲得其上結晶性佳之氮化物半導體層。
另外，宜在矽基板1002與n型氮化物半導體層1004之間具備緩衝層(圖上未顯示)，如此可獲得結晶性佳之氮化物半導體元件構造，不過為了方便說明而省略。緩衝層之材料宜為以Ala Ga1 － a N(0≦a≦1)表示之氮化物半導體，更宜使用AlN。藉由形成此等緩衝層，可緩和矽基板1002與n型氮化物半導體層1004之晶格不對準。該緩衝層之膜厚至少比n型氮化物半導體層之最接近矽基板側之層薄即可，並宜為0.25 nm以上(1個原子層以上)，而未達10 nm。藉由形成0.25 nm以上，可良好地發揮緩衝層功能，藉由未達10 nm，矽基板與n型氮化物半導體層間之電性特性可獲得與不設置緩衝層時同等之電性特性。亦即，藉由在此種膜厚範圍內設置緩衝層，其上之氮化物半導體層之結晶性良好，並且可獲得與不設置緩衝層時相同之電性特性，從另外觀點而言，矽基板可實質地佈植電子於n型氮化物半導體層。
本發明並不限定n型氮化物半導體層1004之電子濃度，不過n型氮化物半導體層1004之主動區域中之電子濃度宜為大致1×101 7 cm－ 3 以上，大致1×102 1 cm－ 3 以下，更宜為大致2×101 8 cm－ 3 以上，大致1×102 0 cm－ 3 以下。此外，本發明並不限定n型氮化物半導體層1004之n型雜質濃度，不過，n型氮化物半導體層1004之主動區域中之n型雜質濃度宜為大致1×101 7 cm－ 3 以上，大致1×102 2 cm－ 3 以下，更宜為大致2×101 8 cm－ 3 以上，大致1×102 1 cm－ 3 以下。此種情況下，於n型氮化物半導體層1004之主動區域中產生許多電子，n型氮化物半導體層1004之主動區域之費米位準存在於傳導帶中。此外，矽基板1002之主動區域與氮化物半導體層1003之主動區域間之耗盡層變薄。因而，更多之電子自矽基板1002之價電子帶佈植於n型氮化物半導體層1004之傳導帶，而可更加降低正方向電壓(Vf)。
不過，上述之說明，為了容易瞭解本發明，係列舉本發明之效果達到最佳之條件者，即使n型雜質之種類與濃度或電子濃度與上述不同，仍包含於本發明，而可獲得本發明之效果。另外，上述之n型雜質之種類與濃度或電子濃度所取之數值係「大致數值」，這表示n型雜質之種類與濃度或電子濃度嚴格而言當然係取上述之數值，嚴格而言亦包含不取上述數值之情況。
(活性層1005)
活性層1005中可使用單一量子井構造或多重量子井構造，而由含有銦及鎵之氮化物半導體，並宜由Ina Ga1 － a N(0≦a<1)而形成。使用多重量子井構造情況下，活性層1005成為包含障壁層及井層者，不過障壁層如可採用非摻雜GaN，井層如可採用非摻雜In0 . 3 5 Ga0 . 6 5 N。此外，活性層全體之膜厚並無特別限定，可考慮發光波長等，調整障壁層及井層之各疊層數或疊層順序來設定活性層之各膜厚。
(p型氮化物半導體層1006)
p型氮化物半導體層1006至少包含Alx Iny Ga1 － x － y N(0≦x，0≦y，x＋y<1)，可為單層亦可為多數層，不過在n型氮化物半導體層與p型氮化物半導體層之間包含設置活性層之雙異質接合之氮化物半導體元件構造情況下，p側包覆層至少有帶隙能量比活性層大之p型氮化物半導體層即可，功能性作說明，只須至少有防止電子自n型氮化物半導體層側溢流，而提高在活性層之發光再結合概率之層即可。
此外，宜自矽基板1002側依序包含：p型包覆層(圖上未顯示)及形成正電極之p型鄰接層(圖上未顯示)。
p型包覆層係多層膜構造(超晶格構造)或單一膜構造。將p型包覆層形成超晶格構造時，由於結晶性佳，且可降低電阻率，因此，可降低正方向電壓(Vf)。摻雜於p型包覆層之p型雜質，係選擇鎂、鋅、鈣、鈹等週期表之第IIA族、IIB族元素，並宜將鎂、鈣等作為p型雜質。此外，摻雜p型雜質之p型包覆層為由包含p型雜質之Alt Ga1 － t N(0≦t≦1)組合之單一層而構成時，雖發光輸出稍低，不過可使耐靜電壓成為與超晶格時大致同等之良好者。
p型鄰接層可使用以一般式Inr Als Ga1 － r － s N(0≦r<1，0≦s<1，r＋s<1)表示之氮化物半導體而形成，不過，為了形成結晶性良好之層，宜為三元混晶之氮化物半導體，更宜為包含不含銦、鋁之二元混晶之GaN之氮化物半導體。再者，p型鄰接層為不含銦、鋁之二元混晶時，可使與正電極之歐姆鄰接更佳，而可提高發光效率。p型鄰接層之p型雜質可使用與p型包覆層相同之各種p型雜質，不過宜使用鎂。摻雜於p型鄰接層之p型雜質為鎂時，容易獲得作為氮化物半導體層之p型特性，並可輕易形成歐姆鄰接。
圖7係本發明第一種實施形態之氮化物系半導體元件(p型矽基板)中之Vf與先前之氮化物系半導體元件(n型矽基板)中之Vf之比較圖。該實驗中之LED晶片尺寸係100 μm×100 μm，而為現在一般之LED面積約十分之一的尺寸。
以5 mA(50 A/cm2 )之電流進行實驗，而比較Vf時，如圖7所示，先前之氮化物系半導體元件(n型矽基板)之Vf係5.1 V，而本發明第一種實施形態之氮化物系半導體元件(p型矽基板)之Vf為4.0 V。因此，就本實驗而言，藉由本發明之第一種實施形態，Vf改善1.1 V。
此外，如圖7所示，本發明第一種實施形態之氮化物系半導體元件之上昇電壓為3.2 V，而先前之氮化物系半導體元件為4.2 V。因此，就本實驗而言，藉由本發明之第一種實施形態，上昇電壓約改善1 V。如此，藉由第一種實施形態可獲得Vf比先前低之氮化物系半導體元件。此外，氮化物半導體層與矽基板之接合部之I－V特性形成大致線形，表示可獲得良好之歐姆特性。另外，此時所謂「大致線形」，當然係指I-V特性嚴格而言係線形之情況，亦包含嚴格而言並非線形之情況。
圖8係顯示本發明第二種實施形態之氮化物系半導體元件之圖。
如圖8所示，本發明第二種實施形態之氮化物系半導體元件2100在矽基板2010上，經由矽層‧矽區域2011而包含氮化物半導體層(疊層體)2140。氮化物半導體層2140中包含：n型氮化物半導體層2021、活性層2022及p型氮化物半導體層2023，其中之n型氮化物半導體層2021鄰接於矽層‧矽區域2011。圖8之例中，矽基板2010b及矽層‧矽區域2011之導電型為p型。
另外，第二種實施形態中，為了容易瞭解本發明，係說明氮化物半導體層(疊層體)2140包含活性層2022之情況，不過，本發明之半導體元件之發光元件中，氮化物半導體層2140亦可不具活性層2022，此時在n型氮化物半導體層2021與p型氮化物半導體層2023之界面，成為發光之發光區域。
第二種實施形態之氮化物系半導體元件中，矽基板2010b及矽層‧矽區域2011係p型而非n型，如此，基板使用矽之氮化物系半導體元件，具體而言，在Si/GaN異種接合界面2020中，可比先前之n型矽基板或矽層‧矽區域降低正方向電壓(Vf)。此時，矽基板2010b及矽層‧矽區域2011之主動區域之費米位準存在於價電子帶中，氮化物半導體層2140之主動區域之費米位準存在於傳導帶中時，形成簡併狀 態，特別是藉由形成簡併狀態，可比先前降低Vf。該簡併狀態，宜矽基板完全簡併，更宜矽基板與氮化物半導體層兩者簡併。此外，接合時，即使費米位準在矽基板側不存在於價電子帶中，在氮化物半導體層側不存在於傳導帶中時，藉由施加電場，而形成與簡併相同之能帶構造者，亦可推測包含相同之效果。如此，藉由第二種實施形態，基板使用矽，而包含Si/GaN異種接合界面之半導體元件中，可比先前以小之電壓流入大之電流，可比先前降低正方向電壓(Vf)。雖然經實驗可確認第二種實施形態之效果，不過，此時之理論性說明係假設。該假設之理論不對本發明作任何限定。
以下，進一步詳細說明本發明第二種實施形態之氮化物系半導體元件2100。
[矽基板2010]
矽基板2010可使用半導體元件之構造，如發光元件之例之圖8、9所示，可使用藉由電極構造而如p型基板2010a、n型基板2010b、非導電性基板2010c包含各種導電性或局部導電性之基板。
另外，矽基板2010在其(111)面與氮化物半導體層2140之(0001)面鄰接時，在矽基板2010或矽層‧矽區域2011與氮化物半導體層2140之間，可將因晶格常數不一致而導致之轉位抑制為最小。
[矽層‧矽區域2011]
本發明之矽基板上之矽層2011或矽區域2011，或是至少Si/GaN異種接合界面附近或元件之第一導電型區域係p型或是許多載子係電洞。雖不限定該電洞濃度，不過該電洞濃度宜為大致1×101 8 cm－ 3 以上，大致1×102 1 cm－ 3 以下，更宜為大致1×101 9 cm－ 3 以上大致2×102 0 cm－ 3 以下。此外，並不限定該p型雜質(硼或鋁等)之濃度，不過該p型雜質(硼或鋁等)之濃度宜為大致1×101 8 cm－ 3 以上，大致1×102 2 cm－ 3 以下，更宜為大致1×101 9 cm－ 3 以上，大致2×102 1 cm－ 3 以下。
本發明中，矽半導體，如圖中之(矽半導體)基板2010，如p型基板2010a、n型基板2010b及矽(半導體)層．區域2011，為了形成各導電型而摻雜雜質，n型雜質如為5B族，具體而言為磷(P)、砷(As)、銻(Sb)，p型雜質為3B族，具體而言為硼(B)、鋁、鎵、鈦等，並宜為硼。
[矽層2011之形成]
以下，使用圖10~12說明本發明中之矽層．區域2011之形成。各圖之(b－2)、(c－2)、(d－2)分別對應於各層．區域之剖面圖(b－1)、(c－l)、(d－1)，而模式顯示n型(左側)及p型(右側)雜質量者，不過其係顯示一種範例者，此等雜質分布並不限定於與剖面圖之對應關係，而可獲得各種之分布。
本發明中，在矽基板2010上形成矽半導體層時，可使用先前熟知之方法，如有機金屬氣相生長方法(MOVPE)、熱CVD等而形成。以下說明有機金屬氣相生長方法，不過本發明並不限定於此，亦可藉由濺鍍等之物理蒸鍍法、(熱)CVD、MBE等之化學蒸鍍法等各種方法而形成層。本發明一種態樣之矽半導體層2011之形成，如上述，係在矽基板上之同種材料之結晶生長，亦即係同質磊晶生長。藉此，可形成厚膜之層，提高結晶性，及藉由提高之結晶性而高度摻雜化。
使用圖12具體說明如下，在矽基板2030上生長矽半導體結晶(圖12(a))，而形成矽層2031，此時摻雜希望之雜質，具體而言摻雜p型雜質，而形成矽層表面側，作為高濃度雜質之層(圖12(b))，繼續，氮化物半導體之疊層構造2140，係堆疊第一導電型區域之氮化物半導體層2091、2092等(圖12(c))。
矽層生長時，如圖12(b－2)之雜質分布所示，即使是在層2031內形成大致均一濃度之分布(分布2060)，如圖12(b－1)所示，亦可作為在層之中途改變濃度而濃度不同之2個層2031a、2031b，而形成將表層側2031b成為比深層側2031a高濃度之分布2070。亦即，藉由任意變更層生長時之摻雜量，可形成希望之雜質分布。特別是如分布2070，藉由比基板背面側(與設置氮化物半導體之疊層構造2140之面相對之面側)之區域2031a高濃度地摻雜表面側2031b，於生長初期提高結晶性，於結晶生長之最後，亦即在表面附近高濃度地摻雜，可使Si/GaN接合部之電荷順利地移動。
此時，Si/GaN異種接合部附近以外之區域，如區域2031a之摻雜量，如圖9A所示，矽層2011之表面側2011b係主動區域，亦即係第一導電型區域2110，而深層側2011a並非主動區域情況下，在元件構造情況下，亦可不添加而形成，或摻雜反導電型之雜質。此時在生長之最初階段，由於擔任結晶恢復、結晶性提高之角色，因此宜儘量減低雜質量，最宜不添加雜質。
此外，藉由形成氮化物半導體元件之疊層構造2140時之熱，自矽層形成時之分布2060(70)(圖12(b－2))，而藉由熱擴散，於疊層構造2140形成後，如圖12(c－2)所示，雜質向深層側，亦即向低濃度區域側擴散，矽層2031之表層側之濃度亦降低。因而，在上述表層側2031b、深層側2031a之間設置大雜質濃度差時，由於擴散性亦趨於提高，因此可提高設定矽層厚膜內之平均濃度，或是高濃度表層區域包含厚膜程度之大小。
矽層之適切膜厚，係全體膜厚為0.1 μm以上，10 μm以下之範圍，未達0.1 μm時，雜質擴散，特別是在形成疊層構造2140後之控制困難，超過10 μm時，矽層之結晶性惡化。並宜為0.2 μm以上，1 μm以下之範圍，如此，即使為適度之結晶性，仍可控制雜質擴散，形成良好之元件構造，特別是可形成第一導電型區域。具體而言，藉由形成某種程度膜厚之表面側2011b區域，而後繼續補償形成疊層構造2140時之熱擴散，藉由加深設置高濃度區域，可抑制表面區域2011b之濃度斜度降低，因而元件形成後亦可保持適合高濃度之矽層2011，特別是保持表面側2011a。特別是該膜厚範圍在表面側矽層2011b之高濃度層之形成中成為適切之膜厚範圍。此外如後述，以矽基板及/或矽層．區域之矽半導體設置其他元件構造(積體電路)情況下，雖矽層之膜厚為5 μm以上，10 μm以下之範圍，不過各導電型之劃分及邊界部之p、n雜質(導電型)急遽性趨於優異。
此外，矽層之適切雜質濃度為1×101 8 /cm3 以上，1×102 2 /cm3 以下之範圍，更為為1×101 9 /cm3 以上，2×102 0 /cm3 以下之範圍，雜質濃度高時，結晶性更加惡化，GaN系半導體生長困難，雜質濃度低時，如上述，Si/GaN異種接合之電荷移動之障壁變大。特別是宜將表層側2011b之濃度設定在該範圍。
以上之膜厚及雜質濃度，亦可同樣地適用於以下之矽區域。
[矽區域2011之形成]
本發明中，對原矽基板2030形成矽區域，可使用矽半導體技術中先前熟知之方法，如有離子佈植及雜質熱擴散(熱處理爐、電磁波照射，如雷射退火、燈退火)，特別是雜質擴散，可使用以下說明之氣相擴散或固相擴散，而最宜使用氣相擴散。對原基板2030形成矽區域，比矽層較容易形成局部之區域。具體而言，局部形成上述之矽層2031時，可藉由自局部覆蓋之區域之露出部選擇性生長的選擇生長法，或是生長後之蝕刻、加工，而形成局部者，不過由於工時增加，此外，由於依有無層而形成表面凹凸，並成為其次繼續生長GaN系半導體結晶困難之因素，因而不適宜。另外，矽區域形成係設於基板內，基板面大致維持原來之狀態，因此可與爾後繼續將GaN系半導體結晶與在基板上生長大致相等。亦即，局部矽區域幾乎不影響GaN系半導體結晶生長，而可形成各種元件構造。
(氣相雜質擴散)
本發明中，氣相之雜質擴散，其基本構造係在熱處理下，將氣相之雜質源，具體而言係將p型雜質源氣體供給至矽基板2040，而在矽基板2040上形成希望之矽區域2041者。氣相之雜質源之原料並無特別限定，如有雜質元素之金屬或其化合物，如為硼(B)時，係其氫化物，具體而言為氫化硼化合物，或是有機金屬等，並使用其氣相狀態(上述鹵化物、有機金屬氣體等)。如宜採用氫化物之B2 H6 。
使用圖10具體說明如下，雜質源氣體2045供給至矽基板2040表面，吸著雜質而形成堆積物2046，自其堆積物2046擴散，或是直接擴散於表面，如與雜質吸著大致同時向基板2040內部擴散，雜質藉由任何一者或兩方向基板內擴散，而形成擴散區域2041等(圖10(a))。繼續，停止供給雜質源，進一步藉由熱處理，自堆積物2046產生雜質擴散(圖10(b))，而形成矽區域2011之擴散區域2041(圖10(c))。繼續，氮化物半導體之疊層構造2140係堆疊第一導電型區域2110之氮化物半導體，具體而言，係堆疊n型氮化物半導體層2093、2094等(圖10(d))。以上係區分成供給雜質源氣體及停止供給下之熱處理來作說明，不過，只要係上述供給下之雜質擴散即可，而可省略停止供給下之熱處理，另外，在雜質源氣體供給下無充分之擴散時，如雜質源供給時，擴散未達充分之溫度時，則需要停止供給下之熱處理，本發明均可選擇適合反應條件之方法。此外，雜質源氣體供給及停止供給下之熱處理，藉由其步驟之條件，如堆積物2046之堆積速度提高情況下，亦可採用藉由反覆雜質源氣體供給與停止，藉由任何一者或兩方之步驟中之熱處理而使其熱擴散之方法。
以上，堆積物係取決於雜質源氣體之材料及供給條件，特別是溫度，低溫時可形成堆積物，高溫時，於堆積物變大之前，吸著．內部擴散依序產生，於氣體供給時不堆積，而可形成擴散區域。此外，一者係一旦設定堆積物之條件時，於基板表面側可期待高濃度摻雜。形成堆積物時，如實施例所示，不將有機金屬化合物形成堆積物情況下，宜將氫化物(B2 H6 等)用於雜質源氣體。
上述省略除去堆積物2046之說明，而為了除去堆積物，亦可自氣相反應氣氛，如自反應爐取出，並藉由適當之除去手段，如藉由化學蝕刻液等而除去，如上述，可於雜質源氣體供給時之氣氛，及停止供給下之熱處理氣氛中，雜質源材料(堆積物2046)係對雜質源或載子．氣氛氣體之溶解．再吸著．化學反應等，向氣氛中放出之情況下，藉此可於雜質堆積時．擴散時．擴散後除去。擴散後，取代蝕刻性之氣體、氣氛下，可除去堆積物。以下，以本實施例亦說明之MOVPE為例，詳述本發明之氣相熱擴散。
如圖10(a)所示，將雜質源氣體2045之TEB(三乙基硼)，及載氣(氣氛氣體)之氫(H2 )供給至反應爐內之矽基板2040，硼或硼之化合物等吸著於表面，一部分成為堆積物2046，一部分於供給下作為擴散區域2041而擴散。此外，停止供給雜質源氣體，而藉由反應爐內之熱處理產生熱擴散(圖10(b－1))，最後，形成矽區域2011之擴散區域2042。此時，雜質源氣體供給時、停止時之反應時，為了避免與矽基板2040之矽化學反應，而形成表面部之變質層，可採用基板之矽不反應之氣氛，並宜為氬等單原子氣體氣氛及氫等還原氣氛，具體而言宜採用氫氣氛。停止供給時之熱處理氣氛之控制，由於堆積物往往未充分覆蓋表面，而形成多孔質狀等表面局部露出之狀態，因此堆積物充分地覆蓋表面作為緻密之膜，而矽基板不曝露於氣氛下情況下，不限定於上述氣氛，而可形成擴散性良好之氣氛。如圖10(b－2)、(c－2)之分布2061－2062、2071－2072所示，因擴散區域2041(2042)自表層側2041b(2042b)擴散，深層側2041a(2042a)係依來自表層側之擴散，亦即，因表面側區域2041b(2042b)之濃度比深層側高，而形成表面附近為最高濃度之雜質區域。該分布於Si/GaN異種接合部中適切地發揮功能。
此外，與上述矽層形成同樣地，氮化物半導體之疊層構造2140形成時，矽擴散區域2042因熱擴散，而形成最後之矽區域2042'，考慮其熱擴散，而需要形成矽擴散區域2042。
本發明中，用於氣相擴散之p型雜質源氣體之材料，除TEB之外，如有乙硼烷(B2 H6 )、TMB(三甲基硼)等。氫化物(如乙硼烷)情況下，熱CVD成為適切之氣相擴散手段。
(固相雜質擴散)
本發明之雜質擴散之第二種方法如圖11所示，係將成為雜質源之構件形成於矽基板2050之表面，藉由熱處理，使雜質擴散於基板2050內，而在基板2050上形成擴散區域2053。此時，除去雜質源之構件2051，其次，繼續實施氮化物半導體之疊層構造2140之形成步驟。
此種固相雜質擴散，矽半導體技術可使先前熟知之方法，具體而言，形成添加(摻雜)有p型雜質之材料及p型雜質元素之化合物等之被覆膜51，並在熱處理氣氛下進行熱擴散。熱處理溫度及氣氛與上述氣相雜質擴散同樣地，取決於該材料及其膜質等。具體例如為摻雜硼二氧化矽玻璃(BSG)時，在氧化氣氛下，以[ ]℃{溫度例或溫度範圍}進行熱處理而形成熱擴散區域。雜質分布與上述氣相擴散同樣地，表層側2053b之濃度比深層側2053a高，特別是在表面附近成為最大濃度，此外，而後繼續藉由氮化物半導體之疊層構造2140形成步驟，該雜質擴散區域2053進一步熱擴散，最後形成矽區域2011之擴散區域53'。
本發明中，用於固相擴散之p型雜質源之膜材料，有摻雜硼之材料及硼之化合物等，具體而言，前者如有BSG，後者如有HBO2 等。
[元件構造]
(Si/GaN異種接合部)
提供表面使氮化物半導體層2021~2023生長之異種接合部2020表面之矽層．區域(基板表面)2011，宜提供適於氮化物半導體生長之結晶表面。
圖14係為了瞭解本發明之接合部2020，而在矽基板上設置n型層、活性層及p型層之氮化物系半導體發光元件，測定製作基板為p型矽基板及n型矽基板之元件之Vf的實驗。且係比較P型矽基板，亦即p－Si基板/n型GaN系半導體層/活性層/p型GaN系半導體層之疊層構造中之Vf，與先前之氮化物系半導體元件(n型矽基板，亦即n－Si基板/n型GaN系半導體層/活性層/p型GaN系半導體層之疊層構造)中之Vf之圖。該實驗之LED晶片尺寸係100 μm×100 μm，而為現在一般LED(□ 300 μm)面積之約十分之一的尺寸。
流入5 mA(50 A/cm2 )電流進行實驗，來比較Vf時，如圖13所示，先前之氮化物系半導體元件(n型矽基板)之Vf為5.1 V，而本發明一種態樣之氮化物系半導體元件(p型矽基板)之Vf為4.0 V。因此，就本實驗而言，本發明一種態樣之p型矽基板中，Vf改善1.1 V，亦即，瞭解在包含一部構造係p型Si/GaN之異種接合之元件中、異種接合部中Vf減低。
此外，如圖14所示，上昇電壓在本發明一種態樣之p型矽基板之氮化物系半導體元件中為3.2 V，在先前之氮化物系半導體元件中為4.2 V。因此，就本實驗而言，本發明一種態樣之p型矽基板中，Vf改善1 V，亦即，瞭解在包含一部構造係p型Si/GaN之異種接合之元件中、異種接合部中Vf減低。
如此，依據本實驗，可獲得比先前Vf低之氮化物半導體元件。此外，氮化物半導體層與矽層．區域2011之接合部之I－V特性成為大致線形，而可獲得良好之歐姆特性。另外，此時所謂「大致線形」，當然係指I－V特性嚴格而言係線形之情況，亦包含嚴格而言並非線形之情況。
(矽側接合部2020附近區域、第一導電型區域2110)
如以上說明，本發明之Si/GaN異種接合部2020中，在其接合部附近，矽半導體側宜含有p型雜質或形成p型層．區域，氮化物半導體側宜含有n型雜質或形成n型氮化物半導體層(區域)。
本發明之元件構造一種實施形態之構造，係至少包含第一導電型區域，且該第一導電型區域中包含Si/GaN異種接合部。亦可形成在第一導電型區域上附加地包含與其不同導電型之第二導電型區域之元件構造。具體而言如圖8、9所示，係包含：第一導電型區域2110(n型氮化物半導體層)與其上之第二導電型區域2120(p型氮化物半導體層)之構造。從另外觀點而言，在比異種接合部2020之上設置氮化物半導體之疊層構造2140，異種接合部側之氮化物半導體2021分配至第一導電型區域之一部分，並與異種接合部側之矽層．區域2011形成第一導電型區域。
如此，將包含異種接合部2020之第一導電型區域設於元件構造情況下，如圖10~12之雜質分布圖(c－1)、(d－1)所示，氮化物半導體之n型雜質分布可取各種形態，不過基本之構造係成為在接近異種接合部2020之附近區域為高濃度，在遠離之區域為低濃度之構造。此因，藉由上述高濃度之n型氮化物半導體而形成異種接合部，有助於其異種接合界面之電荷移動良好，另外，高濃度摻雜時，導致來自異種表面之藉由GaN系半導體生長之結晶性惡化，因此，比異種接合部之附近區域上方之氮化物半導體之疊層構造2140區域須為低濃度，而使結晶性恢復及提高。特別是活性層、第二導電型區域等元件構造之其他導電型區域、主動區域，特別是發光元件中，成為發光再結合區域之活性層之結晶性，成為決定元件特性之重要因素。此外，在圖12(d－2)之n型雜質分布2080情況下，顯示包含附近部之高濃度區域及比其低濃度區域，在該低濃度區域內有濃度分布之例，不過，係顯示考慮導電性、元件之正方向電壓之上昇等，而局部以高濃度摻雜之形態。此時，至少宜形成濃度比膜厚平均濃度高之附近部。
(矽半導體區域)
本發明之元件構造中，如圖8、9所示，矽層．區域2011可用在各種功能，特別是在電荷之移動方向。進行分類時如圖8、9B所示，包含：矽層．區域2011及矽基板2010或矽基板2010之一部分區域，及圖9B之虛線部2130、2140表示之區域均設於主動區域，亦即設於第一導電型區域內之形態；以及如圖9A所示，矽層．區域2011或其一部分區域，如氮化物半導體之疊層構造2140側之表層側區域2011a設於主動區域，亦即設於第一導電型區域內之構造。
後者之情況下，主動區域外之一部分矽層．區域2011b(深層側)及/或矽基板，其導電性或導電型並無特別限定，如圖9A之基板2010所示，可為p型2010a、n型2010b、非導電性或i型2010c之任何一個。矽半導體區域之具體濃度分布如圖10~12之分布圖(b－2)、(c－2)、(d－2)所示，如與矽層．區域2011相同導電型之基板之例2060、2070(圖12)、2062(圖12)之例作觀察，原來之矽基板2030、2040係含有p型雜質或為p型時，於矽層．區域2011形成時及形成後之熱擴散中，由於擴散對象有某種程度之濃度，因此擴散性降低，而可高濃度地保持矽層．區域2011。亦即，可實現p型矽基板之高濃度化，而非常有助於良好之Si/GaN異種接合部。
另外，前者之導電性如為反導電性、非導電性時，如在圖10~12之濃度分布2072(圖10，非導電性)及2065(圖11，反導電性之n型基板)中之觀察，形成顯示在基板之深度方向矽層．區域2011之p型雜質之分布急遽變化之基板及矽層．區域2011。利用此種急遽之濃度分布之元件，係提高基板背面側與元件構造2140側之絕緣性之元件，如在安裝面為基板背面側，而絕緣安裝面與元件之形態中有利。此外，如圖9A所示，在矽層．區域2011中，成為電荷向橫方向之移動區域之元件構造時，可適切控制電荷移動區域，進而主動區域之深度。此外，由於在矽基板2010與矽層．區域2011之矽半導體內可形成p型、n型之區域，因此如觀察先前例，即使是矽半導體之各種元件仍可形成電路構造。另外，使用非導電性，亦即使用比矽層．區域2011(不論導電型為何，矽中之雜質濃度)濃度低，並宜為不添加之矽基板時，其上之矽層生長及矽區域之形成中，由於基板之雜質量少，因此可提高結晶性。
(第二導電型區域)
第二導電型區域主要係以與第一導電型區域不同導電型之氮化物半導體而形成，具體而言係形成p型區域。
不限定於以上說明之第一導電型區域或第二導電型區域，亦可設置在疊層構造2140內或外部附加地將另外之導電型區域，如觀察先前例之隧道接合部設於氮化物半導體之疊層構造2140內之構造等。
[氮化物半導體層構造2140]
以圖8、9所示之發光元件構造為例，以下具體說明各半導體層。
(n型氮化物半導體層2021)
n型氮化物半導體層2021如可為單層或數層，不過為了獲得結晶瑕疵少之氮化物半導體層2021，宜為GaN或混晶比f為0.2以下之Alf Ga1 － f N。此外，n型氮化物半導體層2021之膜厚，考慮結晶性，特別是由於係在矽基板異種基板生長，因此考慮龜裂發生、電阻值、元件之正方向電壓(Vf)，而宜形成0.1 μm以上，5 μm以下，可獲得Vf低之氮化物半導體元件。此外，更宜形成0.3 μm以上，1 μm以下，形成0.3 μm以上時，n型層2021之結晶性良好，可獲得其上之活性層2022及p型層2023，此外，藉由形成1 μm以下，氮化物半導體元件構造不易產生龜裂，可提高良率。雖宜藉由在n型層上設置n側包覆層之載子密閉等各種元件功能層等之層，而提高發光元件特性，不過，宜在其層與基板或層．區域2011之間設置緩衝層及基底層，宜將結晶生長較厚而適切提高結晶性之GaN層為一部分，作為週期構造之一部分而設置基底層，可自矽基板最適切地佈植電子於n型氮化物半導體層。
此外，在n型層與p型層之間包含設置活性層之雙異質接合之氮化物半導體元件構造情況下，n側包覆層宜將帶隙能量比活性層大之層設於n型層2022中之活性層側。
更宜比n側包覆層靠近矽基板側之基底層，係設置重複堆疊AlN與Ala Ga1 － a N(0≦a<1)之多層膜時，可緩和因矽與GaN系半導體之晶格常數差、及生長步驟時之熱膨脹係數差等造成之應力，而可獲得結晶性佳之其上之氮化物半導體層。
另外，藉由在矽層．區域2011表面，亦即GaN系半導體之生長初期具備緩衝層(圖上未顯示)，可緩和Si/GaN異種間之晶格不對準，而獲得良好結晶性。組合宜使用Ala Ga1 － a N(0≦a<1)，更宜使用AlN。膜厚宜形成0.25 nm以上(1個原子層以上)，而未達10 nm。藉由形成0.25 nm以上，適合發揮緩衝層之功能，藉由未達10 nm，可與無緩衝層之元件同樣地維持矽基板與n型氮化物半導體層間之電特性。
此等緩衝層及基底層在基板側設置p型層情況下，係設於p型層。
本發明之n型氮化物半導體層2021，特別是p型矽2011之Si/GaN接合部2020附近之n型層之電子濃度宜為大致2×101 8 cm－ 3 以上，大致1×102 0 cm－ 3 以下。此時，雜質濃度宜為大致2×101 8 cm－ 3 以上，大致1×102 1 cm－ 3 以下。如此情況下，在n型氮化物半導體層2021，特別是p型矽2011之Si/GaN接合部2020附近產生許多電子，n型氮化物半導體層2021之主動區域之費米位準存在於傳導帶中。此外，矽層．區域2011之主動區域與氮化物半導體層2021之主動區域間之耗盡層變薄。因而，更多電子自矽層．區域2011之價電子帶佈植於n型氮化物半導體層2021之傳導帶，可更加降低正方向電壓(Vf)。
(活性層2022)
活性層2022中可使用單一量子井構造或多重量子井構造，而由含有銦及鎵之氮化物半導體，並宜由Ina Ga1 － a N(0≦a<1)而形成。使用多重量子井構造情況下，活性層5成為包含障壁層及井層者，不過障壁層如可採用非摻雜GaN，井層如可採用非摻雜In0 . 3 5 Ga0 . 6 5 N。此外，活性層全體之膜厚並無特別限定，可考慮發光波長等，調整障壁層及井層之各疊層數或疊層順序來設定活性層之各膜厚。
(p型氮化物半導體層2023)
p型氮化物半導體層2023可為單層亦可為多數層，不過在n型氮化物半導體層與p型氮化物半導體層之間包含設置活性層之雙異質接合之氮化物半導體元件構造情況下，p側包覆層至少有帶隙能量比活性層大之p型層即可，功能性作說明，只須至少有防止電子自n型氮化物半導體層側溢流，而提高在活性層之發光再結合概率之層即可。
此外，宜自矽基板2010側依序包含：p型包覆層(圖上未顯示)及形成正電極之p型鄰接層(圖上未顯示)。
p型包覆層係多層膜構造(超晶格構造)或單一膜構造。將p型包覆層形成超晶格構造時，由於結晶性佳，且可降低電阻率，因此，可降低正方向電壓(Vf)。摻雜於p型包覆層之p型雜質，係選擇鎂、鋅、鈣、鈹等週期表之第IIA族、IIB族元素，並宜將鎂、鈣等作為p型雜質。此外，摻雜p型雜質之p型包覆層為由包含p型雜質之Alt Ga1 － t N(0≦t≦1)組合之單一層而構成時，雖發光輸出稍低，不過可使耐靜電壓成為與超晶格時大致同等之良好者。
p型鄰接層之組合宜為三元混晶之氮化物半導體，更宜為包含不含銦、鋁之二元混晶之GaN之氮化物半導體。再者，p型鄰接層為不含銦、鋁之二元混晶時，可使與正電極之歐姆鄰接更佳，而可提高發光效率。p型鄰接層之p型雜質可使用與p型包覆層相同之各種p型雜質，不過宜使用鎂。摻雜於p型鄰接層之p型雜質為鎂時，容易獲得作為氮化物半導體層之p型特性，並可輕易形成歐姆鄰接。
另外，本發明之第三種實施形態，上述之矽基板可形成，在第一區域前述第13族元素之濃度隨著自氮化物半導體層離開而增加，再度隨著離開而減少。矽基板雖獲得藉由離子佈植而適切地供給電子於氮化物半導體元件構造之氮化物半導體元件，不過該離子佈植並非對矽基板與氮化物半導體鄰接之面(與氮化物半導體元件構造之界面)，而宜對準自面離開之位置佈植。對準鄰接之面而佈植，在鄰接之面(界面)週期表之第13族元素之濃度成為最高時，無法形成結晶性佳之氮化物半導體元件構造，元件構造本身之特性降低，而可能無法獲得Vf低之氮化物半導體元件。此時，自面離開之位置，宜自包含氮化物半導體之側之矽基板表面在深度方向為100 nm以上。
另外，在自與氮化物半導體元件構造鄰接之面離開之之位置佈植離子時，佈植之元素包含擴散，而可包含於矽基板，其濃度剖面之底部可位於與氮化物半導體元件構造鄰接之面，其面上成為適合之p型矽，並且氮化物半導體元件構造可獲得良好結晶性，且可獲得Vf低之氮化物半導體元件。亦即，矽基板宜為前述第13族元素之濃度隨著自氮化物半導體層離開而增加，再者，宜為第13族元素之濃度隨著自氮化物半導體層離開而增加，再度隨著離開而減少。
再者，宜在離子佈植後進行加熱處理，藉由進行加熱處理，佈植之第13族元素在矽內擴散，濃度剖面自高濃度向低濃度移動。
此外，藉由使用離子佈植，可輕易摻雜鋁，並且容易獲得顯示於本實施形態之濃度剖面。
此外，本發明之第四種實施形態可形成，在前述矽基板與前述氮化物半導體層之間具備緩衝區域，在前述矽基板表面具備：第一結晶區域及第二結晶區域，前述第一結晶區域包含鋁與矽之第一結晶，前述第二結晶區域包含其包含矽之GaN系半導體之第二結晶。藉由使包含鋁與矽之第一結晶之第一結晶區域，及包含其包含矽之GaN系半導體之第二結晶區域分布於矽基板表面，可在矽基板上形成結晶性佳之氮化物半導體層。
此時，前述第一結晶區域宜包含鋁及矽，並包含此等鋁及矽之至少一者之氮化物之第一結晶，更具體而言，第一結晶可包含：包含鋁、矽之結晶體，由包含矽之AlN構成之結晶體，由包含鋁之SiN構成之結晶體，及由SiAlN構成之結晶體等。藉由使包含鋁及矽，並包含至少一者之氮化物之第一結晶之第一結晶區域；及包含其包含矽之GaN系半導體之第二結晶之第二結晶區域分布於矽基板表面，可在矽基板上形成結晶性佳之氮化物半導體層。
此外，宜層狀地包含前述矽基板表面之前述第一結晶，在前述第一結晶上宜包含前述第二結晶。可在矽基板之表面層狀地形成第一結晶區域，在該第一結晶區域上形成第二結晶區域，在該第二結晶區域上形成氮化物半導體層。
此外，在前述矽基板之表面，前述第一結晶區域及前述第二結晶區域中之一者宜為島狀，該島狀之一者被另一者包圍。由於在矽基板之表面，第一結晶區域與第二結晶區域鄰接而共存，因此，矽基板上之膜成為適合載子佈植、移動之結晶構造，可在矽基板上適切地形成氮化物半導體層。
此外，前述第二結晶區域宜在自前述矽基板表面形成之部分與自前述第一結晶區域表面形成之部分，第二結晶之結晶方位不同。藉由使第二結晶之結晶方位在自矽基板表面形成之部分與自第一結晶表面形成之部分不同，可在矽基板上形成結晶性佳之氮化物半導體層。
此外，自前述矽基板表面形成之部分之第二結晶之結晶方位宜為(111)，自前述第一結晶區域表面形成之部分之第二結晶之結晶方位宜為(0001)。就第二結晶區域，藉由將自矽基板表面形成之部分之第二結晶之結晶方位為(111)，將自第一結晶區域表面形成之部分之第二結晶之結晶方位為(0001)，可在矽基板上形成結晶性佳之氮化物半導體層。
此外，前述第一結晶區域宜被前述第二結晶區域覆蓋。可使形成於矽基板上之氮化物半導體層之結晶性良好。
此外，第二結晶宜由包含矽之GaN構成。
另外，並不特別限定矽基板1之導電型，不過，矽基板1之至少表面之導電型形成p型時，在矽基板1與氮化物半導體層之間可更有效進行載子之佈植，而比n型之矽基板更有效地在氮化物半導體層中佈植載子。
以下說明此種氮化物系半導體元件之形成方法。
首先，在矽基板1上導入鋁或其原料，及矽或其原料，而在矽基板上形成結晶(第一結晶)(第一步驟)。該結晶(第一結晶)可形成層狀或形成島狀。如此，可提高形成於矽基板1上之氮化物半導體層之結晶性。
其次，在形成層狀之結晶(第一結晶)上，並以覆蓋形成島狀之結晶(第一結晶)之方式，形成GaN系氮化物半導體之結晶(第二結晶)(第二步驟)。另外，第一結晶亦可並非島狀，而形成上述反島狀。此時，第一結晶形成包含如將島顛倒之凹部的層狀，第二結晶自該凹部形成。另外，在GaN系氮化物半導體之結晶(第二結晶)與第一結晶之間，包含GaN系氮化物半導體之結晶係包含鋁之GaN系氮化物半導體之情況，此時雖第一結晶區域之濃度比第二結晶區域高，不過可更加提高氮化物半導體層之結晶性。
此外，第五種實施形態可形成，在前述矽基板與前述氮化物半導體層之間具備緩衝區域，前述緩衝區域包含：基板側之第一區域，及比前述第一區域自前述矽基板離開之第二區域，前述第一區域及前述第二區域分別包含交互地堆疊：包含氮化物半導體之第一層；及膜厚比前述第一層小，且包含與前述第一層組合不同之氮化物半導體之第二層之多層膜構造，前述第一區域包含之第一層之膜厚比前述第二區域包含之第一層之膜厚大。
與矽基板之晶格常數差大之層(第二層)，以比與矽基板之晶格常數差小之層(第一層)薄之膜而形成。由於第一層係氮化物半導體，對矽基板晶格常數小。亦即，在矽基板上形成氮化物半導體層時，由於晶格常數有差異，因此在矽基板與氮化物半導體層之界面上分別作用壓縮應力與拉伸應力。詳細而言，在矽基板上形成包含氮化物半導體之第一層時，在晶格常數大之矽基板上作用壓縮應力，而在晶格常數小之第一層上作用拉伸應力。由於在第一層上作用拉伸應力，因此持續生長該第一層時，在其生長面上發生龜裂。此外，該龜裂之發生使生長氮化物半導體層更加困難。此時，以薄膜形成包含對矽基板之晶格常數差比第一層大之氮化物半導體之第二層時，在第一層與第二層之界面，在第二層上作用拉伸應力，而在第一層上作用壓縮應力。亦即，由於在持續保持拉伸應力之第一層之生長面上作用壓縮應力，因此可抑制龜裂之發生。亦即，可抑制龜裂之發生而形成第一層，藉由形成交互堆疊第一層與第二層之多層膜構造，可獲得包含抑制龜裂之氮化物半導體之緩衝區域。
再者，於矽基板上，藉由在抑制第一層與第二層發生龜裂之第一區域上，形成交互堆疊第一層與第二層之第二區域，可形成結晶性佳之氮化物半導體層。此時藉由第12之發明，第一區域包含之第一層之膜厚比第二區域包含之第一層之膜厚大，亦即，形成第二區域包含第一層之膜厚比第一區域包含之第一層之膜厚薄之層。藉此，可獲得結晶性佳之氮化物半導體層。該第二區域藉由位於第一區域之上而發揮其功能。如即使以同樣之膜厚在矽基板上直接形成第二區域，無法獲得結晶性佳之氮化物半導體層。亦即，第二區域藉由形成於矽基板上，且形成於抑制龜裂發生之膜上，可發揮其效果。
如以上說明，藉由第五種實施形態可獲得結晶性佳之氮化物半導體層。
此時，前述緩衝區域中之前述第二層之膜厚宜大致相同。由於第二層之膜厚大致相同，因此多層膜之週期性及膜厚比變化等之設計容易。
此外，前述第一層宜包含鋁，且鋁混晶比比前述第二層小。多層膜中，構成其之兩種層之組合比不取較大差異時，各組合特有之結晶性性質及機械性性質差異變小，不易引出兩者組合之性質，而達到實現結晶生長之目的，而如上述，由於第一層之鋁混晶比比第二層小，因此可引出第一層及第二層兩者之性質，而實現結晶生長。
此外，前述第一層宜為Alx Ga1 － x N(0≦x≦0.5)，前述第二層宜為Aly Ga1 － y N(0.5<y≦1)，且(y－x)>0.5。由於第一層為Alx Ga1 － x N(0≦x≦0.5)，第二層為Aly Ga1 － y N(0.5<y≦1)，且(y－x)>0.5，因此可擴大該兩種層之組合比差異，作為抑制龜裂之層而充分發揮功能。
此外，前述第一層宜包含氮化物半導體之n型雜質。藉由第一層中包含氮化物半導體之n型雜質，可將緩衝區域作為適切之電荷移動層。此外，矽基板與多層膜之界面，由於產生因頻帶構造不同而引起之頻帶不連續，因而在其界面形成電位障壁。因此，藉由在緩衝區域之第一層中包含氮化物半導體之n型雜質，電位障壁之厚度變薄，而謀求減低Vf。特別是藉由第一層包含n型雜質，可有效減低Vf。
此外，前述緩衝區域之前述矽基板側宜比前述氮化物半導體層側包含較多氮化物半導體之n型雜質。藉由多層膜構造之第一層包含n型雜質，雖減低Vf，不過，由於該效果係矽基板與多層膜之界面上產生之電位障壁者，因此，包含n型雜質之層宜為矽基板側之第一層，反之，在與矽基板側相反之氮化物半導體層側，則不易獲得顯著之效果。此外，從結晶性之觀點而言，包含n型雜質係使多層膜構造上之氮化物半導體層之結晶性降低。因此，藉由對矽基板側，而減少氮化物半導體層側之n型雜質，除減低Vf之外，還可獲得結晶性佳之氮化物半導體層。再者，藉由使最接近矽基板側之第一層比其他第一層包含較多n型雜質，將矽基板與多層膜構造間之電位障壁之厚度變薄，抑制結晶性降低，可構成適切之電荷移動層。
如以上所述，可同時提高形成於矽基板上之氮化物半導體層之結晶性與導電性。
第五種實施形態中，由於在持續保持拉伸應力之第一層之生長面上作用壓縮應力，因此可抑制龜裂之發生。亦即，可抑制龜裂之發生而形成第一層，藉由形成交互堆疊第一層與第二層之多層膜構造，可獲得包含抑制龜裂之氮化物半導體之緩衝區域。
再者，於矽基板上，藉由在抑制第一層與第二層之龜裂發生之第一區域上，形成交互堆疊第一層與第二層之第二區域’可形成結晶性佳之氮化物半導體層。此時藉由第二種實施形態，第一區域包含之第一層之膜厚比第二區域包含之第一層之膜厚大，亦即，第二區域包含之第一層之膜厚形成比第一區域包含之第一層之膜厚薄之層。藉此，可獲得結晶性佳之氮化物半導體層。該第二區域藉由在第一區域之上，而發揮其功能。
此外，此等實現第五種實施形態之第一層與第二層之適合膜厚如下。第一層宜為5 nm以上，100 nm以下，更宜為10 nm以上，40 nm以下，第二層比第一層薄，且為1 nm以上，10 nm以下，更宜為1 nm以上，5 nm以下。
此外，本發明之第六種實施形態，氮化物系半導體元件中包含：包含矽基板之矽半導體之保護元件部；及在該基板上堆疊有氮化物半導體層之發光元件構造部，該保護元件部與發光元件構造部宜由p型矽半導體與n型氮化物半導體層而形成。
此時，第六種實施形態之氮化物系半導體元件係三端子元件，該三端子宜係前述發光構造部之p、n電極，以及設於與前述基板之設有前述發光元件構造部之主面相對之主面之保護元件部之n電極。
此外，第六種實施形態中宜包含內部電路，其係以連接設於前述基板之設有前述發光元件構造部之主面之n電極與發光構造部之p電極之方式，於氮化物系半導體元件中設置布線。
此外，第六種實施形態之氮化物系半導體元件係二端子元件，該二端子宜係前述發光構造部之n電極，以及設於與設有發光構造部之基板主面相對之主面之保護元件部之n電極。
第六種實施形態之一種態樣，並非先前在面內集積之電路構造，而形成縱型堆疊發光元件部與保護元件部而重疊之積體元件。如此，藉由形成堆疊發光元件部與保護元件部之元件，可擴大發光層對晶片面積之面積，進而擴大發光元件部之面積。
如圖16~圖18所示，藉由堆疊於矽基板上之氮化物半導體之發光元件部與矽之保護元件，係以n型氮化物半導體與p－Si接合之半導體元件，在該n－GaN/p－Si界面，可以較先前小之電壓流入電流，適於各元件亦即LED之驅動及保護元件之驅動，各元件之特性提高。
藉由形成在矽基板側設置矽半導體之保護元件部，進一步在其基板上重疊氮化物半導體之發光元件部之疊層構造體，可形成不遮蔽發光元件部之發光，不損害發光特性，而可保護發光元件部之半導體元件。
此外，藉由保護元件部與發光元件部之接合部係p－Si與n型氮化物半導體，可解決其接合部中之頻帶障壁之問題，藉由電荷、電流在接合部中適切地移動，各元件之動作功能提高。
發光元件部之共用電極6025之形成位置如圖16、圖17A、B所示，可為各種形態。圖16藉由在發光元件部之一者導電型區域(此時為n型層)設置共用電極，異種接合部3020比該電極3025靠近基板側，亦即設於保護元件部3110，該接合部3020亦即保護元件部驅動時成為隧道接合。
第六種實施形態之氮化物系半導體元件中，反並聯連接保護元件部與發光元件部時，包含將其連接之一者設於半導體元件構造中之構造。如圖19所示，將發光元件部之一者電極(此時為設於p電極上之焊墊電極3027)，與露出於基板之發光元件部側而設置之電極形成面之電極，如圖19B所示地藉由布線3040連接。如此，在半導體元件構造內，擔任反並聯之一者之連接，於基板電極為安裝面側時，可形成藉由在安裝面之連接，以及發光元件部對電極布線連接，而可驅動之半導體元件，可以1條電線安裝及驅動，減少電線數量，可在搭載有半導體元件之發光裝置中，減少因密封構件之熱膨脹等而發生之電線切斷不良。此外，因布線部覆蓋發光元件部之遮光作用，雖光取出效率減少，不過，另一者發光元件部對電極之電線連接需要Φ50~100 μm之接合區域(焊墊電極)，藉由其而遮光。另外，第四種實施形態之例中，由於焊墊電極3027(電極3026)係布線3040之連接，因此可以比電線連接小之面積而形成，而不致於大幅減少光取出效率。
圖16及圖19A中，於右上方插入清楚說明第一、第四種實施形態之半導體元件構造用之等價電路圖，不過，並不限定為嚴格之等價電路。如該等價電路圖所示，圖16以及實施形態中，反並聯連接電路之一者，需要在半導體元件構造之外部設置布線3200，不過圖19之第四種實施形態，係以發光元件構造構成其布線3040之兩端子元件。另一者之端子如圖所示，係自發光元件部與保護元件部之間取出之上述共用電極3025，反並聯連接之另一者成為重疊型之疊層體，亦即成為以疊層界面之異種接合部3020連接之構造。
[實施例1]
圖20係顯示第一種實施形態1個例子之實施例1之氮化物系半導體元件1001－1之圖。
實施例1於氮化物系半導體元件1001－1中，將正電極1007設於p型氮化物半導體層1006之反矽基板側，並將負電極1008設於矽基板1002之反氮化物半導體層側。由於正電極1007與負電極1008設於相對之面，因此與將正電極1007與負電極1008設於同一面側時比較，可使氮化物系半導體元件1001－1小型化。另外，正電極1007亦可設於p型氮化物半導體層1006之側面，負電極1008亦可設於矽基板1002之側面，即使如此，仍可降低氮化物系半導體元件1001－1中之正方向電壓(Vf)。另外，正電極1007及負電極1008之材料及大小，在本發明之構造上並無特別限定，不過，如正電極1007可使用鎳/金、ITO等，負電極1008可使用鎢/鋁。
圖20所示之實施例1中，矽基板1002之全部成為主動區域，該主動區域之全部，其導電型為p型，並成為上述之電洞濃度、p型雜質濃度及電阻率。
[實施例2]
圖21係顯示第一種實施形態1個例子之實施例2之氮化物系半導體元件1001－2之圖。
實施例2於氮化物系半導體元件1001－2中，將正電極1007設於p型氮化物半導體層1006之表面，並將負電極1008設於矽基板1002之與正電極相對之面。由於正電極1007與負電極1008設於相對之面，因此與將正電極1007與負電極1008設於同一面側時比較，可使氮化物系半導體元件1001－2小型化。另外，正電極1007亦可設於p型氮化物半導體層1006之側面，負電極1008亦可設於矽基板1002之側面，即使如此，仍可降低氮化物系半導體元件1001－2中之正方向電壓(Vf)。另外，正電極1007及負電極1008之材料及大小，在本發明之構造上並無特別限定，不過，如正電極1007可使用鎳/金、ITO(氧化銦錫)等，負電極1008可使用鎢/鋁。
圖21所示之實施例2中，矽基板1002之全部(區域# 1及區域# 2)成為主動區域，其導電型為p型。不過，其中之區域# 2(作為主動區域之一部分，為n型氮化物半導體層側之區域)係取上述電洞濃度、p型雜質濃度及電阻率，而區域# 1(作為主動區域之一部分，而為與n型氮化物半導體層側相反側之區域)不取上述電洞濃度、p型雜質濃度及電阻率。但是，即使此種情況下，仍可獲得本發明之效果，而包含於本發明。如該實施例2之例示，矽基板1002之全部作為主動區域，即使該主動區域中之鄰接於n型氮化物半導體層之區域的一部分取上述電洞濃度、p型雜質濃度及電阻率，而主動區域之其他區域不取上述電洞濃度、p型雜質濃度及電阻率時，亦包含於本發明。
[實施例3]
圖22係顯示第一種實施形態1個例子之實施例3之氮化物系半導體元件1001－3之圖。
實施例3於氮化物系半導體元件1001－3中，將正電極1007設於p型氮化物半導體層1006之反矽基板側，並將負電極1008設於矽基板1002上。另外，正電極1007亦可設於p型氮化物半導體層1006之側面，負電極1008亦可設於矽基板1002之側面，即使如此，仍可降低氮化物系半導體元件1001－3中之正方向電壓(Vf)。另外，正電極1007及負電極1008之材料及大小，在本發明之構造上並無特別限定，不過，如正電極1007可使用ITO(氧化銦錫)等，負電極1008可使用鎢/鋁。
圖22所示之實施例3中，矽基板1002中之區域#2(矽基板1002之一部分)成為主動區域，不過區域#1(矽基板1002之一部分)不形成主動區域。區域#2(矽基板1002之一部分，主動區域)，其全部之導電型係p型，且取上述電洞濃度、p型雜質濃度及電阻率。實施例3並不特別限定區域# 1之導電型，即使此種情況下，仍可獲得本發明之效果，而包含於本發明。如該實施例3所示，矽基板1002之全部作為主動區域，即使該主動區域中之鄰接於n型氮化物半導體層之區域的一部分取上述電洞濃度、p型雜質濃度及電阻率，而主動區域之其他區域不取上述電洞濃度、p型雜質濃度及電阻率時，亦包含於本發明。
[實施例4]
圖23係顯示第一種實施形態1個例子之實施例4之氮化物系半導體元件1001－4之圖。
實施例4於氮化物系半導體元件1001－4中，將正電極1007設於p型氮化物半導體層1006之表面，並將負電極1008設於與正電極1007同一面側之n型氮化物半導體層1004之表面。由於正電極1007與負電極1008設於同一面側，因此無須考慮矽基板1002之導電性。另外，正電極1007亦可設於p型氮化物半導體層1006之側面，負電極1008亦可設於n型氮化物半導體層1004之側面，即使如此，仍可降低氮化物系半導體元件1001－4中之正方向電壓(Vf)。另外，正電極1007及負電極1008之材料及大小，在本發明之構造上並無特別限定，不過，如正電極1007可使用鎳/金等，負電極1008可使用鈦/鉑。
圖23所示之實施例4中，矽基板1002中，區域# 2(矽基板1002之一部分)成為主動區域，而區域# 1(矽基板1002之一部分)不形成主動區域。區域# 2(矽基板1002之一部分，主動區域)，其全部之導電型為p型，且取上述電洞濃度、p型雜質濃度及電阻率。實施例4並不特別限定區域# 1之導電型，不過即使此種情況下，仍可獲得本發明之效果，而包含於本發明。如該實施例4所示，矽基板1002之全部作為主動區域，即使該主動區域中之鄰接於n型氮化物半導體層之區域的一部分取上述電洞濃度、p型雜質濃度及電阻率，而主動區域之其他區域不取上述電洞濃度、p型雜質濃度及電阻率時，亦包含於本發明。
[實施例5]
如可依下述製造實施例1~實施例4之氮化物系半導體元件1001－1、1001－2、1001－3、1001－4。
首先，將矽基板1002設置於反應容器內，流入氫，使矽基板1002之溫度上升，進行矽基板1002之洗淨。
其次，以指定之溫度，使n型氮化物半導體層1004生長。
其次，依障壁＋井＋障壁＋井．．．．＋障壁之順序，交互堆疊5層障壁層及4層井層，而生長由多重量子井構造構成之活性層5。
其次，生長由超晶格構造之多層膜構成之p型多層膜包覆層。
其次，生長p型鄰接層。
其次，將溫度下降至室溫，再者，於氮氣氛中，將矽基板1002在反應容器內進行退火，而將p型氮化物半導體層1006進一步低電阻化。
此時，將正電極1007與負電極1008設於同一面側情況下，自反應容器取出矽基板1002，於最上層之p型鄰接層中，在形成正電極1007之位置，以厚度1 μm形成指定形狀之SiO2 遮罩，以RIE(反應性離子蝕刻)裝置自p型鄰接層側進行蝕刻。而後，在形成之SiO2 遮罩上進一步保留一部分而形成抗蝕膜，藉由RIE，使矽基板1002或n型氮化物半導體層1004中之一部分表面露出。
其次，在最上層之p型鄰接層之大致全面形成膜厚300 nm之包含ITO之正電極1007，作為透光性電極，並在其正電極1007上，以0.5 μm之膜厚形成接合用之由金構成之焊墊電極(圖上未顯示)。另外，在與正電極同一面側之矽基板1002之表面(或是藉由蝕刻而露出之矽基板1002及n型氮化物半導體層1004之表面)形成包含鎢與鋁之負電極1008。
研磨如以上形成之矽基板1002予以晶片化時，即可獲得氮化物系半導體元件1001－1、1001－2、1001－3、1001－4。
將如此獲得之氮化物半導體元件1001－1、1001－2、1001－3、1001－4搭載於引導框架(圖上未顯示)等而接合後，以密封構件(圖上未顯示)密封。此時之密封構件係使用使希望波長之光透過之透光性樹脂，如宜為環氧樹脂、矽樹脂或丙烯酸樹脂等。另外，亦可在密封構件中混入使光擴散之光擴散材料，或是被來自氮化物系半導體元件1001－1、1001－2、1001－3、1001－4之光激勵，而可發出比其波長更長波長之光之螢光物質等。密封構件之形狀可任意設計，如可形成半圓柱狀或直線狀等。
[實施例6]
以下說明本發明第二種實施形態1個例子之實施例6。
準備2inchΦ之p型矽基板2010(載子濃度8×101 8 /cm3 ，摻雜硼[B])，並搬運至MOVPE裝置之爐內，在載氣H2 之氫氣氛下，進行熱洗淨處理(1150℃)後，在溫度800℃下，供給p型雜質(此時為硼)源氣體之TEB(20 sccm，5分鐘)，在氫之還原氣氛下堆積硼後，停止供給TEB，在氫氣氛下，於溫度1080℃中保持5分鐘，進行熱擴散處理。此時係使用TEB，不過亦可適切使用藉由熱CVD使氣相擴散之手段。
如此獲得之矽基板在其表面區域，可使p型雜質(此時為硼)濃度上升至2×102 0 /cm3 程度。
熱擴散處理後，在同一爐內連續地實施堆疊以下之氮化物半導體層之反應處理，而形成疊層構造2140。
堆疊摻雜矽之GaN之n型層2021(鄰接層)、InGaN/GaN之數對堆疊之多重量子井構造之活性層2022及摻雜鎂之GaN之p型層2023(鄰接層)等。此時，亦可在n型層與p型層之各鄰接層與活性層之間(n型層內、p型層內)設置包覆層及中間層等。此外，如上述，可在矽基板與氮化物半導體，特別是與活性層之間設置基底層及中間層。
如此，如圖8所示，在矽基板2010(p型矽基板2010a)上獲得形成有；在其表面側設置包含p＋ 區域2011之基板，作為發光元件2100之第一導電型區域2110之一部分；在其基板表面堆疊：成為發光元件2100之第一導電型區域2110之一部分之n型層2021、活性層2022及p型層2023(第二導電型區域2120)之構造，作為GaN系半導體層構造2140之疊層構造體2130。此時，p＋ 區域2011之p型雜質濃度分布如圖10(c－2)之模式顯示，藉由形成氮化物半導體之疊層構造2140而進一步擴散，分布變化造成更深區域之高濃度化，而表面區域之濃度亦降低至3~10×101 9 /cm3 程度。
繼續，在p型層2023表面形成正電極2026(透光性電極，如ITO)，在矽基板2010之背面形成負電極2015(如鎢/鋁)，而獲得半導體元件(發光元件)2100。並在正電極2026上設置電線接合用之焊墊電極(如鉻/金)，不過圖上並未顯示。
此時，p型氮化物半導體層用之電極材料如為包含自鎳、鉑、鈀、銠、釕、鋨、銥、鈦、鋯、鉿、釩、鈮、鉭、鈷、鐵、錳、鉬、鉻、鎢、鑭、銅、銀、釔構成之群選出之至少一種之金屬、合金、疊層構造，以及此等之化合物，如有導電性之氧化物等，導電性之金屬氧化物(氧化物半導體)為摻雜錫之厚度為5 nm~10 μm之氧化銦(銦錫氧化物；ITO)、ZnO、In2 O3 或是SnO2 ，或是在此等中摻雜鎵等氮化物半導體之III族元素等者，而適合用作包含透光性之電極。氧化物半導體材料情況下，成為包含各導電型層2021、2023與其電極2025、2026(圖9)之中間功能之形態，亦可使導電型層2021、2023與金屬氧化物之導電性相同，將不同導電型之氧化物半導體層作為電極情況下，亦可在與疊層構造2140之間進一步介有某種中間層(反導電型層、氧化物半導體、金屬層)來使用，此外，由於作為電流擴散導體之功能，因此亦可使用此種半導體層及電極材料作為第一導電型區域2021側之擴散導體。此外，如後述之實施例，在n型層(第一導電型區域2120)2021上設置電極情況下，亦與正電極同樣地可使用透光性之電極材料。
如此獲得之發光元件之發光，成為將氮化物半導體之疊層構造2140側作為主要之光取出側，亦自疊層構造2140側面發光者。此外，發光元件之Vf，比在參考例1顯示之p型矽基板上直接設置疊層構造2140者，可降低0.2~0.4 V程度，如獲得約3.1 V者。
[實施例7]
以下說明本發明第二種實施形態1個例子之實施例7。與實施例6相同，準備2inchΦ之p型矽基板2010，搬運至熱CVD裝置，矽板導體層2011係在氫氣氛下，以1100℃，供給矽源氣體之SiH4 (或SiH2 Cl2 )與p型雜質(此時為硼)源氣體之B2 H6 ，而形成300 nm之矽層，作為在深度方向大致均一摻雜量之層。
繼續，與實施例1同樣地形成氮化物半導體之疊層構造2140，設置電極而製作發光元件。
[實施例8]
以下說明本發明第二種實施形態1個例子之實施例8。
與實施例1相同，準備2inchΦ之p型矽基板2010，在表面形成BSG作為p型雜質(此時為硼)之擴散源之膜，搬運至氧化爐進行熱處理，在基板表面形成p＋ 區域2011，以BHF等除去膜，使基板表面之p＋ 型區域2011露出。
繼續，與實施例1同樣地將基板搬運至MOVPE裝置，形成氮化物半導體之疊層構造2140，設置電極而製作發光元件。
[實施例9]
以下說明本發明第二種實施形態1個例子之實施例9。
使用非導電性之矽基板2010c，與實施例1同樣地形成矽區域2011後，形成疊層構造2140，如圖9A所示，以露出矽基板之矽區域2011之一部分之深度，藉由蝕刻使電極形成面露出，形成與實施例1同樣之正電極2026，及在露出之基板表面之矽區域2011中形成負電極2025(如鎢/鉑/金)，而製作發光元件。在氮化物半導體層2140表面側，為了防止短路(形成絕緣構造)及保護表面，亦可在自電極露出之區域形成透光性之絕緣膜，如形成SiO2 ，不過圖上並未顯示。
所獲得之發光元件2100，其n型區域之第一導電型區域2110包含p＋ 型矽區域2011，由於矽基板2010c係非導電性，因此成為幾乎無電流流入之區域。
[參考例1]
以下說明本發明第二種實施形態之參考例1。
與實施例7相同，準備2inchΦ之p型矽基板2010，除不形成矽區域2011之外，與實施例1同樣地形成n型氮化物半導體層、活性層及p型氮化物半導體層之疊層構造2140，並形成電極等，而製作發光元件。與實施例7比較，除沒有矽區域2011，亦即除沒有熱擴散步驟之外，係同樣地製作，該發光元件之發光特性與實施例7大致相同，此外Vf良好，而獲得3.6 V程度者。
[產業上之可利用性]
本發明之氮化物半導體元件係說明發光元件，不過亦可適用於至少堆疊n型氮化物半導體層與p型氮化物半導體層之受光元件等，此外，亦可適用於使用氮化物半導體之場效電晶體(FET：Field Effect Transistor)等。
以上之說明均係關於本發明之實施形態者，且並非限定本發明者。本發明中只要不變更本發明之要旨，包含全部之氮化物系半導體元件及其製造方法。
1001．．．氮化物系半導體元件
1001－1．．．氮化物系半導體元件
1001－2．．．氮化物系半導體元件
1001－3．．．氮化物系半導體元件
1001－4．．．氮化物系半導體元件
1002．．．矽基板
1003．．．氮化物半導體層
1004．．．n型氮化物半導體層
1005．．．活性層
1006．．．p型氮化物半導體層
1007．．．正電極
1008．．．負電極
2010．．．矽基板
2010a...n．．．矽基板
2010b...p．．．矽基板
2010c．．．非導電性矽基板
2011...p．．．矽層(區域)
2012...n．．．矽區域
2015．．．n電極(矽基板電極)
2020．．．異種接合部(Si/GaN接合部)
2021．．．n型層(n型氮化物半導體層)
2022．．．活性層(GaN系半導體)
2023．．．p型層(p型氮化物半導體層)
2025．．．n電極
2025a．．．矽基板2010之疊層構造
2140．．．側電極
2025b．．．矽層．區域2011之電極
2026．．．p電極
2027．．．p焊墊電極(發光元件部)
2030．．．矽基板(矽層2031(2011)形成前、2030'元件形成後之矽基板2010)
2031．．．矽層(2031a基板側[低濃度]、2031b半導體之疊層構造2140側[高濃度]、2031'元件形成後之矽層2011)
2040．．．矽基板(矽區域2042(2011)形成前)
2041．．．矽擴散區域(背面側2041a、表面側2041b)
2042．．．矽擴散區域(矽形成後[2042'．．．疊層2140形成後])
2045．．．雜質源氣體
2046．．．堆積物
2047．．．擴散雜質(2047a氣體供給時、2047b氣體停止時)
2050．．．矽基板(矽區域2053(2011)形成前、2050'矽區域2053形成後、2050"疊層構造2140形成後之矽基板2010)
2051．．．雜質源覆膜
2053．．．雜質擴散區域(背面側2053a、表面側2053b、2053'疊層2140形成後之矽區域2011)
2045．．．雜質源氣體
2046．．．堆積物
2047．．．擴散雜質(2047a氣體供給時、2047b氣體停止時)
2060(2070)、2063(2073)、2066．．．矽區域．層形成時之p型雜質分布
2062(2072)、2065．．．矽區域(擴散)中途之p型雜質分布
2061(2071)、2064(2074)、2067．．．疊層構造2140形成後之p型雜質分布
2080、2081、2082．．．n型雜質分布(疊層構造2140形成後、n型氮化物半導體層中)
2090－2096．．．n型氮化物半導體層
2100．．．發光元件
2110．．．第一導電型區域
2120．．．第二導電型區域
2130．．．發光元件之疊層構造體
2140．．．氮化物半導體之疊層構造
3110．．．保護元件部
3020．．．異種接合部
3025．．．電極
3026．．．電極
3027．．．焊墊電極
3040．．．布線
3200．．．布線
圖1係顯示本發明之實施形態之氮化物系半導體元件一部分之圖。
圖2係說明本發明之實施形態之氮化物系半導體元件一部分之能帶之圖。
圖3係說明本發明之實施形態之氮化物系半導體元件一部分之能帶之圖。
圖4係說明本發明之實施形態之氮化物系半導體元件一部分之能帶之圖。
圖5係說明本發明之實施形態之氮化物系半導體元件一部分之能帶之圖。
圖6係說明本發明之實施形態之氮化物系半導體元件一部分之能帶之圖。
圖7係顯示本發明之實施形態之氮化物系半導體元件之電流－電壓特性(I－V特性)之圖。
圖8係本發明一種實施形態之半導體元件之模式剖面圖。
圖9A係本發明一種實施形態之半導體元件之模式剖面圖。
圖9B係本發明一種實施形態(與圖2A不同之形態)之半導體元件之模式剖面圖。
圖10係說明本發明一種實施形態之半導體元件之製造步驟之模式剖面圖。
圖11係說明本發明一種實施形態之半導體元件之製造步驟之模式剖面圖。
圖12係本發明一種實施形態之半導體元件之模式剖面圖。
圖13A係顯示本發明一種實施形態之半導體元件之一部分「Si/GaN接合部附近之矽、氮化物均不簡併」之能帶構造模式圖。
圖13B係顯示本發明一種實施形態之半導體元件之一部分「僅Si/GaN接合部附近之矽簡併」之能帶構造模式圖。
圖13C係顯示本發明一種實施形態之半導體元件之一部分「僅Si/GaN接合部附近之氮化物簡併」之能帶構造模式圖。
圖13D係顯示本發明一種實施形態之半導體元件之一部分「Si/GaN接合部附近之矽、氮化物均簡併」之能帶構造模式圖。
圖13E係顯示本發明一種實施形態之半導體元件之一部分「於Si/GaN接合部附近正方向施加(LED驅動)時」之能帶構造模式圖。
圖14係顯示本發明一種實施形態之實驗例之電流-電壓特性圖。
圖15係顯示本發明之Si/GaN異種接合部之能帶構造之模式圖。
圖16係本發明一種實施形態之半導體元件之模式剖面圖及與其大致等價之電路圖(右上插入圖)。
圖17A係本發明一種實施形態之半導體元件之模式剖面圖。
圖17B係本發明一種實施形態(與圖2A不同之形態)之半導體元件之模式剖面圖。
圖18A係本發明一種實施形態之半導體元件之模式剖面圖。
圖18B係本發明一種實施形態(與圖3A不同之形態)之半導體元件之模式剖面圖。
圖19A係本發明一種實施形態之半導體元件之模式剖面圖及與其大致等價之電路圖(右上插入圖)。
圖19B係本發明一種實施形態之半導體元件(圖4A)之模式平面圖。
圖20係顯示本發明實施例1之氮化物系半導體元件之圖。
圖21係顯示本發明實施例2之氮化物系半導體元件之圖。
圖22係顯示本發明實施例3之氮化物系半導體元件之圖。
圖23係顯示本發明實施例4之氮化物系半導體元件之圖。
圖24係顯示先前之氮化物系半導體元件之能帶圖。
圖25係顯示本發明之Si/GaN異種接合部之能帶構造之模式圖。
1001．．．氮化物系半導體元件
1002．．．矽基板
1003．．．氮化物半導體層
1004．．．n型氮化物半導體層
1005．．．活性層
1006．．．p型氮化物半導體層

Claims (47)

  1. 一種氮化物系半導體元件，其係在矽基板上包含氮化物半導體層者，其特徵為：具有正電極與負電極，主動區域中包含前述矽基板之至少一部分及前述氮化物半導體層，前述矽基板中之主動區域之導電型係p型，前述氮化物半導體層自前述矽基板側起依序包含n型氮化物半導體層與p型氮化物半導體層，前述n型氮化物半導體層鄰接於前述矽基板之主動區域，前述矽基板之主動區域之p型雜質濃度大於前述矽基板之p型雜質濃度，鄰接於前述矽基板之主動區域之n型氮化物半導體層之n型雜質濃度為2×1018 cm-3 以上，1×1021 cm-3 以下，前述正電極鄰接於前述氮化物半導體層中所包含之p型氮化物半導體層，前述負電極鄰接於前述矽基板。
  2. 一種氮化物系半導體元件，其係在矽基板上包含氮化物半導體層者，其特徵為：具有正電極與負電極，主動區域中包含前述矽基板之至少一部分及前述氮化物半導體層，前述矽基板中之主動區域之多數載子係電洞，前述氮化物半導體層自前述矽基板側起依序包含n型 氮化物半導體層與p型氮化物半導體層，前述n型氮化物半導體層鄰接於前述矽基板之主動區域，前述矽基板之主動區域之p型雜質濃度大於前述矽基板之p型雜質濃度，鄰接於前述矽基板之主動區域之n型氮化物半導體層之n型雜質濃度為2×1018 cm-3 以上，1×1021 cm-3 以下，前述正電極鄰接於前述氮化物半導體層中所包含之p型氮化物半導體層，前述負電極鄰接於前述矽基板。
  3. 如請求項1或2之氮化物系半導體元件，其中前述正電極與前述負電極設於相對之面。
  4. 一種氮化物系半導體元件，其係在矽基板上包含氮化物半導體層者，其特徵為：具有正電極與負電極，主動區域中包含前述矽基板之至少一部分及前述氮化物半導體層，前述矽基板中之主動區域之導電型係p型，前述氮化物半導體層自前述矽基板側起依序包含n型氮化物半導體層與p型氮化物半導體層，前述n型氮化物半導體層鄰接於前述矽基板之主動區域，前述矽基板之主動區域之p型雜質濃度大於前述矽基板之p型雜質濃度，鄰接於前述矽基板之主動區域之n型氮化物半導體層之n型雜質濃度為2×1018 cm-3 以上，1×1021 cm-3 以下， 前述正電極鄰接於前述氮化物半導體層中所包含之p型氮化物半導體層，前述負電極鄰接於前述氮化物半導體層中所包含之n型氮化物半導體層。
  5. 一種氮化物系半導體元件，其係在矽基板上包含氮化物半導體層者，其特徵為：具有正電極與負電極，主動區域中包含前述矽基板之至少一部分及前述氮化物半導體層，前述矽基板中之主動區域之多數載子係電洞，前述氮化物半導體層自前述矽基板側起依序包含n型氮化物半導體層與p型氮化物半導體層，前述n型氮化物半導體層鄰接於前述矽基板之主動區域，前述矽基板之主動區域之p型雜質濃度大於前述矽基板之p型雜質濃度，鄰接於前述矽基板之主動區域之n型氮化物半導體層之n型雜質濃度為2×1018 cm-3 以上，1×1021 cm-3 以下，前述正電極鄰接於前述氮化物半導體層中所包含之p型氮化物半導體層，前述負電極鄰接於前述氮化物半導體層中所包含之n型氮化物半導體層。
  6. 2、4或5之氮化物系半導體元件，其中前述正電極與前述負電極設於同一面側。
  7. 2、4或5之氮化物系半導體元件，其中前述 矽基板中之主動區域之電洞濃度為1×1018 cm-3 以上，1×1021 cm-3 以下。
  8. 2、4或5之氮化物系半導體元件，其中前述矽基板中之主動區域之雜質濃度為1×1018 cm-3 以上，1×1022 cm-3 以下。
  9. 2、4或5之氮化物系半導體元件，其中前述矽基板中之主動區域之電阻率為0.05Ωcm以下。
  10. 2、4或5之氮化物系半導體元件，其中前述n型氮化物半導體層至少最接近前述矽基板之側係n型GaN層。
  11. 2、4或5之氮化物系半導體元件，其中鄰接於前述矽基板之主動區域之n型氮化物半導體層之電子濃度為1×1017 cm-3 以上，1×1021 cm-3 以下。
  12. 2、4或5之氮化物系半導體元件，其中前述矽基板與前述氮化物半導體層之界面，係以載子藉由隧道效應通過之方式而鄰接。
  13. 2、4或5之氮化物系半導體元件，其中前述矽基板與前述氮化物半導體層係簡併而成。
  14. 2、4或5之氮化物系半導體元件，其中前述矽基板與前述氮化物半導體層之界面的I-V特性呈線形。
  15. 2、4或5之氮化物系半導體元件，其中前述氮化物半導體層包含可發光或可受光之活性層。
  16. 2、4或5之氮化物系半導體元件，其中前述矽基板至少在主動區域中包含p型雜質，前述p型雜質為 硼或鋁之至少一者。
  17. 2、4或5之氮化物系半導體元件，其中前述矽基板在其(111)面與前述氮化物半導體層之(0001)面鄰接。
  18. 一種氮化物系半導體元件，其係在矽基板上包含氮化物半導體層者，其特徵為：在前述矽基板與前述氮化物半導體層之接合部及其附近區域包含：矽層或矽區域，其包含濃度比該接合部附近區域外側之前述基板側區域高之p型雜質；及n型氮化物半導體層，其包含濃度比該接合部附近區域外側之氮化物半導體區域高之n型雜質。
  19. 如請求項18之氮化物系半導體元件，其中前述矽層或矽區域、及前述n型氮化物半導體層係設於n型導電區域。
  20. 如請求項18之氮化物系半導體元件，其中前述氮化物系半導體係發光元件構造，其在含有前述矽層或矽區域及前述n型氮化物半導體層之n型區域、與含有p型氮化物半導體層之p型區域之間，包含氮化物半導體之活性層。
  21. 如請求項18至20中任一項之氮化物系半導體元件，其中前述矽層或矽區域之雜質濃度為1×1018 cm-3 ~1×1022 cm-3 。
  22. 一種氮化物系半導體元件，係具有在矽基板上包含氮化物半導體層之元件構造者，其中前述元件構造之第一導電型區域包含：前述矽基板上之矽層或矽基板表面側之矽區域、及其上之氮化物半導體層， 前述第一導電型區域中，矽層或矽基板表面側之矽區域包含p型雜質，前述氮化物半導體層包含n型雜質，且該第一導電型區域係n型導電區域，前述矽層或矽區域之雜質濃度為1×1018 cm-3 ~1×1022 cm-3 ，前述n型雜質之濃度為2×1018 cm-3 以上，1×1021 cm-3 以下。
  23. 如請求項22之氮化物系半導體元件，其中前述元件構造係包含與第一導電型不同導電型之第二導電型區域，該第二導電型區域設於第一導電型區域之上，且包含氮化物半導體層之發光元件構造。
  24. 如請求項22或23之氮化物系半導體元件，其中前述矽基板上之矽層或矽基板表面側之矽區域，係p型雜質濃度比該基板內部及/或基板背面側大之p+ 層，該矽層或矽區域之上含有n型導電層作為氮化物半導體層，該n型導電層至少包含n+ 型氮化物半導體層及其上之n型雜質濃度比該n+ 型層小之n型氮化物半導體層。
  25. 一種氮化物系半導體元件，其係在矽基板上包含氮化物半導體層者，在n型或p型之矽基板上包含p型雜質濃度比該基板大之p+ 型之矽層，該矽層之上含有n型導電層作為氮化物半導體層，該n型導電層至少包含n+ 型氮化物半導體層及其上之n型雜質濃度比該n+ 型氮化物半導體層小之n型氮化物半導體層。
  26. 一種氮化物系半導體元件，其係在矽基板上包含氮化物 半導體層者，在n型或p型之矽基板上，於基板表面側包含p型雜質濃度比該基板大之p+ 型之矽區域，該矽區域之上含有n型導電層作為氮化物半導體層，該n型導電層至少包含n+ 型氮化物半導體層及其上之n型雜質濃度比該n+ 型氮化物半導體層小之n型氮化物半導體層。
  27. 如請求項25或26之氮化物系半導體元件，其中前述矽層或矽區域之雜質濃度為1×1018 cm-3 ~1×1022 cm-3 。
  28. 如請求項18、22、23、25或26之氮化物系半導體元件，其中前述矽層或矽區域包含週期表之第十三族元素，前述第十三族元素之濃度隨著自氮化物半導體層遠離而增加，再隨著進一步遠離而減少。
  29. 如請求項18、22、23、25或26之氮化物系半導體元件，其中在氮化物系半導體元件之主動區域中包含前述氮化物半導體層及前述矽層或矽區域。
  30. 如請求項25或26之氮化物系半導體元件，其係在前述n型導電層上含有包含p型氮化物半導體層之p型導電層之發光元件構造。
  31. 2、4、5、18、22、23、25或26之氮化物系半導體元件，其中在前述矽基板與前述氮化物半導體層之間含有緩衝區域，前述矽基板之表面含有第一結晶區域與第二結晶區域，前述第一結晶區域含有包含鋁與矽之第一結晶，前述第二結晶區域含有包含含矽GaN系半導體之第二結晶。
  32. 2、4、5、18、22、23、25或26之氮化物系半導體元件，其中在前述矽基板與前述氮化物半導體層之間含有緩衝區域，前述緩衝區域含有基板側之第一區域及比前述第一區域更遠離前述矽基板之第二區域，前述第一區域及前述第二區域分別含有多層膜結構，該多層膜結構係由包含氮化物半導體之第一層與膜厚比前述第一層小且包含與前述第一層組成不同之氮化物半導體之第二層交互積層者，前述第一區域所具有之第一層膜厚比前述第二區域所具有之第一層之膜厚大。
  33. 2、4、5、18、22、23、25或26之氮化物系半導體元件，含有包含矽基板之矽半導體之保護元件部、及在該基板上堆疊有氮化物半導體層之發光元件構造部，該保護元件部與發光元件構造部之接合部係以p型矽半導體與n型氮化物半導體層所形成。
  34. 如請求項33之氮化物系半導體元件，其中前述半導體元件係三端子元件，該三端子係前述發光構造部之p、n電極，以及設於前述基板之與設有前述發光元件構造部之主面相對之主面上之保護元件部之n電極。
  35. 如請求項33之氮化物系半導體元件，其中前述半導體元件含有內部電路，其係以與設於前述基板之設有前述發光元件構造部之主面上之n電極與發光構造部之p電極連接之方式，於半導體元件中設置布線。
  36. 如請求項33之氮化物系半導體元件，其中前述半導體元件係二端子元件，該二端子係前述發光構造部之n電極、以及設於與設有發光構造部之基板主面相對之主面上之 保護元件部之n電極。
  37. 一種氮化物系半導體元件之製造方法，其係製造在矽基板上包含氮化物半導體層之氮化物系半導體元件者，其特徵為包含：第一步驟，於矽基板上，藉由擴散添加p型雜質，於該矽基板表面側形成添加有p型雜質之矽區域；及第二步驟，於該矽區域上使n型氮化物半導體層成長，其中與前述矽基板存在有界面之前述n型氮化物半導體層之n型雜質濃度為2×1018 cm-3 以上，1×1021 cm-3 以下。
  38. 如請求項37之氮化物系半導體元件之製造方法，其中於前述第一步驟中，以含有矽半導體之p型雜質之膜被覆矽基板表面，使該p型雜質擴散至基板內，形成前述矽區域。
  39. 如請求項37之氮化物系半導體元件之製造方法，其中於前述第一步驟中，於熱處理下將矽半導體之p型雜質源氣體供給至前述矽基板表面，形成前述矽區域。
  40. 如請求項37之氮化物系半導體元件之製造方法，其中於前述氮化物系半導體層之元件中，使前述矽區域為負電荷移動之主動區域。
  41. 如請求項37或40之氮化物系半導體元件之製造方法，其包含以下步驟：於前述第二步驟之後，至少層疊p型氮化物半導體層，形成發光元件之層疊構造。
  42. 一種氮化物系半導體元件之製造方法，其係製造具有在矽基板上包含氮化物半導體層之元件構造之氮化物系半導體元件者，其特徵為包含： 矽成長步驟，使矽層成長於前述矽基板上，作為前述元件構造之第一導電型區域之層；第一氮化物半導體層成長步驟，於前述矽層之上，使第一氮化物半導體層成長，作為前述第一導電型區域之層；及第二氮化物半導體層成長步驟，使第二氮化物半導體層成長，作為前述元件構造之第二導電型區域之層，其中前述矽層之p型雜質濃度大於前述矽基板之p型雜質濃度，其中與前述矽基板存在有界面之前述第一氮化物半導體層之n型雜質濃度為2×1018 cm-3 以上，1×1021 cm-3 以下，其中前述第一導電型區域具有前述矽層及前述第一氮化物半導體層，其中前述第二導電型區域設於前述第一導電型區域之上。
  43. 一種氮化物系半導體元件之製造方法，其係製造具有在矽基板上包含氮化物半導體層之元件構造之氮化物系半導體元件者，其特徵為包含：矽成長步驟，使矽區域成長於前述矽基板之表面側，作為前述元件構造之第一導電型區域之層；第一氮化物半導體層成長步驟，於前述矽區域之上，9使第一氮化物半導體層成長，作為前述第一導電型區域之層；及第二氮化物半導體層成長步驟，使第二氮化物半導體 層成長，作為前述元件構造之第二導電型區域之層，其中前述矽區域之p型雜質濃度大於前述矽基板之p型雜質濃度，其中與前述矽基板存在有界面之前述第一氮化物半導體層之n型雜質濃度為2×1018 cm-3 以上，1×1021 cm-3 以下，其中前述第一導電型區域具有前述矽區域及前述第一氮化物半導體層，其中前述第二導電型區域設於前述第一導電型區域之上。
  44. 如請求項42或43之氮化物系半導體元件之製造方法，其中於前述第一氮化物半導體成長之步驟中，摻雜n型雜質使其成長，且前述第一導電型區域係n型區域。
  45. 如請求項42或43之氮化物系半導體元件之製造方法，其中前述第一導電型區域係n型區域，前述第二導電型區域係p型區域，且前述元件為發光元件構造。
  46. 如請求項40、42或43之氮化物系半導體元件之製造方法，其中前述矽基板含有p型雜質，前述第一步驟中，矽層或矽區域之p型雜質濃度大於該矽基板之p型雜質濃度。
  47. 如請求項46之氮化物系半導體元件之製造方法，其中前述第一步驟中之p型雜質為硼(boron)。
TW095114914A 2005-05-02 2006-04-26 Nitride semiconductor components TWI436494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005134066 2005-05-02
JP2005134690 2005-05-02

Publications (2)

Publication Number Publication Date
TW200707803A TW200707803A (en) 2007-02-16
TWI436494B true TWI436494B (zh) 2014-05-01

Family

ID=37233592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095114914A TWI436494B (zh) 2005-05-02 2006-04-26 Nitride semiconductor components

Country Status (6)

Country Link
US (1) US8076694B2 (zh)
EP (1) EP1881535B1 (zh)
JP (1) JP5136765B2 (zh)
KR (1) KR101319512B1 (zh)
TW (1) TWI436494B (zh)
WO (1) WO2006120908A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2866622B1 (fr) * 2004-02-24 2006-05-19 Inoplast Sa Element intermediaire de support d'une aile avant d'un vehicule automobile et son procede de fabrication
JP2007142198A (ja) * 2005-11-18 2007-06-07 Rohm Co Ltd 半導体レーザ及び半導体レーザ製造方法
JP5225549B2 (ja) 2006-03-15 2013-07-03 日本碍子株式会社 半導体素子
KR101393745B1 (ko) * 2007-06-21 2014-05-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20090035869A (ko) * 2007-10-08 2009-04-13 삼성전자주식회사 유기 반도체 소자
JP5258275B2 (ja) * 2007-12-07 2013-08-07 三菱電機株式会社 窒化物半導体装置およびその製造方法
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
US20110017972A1 (en) * 2009-07-22 2011-01-27 Rfmd (Uk) Limited Light emitting structure with integral reverse voltage protection
US8598022B2 (en) 2009-10-27 2013-12-03 Advanced Technology Materials, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
JP5919195B2 (ja) * 2009-10-27 2016-05-18 インテグリス・インコーポレーテッド イオン注入システムおよび方法
JP2011222804A (ja) * 2010-04-12 2011-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP5384450B2 (ja) * 2010-09-03 2014-01-08 コバレントマテリアル株式会社 化合物半導体基板
JP5885942B2 (ja) * 2011-05-30 2016-03-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
CN102832297B (zh) * 2011-06-17 2015-09-30 比亚迪股份有限公司 一种半导体发光器件及电流扩散层的制备方法
KR101265178B1 (ko) 2011-12-23 2013-05-15 서울대학교산학협력단 간접 밴드갭 반도체를 이용한 전기발광소자
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
KR20140018534A (ko) * 2012-08-02 2014-02-13 엘지이노텍 주식회사 발광 소자
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
JP5944301B2 (ja) * 2012-11-19 2016-07-05 株式会社東芝 半導体発光素子の製造方法
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
KR102256628B1 (ko) * 2014-08-26 2021-05-26 엘지이노텍 주식회사 반도체 소자
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
JP6656160B2 (ja) 2014-11-07 2020-03-04 住友化学株式会社 半導体基板および半導体基板の検査方法
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP2021197531A (ja) * 2020-06-18 2021-12-27 豊田合成株式会社 発光素子及びその製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US326645A (en) * 1885-09-22 Process of forming the edges of axes
JP2879971B2 (ja) 1990-11-30 1999-04-05 株式会社日立製作所 受発光複合素子
JP3425185B2 (ja) 1993-03-26 2003-07-07 日本オプネクスト株式会社 半導体素子
JP3406376B2 (ja) 1994-05-27 2003-05-12 日本オプネクスト株式会社 化合物半導体装置の製造方法
JPH08236453A (ja) 1995-02-24 1996-09-13 Matsushita Electric Works Ltd 化合物半導体の結晶成長方法
JP3705637B2 (ja) 1995-11-21 2005-10-12 豊田合成株式会社 ３族窒化物半導体発光素子及びその製造方法
JPH09213918A (ja) 1996-02-01 1997-08-15 Furukawa Electric Co Ltd:The 光電子集積回路素子
JP3454037B2 (ja) 1996-09-27 2003-10-06 日立電線株式会社 ＧａＮ系素子用基板及びその製造方法及びＧａＮ系素子
JP3787202B2 (ja) 1997-01-10 2006-06-21 ローム株式会社 半導体発光素子
US6054716A (en) 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
JP3505357B2 (ja) * 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3464890B2 (ja) * 1997-07-30 2003-11-10 株式会社東芝 半導体発光装置
JP3615384B2 (ja) 1998-02-06 2005-02-02 三洋電機株式会社 半導体素子及びその製造方法
JP3615386B2 (ja) 1998-02-25 2005-02-02 三洋電機株式会社 半導体素子及びその製造方法
JP3813347B2 (ja) 1998-02-27 2006-08-23 三洋電機株式会社 半導体素子及びその製造方法
JPH11274467A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
JPH11307811A (ja) * 1998-04-16 1999-11-05 Furukawa Electric Co Ltd:The 紫外光発光素子
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
US6606333B2 (en) 1998-07-10 2003-08-12 Murata Manufacturing Co., Ltd. Semiconductor photonic device
JP3534227B2 (ja) 1998-07-10 2004-06-07 株式会社村田製作所 半導体発光素子
JP3522114B2 (ja) 1998-07-21 2004-04-26 株式会社村田製作所 半導体発光素子及びその製造方法、並びにＺｎＯ膜の形成方法
JP3289683B2 (ja) 1998-09-04 2002-06-10 株式会社村田製作所 半導体発光素子
JP2000183325A (ja) 1998-12-16 2000-06-30 Canon Inc 半導体装置及びその形成方法
JP2000269542A (ja) 1999-03-15 2000-09-29 Toshiba Corp 半導体装置
JP4329165B2 (ja) 1999-06-21 2009-09-09 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子
JP4329166B2 (ja) 1999-06-23 2009-09-09 昭和電工株式会社 Ｉｉｉ族窒化物半導体光デバイス
JP3724267B2 (ja) 1999-08-11 2005-12-07 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2001223390A (ja) 2000-02-10 2001-08-17 Sharp Corp 半導体発光装置およびその製造方法
JP4374720B2 (ja) 2000-04-21 2009-12-02 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US6531716B2 (en) 2000-04-21 2003-03-11 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP2002050790A (ja) 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
JP4554803B2 (ja) 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
TW493287B (en) 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
JP3785059B2 (ja) 2001-06-25 2006-06-14 宣彦 澤木 窒化物半導体の製造方法
JP2003142729A (ja) 2001-11-05 2003-05-16 Sanken Electric Co Ltd 半導体発光素子
JP3978581B2 (ja) 2001-12-12 2007-09-19 サンケン電気株式会社 半導体発光素子及びその製造方法
TW545698U (en) * 2001-12-28 2003-08-01 United Epitaxy Co Ltd LED packaging structure with a static charge protecting device
TW535307B (en) * 2002-03-04 2003-06-01 United Epitaxy Co Ltd Package of light emitting diode with protective diode
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
TWI243399B (en) 2003-09-24 2005-11-11 Sanken Electric Co Ltd Nitride semiconductor device
TWI240439B (en) 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
JP3976723B2 (ja) * 2003-10-30 2007-09-19 三洋電機株式会社 半導体素子およびその製造方法
TWI250669B (en) * 2003-11-26 2006-03-01 Sanken Electric Co Ltd Semiconductor light emitting element and its manufacturing method
JP2004207763A (ja) * 2004-04-12 2004-07-22 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JP2005347493A (ja) * 2004-06-02 2005-12-15 Sanken Electric Co Ltd 半導体発光素子
JP2005347492A (ja) * 2004-06-02 2005-12-15 Sanken Electric Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
JP5136765B2 (ja) 2013-02-06
KR101319512B1 (ko) 2013-10-21
KR20070122509A (ko) 2007-12-31
EP1881535A4 (en) 2013-01-09
EP1881535A1 (en) 2008-01-23
US20060243988A1 (en) 2006-11-02
US8076694B2 (en) 2011-12-13
TW200707803A (en) 2007-02-16
JPWO2006120908A1 (ja) 2008-12-18
WO2006120908A1 (ja) 2006-11-16
EP1881535B1 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
TWI436494B (zh) Nitride semiconductor components
US6586773B2 (en) Semiconductor light-emitting device
US7400000B2 (en) Nitride-based semiconductor device
EP2280426B1 (en) Light-emitting device
TWI240439B (en) Nitride semiconductor device and manufacturing method thereof
US8084764B2 (en) Semiconductor light emitting device and nitride semiconductor light emitting device
US20080217646A1 (en) Nitride semiconductor light emitting device
KR20150103291A (ko) 고성능 헤테로구조 발광 소자 및 방법
US7002180B2 (en) Bonding pad for gallium nitride-based light-emitting device
JP2008078297A (ja) ＧａＮ系半導体発光素子
JP2008130878A (ja) 窒化物半導体発光素子
JP2005183930A (ja) 半導体発光素子及びその製造方法
JP3940933B2 (ja) 窒化物系半導体素子
CN100405545C (zh) 氮化物类半导体元件及其制造方法
CN1894807A (zh) 半导体发光元件及其制造方法
KR101369155B1 (ko) 반도체 발광 디바이스
WO2002093658A1 (en) Nitride semiconductor led with tunnel junction
JP2000286499A (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP2011040784A (ja) 窒化物半導体発光素子
CN100536183C (zh) 氮化物系半导体元件及其制造方法
KR100814921B1 (ko) 질화물계 반도체 발광다이오드
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP2015119153A (ja) 発光素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees