JP2005347492A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2005347492A JP2005347492A JP2004164944A JP2004164944A JP2005347492A JP 2005347492 A JP2005347492 A JP 2005347492A JP 2004164944 A JP2004164944 A JP 2004164944A JP 2004164944 A JP2004164944 A JP 2004164944A JP 2005347492 A JP2005347492 A JP 2005347492A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- main surface
- electrode
- semiconductor substrate
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】 半導体発光素子の光取り出し効率の向上及び取付部材に対する結合強度の向上を容易に達成できなかった。
【解決手段】 発光機能を有する主半導体領域(2)を支持する導電性を有する半導体基板(1)の底面に凸部(8)と凹部(7)とを設ける。凸部(8)、及び凹部(7)を有する底面に凸部(18)及び凹部(17)が生じるように第2の電極(4)を設ける。平面的に見て第1の電極3を囲むように半導体基板(1)の中央凸部(80)のパターンを決定する。
【選択図】 図1
【解決手段】 発光機能を有する主半導体領域(2)を支持する導電性を有する半導体基板(1)の底面に凸部(8)と凹部(7)とを設ける。凸部(8)、及び凹部(7)を有する底面に凸部(18)及び凹部(17)が生じるように第2の電極(4)を設ける。平面的に見て第1の電極3を囲むように半導体基板(1)の中央凸部(80)のパターンを決定する。
【選択図】 図1
Description
本発明は、取付部材に対して半田等の導電性接合材を使用して取付ける構造の半導体発光素子に関する。
従来の代表的な半導体発光素子は、半導体基板と、この半導体基板の上に配置された発光機能を有する主半導体領域と、主半導体領域の一方の主面に接続された第1の電極と、半導体基板に接続された第2の電極とを備えている。主半導体領域は周知のようにn型クラッド層と呼ばれているn型半導体層と活性層とp型クラッド層と呼ばれているp型半導体層とから成る。主半導体領域で発生した光は第1の電極が形成されている主半導体領域の一方の側に取り出される。一方の主面側からの光の取り出し量を多くするために第1の電極は第1の主面の中央部分に配置される。また、後記特許文献1に示すように透明電極を設ける場合には、透明電極の中央部分にボンディング用電極を配置する。
ところで、半導体発光素子に対して、(1)光取り出し効率の向上、(2)低コスト化、(3)信頼性向上、(4)順方向電圧の低減等の要求がある。信頼性向上の要求の1つにチップ状の半導体発光素子の取付部材に対する結合強度の向上がある。発光ダイオードチップ等のチップ状半導体発光素子の裏面側電極は半田等の接合材によって取付部材に電気的及び機械的に結合されるが、この機械的結合の強度が低いとチップ剥れが生じる。チップの取付部材に対する結合強度を高めるためにチップの裏面を粗面にし且つ裏面電極を部分的に設けることが後記特許文献2に開示されている。しかし、裏面電極を部分的に設けると、電流通路が制限されるために順方向電圧が高くなる。また、この特許文献2には光取り出し効率の向上、低コスト化に関する技術が開示されていない。
放熱性を高めるために半導体チップの裏面に凹部を設け、ここに導電性接着剤を埋め込むことが後記特許文献3に開示されている。しかし、この特許文献3の技術は、裏面電極と取付部材との結合強度の向上及び光取り出し効率の向上、順方向電圧の低減、及び低コスト化を開示していない。
光取り出し効率を高めるために、特許文献1に電流ブロック層を設けることが開示されている。電流ブロック層は周知のように半導体発光素子の外周側部分の電流を増大させる機能を有し、光取り出し効率の向上に寄与する。しかし、電流ブロック層は発光半導体領域の表面側の半導体層(例えばp型クラッド層)と異なる導電型の半導体又は絶縁材料で形成されるために、特別な工程が必要になり、必然的にコストが高くなる。
特開平11−4020号公報
実開昭63−59357号公報
特開2003−174190号公報
従って、本発明が解決しようとする従来技術の問題点は、光取り出し効率の向上、低コスト化、信頼性向上、及び順方向電圧の低減の内の少なくとも2つの要求に同時に応えることができないことである。そこで、本発明の目的は、上記問題点を解決することができる半導体発光素子を提供することにある。
上記課題を解決することができる本発明は、互いに対向する第1及び第2の主面を有する半導体基板と、発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第1の主面上に配置された他方の主面とを有している主半導体領域と、前記主半導体領域の前記一方の主面に接続された第1の電極と、前記半導体基板の前記第2の主面に接続された第2の電極とを備えた半導体発光素子であって、前記半導体基板の前記第2の主面は凹部と凸部とを有しており、前記第2の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成され且つ前記第2の主面の70〜100%を覆っており、前記第2の電極の露出表面は前記半導体基板の前記凹部及び前記凸部に対応した凹部及び凸部を有していることを特徴とするに係わるものである。
なお、請求項2に示すように、本発明に従う半導体発光素子は、互いに対向する第1及び第2の主面を有する半導体基板と、発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第1の主面上に配置された他方の主面とを有している主半導体領域と、前記主半導体領域の前記一方の主面に接続された第1の電極と、前記半導体基板の前記第2の主面に接続された第2の電極とを備え、前記半導体基板の前記第2の主面は凹部と凸部とを有しており、前記第1の電極は前記主半導体領域の前記一方の主面の中央部分に配置されており、前記第2の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成されており且つ前記半導体基板の前記凹部と前記凸部とに対応した凹部と凸部とを有しており、前記半導体基板の前記凸部の少なくとも一部が前記第1の電極に対向配置されていることが望ましい。
また、請求項3に示すように、前記第2の電極は前記第2の主面の70〜100%を覆っていることが望ましい。
また、請求項4に示すように、前記第2の主面は4角形の平面形状を有し、前記第2の主面の前記凸部は、前記第1の電極に対向する部分の他に前記第2の主面の4角形の4つの角に隣接する領域にも形成されていることが望ましい。
また、請求項5に示すように、前記半導体基板の前記凹部は第1の凹部とこの第1の凹部の中に形成された第2の凹部とから成り、前記第2の電極の前記凹部は前記半導体基板の前記第1及び第2の凹部に対応した形状の第1及び第2の凹部を有していることが望ましい。
また、請求項6に示すように、本発明に従う半導体発光素子は、互いに対向する第1及び第2の主面を有する半導体基板と、発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第1の主面上に配置された他方の主面とを有している主半導体領域と、前記主半導体領域の前記一方の主面に接続された第1の電極と、前記半導体基板の前記第2の主面に接続された第2の電極とを備え、前記第1の電極は前記第1の主面の中央部分に配置されており、前記半導体基板の前記第2の主面は平坦であり、前記第2の電極は互いに異なる材料から成り且つ互いに積層された第1及び第2の層を含んでおり、前記第1の層は均一の厚みを有して前記第2の主面に形成されており、前記第2の層は前記第1の層の表面の選択された一部の上のみに形成されていることが望ましい。また、前記第2の層は前記第1の電極に対向する部分を有していることが望ましい。
また、請求項7に示すように、前記第1の層は前記主半導体領域で発生した光に対して反射性を有していることが望ましい。
また、請求項8に示すように、前記第1の層は前記主半導体領域で発生して光に対して透過性を有し、前記第2の層は前記光に対して反射性を有していることが望ましい。
また、請求項9に示すように、前記第2の主面及び前記第1の層は4角形の平面形状を有し、前記第2の層は、前記第1の層の4角形の4つの角にそれぞれ隣接する部分の上に形成された部分を有していることが望ましい。
また、請求項10に示すように、更に、前記主半導体領域の前記一方の主面に配置され且つ前記第1の電極に接続された光透過性導電層を有していることが望ましい。
また、請求項11に示すように、更に、前記半導体基板と前記主半導体領域との間に配置された介在層を有し、前記介在層は前記主半導体領域で発生した光を反射する機能及び前記第1及び第2の電極間の電流通路を形成する機能を有していることが望ましい。
また、請求項12に示すように、前記半導体基板は化合物半導体又はシリコン半導体から成り、前記主半導体領域は化合物半導体から成ることが望ましい。
また、請求項3に示すように、前記第2の電極は前記第2の主面の70〜100%を覆っていることが望ましい。
また、請求項4に示すように、前記第2の主面は4角形の平面形状を有し、前記第2の主面の前記凸部は、前記第1の電極に対向する部分の他に前記第2の主面の4角形の4つの角に隣接する領域にも形成されていることが望ましい。
また、請求項5に示すように、前記半導体基板の前記凹部は第1の凹部とこの第1の凹部の中に形成された第2の凹部とから成り、前記第2の電極の前記凹部は前記半導体基板の前記第1及び第2の凹部に対応した形状の第1及び第2の凹部を有していることが望ましい。
また、請求項6に示すように、本発明に従う半導体発光素子は、互いに対向する第1及び第2の主面を有する半導体基板と、発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第1の主面上に配置された他方の主面とを有している主半導体領域と、前記主半導体領域の前記一方の主面に接続された第1の電極と、前記半導体基板の前記第2の主面に接続された第2の電極とを備え、前記第1の電極は前記第1の主面の中央部分に配置されており、前記半導体基板の前記第2の主面は平坦であり、前記第2の電極は互いに異なる材料から成り且つ互いに積層された第1及び第2の層を含んでおり、前記第1の層は均一の厚みを有して前記第2の主面に形成されており、前記第2の層は前記第1の層の表面の選択された一部の上のみに形成されていることが望ましい。また、前記第2の層は前記第1の電極に対向する部分を有していることが望ましい。
また、請求項7に示すように、前記第1の層は前記主半導体領域で発生した光に対して反射性を有していることが望ましい。
また、請求項8に示すように、前記第1の層は前記主半導体領域で発生して光に対して透過性を有し、前記第2の層は前記光に対して反射性を有していることが望ましい。
また、請求項9に示すように、前記第2の主面及び前記第1の層は4角形の平面形状を有し、前記第2の層は、前記第1の層の4角形の4つの角にそれぞれ隣接する部分の上に形成された部分を有していることが望ましい。
また、請求項10に示すように、更に、前記主半導体領域の前記一方の主面に配置され且つ前記第1の電極に接続された光透過性導電層を有していることが望ましい。
また、請求項11に示すように、更に、前記半導体基板と前記主半導体領域との間に配置された介在層を有し、前記介在層は前記主半導体領域で発生した光を反射する機能及び前記第1及び第2の電極間の電流通路を形成する機能を有していることが望ましい。
また、請求項12に示すように、前記半導体基板は化合物半導体又はシリコン半導体から成り、前記主半導体領域は化合物半導体から成ることが望ましい。
請求項1の発明によれば、第2の電極が凹部及び凸部を有しているので、第2の電極の表面積が大きくなり、半田等の導電性接合材による取付部材に対する結合強度を大きくすることができる。また、第2の電極が凹部と凸部とを有する第2の主面の70〜100%即ち大部分又は全部を覆うように形成されているので、第1及び第2の電極間の順方向電圧降下VF が低くなり、損失の小さい半導体発光素子を提供することができる。
また、請求項2〜5の発明によれば、第2の電極表面が凹部及び凸部を有するので、第2の電極と半田等の導電性接合材との接触面積が増大し、両者の結合強度を高くすることができ、信頼性が向上する。また、平面的に見て第1の電極を含むように半導体基板の凸部が形成されているので、第1の電極と凸部上の第2の電極との間隔が第1の電極と凸部の外周側における第2の電極との間隔よりも凸部の分だけ大きくなり、第1の電極と凸部上の第2の電極との電流通路における抵抗値が増大する。このため、平面的に見て主半導体領域中の第1の電極に対向する発光機能部分に流れる電流が抑制される。もし、第1の電極に対向する凸部を従来の電流ブロック層と同程度の電流阻止機能を有するように構成した場合には、従来の第1の電極側に設けた電流ブロック層が不要になり、電流ブロック層を形成するための特別な工程が不要になり、半導体発光素子の低コスト化を図ることができる。なお、半導体基板の凸部は第2の電極の導電性接合材に対する結合強度を高めるためにも使用されているので、電流ブロック機能のみの特別なものではない。また、第1の電極側にも従来の電流ブロック層を設ける場合には、従来の電流ブロック層と本発明による凸部との両方による電流ブロック作用が生じ、光取り出しに無関係の部分に対する電流をより良好にブロックすることができる。
また、請求項6〜9の発明によれば、第2の電極を第1及び第2の層で形成し、第2の層を第1の層の全体に形成しないで一部のみに形成し、且つ第1の電極に対向配置したので、第2の層を形成しない部分が凹部となって取付部材に対する結合強度の向上に寄与する。
また、請求項2〜5の発明によれば、第2の電極表面が凹部及び凸部を有するので、第2の電極と半田等の導電性接合材との接触面積が増大し、両者の結合強度を高くすることができ、信頼性が向上する。また、平面的に見て第1の電極を含むように半導体基板の凸部が形成されているので、第1の電極と凸部上の第2の電極との間隔が第1の電極と凸部の外周側における第2の電極との間隔よりも凸部の分だけ大きくなり、第1の電極と凸部上の第2の電極との電流通路における抵抗値が増大する。このため、平面的に見て主半導体領域中の第1の電極に対向する発光機能部分に流れる電流が抑制される。もし、第1の電極に対向する凸部を従来の電流ブロック層と同程度の電流阻止機能を有するように構成した場合には、従来の第1の電極側に設けた電流ブロック層が不要になり、電流ブロック層を形成するための特別な工程が不要になり、半導体発光素子の低コスト化を図ることができる。なお、半導体基板の凸部は第2の電極の導電性接合材に対する結合強度を高めるためにも使用されているので、電流ブロック機能のみの特別なものではない。また、第1の電極側にも従来の電流ブロック層を設ける場合には、従来の電流ブロック層と本発明による凸部との両方による電流ブロック作用が生じ、光取り出しに無関係の部分に対する電流をより良好にブロックすることができる。
また、請求項6〜9の発明によれば、第2の電極を第1及び第2の層で形成し、第2の層を第1の層の全体に形成しないで一部のみに形成し、且つ第1の電極に対向配置したので、第2の層を形成しない部分が凹部となって取付部材に対する結合強度の向上に寄与する。
次に、図1〜図10を参照して本発明の実施形態を説明する。
図1〜図3に示す実施例1に従う半導体発光素子としての発光ダイオードは、例えば3−5族化合物半導体の1種であるGaAs(ガリウム砒素)から成る半導体基板1と、発光機能を有している主半導体領域2と、第1の電極3と、第2の電極4とから成る。
半導体基板1は、主半導体領域2のエピタキシャル成長のための基板としての機能、主半導体領域2を機械的に支持するための機能、及び第1及び第2の電極3、4間の電流通路としての機能を有する。この半導体基板1の第1の主面5は平坦面であるが、第1の主面5に対向する第2の主面6は凹部7と凸部8とを有する凹凸面である。半導体基板1の凹部7をエッチングで形成する前の厚さ即ち凸部8の部分における厚さDは好ましくは約250〜500μmの範囲に設定され、この実施例では300μmとされている。半導体基板1の第2の主面6の凹部7及び凸部8のパターン及びこの形成方法の詳細は後述する。
主半導体領域2は、発光機能を有するものであって、一般にn型クラッド層と呼ばれているn型半導体層9と、活性層10と、一般にp型クラッド層と呼ばれているp型半導体層11と、電流拡散機能又はオーミックコンタクト機能又はこれ等の両方を有する補助半導体層12とを有している。従って、n型半導体層9と活性層10とp型半導体層11とによってダブルヘテロ構造の周知の発光機能層が構成されている。なお、1つの層で示されている活性層10を障壁層と井戸層とを交互に複数回繰返して配置した構成の多重量子井戸構造、又は障壁層を対の井戸層で挟んだ構成の単一量子井戸構造等に変形することができる。n型半導体層9、活性層10、p型半導体層11、及び補助半導体層12は半導体基板1の上に順次にエピタキシャル成長させたものであって、半導体基板1の第1の主面5に対してそれぞれ平行に配置されている。従って、主半導体領域2の一方の主面13も半導体基板1の第1の主面5に対して平行であり、主半導体領域2の他方の主面14は半導体基板1の第1の主面5に隣接している。この実施例においては、n型半導体層9がn型のInAlP、活性層10がGaAlP、p型半導体層11がp型のInAlP、補助層がp型のGaAsであるが、これ等の代りに別の3−5族化合物半導体を使用することができる。なお、主半導体領域2から補助半導体層12を省くこと、及び主半導体領域2に更に別の機能を有する半導体層を追加することができる。
第1及び第2の電極3、4間に順方向電圧を印加した時に主半導体領域2の活性層10から光が放射され、これが一方の主面13から取り出される。主半導体領域2の各層9、10、11、12及び半導体基板1は活性層10から発生した光に対して透過性を有する。
第1の電極3はアノード電極及びボンディングパッド電極として機能するものであって、主半導体領域2の一方の主面13の中央部分に配置され、補助半導体領域12にオーミック接触している。即ち、主半導体領域2の図1で鎖線で区画して示されている中央部分15の上に第1の電極3が配置されている。この第1の電極3は例えば金、又はニッケルと金の蒸着等で形成され、且つ活性層10で発生した光を透過させない厚みを有する。主半導体領域2の第1の電極3で覆われていない外周側部分16は活性層10で発生した光を外部に取り出すために有効な部分である。即ち、活性層10から一方の主面13側に向って放射された光は一方の主面13の第1の電極3の無い部分から取り出され、活性層10から他方の主面14側に放射された光の少なくとも一部は半導体基板1及び第2の電極4との一方又は両方で反射して一方の主面13側に戻り、外部に取り出される。また、半導体基板1及び主半導体領域2の側面で反射した光の一部も一方の主面13側に戻り、外部に取り出される。なお、図1では半導体基板1及び主半導体領域2の側面が一方の主面13に対して垂直に示されているが、これ等の一方又は両方を傾斜側面とすることができる。
図1には半導体基板1の第2の主面6側の凸部8として中央凸部80のみが示されているが、凸部8は図2に示すように中央凸部80の他に第1、第2、第3及び第4の周辺凸部81、82、83、84を有する。半導体基板1の第2の主面6における凸部80〜84が形成されていない部分が凹部7となる。この実施例では5つの凸部80〜84の相互間の凹部が互いに連続して1つの凹部7を構成している。この凹部7は主半導体領域2の形成工程の後又は前において、半導体基板1を選択的にエッチングすることによって形成されている。半導体基板1の凹部7の深さD1 即ち凸部8の高さは、半導体基板1の厚さDの好ましくは1〜80%、より好ましくは2〜50%、更に好ましくは5〜20%であり且つ好ましくは1〜200μm、より好ましくは2〜100μm、更に好ましくは3〜50μmである。また、第2の主面6の面積Sに対する凹部7の合計面積S1 の比S1 /Sは好ましくは10〜80%、より好ましくは20〜70%、最も好ましくは40〜60%である。凹部7の深さD1 が深くなり過ぎると半導体基板1の強度が低下する。一方、後述に示すように、第1の電極3と第2の電極4との間の順方向電流の大部分を外周側部分16に属する活性層10を通って流れるようにするためには、第1の最短距離L1を第2の最短距離L2より長くする必要がある。従って、半導体基板1の所望強度を確保できる範囲で凹部7をできるだけ深く形成する。また、凹部7の面積の比率は半田等の導電性接合材に対する結合強度ができるだけ大きくなり且つ中央凸部80による電流ブロック作用ができるだけ大きくなるように決定される。
半導体基板1の中央凸部80は図2から明らかなように平面的に見て、即ち一方の主面13の垂直上方から一方の主面13側を見た状態で第1の電極3の全部を囲むように同心円状に形成されている。従って、図1から明らかなように第1の電極3から中央凸部80を覆う第2の電極4までの第1の最短距離L1 は、第1の電極3から凹部7を覆う第2の電極4までの第2の最短距離L2 よりも長い。このため、第1の最短距離L1 の電流通路(単位断面積の通路)の抵抗値R1 は、第2の最短距離L2 の電流通路(単位断面積の通路)の抵抗値R2 よりも大きい。従って、第1の最短距離L1 の電流通路は第2の最短距離L2 の電流通路よりも電流が流れ難くなり、図1の主半導体領域2の中央部分15における活性層10にも電流が流れ難くなり、第1及び第2の電極3、4間の順方向電流の大部分が外周側部分16の活性層10を通って流れる。
この実施例では、平面的に見て第1の電極3を囲むパターンの中央凸部80の面積は第1の電極3の面積よりも大きい。第1の電極3の面積S3 と電流ブロック機能を有する中央凸部80の面積S80との比S3 /S80は1/10〜1/1程度に設定される。ただし、電流ブロック機能を良好に得るためにS3/S80を1/10〜2/3にすることがより望ましい。また、第1の電極3を形成する時に生じる虞があるマスクずれ、及び凹部7をエッチングによって形成する時に生じる虞があるのマスクずれに基づく第1の電極3と中央凸部80との対向関係の悪化を防ぐために、S3/S80を2/3〜4/5にすることが更に望ましい。しかし、S3 /S80が1よりも大きい場合でも中央凸部80による電流制限の効果が得られる。また、この実施例では平面的に見て第1の電極3に対向する部分の全てに中央凸部80が位置しているが、何らかの目的のために第1の電極3に対向する第2の主面6に中央凸部80のみでなく凹部7の一部を配置することもできる。
第2の電極4は半導体基板1の凹部7と凸部8との両方即ち第2の主面6の全部を覆い且つここにオーミック接触している。この第2の電極4は、金、又は金とゲルマニウム、又は金とゲルマニウムとニッケル等のオーミック接触可能な金属の蒸着で形成され、半導体基板1の凹部7と凸部8に対応した凹部17と凸部18とを有する。勿論、第2の電極4をメッキ等の別の方法で形成することもできる。図1及び図3では第2の電極4が均一の厚みで示されているが、実際には凹部17の入口の角部が平坦部よりも薄くなり、凹部17の底の角部が平坦部よりも厚くなる。第2の電極4の凹部17の深さD2 は半導体基板1の凹部7の深さD1 と同一又はほぼ同一である。第2の電極4の凹部17及び凸部18の第2の主面6の面積に対する割合は半導体基板1の凹部7及び凸部8の第2の主面6の面積に対する割合と同一又はほぼ同一に決定される。第2の電極4の凸部18は半導体基板1の中央凸部80に対応する中央凸部90と、半導体基板1の第1、第2、第3及び第4の周辺凸部81、82、83、84に対応する周辺凸部91、92、93、94から成る。第2の電極4は図1において第2の主面6の全部に形成されているが、第2の主面6の面積の70〜100%の範囲で変えることができる。第2の電極4の比率が70%よりも小さくなると所望の順方向電圧が得られなくなる。
半導体基板1及び主半導体領域2の平面形状は4角形であり、実施例1の半導体基板1の第1、第2、第3及び第4の周辺凸部81、82、83、84及び第2の電極4の第1、第2、第3及び第4の周辺凸部91、92、93、94は4つの角に隣接して配置されている。このため、第2の電極4の第1、第2、第3及び第4の周辺凸部91、92、93、94は発光ダイオードチップの下面の機械的安定性向上に寄与している。
第2の電極4は図1で鎖線で示すように導電性を有する取付部材19に対して導電性接合材20で電気的及び機械的に結合される。取付部材19は、例えばリードフレームに基づいて形成された金属板、又は回路基板上の導体層である。導電性接合材20としてペースト状半田や導電性接着剤等を使用することができる。第2の電極4を取付部材19に固着する時には、これ等の一方又は両方の接着面に好ましくはAgペースト等の導電性接着剤を塗布して取付部材19に仮固定し、その後処理することによって両者を固着する。従って、第2の電極4の凹部17はペースト状導電性接着剤が入り込むことができる幅を有するように形成される。第2の電極4の凹部17は導電性接合材20の食い付きを改善し、取付部材19と第2の電極4との機械的結合強度を高める。また、半導体基板1よりも熱伝導性が良い導電性接合材20が凹部17に入り込むことによって放熱特性も改善される。なお、図1の取付部材19は平板状に示されているが、導電性接合材20に対する結合強度を高めるために取付部材19の表面を粗面にすること又は小さい穴を形成することができる。
上述から明らかなように実施例1は次の効果を有する。
(1) 半導体基板1の第2の主面6に凹部7が形成され且つ第2の電極4が半導体基板1の第2の主面6の実質的に全面に形成され且つ第2の電極4が凹部17と凸部18とを有しているので、第1及び第2の電極3、4間の順方向電圧の低減が達成できるのみでなく、取付部材19に対する第2の電極4の導電性接合材20による結合を強固に行うことができる。即ち、凹部7によって半導体基板1が薄くなっている分だけ、半導体基板1における順方向電圧の降下を減少させることができ、また、半導体基板1の凹部7に対応した第2の電極4の凹部17の働きによって第2の電極4に対する導電性接合材20の食い付きが良くなり、剥れが少なくなる。従って、半導体発光素子の損失の低減及び信頼性の向上を図ることができる。
(2) 半導体基板1の中央凸部80が平面的に見て少なくとも第1の電極3を囲むように形成されているので、中央凸部80が第2の電極4の取付部材19に対する結合強度機能の他に電流ブロック機能を有する。従って、電流ブロック機能を特別な製造工程を伴なわないで得ることができ、従来の独立した電流ブロック層を有する半導体発光素子に比べてコストの低減を図ることができる。
(3) 半導体基板1の4つの角に隣接する部分に第1〜第4の周辺凸部81〜84を設け、この上に第2の電極4の第1〜第4の周辺凸部91〜94を設けたので、半導体発光素子を取付部材19の上に安定的に配置することができる。
(4) 第2の電極4の凹部17に半導体基板1の熱伝導率よりも高い熱伝導率を有するAgペースト等の導電性接合材20を埋め込むことによって主半導体領域2と取付部材19との間の熱抵抗が低減し、大電流化による輝度向上を図ることができる。また、電流の大きさが従来と同一の場合には、半導体発光素子の長寿命化が図られる。
(1) 半導体基板1の第2の主面6に凹部7が形成され且つ第2の電極4が半導体基板1の第2の主面6の実質的に全面に形成され且つ第2の電極4が凹部17と凸部18とを有しているので、第1及び第2の電極3、4間の順方向電圧の低減が達成できるのみでなく、取付部材19に対する第2の電極4の導電性接合材20による結合を強固に行うことができる。即ち、凹部7によって半導体基板1が薄くなっている分だけ、半導体基板1における順方向電圧の降下を減少させることができ、また、半導体基板1の凹部7に対応した第2の電極4の凹部17の働きによって第2の電極4に対する導電性接合材20の食い付きが良くなり、剥れが少なくなる。従って、半導体発光素子の損失の低減及び信頼性の向上を図ることができる。
(2) 半導体基板1の中央凸部80が平面的に見て少なくとも第1の電極3を囲むように形成されているので、中央凸部80が第2の電極4の取付部材19に対する結合強度機能の他に電流ブロック機能を有する。従って、電流ブロック機能を特別な製造工程を伴なわないで得ることができ、従来の独立した電流ブロック層を有する半導体発光素子に比べてコストの低減を図ることができる。
(3) 半導体基板1の4つの角に隣接する部分に第1〜第4の周辺凸部81〜84を設け、この上に第2の電極4の第1〜第4の周辺凸部91〜94を設けたので、半導体発光素子を取付部材19の上に安定的に配置することができる。
(4) 第2の電極4の凹部17に半導体基板1の熱伝導率よりも高い熱伝導率を有するAgペースト等の導電性接合材20を埋め込むことによって主半導体領域2と取付部材19との間の熱抵抗が低減し、大電流化による輝度向上を図ることができる。また、電流の大きさが従来と同一の場合には、半導体発光素子の長寿命化が図られる。
次に、図4を参照して実施例2の半導体発光素子を説明する。実施例2の半導体発光素子は、実施例1の半導体発光素子の半導体基板1の第2の主面6のパターン及び第2の電極4のパターンを図4に変形した他は実施例1と同一に形成したものである。従って、実施例2の説明においても、図1〜図3を参照する。実施例2の半導体発光素子を説明するための図4は図2と同様に半導体発光素子の底面を示している。図2と図4の対比から明らかなように、実施例2の半導体基板1の第2の主面6の変形された凸部8aは相互に連続している中央凸部80aと第1、第2、第3及び第4の周辺凸部81a、82a、83a、84aを有する。この変形された凸部8aのパターンは概略的にX字状である。
半導体基板1の変形された凹部は、凸部8aによって互いに分離された第1、第2、第3及び第4の凹部17a、17b、17c、17dから成る。第1〜第4の凹部7a〜7dは半導体基板1の中央部分を含まないように形成されている。
第2の電極4は半導体基板1の第2の主面6の凸部8a、第1〜第4の凹部7a〜7dに対応した凸部18a、第1〜第4の凹部17a〜17dを有する。第2の電極4の凸部18aは、互いに連続している中央凸部90aと、第1、第2、第3及び第4の周辺凸部91a、92a、93a、94aとから成る。第2の電極4の第1〜第4の周辺凸部91a〜94aは第2の主面6の4つの角に隣接する半導体基板1の第1〜第4の周辺凸部81a〜84aに対応しているので、実施例1と同様に半導体発光素子の安定的取付けに寄与する。半導体基板1の中央凸部80aは平面的に見て第1の電極3を囲む大きさに形成されているので、実施例1と同様に電流ブロック機能を有する。第2の電極4の第1〜第4の凹部17a〜17dは半円形又は楕円形の平面パターンを有し、幅の狭い部分を有しないので、図1に示した導電性接合材20の埋め込みを良好に達成することができる。なお、実施例2は実施例1と同一の効果も有する。
次に、図5を参照して実施例3の半導体発光素子を説明する。但し、図5及び後述する図6〜図10において図1〜図3と実質的に同一の部分には同一の符号を付してその説明を省略する。
図5に示す実施例3の半導体発光素子は、図3に示す半導体基板1の凹部7及び第2の電極4の凹部17を変形した他は、図1〜図3と同一に形成したものである。図5の変形された半導体基板1の凹部7′は第1の凹部71とこの第1の凹部71の底面に形成された第2の凹部72とから成り、中間に段を有している。第2の電極4は半導体基板1の凹部7′に対応した凹部17′を有する。この第2の電極4の凹部17′は、第1の凹部71aとこの第1の凹部71aの底面に形成された第2の凹部72aとから成り、中間に段を有する。
図5の実施例3は、変形された凹部7′、17′を有する他は実施例1と同一に構成されているので、実施例1と同一の効果を有する。また、変形された凹部17′によって導電性接合材20に対する食い付き即ち結合強度が実施例1よりも向上する。
図6に示す実施例4の半導体発光素子は、実施例1の半導体基板1の材料と主半導体領域2の材料及び構成を変形し、この他は実施例1と同一に構成したものである。
図6の変形された半導体基板1aは導電性を有するp型シリコン基板から成る。シリコン半導体基板1aは、この上にn型バッファ領域60が配置されているにも拘らず、これとは逆の導電型を有している。このシリコン半導体基板1aにはp型不純物即ちアクセプタ不純物として機能する例えばB(ボロン)等の3族の元素が例えば5×1018cm-3〜5×1018cm-3程度の濃度でドーピングされている。従って、シリコン半導体基板1aは、0.0001Ω・cm〜0.01Ω・cm程度の低い抵抗率を有している導電性基板であって、第1及び第2の電極3、4間の電流通路として機能する。また、このシリコン半導体基板1aは、この主半導体領域2a等の機械的支持基板として機能することができる厚み、例えば350nmを有する。
この実施例の主半導体領域2aはバッファ層60とn型半導体領域9aと活性層10aとp型半導体領域11aと補助半導体領域12aとから成る。なお、バッファ層60を主半導体領域2aから除外して独立に示すこともできる。
p型シリコン半導体基板1aの上に配置されたn型バッファ層60は、n型不純物(ドナー不純物)を含み且つ3族の元素と窒素とから成るn型窒化物半導体、例えば化学式AlaInbGa1-a-bN、ここでa及びbは0≦a<1、0≦b<1、を満足する数値、で示されるn型窒化物半導体から成る。p型シリコン半導体基板1aに3族元素を含んでいるn型窒化物半導体をエピタキシャル成長させてn型バッファ領域60を形成すると、n型バッファ層60の3族元素がp型シリコン半導体基板1aに拡散して3族元素拡散領域が生じる。この3族元素拡散領域はp型シリコン半導体基板1aの3族元素拡散領域が形成されていない部分よりも低い抵抗率のp型半導体領域である。
バッファ領域60は、主としてシリコン半導体基板1aの面方位をこの上に形成する窒化物半導体領域に良好に受け継がせるためのバッファ機能を有する。このバッファ機能を良好に発揮するために、バッファ層60は10nm以上の厚さを有していることが望ましい。但し、バッファ層60のクラックを防止するために、バッファ層60の厚みを500nm以下にするのが望ましい。
バッファ層60とシリコン半導体基板1aとの境界領域に、図示が省略されている合金化領域又は障壁低減領域が生じる。これにより、p型シリコン半導体基板1aとn型バッファ層60との間の電圧降下は比較的小さい。即ち、n型シリコン半導体基板の上にn型バッファ層60を形成する場合よりも電圧降下が小さくなる。
主半導体領域2aのn型半導体層9aは、例えば化学式AlxInyGa1-x-y N、ここでx及びyは0≦x<1、0≦y<1、を満足する数値、で示される窒化物半導体にn型不純物をドーピングしたもので形成される。この実施例ではn型半導体層9aが化学式のx=0、y=0に相当するn型GaNから成り、厚さ約2μmを有する。
活性層10aは、例えば化学式AlxInyGa1-x-yN、ここでx及びyは0≦x<1、0≦y<1、を満足する数値、で示される窒化物半導体で形成される。この実施例では活性層10aが窒化ガリウム、インジウム(InGaN)で形成されている。なお、図6では活性層10aが1つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層10aを1つの層で構成することもできる。また、この実施例では活性層10aに導電型決定不純物がドーピングされていないが、p型又はn型不純物をドーピングすることができる。
活性層10aの上に配置されたp型半導体層11aは、例えば化学式Alx InyGa1-x-yN、ここでx及びyは0≦x<1、0≦y<1、を満足する数値、で示される窒化物半導体にp型不純物をドーピングしたもので形成され、p型クラッド層として機能する。この実施例では、p型導体層11aが厚さ500nmのp型GaNで形成されている。
p型半導体層11aの上の補助半導体層12aは、p型半導体層11aよりも不純物濃度が高いp型GaNから成る。
p型半導体層11aの上の補助半導体層12aは、p型半導体層11aよりも不純物濃度が高いp型GaNから成る。
図6の実施例においても、シリコン半導体基板1aの第2の主面6及び第2の電極4が実施例1と同一のパターンに形成されているので、実施例1と同一の効果を得ることができる。
なお、図6のシリコン半導体基板1aの第2の主面6のパターン及び第2の電極4のパターンを図4及び図5に示すように変形することができる。また、p型シリコン半導体基板1aの代りにn型シリコン半導体基板を使用することもできる。
なお、図6のシリコン半導体基板1aの第2の主面6のパターン及び第2の電極4のパターンを図4及び図5に示すように変形することができる。また、p型シリコン半導体基板1aの代りにn型シリコン半導体基板を使用することもできる。
図7の実施例5の半導体発光素子は図1に反射機能を有する介在層70を付加し、この他は図1と同一に構成したものである。この介在層70はn型半導体層9と半導体基板1との間に配置された周知のブラッグ(Bragg)反射領域であって、例えばGaAs膜とInAlP膜とのペアの複数から成る。この介在層70は活性層10から下方に放射された光を上方に反射する機能を有する。また、介在層70は導電性を有するので、第1及び第2の電極3、4間の電流通路を形成する。
なお、介在層70を金属反射層に置き換えることができる。この場合には主半導体領域の下面に金属反射層を予め形成し、この金属反射層に対して半導体基板1を周知の方法で貼り付ける。
なお、介在層70を金属反射層に置き換えることができる。この場合には主半導体領域の下面に金属反射層を予め形成し、この金属反射層に対して半導体基板1を周知の方法で貼り付ける。
図7の実施例においても、半導体基板1と第2の電極4が図1と同一に形成されているので、実施例1と同一の効果を得ることができ、且つ反射機能を有する介在層70の働きで光取り出し効率を向上させることができる。
なお、図7の介在層70又はこれと同様なものを、図4、図5、及び図6の実施例にも適用することができる。
なお、図7の介在層70又はこれと同様なものを、図4、図5、及び図6の実施例にも適用することができる。
図8に示す実施例6の半導体発光素子は、図1に光透過性導電層3aを追加し、この他は図1と同一に形成したものである。
光透過性導電層3aは一般に透明電極と呼ばれるものであって、主半導体領域2の一方の主面13の全体に配置され且つ第1の電極3に電気的に接続されている。光透過性導電層3aは例えば酸化イジュウム(In2O3)と酸化錫(SnO2)との混合物から成り、活性層10から放射された光を透過させる機能を有すると共に導電性を有する。従って、光透過性導電層3aは主半導体領域2の外周側部分16の電流の増大に寄与する。
なお、図8の光透過性導電層3aを図4、図5、図6及び図7の実施例にも適用することができる。
なお、図8の光透過性導電層3aを図4、図5、図6及び図7の実施例にも適用することができる。
図9及び図10に示す実施例7の半導体発光素子は、図1の半導体基板1及び2の電極4を変形し、この他は図1と同一に形成したものである。変形された半導体基板1´は第1及び第2の主面5、6の両方が平坦に形成されている。変形された第2の電極4aは第1の層51と第2の層52、52a、52b、52c、52dとの組み合せから成る。第1の層51は例えば金から成り、均一な厚みを有して平坦な第2の主面6の全体に形成されている。第1の層51は第2の主面6の全体に形成することが望ましいが、第2の主面6の面積の70〜100%の範囲で変えることができる。第1の層51は、光反射性及びオーミック性において第2の層52、52a〜52dよりも優れている材料(例えば金)を第2の主面6に蒸着したものであり、半導体基板1´にオーミック接触している。
第2の層52、52a〜52dは第1の層51の上に選択的に形成されている。中央の第2の層52は平面的に見て第1の電極3を囲む大きさを有する。中央の第2の層52と第1の電極3との位置関係は、図1の中央凸部80と第1の電極3との位置関係と同様に決定される。平面形状が四角形の第1の層51の4つの角に隣接配置された4つの周辺の第2の層52a〜52dは図2の周辺凸部91〜94と同様な機能を有する。全ての第2の層52、52a〜52dは、例えば、蒸着又はメッキによって第1の層51よりも厚く形成されており、半導体基板1´に対するオーミック性及び反射性において第1の層51よりは劣るが、第1の層51よりは低コストの材料(例えばニッケル)から成る。また、第2の層52、52a〜52dは第1の層51よりも抵抗率の小さい材料で形成されている。なお、第1の層51の全面に金属を被着し、その後、所定のパターンにエッチングすることによって第2の層52、52a〜52dを形成しても差し支えない。
第1の層51を第2の層52、52a〜52dで部分的に覆うことにより、第1の層51の第2の層52、52a〜52dで覆われていない部分が凹部となる。このため、第1の層51と第2の層52、52a〜52dの組み合せによって図1〜図3の実施例1の第2の電極4の表面と同様な凹凸表面を有する第2の電極4aが形成されている。第2の電極4aの表面が凹凸を有すると、実施例1と同様に取付部材19に対する導電性接合在20による結合強度を高めることができる。
また、第2の層52、52a〜52dが比較的厚く形成されているので、これが放熱体として機能し、放熱性の良い半導体発光素子を提供できる。
また、中央の第2の層52は、第1の電極3に対向配置されており、且つその厚み方向に無視できない程度の抵抗値を有し、且つ第1の層51は第2の層52よりも薄い膜であってその横方向の抵抗は無視できない。このため、第1の電極3から中央の第2の層52の表面に至る電流通路の抵抗値が、第1の電極3から第2の層52が形成されていない凹部の第1の層51の表面に至る電流通路の抵抗値よりも大きくなり、第1の電極3と中央の第2の層52との間の電流をある程度抑制することができる。即ち、中央の第2の層52が抵抗として機能する。
また、第2の層52、52a〜52dが比較的厚く形成されているので、これが放熱体として機能し、放熱性の良い半導体発光素子を提供できる。
また、中央の第2の層52は、第1の電極3に対向配置されており、且つその厚み方向に無視できない程度の抵抗値を有し、且つ第1の層51は第2の層52よりも薄い膜であってその横方向の抵抗は無視できない。このため、第1の電極3から中央の第2の層52の表面に至る電流通路の抵抗値が、第1の電極3から第2の層52が形成されていない凹部の第1の層51の表面に至る電流通路の抵抗値よりも大きくなり、第1の電極3と中央の第2の層52との間の電流をある程度抑制することができる。即ち、中央の第2の層52が抵抗として機能する。
図9及び図10の実施例の変形として、第1の層51を光透過性及び導電性を有する材料(例えば酸化インジュウムと酸化錫との混合)で形成し、第2の層52、52a〜52dを光反射性及び導電性を有する材料(例えば、アルミニウム、金)で形成することができる。これにより、取付部材に対する結合強度、光取り出し効率、放熱性の改善を同時に達成できる。
また、図9の第2の電極4aの第2の層52、52a〜52dを複数の金属層の積層構造とすることができる。
また、図9の第2の電極4aのパターンを図4と同様なパターンに変形できる。
また、図9の構造の第2の電極4aを、図6、図7、及び図8の実施例の第2の電極4の代わりに設けることができる。第2の電極4の周辺凸部91〜94、及び周辺凸部として機能している第2の層52a〜52dを省くことができる。
また、図9の第1の層51と第2の層52、52a〜52dとの厚みの関係は任意に設定し、第2の層52、52a〜52dの抵抗率を第1の層51の抵抗率よりも大きく設定することによって活性層10の中央部分15に属する部分の電流を抑制する効果を得ることができる。
また、図9の第2の電極4aの第2の層52、52a〜52dを複数の金属層の積層構造とすることができる。
また、図9の第2の電極4aのパターンを図4と同様なパターンに変形できる。
また、図9の構造の第2の電極4aを、図6、図7、及び図8の実施例の第2の電極4の代わりに設けることができる。第2の電極4の周辺凸部91〜94、及び周辺凸部として機能している第2の層52a〜52dを省くことができる。
また、図9の第1の層51と第2の層52、52a〜52dとの厚みの関係は任意に設定し、第2の層52、52a〜52dの抵抗率を第1の層51の抵抗率よりも大きく設定することによって活性層10の中央部分15に属する部分の電流を抑制する効果を得ることができる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
(1) 半導体基板1、1´、1a、及び主半導体領域2、2a、第1及び第2の電極3、4、4aの材料又は導電型又は形状を必要に応じて変えることができる。
(2) 主半導体領域2,2aの発光機能部分をダブルテヘロ構造とする代わりに、シングルヘテロ構造とすることも可能である。
(1) 半導体基板1、1´、1a、及び主半導体領域2、2a、第1及び第2の電極3、4、4aの材料又は導電型又は形状を必要に応じて変えることができる。
(2) 主半導体領域2,2aの発光機能部分をダブルテヘロ構造とする代わりに、シングルヘテロ構造とすることも可能である。
1、 1a、1´ 半導体基板
2、 2a 主半導体領域
3 第1の電極
4 第2の電極
5 第1の主面
6 第2の主面
7 凹部
8 凸部
13 一方の主面
14 他方の主面
15 中央部分
16 外周側部分
17 凹部
18 凸部
80 中央凸部
81〜84 周辺凸部
90 中央凸部
91〜94 周辺凸部
2、 2a 主半導体領域
3 第1の電極
4 第2の電極
5 第1の主面
6 第2の主面
7 凹部
8 凸部
13 一方の主面
14 他方の主面
15 中央部分
16 外周側部分
17 凹部
18 凸部
80 中央凸部
81〜84 周辺凸部
90 中央凸部
91〜94 周辺凸部
Claims (12)
- 互いに対向する第1及び第2の主面を有する半導体基板と、
発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第1の主面上に配置された他方の主面とを有している主半導体領域と、
前記主半導体領域の前記一方の主面に接続された第1の電極と、
前記半導体基板の前記第2の主面に接続された第2の電極と
を備えた半導体発光素子であって、
前記半導体基板の前記第2の主面は凹部と凸部とを有しており、
前記第2の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成され且つ前記第2の主面の70〜100%を覆っており、
前記第2の電極の露出表面は前記半導体基板の前記凹部及び前記凸部に対応した凹部及び凸部を有していることを特徴とする半導体発光素子。 - 互いに対向する第1及び第2の主面を有する半導体基板と、
発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第1の主面上に配置された他方の主面とを有している主半導体領域と、
前記主半導体領域の前記一方の主面に接続された第1の電極と、
前記半導体基板の前記第2の主面に接続された第2の電極と
を備えた半導体発光素子であって、
前記半導体基板の前記第2の主面は凹部と凸部とを有しており、
前記第1の電極は前記主半導体領域の前記一方の主面の中央部分に配置されており、
前記第2の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成されており且つ前記半導体基板の前記凹部と前記凸部とに対応した凹部と凸部とを有しており、
前記半導体基板の前記凸部の少なくとも一部が前記第1の電極に対向配置されていることを特徴とする半導体発光素子。 - 前記第2の電極は前記第2の主面の70〜100%を覆っていることを特徴とする請求項2記載の半導体発光素子。
- 前記第2の主面は4角形の平面形状を有し、
前記第2の主面の前記凸部は、前記第1の電極に対向する部分の他に前記第2の主面の4角形の4つの角に隣接する領域にも形成されていることを特徴とする請求項2又は3記載の半導体発光素子。 - 前記半導体基板の前記凹部は第1の凹部とこの第1の凹部の中に形成された第2の凹部とから成り、前記第2の電極の前記凹部は前記半導体基板の前記第1及び第2の凹部に対応した形状の第1及び第2の凹部を有していることを特徴とする請求項1又は2又は3又は4記載の半導体発光素子。
- 互いに対向する第1及び第2の主面を有する半導体基板と、
発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第1の主面上に配置された他方の主面とを有している主半導体領域と、
前記主半導体領域の前記一方の主面に接続された第1の電極と、
前記半導体基板の前記第2の主面に接続された第2の電極と
を備えた半導体発光素子であって、
前記第1の電極は前記第1の主面の中央部分に配置されており、
前記半導体基板の前記第2の主面は平坦であり、
前記第2の電極は互いに異なる材料から成り且つ互いに積層された第1及び第2の層を含んでおり、
前記第1の層は均一の厚みを有して前記第2の主面に形成されており、
前記第2の層は前記第1の層の表面の選択された一部の上のみに形成されて いることを特徴とする半導体発光素子。 - 前記第1の層は前記主半導体領域で発生した光に対して反射性を有していることを特徴とする請求項6記載の半導体発光素子。
- 前記第1の層は前記主半導体領域で発生して光に対して透過性を有し、前記第2の層は前記光に対して反射性を有していることを特徴とする請求項6記載の半導体発光素子。
- 前記第2の主面及び前記第1の層は4角形の平面形状を有し、
前記第2の層は、前記第1の層の4角形の4つの角にそれぞれ隣接する部分の上に形成された部分を有していることを特徴とする請求項6又は7又は8記載の半導体発光素子。 - 更に、前記主半導体領域の前記一方の主面に配置され且つ前記第1の電極に接続された光透過性導電層を有していることを特徴とする請求項1又は9のいずれかに記載の半導体発光素子。
- 更に、前記半導体基板と前記主半導体領域との間に配置された介在層を有し、前記介在層は前記主半導体領域で発生した光を反射する機能及び前記第1及び第2の電極間の電流通路を形成する機能を有していることを特徴とする請求項1乃至10のいずれかに記載の半導体発光素子。
- 前記半導体基板は化合物半導体又はシリコン半導体から成り、前記主半導体領域は化合物半導体から成ることを特徴とする請求項1乃至11のいずれかに記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004164944A JP2005347492A (ja) | 2004-06-02 | 2004-06-02 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004164944A JP2005347492A (ja) | 2004-06-02 | 2004-06-02 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005347492A true JP2005347492A (ja) | 2005-12-15 |
Family
ID=35499587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004164944A Pending JP2005347492A (ja) | 2004-06-02 | 2004-06-02 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005347492A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006120908A1 (ja) * | 2005-05-02 | 2006-11-16 | Nichia Corporation | 窒化物系半導体素子及びその製造方法 |
JP2010206207A (ja) * | 2009-03-03 | 2010-09-16 | Lg Innotek Co Ltd | 発光素子、発光素子パッケージ及びこれを備える照明システム |
JP2011249772A (ja) * | 2010-05-24 | 2011-12-08 | Lg Innotek Co Ltd | 発光素子アレイ、発光素子パッケージ |
CN102468394A (zh) * | 2010-11-12 | 2012-05-23 | 佛山市奇明光电有限公司 | 发光二极管元件及其制造方法 |
KR20140012466A (ko) * | 2012-07-20 | 2014-02-03 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
-
2004
- 2004-06-02 JP JP2004164944A patent/JP2005347492A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006120908A1 (ja) * | 2005-05-02 | 2006-11-16 | Nichia Corporation | 窒化物系半導体素子及びその製造方法 |
US8076694B2 (en) | 2005-05-02 | 2011-12-13 | Nichia Corporation | Nitride semiconductor element having a silicon substrate and a current passing region |
JP2010206207A (ja) * | 2009-03-03 | 2010-09-16 | Lg Innotek Co Ltd | 発光素子、発光素子パッケージ及びこれを備える照明システム |
US9705037B2 (en) | 2009-03-03 | 2017-07-11 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package and lighting system including the same |
JP2011249772A (ja) * | 2010-05-24 | 2011-12-08 | Lg Innotek Co Ltd | 発光素子アレイ、発光素子パッケージ |
EP2390927B1 (en) * | 2010-05-24 | 2020-09-30 | LG Innotek Co., Ltd. | Light emitting device array |
CN102468394A (zh) * | 2010-11-12 | 2012-05-23 | 佛山市奇明光电有限公司 | 发光二极管元件及其制造方法 |
KR20140012466A (ko) * | 2012-07-20 | 2014-02-03 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
KR101946918B1 (ko) * | 2012-07-20 | 2019-02-12 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10811563B2 (en) | Light-emitting element, light-emitting element unit, and light-emitting element package | |
US9142729B2 (en) | Light emitting element | |
US8643029B2 (en) | Light emitting device having a plurality of light emitting cells and package mounting the same | |
KR100887139B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
US6486499B1 (en) | III-nitride light-emitting device with increased light generating capability | |
CN108598251B (zh) | 半导体发光元件 | |
CN110676367B (zh) | 发光二极管 | |
US9117973B2 (en) | Semiconductor light emitting element | |
KR20150139194A (ko) | 발광 다이오드 및 그 제조 방법 | |
KR102588170B1 (ko) | 다층 구조의 반사막을 구비한 반도체 발광 소자 | |
JP2006210730A (ja) | 発光素子 | |
JP6009041B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP2014022607A (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP2012124429A (ja) | 発光素子、発光素子ユニット、発光素子パッケージおよび発光素子の製造方法 | |
JP2005347492A (ja) | 半導体発光素子 | |
JP4622426B2 (ja) | 半導体発光素子 | |
JP2005347493A (ja) | 半導体発光素子 | |
JP2006237467A (ja) | 半導体発光素子及びその製造方法 | |
KR101154511B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
CN114093988A (zh) | 一种倒装Mini LED芯片及其制造方法 | |
KR20210096028A (ko) | 발광 다이오드 | |
CN113345986A (zh) | 倒装Mini LED芯片及其制造方法 | |
KR101916369B1 (ko) | 발광 다이오드 | |
KR101773582B1 (ko) | 고효율 발광 다이오드 | |
KR101617227B1 (ko) | 반도체 발광소자 |