CN114093988A - 一种倒装Mini LED芯片及其制造方法 - Google Patents
一种倒装Mini LED芯片及其制造方法 Download PDFInfo
- Publication number
- CN114093988A CN114093988A CN202111368648.0A CN202111368648A CN114093988A CN 114093988 A CN114093988 A CN 114093988A CN 202111368648 A CN202111368648 A CN 202111368648A CN 114093988 A CN114093988 A CN 114093988A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- pad electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 238000002161 passivation Methods 0.000 claims abstract description 55
- 229910000679 solder Inorganic materials 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052718 tin Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 4
- 229910009815 Ti3O5 Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 15
- 239000006071 cream Substances 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本申请提供了一种倒装MiniLED芯片及其制造方法，其中，包括衬底、N型半导体层、多量子阱层、P型半导体层、钝化层和阻焊层，N型半导体层设置于衬底上，多量子阱层设置在N型半导体层上，P型半导体层设置在多量子层上，P型半导体层上设有第一扩展电极，N型半导体层上设有第二扩展电极，钝化层上设置有第一焊盘电极和第二焊盘电极，第一焊盘电极和第二焊盘电极分别通过钝化层内的通孔电性连接于第一扩展电极和第二扩展电极，钝化层上还设置有阻焊层。本申请通过阻焊层将倒装miniLED芯片的焊盘围挡起来，阻止锡膏流动，避免连锡现象的产生，避免芯片短路，提升封装良率。
Description
技术领域
本申请涉及半导体发光器件技术领域，尤其涉及一种倒装Mini LED芯片及其制造方法。
背景技术
发光二极管(Light Emitting Diode，LED)作为一种新型节能照明光源，具有能效高、体积小、重量轻、响应速度快以及寿命长等诸多优点，使其广泛应用在多个领域。其中，倒装LED芯片因其散热好，可靠性高而被广泛应用。而Mini LED芯片凭借其在高清显示、弯曲屏幕上的巨大优势越来越引起市场的重视。
现有mini LED芯片在封装前，需要进行刷锡膏操作。然而，现有技术仍存在一些问题，由于锡膏本身具有一定的流动性，流动的锡膏与其他芯片的焊盘电极接触，导致连锡现象的产生，进一步导致mini LED芯片短路，严重影响产品质量，增加生产成本。
发明内容
第一方面，本申请实施例提供了一种倒装Mini LED芯片，倒装Mini LED芯片依次包括衬底、N型半导体层、多量子阱层和P型半导体层、钝化层和阻焊层。
N型半导体层设置于衬底上；
多量子阱层设置在N型半导体层上；
P型半导体层设置在多量子层上；
P型半导体层上设有与其电性连接的第一扩展电极，N型半导体层上设有与其电性连接的第二扩展电极；
倒装Mini LED芯片表面及侧面还设有钝化层，钝化层上设置有第一焊盘电极和第二焊盘电极，第一焊盘电极和第二焊盘电极分别通过钝化层内的通孔电性连接于第一扩展电极和第二扩展电极；
钝化层上还设置有阻焊层；阻焊层上设置有第一空腔和第二空腔，第一焊盘电极设置在第一空腔内部，第二焊盘电极设置在第二空腔内部。
所述阻焊层为SiO2、Si3N4、Al2O3、TiO2层或以上非金属材料中的两种或多种组成的叠层，所述阻焊层的厚度为2um-5um。
阻焊层的上端面高于第一焊盘电极的上端面和第二焊盘电极的上端面。
钝化层为SiO2或Si3N4层，或为SiO2层和Ti3O5层交替堆叠设置的布拉格反射层。
N型半导体层侧边及中心位置暴露衬底，钝化层覆盖N型半导体层侧边所暴露的部分衬底。
第一扩展电极和第二扩展电极为Cr、Ti、Al、Ni、Pt、Au或以上金属材料中的两种或多种组成的合金，第一扩展电极和第二扩展电极的厚度为1nm-3000nm。
第一焊盘电极和第二焊盘电极为Cr、Ti、Al、Ni、Pt、Au、Sn的单质或以上金属材料中的两种或多种组成的合金，第一焊盘电极和第二焊盘电极的厚度为1nm-5000nm。
第二方面，本申请提供了一种倒装Mini LED芯片的制造方法，包括步骤：
提供一衬底，在衬底上依次生长N型半导体层、多量子阱层和P型半导体层；
刻蚀P型半导体层和多量子阱层；
在P型半导体层上设置与其电性连接的第一扩展电极，在N型半导体层设置与其电性连接的第二扩展电极，得到预处理倒装Mini LED芯片；
在预处理倒装Mini LED芯片表面及侧面形成钝化层；
分别在第一扩展电极和第二扩展电极上形成与其电性连接的第一焊盘电极和第二焊盘电极；
在钝化层侧面形成阻焊层。
刻蚀阻焊层得到第一空腔和第二空腔，第一焊盘电极设置在第一空腔内部，第二焊盘电极设置在第二空腔内部。
分别在第一扩展电极和第二扩展电极上形成与其电性连接的第一焊盘电极和第二焊盘电极具体包括：
在钝化层上刻蚀形成两个通孔，分别暴露第一扩展电极和第二扩展电极；
在钝化层上蒸镀第一焊盘电极和第二焊盘电极，第一焊盘电极和第二焊盘电极填充通孔，分别与第一扩展电极和第二扩展电极电性连接。
在钝化层侧面形成阻焊层之后，还包括步骤：刻蚀阻焊层侧边至阻焊层侧面形成阶梯结构。
由以上技术方案可知，本申请实施例提供了一种倒装Mini LED芯片及其制造方法，其中，倒装Mini LED芯片依次包括衬底、N型半导体层、多量子阱层和P型半导体层、钝化层和阻焊层，N型半导体层设置于衬底上，多量子阱层设置在N型半导体层上，P型半导体层设置在多量子层上，P型半导体层上设有与其电性连接的第一扩展电极，N型半导体层上设有与其电性连接的第二扩展电极，倒装Mini LED芯片表面及侧面还设有钝化层，钝化层上设置有第一焊盘电极和第二焊盘电极，第一焊盘电极和第二焊盘电极分别通过钝化层内的通孔电性连接于第一扩展电极和第二扩展电极，钝化层上还设置有阻焊层；阻焊层上设置有第一空腔和第二空腔，第一焊盘电极设置在第一空腔内部，第二焊盘电极设置在第二空腔内部。本申请通过阻焊层将倒装mini LED芯片的焊盘围挡起来，阻止锡膏向外流动，避免流动的锡膏与其他芯片的焊盘电极接触，导致连锡现象的产生，避免mini LED芯片短路，提升封装良率。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请示出的一种倒装Mini LED芯片的剖面图；
图2为本申请示出的一种倒装Mini LED芯片的局部结构示意图；
图3为本申请示出的一种倒装Mini LED芯片的制造方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本申请提供一种倒装Mini LED芯片，包括依次设置的衬底1、N型半导体层2、多量子阱层3和P型半导体层4、钝化层5和阻焊层6。
其中，N型半导体层2设置于衬底1上；
多量子阱层3设置在N型半导体层2上；
P型半导体层4设置在多量子阱层3上；
P型半导体层4上设有与其电性连接的第一扩展电极71，N型半导体层2上设有与其电性连接的第二扩展电极72；
倒装Mini LED芯片表面及侧面还设有钝化层5，钝化层5上设置有第一焊盘电极81和第二焊盘电极82，第一焊盘电极81和第二焊盘电极82分别通过钝化层5内的通孔电性连接于第一扩展电极71和第二扩展电极72；
钝化层5上还设置有阻焊层6，阻焊层6上设置有第一空腔61和第二空腔62，第一焊盘电极81设置在第一空腔61内部，第二焊盘电极82设置在第二空腔62内部。
下面结合附图对本申请实施例中的倒装Mini LED芯片的各个部分进行进一步说明。
在本申请的一些实施例中，衬底1上还设有氮化物缓冲层，以减小衬底1和半导体层之间的晶格失配，提高外延层的生长质量。
在本申请一实施例中，衬底1的材质为蓝宝石、碳化硅、硅或上述材料的复合衬底，也可以为其他常用LED芯片衬底材料。
N型半导体层2和P型半导体层4为本领域常用的任一种III族氮化物基半导体层，本发明对此不作具体限制。
本申请通过阻焊层将倒装mini LED芯片的焊盘围挡起来，阻止锡膏向外流动，避免流动的锡膏使得mini LED芯片的焊盘电极与其他芯片的焊盘电极接触，导致连锡现象的产生，避免mini LED芯片短路，提升封装良率。
在本申请一实施例中，第一扩展电极71和第二扩展电极72为Cr、Ti、Al、Ni、Pt、Au或上述金属材料中的两种或多种组成的合金，第一扩展电极71和第二扩展电极72的厚度为1nm-3000nm。
在本申请一实施例中，阻焊层6的上端面高于第一焊盘电极81的上端面和第二焊盘电极82的上端面。
如图2所示，第一扩展电极71与P型半导体层4之间还可设置一层透明导电层9，以进一步起到扩展电流的作用，透明导电层9为铟锡氧化物层或诸如掺铝氧化锌的其他透明导电材料，厚度范围为10-300nm。
在本申请一些实施例中，N型半导体层2侧边及中心位置暴露衬底1，钝化层5覆盖N型半导体层2侧边所暴露的衬底1，以起到侧边短路保护的作用。钝化层5为SiO2层，或为Si3N4层，或为SiO2层和Ti3O5层交替堆叠设置的布拉格反射层等绝缘性能优良的保护层，通过设置钝化层5，来对LED芯片起到绝缘保护的作用。
钝化层5的外表面设置有阻焊层6，阻焊层6的上端面高于第一焊盘电极81的上端面和第二焊盘电极82的上端面。通过阻焊层6将倒装mini LED芯片的焊盘围挡起来，阻止锡膏流动，避免连锡现象的产生，避免mini LED芯片短路，提升封装良率。
在钝化层5位于第一扩展电极71的上方设置有第一通孔51，在钝化层5位于第二扩展电极72的上方设置有第二通孔52，第一通孔51和第二通孔52的剖面的形状为梯形，第一焊盘电极81和第二焊盘电极82设于钝化层5上，并分别填充第一通孔51和第二通孔52内空间，从而与第一扩展电极51和第二扩展电极52电性连接。
所述阻焊层为SiO2、Si3N4、Al2O3、TiO2层或以上非金属材料中的两种或多种组成的叠层，所述阻焊层的厚度为2um-5um。
进一步的，第一焊盘电极81和第二焊盘电极82为Cr、Ti、Al、Ni、Pt、Au、Sn或上述金属材料中的两种或多种组成的合金，第一焊盘电极71和第二第二焊盘电极72的厚度为1nm-5000nm。
在本申请一实施例中，第一焊盘电极81与第二焊盘电极82厚度一致，即第一焊盘电极81和第二焊盘电极82上端面平齐。在倒装Mini LED芯片的制造过程中，第一焊盘电极81与第二焊盘电极82通过蒸镀同时形成。
综上，本发明通过在Mini LED芯片侧面设置用于阻挡锡膏流动的阻焊层6，由于阻焊层6的上端面高于第一焊盘电极81的上端面和第二焊盘电极82的上端面。能有效避免倒装Mini LED芯片在封装过程中出现连锡现象，避免mini LED芯片短路。
如图3所示，本发明还提供一种倒装Mini LED芯片的制造方法，包括步骤：
S100：提供一衬底，在衬底上依次生长N型半导体层、多量子阱层和P型半导体层。
衬底的材质为蓝宝石、碳化硅、硅或上述材料的复合衬底，也可以为其他常用LED衬底材料。N型半导体层和P型半导体层为本领域常用的任一种III族氮化物基半导体层，本发明对此不作具体限制。于发明的一些实施方式中，还可在衬底上生长氮化物缓冲层，以减小衬底和半导体层之间的晶格失配，提高外延层的生长质量。
S200：刻蚀P型半导体层和多量子阱层。
S300：在P型半导体层上设置与其电性连接的第一扩展电极，在N型半导体层设置与其电性连接的第二扩展电极，得到预处理倒装Mini LED芯片。
第一扩展电极电性连接于P型半导体层，第二扩展电极延伸至N型半导体层，与其电性连接，且第二扩展电极与P型半导体层及多量子阱层之间绝缘间隔设置。
S400：在预处理倒装Mini LED芯片表面及侧面形成钝化层。
S500：分别在第一扩展电极和第二扩展电极上形成与其电性连接的第一焊盘电极和第二焊盘电极。
在本申请一实施例中，分别在第一扩展电极和第二扩展电极上形成与其电性连接的第一焊盘电极和第二焊盘电极，具体包括以下步骤：
在钝化层上刻蚀形成两个通孔，分别暴露第一扩展电极和第二扩展电极。在钝化层上蒸镀第一焊盘电极和第二焊盘电极，第一焊盘电极和第二焊盘电极填充通孔，分别与第一扩展电极和第二扩展电极电性连接。
S600：在钝化层侧面形成阻焊层。
在本申请一实施例中，阻焊层的上端面高于第一焊盘电极的上端面和第二焊盘电极的上端面
S700：刻蚀阻焊层得到第一空腔和第二空腔，第一焊盘电极设置在第一空腔内部，第二焊盘电极设置在第二空腔内部。
在钝化层侧面形成阻焊层之后，还包括步骤：刻蚀阻焊层侧边至阻焊层侧面形成阶梯结构。
由以上技术方案可知，本申请实施例提供了一种倒装Mini LED芯片及其制造方法，其中，倒装Mini LED芯片依次包括衬底、N型半导体层、多量子阱层和P型半导体层、钝化层和阻焊层，N型半导体层设置于衬底上，多量子阱层设置在N型半导体层上，P型半导体层设置在多量子层上，P型半导体层上设有与其电性连接的第一扩展电极，N型半导体层上设有与其电性连接的第二扩展电极，倒装Mini LED芯片表面及侧面还设有钝化层，钝化层上设置有第一焊盘电极和第二焊盘电极，第一焊盘电极和第二焊盘电极分别通过钝化层内的通孔电性连接于第一扩展电极和第二扩展电极，钝化层上还设置有阻焊层；阻焊层上设置有第一空腔和第二空腔，第一焊盘电极设置在第一空腔内部，第二焊盘电极设置在第二空腔内部。本申请通过阻焊层将倒装mini LED芯片的焊盘围挡起来，阻止锡膏向外流动，避免流动的锡膏与其他芯片的焊盘电极接触，导致连锡现象的产生，避免mini LED芯片短路，提升封装良率。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其他实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (10)
1.一种倒装Mini LED芯片，其特征在于，所述倒装Mini LED芯片依次包括衬底、N型半导体层、多量子阱层和P型半导体层、钝化层和阻焊层；
所述N型半导体层设置于所述衬底上；
所述多量子阱层设置在所述N型半导体层上；
所述P型半导体层设置在所述多量子层上；
P型半导体层上设有与其电性连接的第一扩展电极，所述N型半导体层上设有与其电性连接的第二扩展电极；
所述倒装Mini LED芯片表面及侧面还设有钝化层，所述钝化层上设置有第一焊盘电极和第二焊盘电极，所述第一焊盘电极和所述第二焊盘电极分别通过所述钝化层内的通孔电性连接于所述第一扩展电极和所述第二扩展电极；
所述钝化层上还设置有阻焊层；所述阻焊层上设置有第一空腔和第二空腔，所述第一焊盘电极设置在第一空腔内部，所述第二焊盘电极设置在第二空腔内部，所述阻焊层的上端面高于所述第一焊盘电极的上端面和第二焊盘电极的上端面。
2.根据权利要求1所述的倒装MiniLED芯片，其特征在于，所述阻焊层为SiO2、Si3N4、Al2O3、TiO2层或以上非金属材料中的两种或多种组成的叠层，所述阻焊层的厚度为2um-5um。
3.根据权利要求2所述的倒装Mini LED芯片，其特征在于，所述阻焊层的上端面高于所述第一焊盘电极的上端面和第二焊盘电极的上端面。
4.根据权利要求3所述的倒装Mini LED芯片，其特征在于，所述钝化层为SiO2或Si3N4层，或为SiO2层和Ti3O5层交替堆叠设置的布拉格反射层。
5.根据权利要求4所述的倒装Mini LED芯片，其特征在于，所述N型半导体层侧边及中心位置暴露所述衬底，所述钝化层覆盖所述N型半导体层侧边所暴露的部分所述衬底。
6.根据权利要求5所述的倒装Mini LED芯片，其特征在于，所述第一扩展电极和所述第二扩展电极为Cr、Ti、Al、Ni、Pt、Au或以上金属材料中的两种或多种组成的合金，所述第一扩展电极和所述第二扩展电极的厚度为1nm-3000nm。
7.根据权利要求6所述的倒装Mini LED芯片，其特征在于，所述第一焊盘电极和所述第二焊盘电极为Cr、Ti、Al、Ni、Pt、Au、Sn的单质或以上金属材料中的两种或多种组成的合金，所述第一焊盘电极和所述第二焊盘电极的厚度为1nm-5000nm。
8.一种倒装Mini LED芯片的制造方法，其特征在于，包括步骤：
提供一衬底，在所述衬底上依次生长N型半导体层、多量子阱层和P型半导体层；
刻蚀所述P型半导体层和所述多量子阱层；
在所述P型半导体层上设置与其电性连接的第一扩展电极，在所述N型半导体层设置与其电性连接的第二扩展电极，得到预处理倒装Mini LED芯片；
在所述预处理倒装Mini LED芯片表面及侧面形成钝化层；
分别在所述第一扩展电极和所述第二扩展电极上形成与其电性连接的第一焊盘电极和第二焊盘电极；
在所述钝化层侧面形成阻焊层；
刻蚀所述阻焊层得到第一空腔和第二空腔，所述第一焊盘电极设置在所述第一空腔内部，所述第二焊盘电极设置在所述第二空腔内部。
9.根据权利要求8所述的倒装Mini LED芯片的制造方法，其特征在于，分别在所述第一扩展电极和所述第二扩展电极上形成与其电性连接的第一焊盘电极和第二焊盘电极具体包括：
在所述钝化层上刻蚀形成两个通孔，分别暴露所述第一扩展电极和所述第二扩展电极；
在所述钝化层上蒸镀第一焊盘电极和第二焊盘电极，所述第一焊盘电极和所述第二焊盘电极填充所述通孔，分别与所述第一扩展电极和所述第二扩展电极电性连接。
10.根据权利要求9所述的倒装Mini LED芯片的制造方法，其特征在于，在所述钝化层侧面形成阻焊层之后，还包括步骤：刻蚀所述阻焊层侧边至所述阻焊层侧面形成阶梯结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111368648.0A CN114093988A (zh) | 2021-11-18 | 2021-11-18 | 一种倒装Mini LED芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111368648.0A CN114093988A (zh) | 2021-11-18 | 2021-11-18 | 一种倒装Mini LED芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114093988A true CN114093988A (zh) | 2022-02-25 |
Family
ID=80301626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111368648.0A Pending CN114093988A (zh) | 2021-11-18 | 2021-11-18 | 一种倒装Mini LED芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093988A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023240713A1 (zh) * | 2022-06-14 | 2023-12-21 | 江西兆驰半导体有限公司 | Led芯片以及载有led芯片的显示屏 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336829A (zh) * | 2015-09-28 | 2016-02-17 | 厦门市三安光电科技有限公司 | 倒装发光二极管结构及其制作方法 |
| CN205488228U (zh) * | 2014-12-12 | 2016-08-17 | 首尔伟傲世有限公司 | 发光装置 |
| CN106252471A (zh) * | 2016-08-31 | 2016-12-21 | 吴懿平 | 一种多i/o倒装led芯片阵列凸点封装结构及其封装方法 |
-
2021
- 2021-11-18 CN CN202111368648.0A patent/CN114093988A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205488228U (zh) * | 2014-12-12 | 2016-08-17 | 首尔伟傲世有限公司 | 发光装置 |
| CN105336829A (zh) * | 2015-09-28 | 2016-02-17 | 厦门市三安光电科技有限公司 | 倒装发光二极管结构及其制作方法 |
| CN106252471A (zh) * | 2016-08-31 | 2016-12-21 | 吴懿平 | 一种多i/o倒装led芯片阵列凸点封装结构及其封装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023240713A1 (zh) * | 2022-06-14 | 2023-12-21 | 江西兆驰半导体有限公司 | Led芯片以及载有led芯片的显示屏 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7505057B2 (ja) | 発光素子 | |
| US9859466B2 (en) | Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode | |
| JP4043461B2 (ja) | フリップチップ用窒化物半導体発光素子 | |
| KR100694784B1 (ko) | 다층 코팅으로 형성한 플립칩 전극 발광 소자 | |
| US9520534B2 (en) | Light emitting diode, method of fabricating the same and LED module having the same | |
| JP2014044971A (ja) | 半導体発光素子 | |
| JP2004537171A (ja) | サブマウントボンディングのための修正を含む発光デバイス、および、その製法 | |
| CN111244242A (zh) | 高反射led倒装芯片及其制作方法、封装结构 | |
| JP2005175462A (ja) | 半導体発光素子及びその製造方法 | |
| KR20170105319A (ko) | 반도체 발광 소자 | |
| JP4120493B2 (ja) | 発光ダイオードおよび発光装置 | |
| CN113345986A (zh) | 倒装Mini LED芯片及其制造方法 | |
| CN114093988A (zh) | 一种倒装Mini LED芯片及其制造方法 | |
| EP2438628A1 (en) | Light emitting semiconductor device and method for manufacturing | |
| US10396248B2 (en) | Semiconductor light emitting diode | |
| TWI389347B (zh) | 光電元件及其製作方法 | |
| KR20150014136A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| US20120104413A1 (en) | Light emitting semiconductor device and method for manufacturing | |
| JP4622426B2 (ja) | 半導体発光素子 | |
| US20150179893A1 (en) | Semiconductor Light-Emitting Device Preventing Metal Migration | |
| CN113284997B (zh) | 倒装led芯片及其制备方法 | |
| US20100230703A1 (en) | Light emitting device fabrication method thereof, and light emitting apparatus | |
| CN214956917U (zh) | 倒装Mini LED芯片 | |
| JP2005347492A (ja) | 半導体発光素子 | |
| CN108365072A (zh) | 一种led芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220225 |
|
| RJ01 | Rejection of invention patent application after publication |