TWI389347B - 光電元件及其製作方法 - Google Patents

光電元件及其製作方法 Download PDF

Info

Publication number
TWI389347B
TWI389347B TW097144439A TW97144439A TWI389347B TW I389347 B TWI389347 B TW I389347B TW 097144439 A TW097144439 A TW 097144439A TW 97144439 A TW97144439 A TW 97144439A TW I389347 B TWI389347 B TW I389347B
Authority
TW
Taiwan
Prior art keywords
forming
layer
epitaxial structure
fabricating
substrate
Prior art date
Application number
TW097144439A
Other languages
English (en)
Other versions
TW201019505A (en
Inventor
Chien Fu Huang
Chia Liang Hsu
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to TW097144439A priority Critical patent/TWI389347B/zh
Priority to US12/617,413 priority patent/US20100120184A1/en
Publication of TW201019505A publication Critical patent/TW201019505A/zh
Application granted granted Critical
Publication of TWI389347B publication Critical patent/TWI389347B/zh
Priority to US14/622,300 priority patent/US20150155458A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

光電元件及其製作方法
本發明揭露一具有應力平衡層之光電元件結構及其製造方法，特別是關於一種高導熱發光二極體結構及其製造方法。
習知承載藍光發光二極體的氧化鋁(sapphire)基板屬於低熱傳導性材料(熱傳導係數約為40W/mK)，在較高電流狀況下操作時，無法有效地傳遞熱量，造成熱量累積而影響發光二極體之可靠度。
目前市面出現將整片高熱傳導性金屬銅基板(熱傳導係數約為400W/mK)以電鍍或黏貼方式與發光二極體連接，可有效地傳遞熱量。然而在移除成長基板後，內應力壓縮整片金屬銅基板，造成晶片(wafer)翹曲而影響後續製程良率。
本發明提供一種光電元件結構，其中之基板為高導熱基板，可由銅、鋁、鉬、矽、鍺、金屬基複合材料、銅合金、鋁合金或鉬合金組成。
本發明提供一種光電元件結構，其中之基板為高導熱基板，可由無電鍍、電鍍、或電鑄方式形成。
本發明提供一種光電元件結構，其中之應力平衡層可由單層材料或複數層材料所組成。
本發明提供一種光電元件結構，其中之應力平衡層可由鎳、鎢、鉬、鈷、鉑、金、或銅組成。
本發明提供一種光電元件結構，其中之應力平衡層可由無電鍍、電鍍、或電鑄方式形成。
本發明提供一種光電元件結構，其中之基板為高導熱基板，其熱膨脹係數與應力平衡層之熱膨脹係數相差不小於5ppm/℃。
本發明提供一種光電元件結構，其中應力平衡層之厚度不小於0.01倍且不大於0.6倍之高導熱基板厚度。
本發明提供一種光電元件結構，其中之應力平衡層具週期性圖案結構。
本發明提供一種光電元件結構，其中之具週期性圖案結構之應力平衡層每一圖案結構寬度不小於0.01倍光電元件之寬度，且不大於1倍光電元件之寬度。
本發明提供一種光電元件結構，其中之具週期性圖案結構之應力平衡層厚度不小於0.01倍且不大於1.5倍高導熱基板厚度。
本發明提供一種光電元件結構，其中之應力平衡層寬度大於高導熱基板之寬度。
本發明提供一種光電元件結構，其中之磊晶結構其材料包含一種或一種以上之物質，係選自鎵、鋁、銦、砷、磷及氮所構成之群組。
本發明揭露一種具有應力平衡層之光電元件結構及其製造方法。為了使本發明之敘述更加詳盡與完備，可參照下列描述並配合第1圖至第13圖之圖式。
實施例一
本發明之光電元件結構以發光二極體為例，其結構與製作方法如第1-5圖所示。
第1圖所示，包含一成長基板21，其材料可為砷化鎵、矽、碳化矽、藍寶石、磷化銦、磷化鎵、氮化鋁或氮化鎵等。接著，於成長基板21上形成磊晶結構22。磊晶結構22係藉由一磊晶製程所形成，例如有機金屬氣相沉積磊晶法(MOCVD)、液相磊晶法(LPE)或分子束磊晶法(MBE)等磊晶製程。此磊晶結構22至少包含一第一電性半導體層23，例如為一n型磷化鋁鎵銦(Alx Ga1-x )y In1-y P層或一n型氮化鋁鎵銦(Alx Ga1-x )y In1-y N層；一活性層24，例如為磷化鋁鎵銦(Alx Ga1-x )y In1-y P或氮化鋁鎵銦(Alx Ga1-x )y In1-y N所形成的多重量子井結構；以及一第二電性半導體層25，例如為一p型磷化鋁鎵銦(Alx Ga1-x )y In1-y P層或一p型氮化鋁鎵銦(Alx Ga1-x )y In1-y N層。另外，本實施例之活性層24可由例如同質結構、單異質結構、雙異質結構、或是多重量子井結構所堆疊而成。
接著，於磊晶結構22上形成一第二電性接觸層26及一反射層27。第二電性接觸層26的材料可為氧化銦錫(Indium Tin Oxide)、氧化銦(Indium Oxide)、氧化錫(Tin Oxide)、氧化鎘錫(Cadmium Tin Oxide)、氧化鋅(Zinc Oxide)、氧化鎂(Magnesium Oxide)或氮化鈦(Titanium Nitride)等。反射層27可為金屬材料，例如銀，鋁，鈦，鉻，鉑，金等。
接著，將具有反射層27的磊晶結構以成長基板21在上，反射層27在下的方式置入化學槽內進行電化學沉積法(electro chemical deposition)，例如：電鍍，電鑄；或無電化學沉積法(electroless chemical deposition)製程，例如：無電鍍；以於反射層27之下形成一應力平衡層28，其材料可選自鎳、鎢、鉬、鈷、鉑、金、或銅。形成結構如第2圖所示。當應力平衡層反射率較高時，可作為反射層，則反射層27可省略。
如第3圖所示，再將具有應力平衡層28之結構置入另一化學槽內進行另一次電化學沉積法(electro chemical deposition)，例如：電鍍，電鑄；或無電化學沉積法(electroless chemical deposition)製程，例如：無電鍍；以於應力平衡層28之下形成一高導熱基板29，以成為一晶圓(wafer)結構。其中高導熱基板材料可選自銅、鋁、鉬、矽、鍺、鎢、金屬基複合材料、銅合金、鋁合金、或鉬合金等。高導熱基板之材料選擇原則為其熱膨脹係數與磊晶結構22之熱膨脹係數相差不小於5ppm/℃。而應力平衡層厚度a最佳條件為不小於0.01倍且不大於0.6倍高導熱基板厚度b，即0.01b≦a≦0.6b。
接著如第4圖所示，藉由雷射剝離技術、蝕刻製程或化學機械研磨製程等方式部份或完全移除成長基板21後，裸露出磊晶結構22之第一電性半導體層23的表面。一般於移除成長基板後，高導熱基板與磊晶結構之間的內應力會壓縮整片高導熱基板，造成晶圓結構翹曲而影響後續製程良率。應力平衡層之形成可降低高導熱基板與磊晶結構之間的內應力，抑制晶圓結構翹曲現象。接下來，再於第一電性半導體層23裸露出的表面上形成第一電性接觸層30。第一電性接觸層30的材料可為氧化銦錫(Indium Tin Oxide)、氧化銦(Indium Oxide)、氧化錫(Tin Oxide)、氧化鎘錫(Cadmium Tin Oxide)、氧化鋅(Zinc Oxide)、氧化鎂(Magnesium Oxide)、氮化鈦(Titanium Nitride)、鍺金(Ge/Au)、鍺金鎳(Ge/Au/Ni)或鉻鋁(Cr/Al)所形成之薄膜，並可選擇性地於薄膜上以蝕刻製程形成特定圖案。接著，利用熱蒸鍍(Thermal Evaporation)、電子束蒸鍍(E-beam)或離子濺鍍(Sputtering)等方法，於第一電性接觸層30的特定圖案間形成一第一電極31。若第一電性接觸層30為連續薄膜層未形成特定圖案，第一電極31則可直接形成於第一電性接觸層30之上，其材料可為金錫合金或金銦合金。於此實施例中，高導熱基板29可作為第二電極。接著蝕刻複數道切割道32，再沿著切割道將發光二極體切割成具有高導熱基板的發光二極體晶粒100，如第5圖所示。
實施例二
本發明之另一實施例所形成之光電元件結構以發光二極體為例，結構與製作方法則如第1及6-9圖所示。其中磊晶結構與實施例一相同，如第1圖所示。如第6圖所示，將具有反射層27的磊晶結構以成長基板21在上，反射層27在下的方式置入化學槽內進行電化學沉積法(electro chemical deposition)，例如：電鍍，電鑄；或無電化學沉積法(electroless chemical deposition)製程，例如：無電鍍；以於反射層之下形成一應力平衡層33，再利用黃光，蝕刻等製程使應力平衡層形成一具週期性圖案之結構。其材料可選自鎳、鎢、鉬、鈷、鉑、金或銅。當應力平衡層反射率較高時，可作為反射層，則反射層27可省略。
如第7圖所示，再將具週期性圖案結構之應力平衡層33之結構置入另一化學槽內進行另一次電化學沉積法(electro chemical deposition)，例如：電鍍，電鑄；或無電化學沉積法(electroless chemical deposition)製程，例如：無電鍍；使得具週期性圖案結構之應力平衡層之間隔處及下方形成一高導熱基板29，以成為一晶圓(wafer)結構。其中高導熱基板材料可選自銅、鋁、鉬、矽、鍺、鎢、金屬基複合材料、銅合金、鋁合金、鉬合金等。其中具週期性圖案結構之應力平衡層之每一圖案結構寬度c不小於0.01倍之高導熱光電元件寬度d，且不大於1倍之高導熱光電元件之寬度，即0.01d≦c≦d。週期性圖案結構之應力平衡層厚度e最佳條件為不小於0.01倍且不大於1.5倍之高導熱基板層厚度b，即0.01b≦e≦1.5b。
接著，如第8圖所示，利用雷射剝離技術、蝕刻製程或化學機械研磨製程等方式部份或完全移除成長基板21。成長基板21移除後，裸露出磊晶結構22之第一電性半導體層23的表面，再於其上形成第一電性接觸層30。第一電性接觸層30的材料可為氧化銦錫(Indium Tin Oxide)、氧化銦(Indium Oxide)、氧化錫(Tin Oxide)、氧化鎘錫(Cadmium Tin Oxide)、氧化鋅(Zinc Oxide)、氧化鎂(Magnesium Oxide)、氮化鈦(Titanium Nitride)、鍺金(Ge/Au)、鍺金鎳(Ge/Au/Ni)或鉻鋁(Cr/Al)所形成之薄膜，並可選擇性地於薄膜上以蝕刻製程形成特定圖案。再分別於第一電性接觸層30上表面形成一第一電極31，於此實施例中，高導熱基板29可作為第二電極。其中第一電極之材料可為金錫合金或金銦合金。在此實施例中，亦可於第一電性接觸層30上表面及/或下表面形成一粗糙面。接著蝕刻複數道切割道32，再沿著切割道將發光二極體切割成具有高導熱基板的發光二極體晶粒200，如第9圖所示。
實施例三
本發明之再一實施例所形成之光電元件結構以發光二極體為例，結構與製作方法則如第1-2及10-12圖所示。其中磊晶結構與製作方法與實施例一相同，如第1-2圖所示。再如第10圖所示，於應力平衡層28下方形成複數道間隔距離為g的光阻34，再將此結構置入另一化學槽內進行另一次電化學沉積法(electro chemical deposition)，例如：電鍍，電鑄；或無電化學沉積法(electroless chemical deposition)製程，例如：無電鍍，以於應力平衡層28之下複數道光阻間形成一高導熱基板29，最後成為一晶圓(wafer)結構。其中高導熱基板材料可選自銅、鋁、鉬、矽、鍺、鎢、金屬基複合材料、銅合金、鋁合金、或鉬合金等。接著如第11圖所示，藉由雷射剝離技術、蝕刻製程或化學機械研磨製程等方式部份或完全移除成長基板21後，裸露出磊晶結構22之第一電性半導體層23的表面，再於其上形成第一電性接觸層30。第一電性接觸層30的材料可為氧化銦錫(Indium Tin Oxide)、氧化銦(Indium Oxide)、氧化錫(Tin Oxide)、氧化鎘錫(Cadmium Tin Oxide)、氧化鋅(Zinc Oxide)、氧化鎂(Magnesium Oxide)、氮化鈦(Titanium Nitride)、鍺金(Ge/Au)、鍺金鎳(Ge/Au/Ni)或鉻鋁(Cr/Al)所形成之薄膜，並可選擇性地於薄膜上以蝕刻製程形成特定圖案。接著，利用熱蒸鍍(Thermal Evaporation)、電子束蒸鍍(E-beam)或離子濺鍍(Sputtering)等方法，於第一電性接觸層30的特定圖案間形成一第一電極31。若第一電性接觸層30為連續薄膜層未形成特定圖案，第一電極31則可直接形成於第一電性接觸層30之上，其材料可為金錫合金或金銦合金。於此實施例中，高導熱基板29可作為第二電極。接著蝕刻複數道切割道32，再沿著切割道將發光二極體切割成具有高導熱基板的發光二極體晶粒300，如第12圖所示。本實施例與其他實施例不同之處在高導熱基板層29之寬度g小於應力平衡層28寬度f，即g<f。高導熱基板寬度愈寬，其所受熱膨脹的內應力就愈大，但又須在允許寬度範圍內傳遞熱量，故設計使高導熱基板層之寬度g小於應力平衡層寬度f。
此外，上述之實施例一至三所揭示之發光二極體晶粒100-300更可以進一步地與其他元件組合連接以形成一發光裝置(light-emitting apparatus)。第13圖為習知之發光裝置結構示意圖，如第13圖所示，一發光裝置600包含一具有至少一電路602之次載體(sub-mount)60；至少一焊料62(solder)位於上述次載體60上，藉由此焊料62將上述發光二極體晶粒100黏結固定於次載體60上並使發光二極體晶粒100之基板29與次載體60上之電路602形成電連接；以及，一電性連接結構64，以電性連接發光二極體晶粒100之電極31與次載體60上之電路602；其中，上述之次載體60可以是導線架(lead frame)或大尺寸鑲嵌基底(mounting substrate)，以方便發光裝置600之電路規劃並提高其散熱效果。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
21．．．成長基板
22．．．磊晶結構
23．．．第一電性半導體層
24．．．活性層
25．．．第二電性半導體層
26．．．第二電性接觸層
27．．．反射層
28．．．應力平衡層
29．．．高導熱基板
30．．．第一電性接觸層
31．．．第一電極
32．．．切割道
33．．．具週期性圖案結構之應力平衡層
34．．．光阻
60．．．次載體
62．．．焊料
64．．．電性連接結構
100、200、300．．．發光二極體晶粒
600．．．發光裝置
602．．．電路
a．．．應力平衡層厚度
b．．．高導熱基板厚度
c．．．具週期性圖案結構之應力平衡層之每一圖案結構寬度
d．．．光電元件寬度
e．．．具週期性圖案結構之應力平衡層厚度
f．．．應力平衡層寬度
g．．．高導熱基板寬度
第1-5圖係顯示本發明實施例之光電元件製作流程圖；
第6-9圖係顯示本發明另一實施例之光電元件製作流程圖；
第10-12圖係顯示本發明再一實施例之光電元件製作流程圖。
第13圖為習知發光裝置結構示意圖。
21．．．成長基板
22．．．磊晶結構
23．．．第一電性半導體層
24．．．活性層
25．．．第二電性半導體層
26．．．第二電性接觸層
27．．．反射層
28．．．應力平衡層
29．．．高導熱基板
30．．．第一電性接觸層
31．．．第一電極
32．．．切割道
100．．．發光二極體晶粒
a．．．應力平衡層厚度
b．．．高導熱基板厚度

Claims (17)

  1. 一光電元件製作方法，包含：提供一成長基板，其係具有一第一平面及一第二平面；形成一磊晶結構於該成長基板之第一平面上，其係至少具有一n型半導體層、一發光層及一p型半導體層；形成一金屬反射層於該磊晶結構之上；以電化學沉積法或無電化學沉積法形成一應力平衡層於該金屬反射層與該磊晶結構相對之一側；以電化學沉積法或無電化學沉積法形成一高導熱基板於該應力平衡層與該磊晶結構相對之一側，其中該應力平衡層可降低該高導熱基板與該磊晶結構之間的內應力，且該高導熱基板與該磊晶結構之熱膨脹係數相差不小於5ppm/℃；移除該成長基板，以暴露該磊晶結構之一表面；形成一電極於該磊晶結構暴露之該表面上，其中該電極與該磊晶結構形成電連結；蝕刻該磊晶結構，以形成複數道切割道；以及沿著該切割道切割以形成該光電元件。
  2. 如申請專利範圍第1項所述之光電元件製作方法，其中形成該應力平衡層之電化學沉積法可為電鍍或電鑄。
  3. 如申請專利範圍第1項所述之光電元件製作方法，其中形成該應力平衡層之無電化學沉積法可為無電鍍。
  4. 如申請專利範圍第1項所述之光電元件製作方法，其中形成該高導熱基板之電化學沉積法可為電鍍或電鑄。
  5. 如申請專利範圍第1項所述之光電元件製作方法，其中形成該高導熱基板之無電化學沉積法可為無電鍍。
  6. 如申請專利範圍第1項所述之光電元件製作方法，其中形成該複數道切割道之方法更包括黃光或顯影製程。
  7. 一光電元件製作方法，包含：提供一成長基板，其係具有一第一平面及一第二平面；形成一磊晶結構於該成長基板之第一平面上，其係至少具有一n型半導體層、一發光層及一p型半導體層；形成一金屬反射層於該磊晶結構之上；以電化學沉積法或無電化學沉積法形成一應力平衡層於該金屬反射層與該磊晶結構相對之一側；利用蝕刻製程使該應力平衡層形成一具週期性圖案之結構，其中該具週期性圖案結構之應力平衡層之每一圖案結構寬度不小於0.01倍該光電元件之寬度，且不大於1倍該光電元件之寬度；以電化學沉積法或無電化學沉積法形成一高導熱基板於該具週期性圖案結構之應力平衡層與該磊晶結構相對之一側，其中該具週期性圖案結構之應力平衡層可降低該高導熱基板與該磊晶結構之間的內應力； 移除該成長基板，以暴露該磊晶結構之一表面；形成一電極於該磊晶結構暴露之該表面上，其中該電極與該磊晶結構形成電連結；蝕刻該磊晶結構，以形成複數道切割道；以及沿著該切割道切割形成該光電元件。
  8. 如申請專利範圍第7項所述之光電元件製作方法，其中形成該具週期性圖案結構之應力平衡層之電化學沉積法可為電鍍或電鑄。
  9. 如申請專利範圍第7項所述之光電元件製作方法，其中形成該具週期性圖案結構之應力平衡層之無電化學沉積法可為無電鍍。
  10. 如申請專利範圍第7項所述之光電元件製作方法，其中形成該高導熱基板之電化學沉積法可為電鍍或電鑄。
  11. 如申請專利範圍第7項所述之光電元件製作方法，其中形成該高導熱基板之無電化學沉積法可為無電鍍。
  12. 如申請專利範圍第7項所述之光電元件製作方法，其中形成該複數道切割道之方法更包括黃光或顯影製程。
  13. 一光電元件製作方法，包含：提供一成長基板，其係具有一第一平面及一第二平面；形成一磊晶結構於該成長基板之第一平面上，其係至少具有一n型半導體層、一發光層及一p型半導體層；形成一金屬反射層於該磊晶結構之上； 以電化學沉積法或無電化學沉積法形成一應力平衡層於該金屬反射層與該磊晶結構相對之一側；形成複數道光阻於該應力平衡層之下方；以電化學沉積法或無電化學沉積法形成一高導熱基板於該應力平衡層之下方且無該光阻覆蓋之區域，使得該高導熱基板之寬度小於該應力平衡層之寬度，且該應力平衡層可降低該高導熱基板與該磊晶結構之間的內應力；移除於該應力平衡層之下方複數道光阻；移除該成長基板，以暴露該磊晶結構之一表面；形成一電極於該磊晶結構暴露之該表面上，其中該電極與該磊晶結構形成電連結；蝕刻該磊晶結構，以形成複數道切割道；以及沿著該切割道切割形成該光電元件。
  14. 如申請專利範圍第13項所述之光電元件製作方法，其中形成該應力平衡層之電化學性沉積法可為電鍍或電鑄。
  15. 如申請專利範圍第13項所述之光電元件製作方法，其中形成該應力平衡層之無電化學性沉積法可為無電鍍。
  16. 如申請專利範圍第13項所述之光電元件製作方法，其中形成該高導熱基板之電化學性沉積法可為電鍍或電鑄。
  17. 如申請專利範圍第13項所述之光電元件製作方法，其中形成該高導熱基板之無電化學性沉積法可為無電鍍。
TW097144439A 2008-11-13 2008-11-13 光電元件及其製作方法 TWI389347B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097144439A TWI389347B (zh) 2008-11-13 2008-11-13 光電元件及其製作方法
US12/617,413 US20100120184A1 (en) 2008-11-13 2009-11-12 Optoelectronic device structure
US14/622,300 US20150155458A1 (en) 2008-11-13 2015-02-13 Optoelectronic device structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097144439A TWI389347B (zh) 2008-11-13 2008-11-13 光電元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201019505A TW201019505A (en) 2010-05-16
TWI389347B true TWI389347B (zh) 2013-03-11

Family

ID=42165571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144439A TWI389347B (zh) 2008-11-13 2008-11-13 光電元件及其製作方法

Country Status (2)

Country Link
US (2) US20100120184A1 (zh)
TW (1) TWI389347B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884434B2 (en) * 2010-09-27 2014-11-11 Infineon Technologies Ag Method and system for improving reliability of a semiconductor device
US8860005B1 (en) * 2013-08-08 2014-10-14 International Business Machines Corporation Thin light emitting diode and fabrication method
US9865769B2 (en) 2015-03-23 2018-01-09 International Business Machines Corporation Back contact LED through spalling
DE102015119553A1 (de) * 2015-11-12 2017-05-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip und Verfahren zur Beschichtung eines strahlungsemittierenden Halbleiterchips
DE102022200853A1 (de) 2021-12-22 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung und verfahren zur herstellung eines optoelektronischen halbleitervorrichtung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717196B2 (ja) * 1994-07-19 2005-11-16 豊田合成株式会社 発光素子
JPH10270802A (ja) * 1997-03-25 1998-10-09 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP3698402B2 (ja) * 1998-11-30 2005-09-21 シャープ株式会社 発光ダイオード
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
US6468824B2 (en) * 2001-03-22 2002-10-22 Uni Light Technology Inc. Method for forming a semiconductor device having a metallic substrate
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
EP1756875A4 (en) * 2004-04-07 2010-12-29 Tinggi Technologies Private Ltd FABRICATION OF A RETROFLECTIVE LAYER ON SEMICONDUCTOR ELECTROLUMINESCENT DIODES
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
TWI389334B (zh) * 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
US20060154393A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode
US7195944B2 (en) * 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
SG130975A1 (en) * 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP4816277B2 (ja) * 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
TWI350563B (en) * 2007-07-10 2011-10-11 Delta Electronics Inc Manufacturing method of light emitting diode apparatus
KR101346538B1 (ko) * 2007-09-26 2013-12-31 니치아 카가쿠 고교 가부시키가이샤 발광소자 및 그것을 이용한 발광장치

Also Published As

Publication number Publication date
US20150155458A1 (en) 2015-06-04
TW201019505A (en) 2010-05-16
US20100120184A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
US8361880B2 (en) Semiconductor light-emitting device with metal support substrate
US10804450B2 (en) Method of making layered structure with metal layers using resist patterns and electrolytic plating
KR100714589B1 (ko) 수직구조 발광 다이오드의 제조 방법
US8628983B2 (en) Light emitting diode and method of fabricating the same
JP4985067B2 (ja) 半導体発光素子
US20100207146A1 (en) Light emitting element
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
US20080194051A1 (en) Die separation
JP2006128227A (ja) 窒化物半導体発光素子
US8513696B2 (en) Lateral thermal dissipation LED and fabrication method thereof
US20150311400A1 (en) Light-emitting device
TWI389347B (zh) 光電元件及其製作方法
KR100872276B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
TW201547053A (zh) 形成發光裝置的方法
CN101740674B (zh) 发光元件结构及其制造方法
KR20120030430A (ko) 발광 반도체 디바이스 및 제조방법
JP2010074182A (ja) 窒化物半導体発光素子
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
US20120104413A1 (en) Light emitting semiconductor device and method for manufacturing
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
TWI462241B (zh) 高熱傳導性光電元件
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
TWI336142B (en) Light-emitting diode and manufacturing method thereof
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법