KR20120030430A - 발광 반도체 디바이스 및 제조방법 - Google Patents

Abstract

본 발명의 발광 반도체 디바이스(1)는 Ⅲ족 금속의 질화물로 제조되고 n형 반도체층(2), p형 반도체층(3), 및 상기 n형 반도체층과 상기 p형 반도체층 사이의 활성영역(4)을 구비한 층구조를 포함한다. 상기 층구조는 n형 및 p형 반도체 층들 중 하나에 의해 정의된 접촉면(5)을 가지며, 상기 접촉면에 부착된 반사 컨택트 구조(6)를 더 포함한다. 본 발명에 따르면, 상기 반사 컨택트 구조(6)는 층구조의 접촉면(5)에 부착된 다결정 구조를 갖는 제 1 투명 도전성 산화물(TCO) 접촉층(13)과, 비정질 구조를 갖는 제 2 투명 도전성 산화물(TCO) 접촉층(14)과, 상기 제 2 TCO 층에 부착된 금속 반사층(15)을 구비한다.

Description

발광 반도체 디바이스 및 제조방법{Light Emitting Semiconductor Device and Method for Manufacturing}

본 발명은 일반적으로 Ⅲ족 금속의 질화물로 제조된 발광 반도체 구조에 관한 것이다. 보다 상세하게, 본 발명은 예컨대 수직 형태의 발광다이오드(LEDs)에 사용되는 반사 컨택트와 그 제조방법에 관한 것이다.

LEDs와 같은 발광 반도체 디바이스는 일상생활의 다른 분야에서 계속해서 성장하는 역할을 다한다. 이들은, 가령, 통신, 조명 및 디스플레이 기술에서 매우 다양한 적용을 갖는다.

재료적 관점에서, 현대의 LED 기술의 극적으로 확장된 한 가지는 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물, 및 그 합금과 같은 Ⅲ족 금속의 질화물을 기초로 한다. 이들 재료는 고휘도 LED 용으로, 예컨대, 조명 기기용으로 특히 적절한 후보로 밝혀져 있다.

더욱더 효율적인 LED 구조의 집중적인 개발로, 최근 우세한 기술적 경향들 중 하나는 이전의 측면분포구조 대신 수직 LED 형태로 가고 있다. 과거에, 구성요소의 n형 및 p형 층들에 전기연결을 형성하는 2개 전극들이 LED 칩의 동일면에 서로 측면으로 이격되어 형성되었다. 이 구성은 디바이스 동작을 위해 여러 가지 제한을 일으킨다. 칩의 맞은 편에 컨택트 전극을 갖는 수직 LED 형태는 디바이스의 열관리에서처럼 전류 균일도 및 광추출 효율에 있어 또한 주요한 이점을 제공할 수 있다.

수직 LED를 제조하는 간략화된 일반적 원리는 예컨대 다음과 같이 설명될 수 있다. 먼저, n형 반도체층, 활성영역 및 p형 반도체층을 구비한 층구조가, 예컨대, 사파이어 성장 기판에 형성된다. 다음, p형 반도체층에 전기연결을 제공하고 활성영역에서 발생된 입사광을 뒤로 반사하는 미러로서 행동하도록 상기 구조의 상단에 반사 컨택트 구조가 형성된다. 그런 후, 상대적으로 두꺼운 금속층이 칩의 p측 컨택트 전극을 형성하도록 반사 컨택트 구조상에 증착된다. 두꺼운 금속층은 또한 완전한 LED 칩의 지지 구조로서 역할할 수 있다. 다음, 성장 지지 구조가 제거되고, 성장 기판상에 본래 성장된 n형층의 표면을 노출한다. 마지막으로, 또 다른 두꺼운 금속층이 이 노출면에 형성되어 n측 컨택트 전극을 형성한다.

수직 LED 구조에서 한가지 중요한 점은 상기 반사 컨택트 구조이다. 소정의 높은 반사율과 낮은 전기 저항 이외에, 반사 컨택트 구조 자체가 또한 구성요소의 수명 싸이클 내내 안정적이게 유지되어야 하며, 다른 한편으로는, p측 전극을 형성하는 금속층과 실제 동작 디바이스층 사이에 양호한 부착을 제공해야 한다. 종래 방안들은 예컨대 p형 반도체층에 또는 반도체 표면에 먼저 형성된 중간 부착층에 직접 증착된 하나 이상의 알루미늄 층들 또는 금 층들과 같이 다른 금속 조합들을 포함한다. p형 반도체층에 직접 증착된 경우, 구조의 부착 세기와 장기간 안정성 모두가 대개 충분하지 못하다. 가령, 니켈을 포함한 중간 부착층은 접착을 강화할 수 있다. 한편, 이는 부착층에서 광흡수를 통해 광손실을 높인다.

본 발명의 목적은 우수한 기계적, 광학적 및 전기적 성질을 갖는 안정적인 반사 컨택트 구조를 구비한 새로운 발광 반도체 구조를 제공하는 것이다.

본 발명의 발광 반도체 디바이스와 발광 반도체 디바이스 제조방법은 청구항 1 및 8에 각각 나타낸 것을 특징으로 한다.

본 발명에 따른 발광 반도체 디바이스는 Ⅲ족 금속의 질화물로 제조된다. 한가지 적합한 재료는 갈륨 질화물(GaN)과 인듐 갈륨 질화물(InGaN) 및 알루미늄 갈륨 질화물(AlGaN)과 같은 다른 변형이다. 상기 재료로 제조된다는 것은 적어도 디바이스의 기능적으로 주요한 부분들은 상기 재료들 중 적어도 일부를 포함하는 것을 의미한다. 당연히, 디바이스는 다른 부분들에서는 상기 정의에 있지 않는 재료들을 또한 구비할 수 있다. 핵심부로서, 디바이스는 n형 반도체층, p형 반도체층, 및 n형 반도체층과 p형 반도체층 사이의 광발생을 위한 활성영역을 구비하는 층구조를 포함한다. 이 층구조의 상세한 내용은 공지 기술내에서 변할 수 있고 본 발명의 핵심이 아니다. 층구조는 n형 및 p형 반도체층 중 하나로 정의된 접촉면과 이 접촉면에 부착된 반사 컨택트 구조를 갖는다. 반사 컨택트 구조는 접촉면을 정의하는 반도체층에 전기 접촉을 제공하고 또한 활성영역으로부터 입사광을 반사하는 미러로서 역할을 한다.

본 발명에 따르면, 반사 컨택트 구조는 층구조의 접촉면에 부착된 다결정 구조를 갖는 제 1 투명 도전성 산화물(TCO) 접촉층과, 비정질 구조를 갖는 제 2 투명 도전성 산화물 접촉층과, 상기 제 2 TCO 층에 부착된 금속 반사층을 구비한다.

금속 반사층과 접촉면 사이의 2층 중간 TCO 구조를 이용한 상기 반사 금속 컨택트의 구조는 종래 기술의 방안보다 큰 이점을 제공한다. 2개의 TCO 층들 각각은 자신의 목적을 갖는다. 제 1 TCO 층의 다결정 금속 구조는 높은 광학 투명도와 낮은 전기저항을 제공한다. 비정질 구조의 제 2 TCO 층은 차례로 금속 반사층에 강한 부착을 가능하게 한다.

다른 결정 구조들 이외에, 또한 두 층들의 정확한 화학 조성물들은 이들의 다른 목적에 따라 별도로 최적화될 수 있다. 이 조건들을 충분히 이용하기 위해, 본 발명의 바람직한 실시예에서, 제 1 TCO 층의 화학 조성물은 층구조의 접촉면에 강한 부착과, 양호한 투명도와, 제 1 TCO 접촉층의 높은 전기 전도도를 조성하도록 선택되고, 제 2 TCO 접촉층의 화학 조성물은 제 2 TCO 접촉층에 금속 반사층의 강한 부착을 조성하도록 선택된다. 다시 말하면, 이 실시예에서 2개의 TCO 층들의 특성은 이들의 다른 목적에 따라 별도로 최적화된다.

제 2 TCO 접촉층은 제 1 TCO 접촉층과 직접 접촉하게 놓일 수 있다. 그러나, 이는 또한 2개의 TCO 접촉층들 사이에 몇몇 중간층(들)을 가질 수 있다.

접촉면을 정의하는 층은 바람직하게는 p형 인듐 갈륨 질화물(InGaN)을 포함한다. 제 1 TCO 접촉층은 일부분으로 바람직하게는 인듐의 존재로 인해 Ⅲ족 금속의 금속에 우수한 부착을 제공할 수 있는 인듐 주석 산화물을 포함한다. 반사 접촉면의 전체 면적에 걸쳐 전류가 효율적으로 퍼지고 LED 칩을 통해 전체 직렬저항에 상당한 영향를 주지 않는 양호한 고유 접촉저항을 보장하기 위해, 제 1 TCO 접촉층은 바람직하게는 두께가 30-500㎚, 더 바람직하게는 100-150㎚이다. 너무 작은 두께는 층의 전기적 특징들에 부적절할 수 있다. 다른 한편으로, 너무 두꺼운 층은 불리하게 활성영역에서 발생된 광의 원치않는 흡수를 높일 수 있다.

본 발명의 바람직한 일실시예에서, 제 2 TCO 접촉층이 알루미늄 아연 산화물(AZO)을 포함하고 금속 반사층이 상기 제 2 TCO 접촉층상에 증착된 알루미늄을 구비함으로써 제 2 TCO 접촉층과 금속 반사층 간에 강한 부착이 보장된다. 당연히, 이들은 단지 가능한 재료들의 예이다. 예컨대, 금속 반사층용의 또 다른 양호한 재료는 은이다.

다결정 TCO에 비해 비정질 TCO의 낮은 광학적 투명도와 전기 전도도로 인해, 제 2 TCO 접촉층의 두께는 제한되어야 한다. 다른 한편으로, 너무 낮은 두께는 전기 전도도와 가능하게는 또한 위의 금속 반사층에 대한 부착을 저하시킬 수 있다. 바람직한 두께 범위는 0.2-20㎚, 더 바람직하게는 1-3㎚이다.

금속 반사층은 어떠한 광도 상기 층을 통해 침투하지 못하도록 보장하고 이에 따라 반사 컨택트 구조의 반사율을 극대화하도록 두께가 예컨대 20-1,000㎚일 수 있으나, 바람직하게는 적어도 200㎚이다.

다른 디바이스 공정 동안 금속 반사층을 산화로부터 보호하기 위해, 예컨대 금으로 형성되고 두께가 1-20, 바람직하게는 5-10㎚인 산화방지층이 금속 반사 미러면 상에 증착될 수 있다.

Ⅲ족 금속의 질화물로 제조된 발광 반도체 디바이스를 제조하는 본 발명의 방법은 n형 반도체층, p형 반도체층, 및 상기 n형 반도체층과 상기 p형 반도체층 사이의 활성영역을 구비하는 층구조를 제조하는 단계를 포함하고, 상기 층구조는 n형 및 p형 반도체 층들 중 하나에 의해 정의된 접촉면을 갖는다. 상기 층구조는 예컨대 통상적으로 사용되며 LED 산업에 잘 알려진 표준 기상 에피텍셜 공정에 의해 제조될 수 있다. 따라서, 제조 공정의 상세한 설명은 여기서 더 필요하지 않다. 상기 방법은 접촉면 상에 반사 컨택트 구조를 형성하는 단계를 더 포함한다.

본 발명에 따르면, 반사 컨택트 구조를 형성하는 단계는 층구조의 접촉면에 다결정 구조를 갖는 제 1 투명 도전성 산화물(TCO) 접촉층을 형성하는 단계와, 비정질 구조를 갖는 제 2 투명 도전성 산화물(TCO) 접촉층을 형성하는 단계와, 상기 제 2 TCO 층에 금속 반사층을 형성하는 단계를 포함한다.

TCO 접촉층은 예컨대 스퍼터링에 의해 증착될 수 있다. 증착된 TCO는 비정질이다. 따라서, 제 1 TCO 접촉층은 위상을 바꾸기 위해, 즉, 원래 비정질층을 결정화하기 위해 어닐링되어야 한다. 예컨대, 정확한 재료 조성물에 따라 어닐링을 위한 적절한 온도범위는 예컨대 150-300℃일 수 있다. 제 2 TCO 접촉층은 제 1 TCO 접촉층에 또는 제 1 TCO 접촉층에 먼저 증착된 몇몇 중간층(들)에 직접 증착될 수 있다.

바람직하기로, 본 발명의 방법에서 제 1 TCO 접촉층의 화학 조성물은 층구조의 접촉면에 강한 부착과, 양호한 투명도와, 제 1 TCO 접촉층의 높은 전기 전도도를 조성하도록 선택되고, 제 2 TCO 접촉층의 화학 조성물은 제 2 TCO 접촉층에 금속 반사층의 강한 부착을 조성하도록 선택된다. 다시 말하면, 이 실시예에서 2개의 TCO층들의 특성들은 이들의 다른 기능들에 따라 별도로 최적화된다. 상기 특성들을 달성하기 위해 실제로 상기 재료 조성물 선택이 어떻게 이루어지는 가는 예컨대 반도체 층구조의 재료에 따른다. 그러나, 이는 당업자에게 일상적인 공학기술이다.

접촉면을 정의하는 층은 바람직하게는 p형 인듐 갈륨 질화물(InGaN)을 포함한다. 제 1 TCO 접촉층용으로 한가지 바람직한 재료는 인듐 주석 산화물을 포함한다.

제 1 TCO 접촉층은 바람직하게는 두께가 30-500㎚, 더 바람직하게는 100-150㎚를 갖도록 제조된다.

바람직한 실시예에서, 제 2 TCO 접촉층은 알루미늄 아연 산화물을 포함하고, 금속 반사층을 형성하는 단계는 제 2 TCO 접촉층에 알루미늄을 증착하는 단계를 포함한다.

제 2 TCO 접촉층은 바람직하게는 두께가 바람직하게는 0.2-20㎚, 더 바람직하게는 1-3㎚를 갖도록 제조된다. 금속 반사층은 바람직하게는 두께가 20-1,000㎚이나 바람직하게는 적어도 200㎚이도록 제조된다.

본 발명의 핵심 원리와 관련된 상술한 제조 단계들 이외에, 접촉면을 정의하는 반도체층에 전기 접촉을 제공하는 구조의 전체 제조공정들도 또한 다른 많은 층들을 증착하는 단계를 포함할 수 있다. 먼저, 하기의 공정단계 동안 금속 반사층을 산화로부터 방지하기 위해, 예컨대, 금으로 되고 두께가 가령 1-20, 바람직하게는 5-10㎚인 산화방지층이 금속 반사층의 표면에 증착될 수 있다. 다음, 예컨대, 티타늄으로 된 부착층이 산화방지층에 형성될 수 있어 반사 컨택트 구조에 후속 층들의 부착을 강화한다. 그런 후, 구성요소의 표면 전극을 최종 정의하는 본딩 패드의 있을 수 있는 공격성 금속(aggressive metal)의 확산으로부터 금속 반사층을 보호하기 위해 확산 장벽층이 증착될 수 있다. 마지막으로, 상기 본딩 패드를 형성하기 위해 솔더가능한 두꺼운 금속층이 가령 갈바닉 증착(galvanic deposition)에 의해 증착될 수 있다. 적절한 솔더가능한 금속의 예로는 Au, Au/In 합금, 및 Cu를 포함한다. 당연히, 언급한 증착 단계들 이외에, 소정의 디바이스 형태를 달성하기 위해 공정들은, 예컨대, 리소그래피에 의한 다른 패턴화 단계들을 포함할 수 있다.

다른 한편, 예컨대, 수직 형태의 발광 다이오드(LED)의 경우 전체적으로 발광 디바이스의 제조 공정은 다른 많은 단계들을 또한 필요로 할 수 있다. 이들의 예는 예컨대 화학 에칭에 의한 성장 기판을 제거하는 단계와 이런 식으로 반도체 디바이스의 노출된 맞은 편에 전기 컨택트 구조를 형성하는 단계이다.

본 발명에 따른 제조 공정은 수십 개의 웨이퍼까지 동시에 처리될 수 있는 발광 디바이스의 비용효과적인 대량생산에 적합하다.

본 발명의 내용에 포함됨.

도면에서, 본 발명은 첨부도면에 의해 더욱 상세히 기술된다.
도 1은 본 발명에 따른 수직 LED의 개략도를 나타낸 것이다.
도 2a 내지 도 2f는 본 발명에 따른 제조방법을 도시한 것이다.
도면에서, 대응하는 층들은 동일한 참조번호로 표시되어 있다. 도면은 소정 비율로 되어 있지 않다.

도 1의 수직 LED칩(1)은 n도핑된 GaN로 된 전자 이미터층(2), p도핑된 InGaN로 된 홀 이미터층(3) 및 이들 두 층들 사이에 광을 발생하는 활성영역(4)을 구비한 헤테로구조를 기반으로 한다. 하기에서 홀 이미터는 반사 컨택트 구조(6)이다. 아래쪽으로 다음 층은 반사 컨택트 구조를 증착한 후 제조 공정의 나머지 동안 산화로부터 반사 컨택트 구조를 보호하기 위한 산화방지층(7)이다. 산화방지층은 Au로 형성되고 약 5㎚의 두께를 갖는다. Ti로 형성된 부착층(8)이 산화방지층 아래에 놓여 위 층들과 그 아래 사이에 강한 접착을 이룬다. 도 1의 칩에서 최하층은, 예컨대, Ni로 형성된 확산 장벽층(10)에 의해 디바이스의 나머지로부터 분리된 하단 금속층(9)으로, 상기 하단 금속층의 금속 원자들의 확산으로부터 상부 디바이스 층들을 보호한다. 하단 금속층은 LED 칩을 외부 전원에 전기연결하는데 필요한 2개의 전기 연결부 중 하나를 제공하는 p측 전극으로서 역할을 한다. 이는 또한 칩 밖으로 과도한 열을 전달하는 효율적인 경로를 제공한다. 게다가, 이는 또한 칩의 보호적 기계적 지지구조로서 역할을 한다. 하단 금속층을 통해, 칩은 가령 솔더링에 의해 인쇄기판 등에 전기적 및 열적 도전패드에 부착될 수 있다. 하단 금속층은 예컨대 Au, Au/In 합금, Cu 또는 몇몇 다른 접합가능한 금속으로 형성될 수 있으며 두께는 2-200㎛ 범위이다.

도 1의 칩의 상부면 상에 n도핑된 GaN층(2)의 표면은 불균일면 토폴로지를 갖도록 형성되어 있다. 거친 표면은 디바이스 표면에 있는 활성영역(4)으로부터 광(11)의 전반사를 저하시키므로, 칩으로부터 광추출을 향상시킨다. 이 불균일 표면의 상단에 칩의 다른 컨택트 전극을 형성하는 망상형 상단 금속층(12)이 있다.

도 1에 도시된 바와 같이, 본 예시의 반사 컨택트 구조(6)는 3개의 서브층들을 포함한다. 홀 이미터층 다음에 다결정 인듐 주석 산화물로 이루어지며 두께가 100-150㎚ 범위인 제 1 투명 도전성 산화물(TCO)층(13)이 있다. 이 아래에 비정질 알루미늄 아연 산화물로 이루어지며 두께가 1-3㎚ 범위인 제 2 투명 도전성 산화물층(14)이 있다. 상기 제 2 투명 도전성 산화물층에 부착된 최하위 서브층으로 알루미늄으로 이루어지고 두께가 적어도 200㎚인 미러층(15)이 있다.

전체적으로 반사 컨택트 구조(6)는 2개의 주요 목적을 갖는다. 첫째, 하단 금속층(9)으로부터 홀 이미터층(3)으로 전기연결을 제공한다. 둘째, 활성영역(4)으로부터 뒤로 하방지향된 광(16)을 반사해 칩으로부터 나올 확률을 높이는 방향으로 광을 재지향시키는 미러로서 역할을 한다. 보다 상세한 수준으로 고려하면, 서브층들 각각은 반사 컨택트 구조의 일부로서 자신의 고유 목적을 갖는다. 당연히, 반사 컨택트 구조의 실제 반사 성능은 금속 미러층(15) 때문이다. 미러층의 두께는 실질적으로 어떠한 광도 상기 층을 통해 더 큰 흡광도를 갖는 다음 층들로 투과할 수 없는 것을 보장하도록 충분히 크게 선택된다. TCO층의 주요 목적은 미러층(15)과 홀 이미터층(3) 사이에 강한 접착을 제공하는 것이다. 인듐 주석 산화물로 형성된 제 1 투명 도전성 산화물층(13)은 인듐함유 홀 이미터층(3)에 반사 컨택트 구조의 강한 부착을 제공한다. 상기 산화물층의 다결정 구조는 양호한 광학적 투명도를 제공하여 디바이스 광학적 성능에 대한 층의 영향을 최소화한다. 상기 층의 다결정 구조는 또한 상대적으로 큰 층 두께와 함께 반사 컨택트 구조의 전체 면적에 걸쳐 전류가 효율적으로 퍼지게 하고 홀 이미터층(3)으로의 양호한 고유 컨택트 저항을 보장하는 높은 전기 전도도를 제공한다. 비정질 알루미늄 산화물의 제 2 투명 도전성 산화물층(14)은 대신 제 1 TCO층(13)과 알루미늄으로 된 미러층(15) 사이에 강한 부착을 제공한다. 비정질 재료 구조의 낮은 광학적 투명도와 전기 전도도로 인해, 층 두께는 제 1 TCO층의 값보다 실질적으로 더 낮은 값으로 제한된다.

도 2a에 도시된 바와 같이, 예시적인 제조방법은 절연 기판 웨이퍼(17)상에 전자 이미터층(2)과 홀 이미터층(3) 사이에 끼워져 있는 활성영역(4)을 구비하는 반도체 헤테로구조를 성장시킴으로써 시작한다. 다음, 마스크 금속(18)이 상기 헤테로구조상에 증착되고 소정의 칩 크기와 기하학적 형태에 따라 포토리소그래피에 의해 패턴화된다. 그런 후, 헤테로구조는 마스크 금속층에 있는 개구들을 통해 반응성 이온에칭에 의해 에칭되어 도 2b에 도시된 바와 같이 별개의 메사형(mesa-like) 층 스택(19)을 형성한다. 에칭 후에 마스크 금속은 제거된다. 제 1 투명 도전성 산화물층(13)이 예컨대 스퍼터링에 의해 웨이퍼상에 증착되고 메사 외부의 층을 제거하기 위해 포토리소그래피에 의해 패턴화되며, 그 후 웨이퍼는 TCO 다결정 구조를 만들기 위해 어닐링된다. 다음, 비정질 구조의 또 다른 TCO층(14), 반사 금속층(15) 및 금속 산화방지층(7)이 서로의 상단에 증착되고 메사 외부의 증착된 재료를 제거하기 위해 포토리소그래피에 의해 패턴화된다.

하기의 공정 단계동안 증착된 재료로부터 메사 측벽을 보호하기 위해 유전체 패시베이션층(20)이 증착되고 포토리소그래피에 의해 패턴화된다. 게다가, 패시베이션층은 또한 측벽을 통한 누출 전류를 줄인다. 메사들 사이의 트렌치들은 그 내에 증착 및 하드베이킹 레지스트(hard-baking resist)(21)에 의해 보호될 수 있다. 이 공정단계에서의 상황이 도 2c에 도시되어 있다. 모두 금속으로 이루어진 부착층(8)과 확산 장벽층(10)이 다음 메사의 상단에 증착되고 패턴화된다. 이 후, 웨이퍼 상단에 전기도금에 의해 두꺼운 금속층(9)이 증착된다. 도 2d에 도시된 바와 같이, 전체 웨이퍼에 걸친 연속 박막으로서 금속이 증착된다. 이 금속층은 다음 단계, 즉, 본래 성장기판(17)의 제거를 가능하게 하는 지지 구조를 형성하며, 그런 후, 메사형 층구조가 도 2e에 도시된 바와 같이 두꺼운 금속층(9)상에 놓인다.

성장 기판을 제거한 후, 전자 이미터층(2)의 노출된 면이 거칠어진다. 칩의 n측 전극들이 거친 전자 이미터면 상에 금속 네트로 형성된다. 마지막으로, 메사는 도 2f에 도시된 바와 같이 단일 LED 칩들(1)로 분리된다.

상기 공정에 대한 대안으로, n측 전극 형성 후 최종 단계로서 분리 메사형 층 스택들을 형성하기 위해 헤테로구조를 에칭하는 것이 또한 수행될 수 있다.

또한 전반적으로, 도면을 참조로 상술한 실시예들은 단지 몇몇 바람직하지만 본 발명을 실행하기 위한 모든 가능한 방식의 유일한 예가 아님을 주목하는 것이 중요하다. 특히 여러 제조 단계들에 사용된 재료, 층 두께 및 사용된 공정 모두는 특허청구범위에 따른 본 발명의 기술범위내에서 자유로이 변경할 수 있다.

Claims (14)

1. n형 반도체층(2), p형 반도체층(3), 및 상기 n형 반도체층과 상기 p형 반도체층 사이의 활성영역(4)을 구비한 층구조를 포함하고, 상기 층구조는 n형 및 p형 반도체 층들 중 하나에 의해 정의된 접촉면(5)을 가지며, 상기 층구조는 접촉면에 부착된 반사 컨택트 구조(6)를 더 포함하는 Ⅲ족 금속의 질화물로 제조된 발광 반도체 디바이스(1)로서,
   상기 반사 컨택트 구조(6)는
   층구조의 접촉면(5)에 부착된 다결정 구조를 갖는 제 1 투명 도전성 산화물(TCO) 접촉층(13)과,
   비정질 구조를 갖는 제 2 투명 도전성 산화물(TCO) 접촉층(14)과,
   상기 제 2 TCO 층에 부착된 금속 반사층(15)을 구비하는 것을 특징으로 하는 발광 반도체 디바이스.
2. 제 1 항에 있어서,
   제 1 TCO 접촉층(13)의 화학 조성물은 층구조의 접촉면(5)에 강한 부착과, 양호한 투명도와, 제 1 TCO 접촉층의 높은 전기 전도도를 조성하도록 선택되고, 제 2 TCO 접촉층(14)의 화학 조성물은 제 2 TCO 접촉층에 금속 반사층(15)의 강한 부착을 조성하도록 선택되는 것을 특징으로 하는 발광 반도체 디바이스.
3. 제 1 항 또는 제 2 항에 있어서,
   접촉면을 정의하는 층(3)은 p형 InGaN를 포함하는 것을 특징으로 하는 발광 반도체 디바이스.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   제 1 TCO 접촉층(13)은 인듐 주석 산화물을 포함하는 것을 특징으로 하는 발광 반도체 디바이스.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   제 1 TCO 접촉층(13)은 두께가 30-500㎚, 바람직하게는 100-150㎚인 것을 특징으로 하는 발광 반도체 디바이스.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
   제 2 TCO 접촉층(14)은 알루미늄 아연 산화물을 포함하고, 금속 반사층(15)은 제 2 TCO 접촉층에 증착된 알루미늄을 포함하는 발광 반도체 디바이스.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   제 2 TCO 접촉층(14)은 두께가 0.2-20㎚, 바람직하게는 1-3㎚인 것을 특징으로 하는 발광 반도체 디바이스.
8. n형 반도체층(2), p형 반도체층(3), 및 상기 n형 반도체층과 상기 p형 반도체층 사이의 활성영역(4)을 구비하고, n형 및 p형 반도체 층들 중 하나에 의해 정의된 접촉면(5)을 갖는 층구조를 제조하는 단계와, 접촉면에 반사 컨택트 구조(6)를 형성하는 단계를 더 포함하는 Ⅲ족 금속의 질화물로 제조된 발광 반도체 디바이스(1)를 제조하는 방법으로서,
   상기 반사 컨택트 구조(6)를 형성하는 단계는
   층구조의 접촉면(5)에 다결정 구조를 갖는 제 1 투명 도전성 산화물(TCO) 접촉층(13)을 형성하는 단계와,
   비정질 구조를 갖는 제 2 투명 도전성 산화물(TCO) 접촉층(14)을 형성하는 단계와,
   상기 제 2 TCO 층에 금속 반사층(15)을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스를 제조하는 방법.
9. 제 8 항에 있어서,
   제 1 TCO 접촉층(13)의 화학 조성물은 층구조의 접촉면(5)에 강한 부착과, 양호한 투명도와, 제 1 TCO 접촉층의 높은 전기 전도도를 조성하도록 선택되고, 제 2 TCO 접촉층(14)의 화학 조성물은 제 2 TCO 접촉층에 금속 반사층(15)의 강한 부착을 조성하도록 선택되는 것을 특징으로 하는 발광 반도체 디바이스를 제조하는 방법.
10. 제 8 항 또는 제 9 항에 있어서,
    접촉면(5)을 정의하는 층(3)은 p형 InGaN를 포함하는 것을 특징으로 하는 발광 반도체 디바이스를 제조하는 방법.
11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    제 1 TCO 접촉층(13)은 인듐 주석 산화물을 포함하는 것을 특징으로 하는 발광 반도체 디바이스를 제조하는 방법.
12. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,
    제 1 TCO 접촉층(13)은 두께가 30-500㎚, 바람직하게는 100-150㎚를 갖도록 제조되는 것을 특징으로 하는 발광 반도체 디바이스를 제조하는 방법.
13. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서,
    제 2 TCO 접촉층(14)은 알루미늄 아연 산화물을 포함하고, 금속 반사층(15)을 형성하는 단계는 제 2 TCO 접촉층에 알루미늄을 증착하는 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스를 제조하는 방법.
14. 제 8 항 내지 제 13 항 중 어느 한 항에 있어서,
    제 2 TCO 접촉층(14)은 두께가 0.2-20㎚, 바람직하게는 1-3㎚를 갖도록 제조되는 것을 특징으로 하는 발광 반도체 디바이스를 제조하는 방법.

Images