JP4816277B2 - 窒化物半導体自立基板及び窒化物半導体発光素子 - Google Patents

窒化物半導体自立基板及び窒化物半導体発光素子 Download PDF

Info

Publication number
JP4816277B2
JP4816277B2 JP2006164573A JP2006164573A JP4816277B2 JP 4816277 B2 JP4816277 B2 JP 4816277B2 JP 2006164573 A JP2006164573 A JP 2006164573A JP 2006164573 A JP2006164573 A JP 2006164573A JP 4816277 B2 JP4816277 B2 JP 4816277B2
Authority
JP
Japan
Prior art keywords
substrate
gan
growth
lattice constant
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006164573A
Other languages
English (en)
Other versions
JP2007331973A (ja
Inventor
丈洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006164573A priority Critical patent/JP4816277B2/ja
Priority to US11/541,790 priority patent/US7649194B2/en
Priority to CNB2007100963199A priority patent/CN100447951C/zh
Priority to DE102007021944A priority patent/DE102007021944B4/de
Priority to TW096117321A priority patent/TWI358468B/zh
Publication of JP2007331973A publication Critical patent/JP2007331973A/ja
Application granted granted Critical
Publication of JP4816277B2 publication Critical patent/JP4816277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、窒化物系化合物半導体結晶からなる窒化物半導体自立基板及び当該基板を用いた窒化物半導体発光素子に関し、特に、発光デバイス構造を形成した場合に、発光波長、発光出力、素子寿命等のばらつきが小さく、発光デバイスの歩留まりを向上させることが可能な窒化物半導体自立基板及び窒化物半導体発光素子に関するものである。
窒化物半導体材料は禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元電子ガスの利用が可能なこと等から、電子素子への応用も期待されている。
これらの素子を構成する窒化物半導体層は、有機金属気相成長法(MOVPE)、分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)等の気相成長法を用いて下地基板上にエピタキシャル成長を行うことにより得られる。ところが、窒化物半導体層と格子定数が整合する下地基板が存在しなかったため、良質の成長層を得ることが困難であり、得られる窒化物半導体層中には多くの結晶欠陥が含まれていた。結晶欠陥は素子特性の向上を阻害する要因であるので、これまで窒化物半導体層中の結晶欠陥を低減する検討が盛んに行われてきた。
結晶欠陥が比較的少ないIII族元素窒化物系化合物半導体結晶を得る方法として、サファイア等の異種基板上に低温堆積緩衝層(バッファ層)を形成し、その上にエピタキシャル成長層を形成する方法が知られている。低温堆積緩衝層を用いた結晶成長法では、まずサファイア等の基板上にAlN又はGaNを500℃付近で堆積し、アモルファス状の膜ないし一部多結晶を含む連続膜を形成する。これを1000℃付近に昇温することにより一部を蒸発させ、又は結晶化させて、密度の高い結晶核を形成する。これを成長の核として比較的結晶性のよいGaN膜が得られる。しかしながら、低温堆積緩衝層を形成する方法を用いても、得られる基板には貫通転位や空孔等の結晶欠陥が相当程度存在し、現在望まれている高性能の素子を得るには不充分であった。
この問題を解決するため、近年、結晶成長用のGaN基板を自立させたGaN単結晶基板(以下、GaN自立基板と記す)が開発されてきた。GaN自立基板の製造方法としては、例えば、下地基板に開口部を有するマスクを形成し、開口部からラテラル成長させることにより転位の少ないGaN層を得る技術、いわゆるELO(Epitaxial Lateral Overgrowth)技術を用いてサファイア基板上にGaN層を形成した後、サファイア基板をエッチング等により除去し、GaN自立基板を得ることが提案されている(例えば、特許文献1参照)。
また、ELO法をさらに発展させた方法として、FIELO(Facet-Initiated Epitaxial Lateral Overgrowth)法が開発されている(例えば、非特許文献1参照)。FIELO法は、酸化シリコンマスクを用いて選択成長を行う点でELO法と共通するが、選択成長の際にマスク開口部にファセットを形成する点で相違している。ファセットを形成することにより、転位の伝搬方向を変え、エピタキシャル成長層の上面に至る貫通転位を低減する。FIELO法を用いて、例えばサファイア等の下地基板上に厚膜のGaN層を成長させ、その後下地基板を除去すれば、結晶欠陥の比較的少ない良質のGaN自立基板を得ることができる。
上記以外にも、低転位のGaN自立基板を得る方法として、DEEP(Dislocation Elimination by the Epi-growth with Inverted-Pyramidal Pits)法が開発されている(例えば、非特許文献2参照)。DEEP法は、GaAs基板上にパターニングした窒化珪素等のマスクを用いてGaNを成長させることにより、結晶表面に意図的にファセット面で囲まれたピットを複数形成し、前記ピットの底部に転位を集積させることにより、その他の領域を低転位化するものである。
ELO法やDEEP法で得られたGaN基板は、通常アズグロウンの状態では、その表面にピットやヒロック等のモフォロジが現れており、そのままではデバイス作製のためのエピタキシャル層を成長させることが難しい。このため、基板表面を研磨加工して鏡面に仕上げてから、デバイス作製に使用するのが一般的である。
更に、転位密度の低いGaN基板の製造方法として、サファイアc面((0001)面)基板上にGaN層を形成し、その上にチタン膜を形成後、水素ガスまたは水素含有化合物ガスを含む雰囲気中で基板を熱処理してGaN層中に空隙を形成し、更に、GaN層上にGaN半導体層を形成する方法が開示されている(例えば、特許文献2参照)。
特開平11−251253号公報 特開2003−178984号公報 Akira Usui et. al.,「Thick GaN Epitaxial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy」, Jpn. J. Appl. Phys. vol. 36(1997) pp. L899-L902 Kensaku Motoki et. al.,「Preparation of Large Freestanding GaN Substrates by Hydride Vapor Phase Epitaxy Using GaAs as a Starting Substrate」, Jpn. J. Appl. Phys. Vol. 40(2001)pp. L140-L143
上記のような方法で作製したGaN自立基板においては、確かにその転位密度が低減される。しかしながら、本発明者の更なる研究によれば、実際に1枚のGaN自立基板上に発光デバイス構造を成長し、実装して複数の素子を形成した場合には、これらの素子間で発光波長に大きなばらつきが生じてしまい、更に、発光出力や素子寿命が極端に悪い素子が含まれることが分かった。発光波長、発光出力、素子寿命が設計値に対して大きくばらつくと、歩留まりの低下につながり、非常に大きな問題となってしまう。
従って、本発明の目的は、上記の問題を解決し、発光デバイス構造を形成した場合に、発光波長、発光出力、素子寿命等のばらつきが小さく、発光デバイスの歩留まりを向上させることが可能な窒化物半導体自立基板及び当該基板を用いた窒化物半導体発光素子を提供することにある。
本発明者は、上記課題を解決すべく鋭意研究を重ねた結果、(1)発光波長、発光出力、素子寿命が基板面内で大きくばらつくのは、基板上に成長した発光デバイス構造中において新たに発生した転位のためであり、この転位は、基板面内の格子定数の不均一性に起因していること、(2)更に、基板面内の格子定数のばらつきを特定の範囲内とすることにより、発光波長、発光出力、素子寿命のばらつきを極めて小さくできること、を見出し、本発明を完成させた。
即ち、本発明の窒化物半導体自立基板は、六方晶の結晶格子からなるAl In Ga 1−x−y N(0≦x+y≦1)の自立した窒化物系化合物半導体結晶が所定の直径を有する基板からなり、前記基板の最外周から半径方向に2mm内側までの領域を除いた面内を前記基板の直径方向に1mm間隔で測定した際のX線回折測定による結果から得られるa軸長の格子定数のばらつきが±12ppm以下であり、前記a軸長の格子定数は、前記X線回折測定により前記基板の(0006)面の面間隔d 0006 と(20−24)面の面間隔d 20−24 を求め、次の(1)式によりc軸長の格子定数を算出し、(2)式により前記a軸長の格子定数を算出することにより求めたものであり、前記ばらつきは、前記a軸長の格子定数の測定結果の標準偏差を平均値で除したものであることを特徴とする。
前記窒化物半導体自立基板上に、少なくとも窒化物系化合物半導体からなる発光層を形成して窒化物半導体発光素子とすることができる。
本発明の窒化物半導体自立基板によれば、発光素子の製造に際し、発光波長、発光出力、素子寿命等のばらつきを小さくして、設計値どおりの所望の特性を有する発光素子を数多く得ることができる。
従って、この窒化物半導体自立基板を用いて窒化物半導体発光素子を形成すれば、歩留まりを劇的に向上させることが可能となる。
本発明では、窒化物半導体自立基板において、該基板面内での格子定数のばらつきを所定の範囲内とすることを特徴としている。基板面内の格子定数のばらつきはその結晶成長過程で形成される不純物濃度分布に関連しているため、以下、GaN自立基板を例にして、その結晶成長過程に触れつつ説明する。
(GaN自立基板の結晶成長過程)
以下、図1を参照して、格子定数が異なる領域が形成される原因について説明する。
GaNの成長は、ほとんどの場合、図1に示すように、成長初期に多数の3次元核が発生し、それらが互いに結合して連続膜を形成する、いわゆるVolmer−Waber型の成長様式をとる。
即ち、まず、成長用基材2上に、複数のGaN結晶核1が発生する(a)。これらのGaN結晶核1は、それぞれ、c面((0001)面)の結晶成長を行うc面成長領域3と、ファセット面((11−22)、(1−102)、(11−23)、(11−25)面等)の結晶成長を行うファセット成長領域(前期)4aとで結晶成長を行う(b)。この際、c面の結晶成長速度よりもファセット面の結晶成長速度が遅いので、ファセット成長領域(前期)4aは不純物を比較的取り込みやすい。成長用基材2上でファセット成長領域(前期)4a同士が繋がり出すと、その上部に、ファセット成長領域(中期)4bが形成され(c)、更にその上部にファセット成長領域(後期)4cが形成され、最終的にc面成長領域3と繋がる(d)。
図1(b)〜(d)に示した通り、不純物濃度の高い領域は、ファセット成長領域(前期4a、中期4b、後期4c)の履歴として結晶成長方向に延びた形で現れる。このように、不純物濃度の異なる領域が基板表面もしくは、基板表面近傍まで到達するので、必然的に研磨加工後のGaN基板表面面内に不純物濃度の異なる領域が現れ、同時に格子定数のばらつきが生じてしまう。
以上説明したように、GaN自立基板では、厚くエピタキシャル成長したGaN結晶を基板として用いるので、基板中に局所的に不純物濃度の不均一な領域が存在し得る。
そこで本発明者は、結晶成長のごく初期段階ではファセットを出しながら成長するが、膜厚を350μm、好ましくは250μm、最も好ましくは100μm成長するまでに平坦にしてしまい(即ち、図1(a)〜(d)までの工程を完了してしまい)、その上の領域は常に成長界面がc面のみであるように成長する方法でGaN厚膜を形成することにより、基板面内において実際に使用される領域(Ga極性面において最外周から半径方向に2mm内側までの領域を除いた面)における格子定数のばらつきを小さくできることを見出した。
(格子定数の範囲)
本発明者が詳細に実験を行った結果、少なくとも基板面内において実際に使用される領域(Ga極性面において最外周から半径方向に2mm内側までの領域を除いた面)における格子定数(特にa軸長)のばらつきが、±12ppm以下の窒化物半導体基板を用いることにより上述した問題が解決できることが明らかとなった。なお、ここでいうばらつきとは、格子定数測定結果の標準偏差を平均値で除したものである。
格子定数のばらつきとしては、具体的には、a軸長のばらつきが±12ppm以下、好ましくは±10ppm以下、最も好ましくは±8ppm以下とすることが好ましい。a軸長のばらつきが±12ppmを超えると、後述する実施例の結果からも明らかな通り、LEDの発光波長のばらつきの幅が激増すると共に、6mWの出力が得られるチップの割合及び5000時間以上の寿命が得られるチップの割合が激減するからである。
(格子定数の測定方法)
GaN自立基板の格子定数は、X線回折測定によりGaN(0006)の面間隔d0006とGaN(20−24)の面間隔d20−24を求め、次の(1)(2)式を用いて算出することができる。(1)式は、c軸長を算出する式であり、(2)式は、a軸長を算出する式である。
Figure 0004816277
Figure 0004816277
格子定数の測定にGaN(0006)やGaN(20−24)を用いた理由は、より誤差の少ない測定が行えるためである。ここで、(2)式のd2000は、GaN(2000)の面間隔である。
(測定条件)
以下にX線回折測定における好ましい測定条件を述べる。X線回折測定にはスペクトリス株式会社製のX’Pert−MRDを用いることができる。X線管球の陽極材はCuとし、加速電圧を45kV、フィラメントに流す電流を40mAとすることが好ましい。管球の先の光学系は、1/2°のダイバージェンススリット、X線ミラー、Ge(220)2結晶モノクロメータ、横幅0.2mm、縦幅0.2mmのクロススリットコリメータの順の構成とすることができる。また、直径2インチのGaN自立基板11面内の格子定数分布を調査するため、格子定数を基板の直径方向に1mm間隔で測定することが好ましい。ここで最外周から2mm内側の領域は評価対象外とすることが望ましい。
なお、格子定数は、窒化物半導体の結晶構造では、一般に、a軸長とc軸長があるが、本発明における格子定数のばらつきは、特に、a軸長の値のばらつきを考える。
ボイド形成剥離法(Void-assisted Separation Method:VAS法)を用いてサファイア基板上にGaNエピタキシャル層を成長させ、その後、サファイア基板を除去することによりGaN自立基板を作製し、評価した。VAS法の詳細は特許文献1に記載されているが、簡単に言うと、サファイア基板とGaN成長層との間に、網目構造を有する窒化チタンの薄膜を挟み込んで結晶成長を行う方法である。
以下、図2を参照して本実施例のGaN自立基板の作製方法を説明する。
まず、直径2インチの単結晶c面サファイア基板21を用意し(図2(a))、この上に、MOVPE法により、トリメチルガリウム(TMG)とNHを原料として、アンドープGaN層22を300nmの厚さに成長させた(図2(b))。次にこのGaNエピタキシャル基板上に、金属Ti膜23を20nmの厚さに蒸着し(図2(c))、これを電気炉に入れて、20%のNHと80%のHの混合ガスの気流中にて、1050℃で20分の熱処理を施した。その結果、アンドープGaN層22の一部がエッチングされて高密度の空隙を有するGaN層25に変化するとともに、金属Ti膜23が窒化されて、表面にサブミクロンの微細な穴が高密度に形成された網目構造TiN層24に変化した。その結果、図2(d)に示す構造の基板(以後ボイド形成基板と呼ぶ)が得られた。
このボイド形成基板をHVPE炉に入れ、GaN結晶を全体で400μmの厚さに堆積させた。まずGaN結晶の成長に用いた原料はNHとGaClで、キャリアガスとして5%のHと95%のNの混合ガスを用いた。成長条件は、常圧、基板温度1040℃であった。供給ガス中のGaCl及びNHの分圧は、成長の開始時には、それぞれ8×10−3atm及び5.6×10−2atmであり、V/III比を7とした。またGaN結晶の成長過程で、ドーピング原料ガスとしてSiHClを基板領域に供給することによりSiのドーピングを行った。
この際、GaNの結晶核11がまずボイド形成基板上に3次元の島状に生成し(図2(e))、次いで結晶同士が横方向に成長して互いに結合し、表面の平坦化が進行していった(図2(f))。また、透過型電子顕微鏡で観察した結果、ほとんどの転位は膜厚1μm程度までに他の転位とループを形成し消滅していることが分かった。従って、全厚数μmに到達した時点で平坦化を促進する条件(基板温度を1080℃、V/III比を2)に変更し、全厚100μm程度までに完全に平坦化した(図2(g))。この様子は、成長時間を変えて炉外に取り出した基板表面及び断面を顕微鏡観察することにより確認した。平坦化後、V/III比を7に戻し全厚400μmになるまでGaN厚膜27を成長した(図2(h))。
GaN結晶成長の終了後HVPE装置を冷却する過程で、GaN厚膜27はボイド層を境にボイド形成基板から自然に剥離し、GaN自立基板28が得られた(図2(i))。このGaN自立基板28の表裏両面を鏡面研磨加工することにより表面を20μm及び裏面を50μm除去し、平坦性を向上させた。鏡面研磨により、GaN自立基板28の最終厚さは330μmとなった(図2(j))。
得られたGaN自立基板28の格子定数は、X線回折測定によりGaN(0006)の面間隔d0006とGaN(20−24)の面間隔d20−24を求め、上記(1)(2)式を用いて算出した。
また、X線回折測定にはスペクトリス株式会社製のX’Pert−MRDを用いた。X線管球の陽極材はCuとし、加速電圧を45kV、フィラメントに流す電流を40mAとした。管球の先の光学系は、1/2°のダイバージェンススリット、X線ミラー、Ge(220)2結晶モノクロメータ、横幅0.2mm、縦幅0.2mmのクロススリットコリメータの順の構成とした。直径2インチのGaN自立基板11面内の格子定数分布を調査するため、格子定数を基板の直径方向に1mm間隔で測定した。ここで最外周から2mm内側の領域は評価対象外とした。その結果、格子定数のばらつきは±7.39ppmであった。
ボイド形成基板をHVPE炉に入れ、原料ガスとしてNHとGaClを、キャリアガスとして5%のHと95%のNの混合ガスを用いてGaN基板を成長した。成長条件は、常圧、基板温度1040℃であった。供給ガス中のGaCl及びNHの分圧は、成長の開始時には、それぞれ8×10−3atm及び5.6×10−2atmであり、V/III比を7とした。またGaN結晶の成長過程で、ドーピング原料ガスとしてSiHClを基板領域に供給することによりSiのドーピングを行った。
全厚100μmに到達した時点で平坦化を促進する条件(基板温度を1080℃、V/III比を2)に変更し、全厚250μm程度までに完全に平坦化した。平坦化後、V/III比を7に戻し、全厚400μmになるまでGaN厚膜を成長した。GaN結晶成長の終了後HVPE装置を冷却する過程で、GaN厚膜はボイド層を境にボイド形成基板から自然に剥離し、GaN自立基板が得られた。このGaN自立基板の表裏両面を鏡面研磨加工することにより表面を20μm及び裏面を50μm除去し、平坦性を向上させた。鏡面研磨により、GaN自立基板の最終厚さは330μmとなった。こうして得られたGaN自立基板に対し、実施例1と同様に格子定数の測定を行ったところ、a軸長のばらつきが±8.92ppmであった。
ボイド形成基板をHVPE炉に入れ、原料ガスとしてNHとGaClを、キャリアガスとして5%のHと95%のNの混合ガスを用いてGaN基板を成長した。成長条件は、常圧、基板温度1040℃であった。供給ガス中のGaCl及びNHの分圧は、成長の開始時には、それぞれ8×10−3atm及び5.6×10−2atmであり、V/III比を7とした。またGaN結晶の成長過程で、ドーピング原料ガスとしてSiHClを基板領域に供給することによりSiのドーピングを行った。
全厚200μmに到達した時点で平坦化を促進する条件(基板温度を1080℃、V/III比を2)に変更し、全厚350μm程度までに完全に平坦化した。平坦化後、V/III比を7に戻し全厚400μmになるまでGaN厚膜を成長した。GaN結晶成長の終了後HVPE装置を冷却する過程で、GaN厚膜はボイド層を境にボイド形成基板から自然に剥離し、GaN自立基板が得られた。このGaN自立基板の表裏両面を鏡面研磨加工することにより表面を20μm及び裏面を50μm除去し、平坦性を向上させた。鏡面研磨により、GaN自立基板の最終厚さは330μmとなった。こうして得られたGaN自立基板に対し、実施例1と同様に格子定数の測定を行ったところ、a軸長のばらつきが±11.94ppmであった。
[比較例]
次に、図3に示す工程により、格子定数のばらつきの大きいGaN基板を作成した。
まず、図3(a)〜(d)までの製造方法により、図2と同様にしてボイド形成基板を得た。
次に、ボイド形成基板をHVPE炉に入れ、GaN結晶を全体で400μmの厚さに堆積させた。GaN結晶の成長に用いた原料はNHとGaClで、キャリアガスとして5%のHと95%のNの混合ガスを用いた。成長条件は、常圧、基板温度1040℃であった。供給ガス中のGaCl及びNHの分圧は、成長の開始時には、それぞれ8×10−3atm及び5.6×10−2atmであり、V/III比を7とした。またGaN結晶の成長過程で、ドーピング原料ガスとしてSiHClを基板領域に供給することによりSiのドーピングを行った。
この際、GaN結晶核11がまずボイド形成基板上に3次元の島状に生成し(図3(e))、次いで結晶同士が横方向に成長して互いに結合し、表面の平坦化が進行していった(図3(f)、(g))。このまま全厚400μmになるまでGaN厚膜37を成長した(図3(h))。
GaN結晶成長の終了後HVPE装置を冷却する過程で、GaN厚膜37はボイド層を境にボイド形成基板から自然に剥離し、GaN自立基板38が得られた(図3(i))。このGaN自立基板38の表裏両面を鏡面研磨加工することにより表面を20μm及び裏面を50μm除去し、平坦性を向上させた。鏡面研磨により、GaN自立基板38の最終厚さは330μmとなった(図3(j))。こうして得られたGaN自立基板38に対し、実施例1と同様に格子定数の測定を行ったところ、a軸長のばらつきが±17.1ppmであった。
[実験例]
このようにして得られた実施例1〜3及び比較例のGaN自立基板上にそれぞれ図4に示す青色発光ダイオード(LED)構造を作製した。
まず、2インチ径のc面GaN自立基板41をMOVPE装置に導入した後に、基板温度を1075℃として、電子濃度が4×1018cm−3のSiドープn型GaN層42を、アンモニア/TMGモル比=2000の条件で4μm成長させた。その後、基板温度を750℃に下げ、6周期のInGaN/GaN多重量子井戸層43を形成した。 次に、再び基板温度を1075℃、アンモニア/TMGモル比=8000として、Mgドープのp型Al0.15Ga0.85N層44(正孔濃度=5×1017cm−3)を35nm成長後、アンモニア/TMGモル比のみを200〜1000の間で変化させ、上記と同様な成長プロセスでMgドープのp型GaNコンタクト層45(正孔濃度=1×1018cm−3)を200nm成長させた。p型GaNコンタクト層45を成長後、ウエハを酸素中で600℃に加熱し、20分間熱処理を加えp型GaNコンタクト層45を低抵抗化した。
このようにして得られた青色LED用エピタキシャルウエハの裏面にn型電極47、SiO膜(図示せず)、表面にp型電極を兼ねた透明電極46(Ni2nm/Au6nm)を形成して、図4に示すLED構造を製造した。その後チップサイズを300μm×300μm角としてそれぞれのウエハから10,000個のLEDチップを切り出した。
これらのLEDチップの発光波長、発光出力を調査した。通電条件は20mAとした。さらに通電条件を50mAとして、出力が初期出力の半分になるまでの時間を寿命として評価した(寿命の加速試験)。評価結果を表1に示す。
Figure 0004816277
表1の結果より、実施例1〜3のGaN自立基板では、格子定数のばらつきが±12ppm以下となり、この実施例1〜3のGaN自立基板を用いて発光素子を作成することにより、比較例のGaN自立基板を用いて発光素子を作成した場合より、LEDの発光波長のばらつきの範囲が激減すると共に、6mWの出力が得られたチップの割合、5000時間以上の寿命が得られたチップの割合が著しく向上し、所望の設計値に対する歩留まりが大幅に改善することが確認できた。
以上、本発明を実施例に基づいて詳細に説明したが、これらは例示であり、それらの各プロセスの組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、実施例においてはHVPE法でGaNを結晶成長したが、別工程のMOVPE法によって成長しても良い。
また、実施例では成長用基材としてサファイア基板を用いたが、GaAsやSi、ZrB、ZnO等のように、従来GaN系エピタキシャル層用基板として報告例のある基板は、すべて適用が可能である。
更に、実施例ではSiドープの基板の製造方法を例示したが、アンドープや他のドーパント、例えばMgやFe、S、O、Zn、Ni、Cr、Se等をドープした複合自立基板に適用することもできる。
また、上記実施例では、GaN自立基板の例を示したが、GaNのみならず、他の窒化物半導体基板(例えば、AlN基板やInGaN、AlGaN等の混晶基板)にも同様に適用することができる。
GaNの結晶成長過程を示す概略図である。 実施例に係るGaN自立基板の製造方法を示す概略図である。 比較例に係るGaN自立基板の製造方法を示す概略図である。 GaN自立基板を用いたLED構造を示す断面図である。
符号の説明
1 GaN結晶核
2 成長用基材
3 c面成長領域
4 ファセット成長領域(4a:前期、4b:中期、4c:後期)
11 GaN結晶核
13 c面成長領域
14 ファセット成長領域
21,31 サファイア基板
22,32 アンドープGaN層
23,33 金属Ti膜
24,34 網目構造TiN層
25,35 空隙を有するGaN層
26 ファセットに囲まれたピット
27,37 GaN厚膜
28,38,41 GaN自立基板
42 Siドープn型GaN層
43 InGaN/GaN多重量子井戸層
44 Mgドープp型Al0.15Ga0.85N層
45 Mgドープp型GaNコンタクト層
46 透明電極(p型電極)
47 n型裏面電極

Claims (2)

  1. 六方晶の結晶格子からなるAl In Ga 1−x−y N(0≦x+y≦1)の自立した窒化物系化合物半導体結晶が所定の直径を有する基板からなり、
    前記基板の最外周から半径方向に2mm内側までの領域を除いた面内を前記基板の直径方向に1mm間隔で測定した際のX線回折測定による結果から得られるa軸長の格子定数のばらつきが±12ppm以下であり、
    前記a軸長の格子定数は、前記X線回折測定により前記基板の(0006)面の面間隔d 0006 と(20−24)面の面間隔d 20−24 を求め、次の(1)式によりc軸長の格子定数を算出し、(2)式により前記a軸長の格子定数を算出することにより求めたものであり、
    前記ばらつきは、前記a軸長の格子定数の測定結果の標準偏差を平均値で除したものであることを特徴とする窒化物半導体自立基板。
    Figure 0004816277
    Figure 0004816277
  2. 請求項項記載の窒化物半導体自立基板上に、少なくとも窒化物系化合物半導体からなる発光層を形成したことを特徴とする窒化物半導体発光素子。
JP2006164573A 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子 Active JP4816277B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006164573A JP4816277B2 (ja) 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子
US11/541,790 US7649194B2 (en) 2006-06-14 2006-10-03 Nitride semiconductor free-standing substrate
CNB2007100963199A CN100447951C (zh) 2006-06-14 2007-04-10 氮化物半导体自支撑衬底和氮化物半导体发光元件
DE102007021944A DE102007021944B4 (de) 2006-06-14 2007-05-10 Freistehendes Nitrid-Halbleitersubstrat und lichtemittierende Vorrichtung
TW096117321A TWI358468B (en) 2006-06-14 2007-05-16 Nitride semiconductor free-standing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006164573A JP4816277B2 (ja) 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2007331973A JP2007331973A (ja) 2007-12-27
JP4816277B2 true JP4816277B2 (ja) 2011-11-16

Family

ID=38690410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006164573A Active JP4816277B2 (ja) 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子

Country Status (5)

Country Link
US (1) US7649194B2 (ja)
JP (1) JP4816277B2 (ja)
CN (1) CN100447951C (ja)
DE (1) DE102007021944B4 (ja)
TW (1) TWI358468B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP5262545B2 (ja) * 2007-10-29 2013-08-14 日立電線株式会社 窒化物半導体自立基板及びそれを用いたデバイス
JP2009231595A (ja) * 2008-03-24 2009-10-08 Oki Data Corp 半導体素子製造方法
US8154038B2 (en) * 2008-07-01 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd Group-III nitride for reducing stress caused by metal nitride reflector
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
JP5170030B2 (ja) * 2009-08-11 2013-03-27 日立電線株式会社 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス
JP2011077386A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法
CN102299226B (zh) * 2010-06-24 2014-04-30 上海蓝光科技有限公司 一种垂直结构发光二极管及其制造方法
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
KR101148694B1 (ko) * 2010-12-09 2012-05-25 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
KR20120079392A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
JP2012231103A (ja) 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Iii族窒化物結晶の製造方法およびiii族窒化物結晶
JP6103089B2 (ja) * 2011-04-15 2017-03-29 三菱化学株式会社 Iii族窒化物結晶の製造方法およびiii族窒化物結晶
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US10145026B2 (en) * 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP6042545B2 (ja) * 2012-08-23 2016-12-14 国立大学法人東京農工大学 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
KR102320083B1 (ko) * 2013-08-08 2021-11-02 미쯔비시 케미컬 주식회사 자립 GaN 기판, GaN 결정, GaN 단결정의 제조 방법 및 반도체 디바이스의 제조 방법
WO2015107813A1 (ja) 2014-01-17 2015-07-23 三菱化学株式会社 GaN基板、GaN基板の製造方法、GaN結晶の製造方法および半導体デバイスの製造方法
JP6714431B2 (ja) 2016-05-27 2020-06-24 株式会社サイオクス 結晶基板の製造方法
CN110164959A (zh) * 2019-05-15 2019-08-23 中国电子科技集团公司第十三研究所 一种衬底及外延片
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法
CN115036402B (zh) * 2022-08-12 2022-10-25 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628234B2 (ja) * 1984-10-05 1994-04-13 株式会社日立製作所 GaAs単結晶および半導体装置
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 GaN単結晶基板の製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 GaN単結晶基板
CN1117982C (zh) * 1999-01-08 2003-08-13 中国科学院半导体研究所 非破坏性定量检测砷化镓单晶化学配比的方法
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
PL225427B1 (pl) * 2002-05-17 2017-04-28 Ammono Spółka Z Ograniczoną Odpowiedzialnością Struktura urządzenia emitującego światło, zwłaszcza do półprzewodnikowego urządzenia laserowego
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法

Also Published As

Publication number Publication date
TW200815630A (en) 2008-04-01
US7649194B2 (en) 2010-01-19
CN100447951C (zh) 2008-12-31
JP2007331973A (ja) 2007-12-27
CN101090096A (zh) 2007-12-19
TWI358468B (en) 2012-02-21
DE102007021944A1 (de) 2007-12-20
US20070290228A1 (en) 2007-12-20
DE102007021944B4 (de) 2012-04-12

Similar Documents

Publication Publication Date Title
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP4720125B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP4735949B2 (ja) Iii−v族窒化物半導体結晶の製造方法およびiii−v族窒化物半導体基板の製造方法
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
JP5406871B2 (ja) 窒化物半導体構造の製造方法および発光ダイオード
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
KR101390034B1 (ko) 단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질
US6756246B2 (en) Method for fabricating III-V group compound semiconductor
KR101142745B1 (ko) 질화갈륨 단결정 기판 및 그 제조방법
JP5531983B2 (ja) Iii−v族窒化物系半導体基板の製造方法
US7118934B2 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JP2011016680A (ja) Iii族窒化物半導体自立基板の製造方法、iii族窒化物半導体自立基板、iii族窒化物半導体デバイスの製造方法及びiii族窒化物半導体デバイス
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
JP2005213063A (ja) 窒化物半導体自立基板及びその製造方法、並びにそれを用いた窒化物半導体発光素子
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP2012020934A (ja) 窒化物半導体基板の製造方法
JP2006324694A (ja) 窒化物半導体構造とその製造方法および発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350