JP2009231595A - 半導体素子製造方法 - Google Patents

半導体素子製造方法 Download PDF

Info

Publication number
JP2009231595A
JP2009231595A JP2008076169A JP2008076169A JP2009231595A JP 2009231595 A JP2009231595 A JP 2009231595A JP 2008076169 A JP2008076169 A JP 2008076169A JP 2008076169 A JP2008076169 A JP 2008076169A JP 2009231595 A JP2009231595 A JP 2009231595A
Authority
JP
Japan
Prior art keywords
gallium nitride
thin film
substrate
based semiconductor
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008076169A
Other languages
English (en)
Inventor
Yuuki Igari
友希 猪狩
Mitsuhiko Ogiwara
光彦 荻原
Hiroyuki Fujiwara
博之 藤原
Hironori Furuta
裕典 古田
Takahito Suzuki
貴人 鈴木
Tomohiko Sagimori
友彦 鷺森
Yusuke Nakai
佑亮 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2008076169A priority Critical patent/JP2009231595A/ja
Priority to US12/401,754 priority patent/US7947576B2/en
Publication of JP2009231595A publication Critical patent/JP2009231595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 Si基板10に物理的力を加えることなく、Si基板10上のGaN層11作製し、信頼性の高い半導体素子得ること。
【解決手段】 GaN層11を、Si基板10上にエピタキシャル成長させ、GaN層11上にレジスト層12でパターニングされ、パターン以外の部分は所定のエッチング処理法を用いて除去され、所望するパターン以外の部分が除去されたGaN層11残存するSi基板10を等方的にエッチングすることによりパターニングされた窒化ガリウム系半導体半導体薄膜層を作成する。
【選択図】 図1

Description

本発明は、半導体素子の製造方法に関し、特に発光素子を形成するための窒化物半導体薄膜を形成する技術に関する。
レーザダイオードや発光ダイオードなどの発光素子にはGaN(窒化ガリウム)などの窒化物半導体が用いられる。この窒化物半導体は高融点であるため大口径のウエハの製造が困難である。そこで、従来の製造方法では、まず異種材料であるサファイア基板上に窒化物半導体層をエピタキシャル成長させる。しかる後、サファイア基板と窒化物半導体層との界面にレーザー光を照射し、薄膜半導体層をサファイア基板から剥離(いわゆるレーザリフトオフ法)していた。
特開2006−135321号公報
しかしながら、エピタキシャル成長させる母材基板としてのサファイア基板は高価である。更に、レーザリフトオフ法を用いて剥離された窒化物半導体のエピタキシャル層は格子欠陥が多く発光効率の高い発光素子が得られないという解決すべき課題が残されていた。
第1の発明は、半導体素子製造方法に関し、Si基板上に気相成長法を用いて窒化ガリウム系半導体薄膜層をエピタキシャル成長させ、成長した窒化ガリウム系半導体薄膜層上に所望するパターンをパターニング処理し、該所望するパターン以外の部分を所定のエッチング処理法を用いて除去し、更に、該所望するパターン以外の部分が除去され窒化ガリウム系半導体薄膜層が残存するSi基板のSi結晶を等方的にエッチングし、窒化ガリウム系半導体層をエッチングしないエッチャントに漬け込み処理し、該Si基板を除去することにより上記所望するパターン以外の部分が除去された窒化ガリウム系半導体薄膜層を作成することを主要な特徴とする。
第2の発明は、半導体素子製造方法に関し、窒化ガリウム系半導体基板上に、Si層をエピタキシャル成長させ、該Si層上に有機金属気相成長法(MOCVD法)、あるいは分子線エピタキシー法(MBE法)を用いて窒化ガリウム系半導体薄膜層をエピタキシャル成長させ、該成長した窒化ガリウム系半導体薄膜層上に所望するパターンをパターニング処理し、該所望するパターン以外の部分を所定のエッチング処理法を用いて除去することを主要な特徴とする。
第1の発明によれば、Si基板に物理的力を加えることなく、Si基板上の窒化ガリウム系半導体を薄膜状態で取得することができるため、品質の高い窒化ガリウム系半導体薄膜を得ることができるので、信頼性の高い半導体素子を得ることが出来るという効果を得る。
第2の発明によれば、GaN半導体基板に物理的力を加えることなく、GaN半導体基板上の窒化ガリウム系半導体を薄膜状態で取得することができるので、信頼性の高い半導体素子を得ることが出来るという効果を得る。
以下、本発明の一実施形態を図を用いて詳細に説明する。
以下に本実施例による半導体素子としての半導体薄膜の製造方法の概要について工程順に従って説明する。
図1は、実施例1の半導体素子の製法説明図である。
(a)から(e)に示す図は、半導体薄膜の製造工程中における素子の断面拡大図である。
最初の工程で、(a)に示すようにSi基板10の上に、有機金属気相成長法(MOCVD法)、あるいは分子線エピタキシー法(MBE法)などの気相成長法を用いてGaN層11(窒化ガリウム系半導体薄膜層)をエピタキシャル成長させる。
次に(b)に示すように、GaN層11(窒化ガリウム系半導体薄膜層)上にフォトリソグラフィー技術、あるいは印刷技術を用いて、薄膜半導体チップのパターン平面を有するレジスト層12が形成される
この時、パターニングに用いられるレジスト材、あるいはWAX系材料にはドライエッチング時に耐えうる厚さ、特性を有した材料が用いられる。次にパターニングしたレジスト層12、あるいは図示しないWAX系材料とGaN層11間の密着力を上げるために、窒素雰囲気のベーク炉の中、あるいは窒素雰囲気中のホットプレート上でベーキングを行う。また、この時のベーキングは、窒化ガリウム系半導体をエッチングした後に、該レジスト、あるいは該WAX系材料が剥離可能であるような温度、時間に調整される。
次に(c)に示すように、ハロゲン系ガスを用いてGaN層11がドライエッチングされ島状に形成される。
次に(d)に示すように、薄膜半導体チップを形成する領域の上に支持体(A)13が有機接着剤等を用いて接着される。ここで用いられる接着剤、及び支持体(A)13の材質は、次の工程で実行されるSi基板10のエッチングに於いて、例えば、接着剤としてアクリル系接着剤を用いることができる。また、支持体としてはポリテトラフルオロエチレンなどのフッ素樹脂を用いることができる。
次に(e)に示すように、窒化ガリウム系半導体(GaN層11)はエッチングされないが、Si基板はエッチングされるエッチャントに漬け込まれる。この時使用するエッチャントは、フッ酸、硝酸、酢酸を混合して作製するフッ硝酸などの、Si基板を等方的にエッチングする特性を有するものとし、Si基板が全てエッチングされるのに十分な時間だけ漬け込むものとする。漬け込み開始時から、Si基板の裏面、及びレジストあるいはWAX系材料でカバーされていない箇所はエッチングされていき、最終的にはSi基板が消失することで、Si基板/窒化ガリウム系半導体層の分離が行われ支持体(A)13と一体化された薄膜半導体チップが取得される。
このようにして取得された半導体基板上に支持体(A)13と一体化された薄膜半導体チップが図示しない基板上に分子間力などによりボンディングされ、しかる後、支持体(A)13が取り除かれ半導体素子が形成される。
以上説明したように、本実施例によれば、Si基板に物理的力を加えることなく、Si基板上の窒化ガリウム系半導体を薄膜状態で作製することができるため、品質の高い窒化ガリウム系半導体薄膜を得ることができるという効果を得る。また、図1(d)に示すように、パターニングした窒化ガリウム系半導体層の上にエッチャントに耐性を持つ材料からなる支持体(A)13を形成することで、例えば薄膜化した窒化ガリウム系半導体薄膜層を異種基板にボンディングして、複合デバイスを作製することが容易になるという効果を得る。
図1(b)に於いて、レジスト層12とGaN層11との間にGaNパターン部へのエッチャント染み込み不良を回避するために、エッチャントに耐性を持つ酸化皮膜などからなる支持体(B)を積層しても良い。但し、エッチャント染み込み不良の懸念が無い場合には支持体(B)は必要としない。
尚、実施例では、図1(d)に示すように、パターニングした窒化ガリウム系半導体層の上にエッチャントに耐性を持つ材料からなる支持体(A)13を形成し、Si基板とパターニングした窒化ガリウム系半導体を分離した後、例えば薄膜化した窒化ガリウム系半導体層を異種基板にボンディングして、複合デバイスを作製することとして説明したが、本発明はこの例に限定されるものでは無い。即ち、図1(c)の状態でエッチャントに漬け込んでもよい。
以下に本実施例による半導体素子としての半導体薄膜の製造方法の概要について工程順に従って説明する。
図2は、実施例2の半導体素子の製法説明図である。
(a)から(e)に示す図は、半導体薄膜の製造工程中における素子の断面拡大図である。
最初の工程で、(a)に示すようにSi(100)基板20の(100)面上に、有機金属気相成長法(MOCVD法)、あるいは分子線エピタキシー法(MBE法)などの気相成長法を用いてGaN層11(窒化ガリウム系半導体薄膜層)をエピタキシャル成長させる。ここで(100)は結晶軸方向をあらわしている。
次に(b)に示すように、GaN層11(窒化ガリウム系半導体薄膜層)上にフォトリソグラフィー技術、あるいは印刷技術を用いて、薄膜半導体チップのパターン平面を有するレジスト層12が形成される。
この時、パターニングに用いられるレジスト材、あるいはWAX系材料にはドライエッチング時に耐えうる厚さ、特性を有した材料が用いられる。次にパターニングしたレジスト層12、あるいは図示しないWAX系材料とGaN層11間の密着力を上げるために、窒素雰囲気のベーク炉の中、あるいは窒素雰囲気中のホットプレート上でベーキングを行う。また、この時のベーキングは、窒化ガリウム系半導体をエッチングした後に、該レジスト、あるいは該WAX系材料が剥離可能であるような温度、時間に調整される。
次に(c)に示すように、ハロゲン系ガスを用いてGaN層11がドライエッチングされ島状に形成される。このときSi(100)基板20は図に示すようにオーバーエッチングされる。
次に(d)に示すように、薄膜半導体チップを形成する領域の上に支持体(A)13が有機接着剤等を用いて接着される。ここで用いられる接着剤、及び支持体(A)13の材質は、次の工程で実行されるSi(100)基板20のエッチングに於いて、例えば、接着剤としてアクリル系接着剤を用いることができる。また、支持体としてはポリテトラフルオロエチレンなどのフッ素樹脂を用いることができる。
次に(e)に示すように、窒化ガリウム系半導体層はエッチングされないが、Si(100)基板はエッチングされるエッチャントに漬け込む。この時使用するエッチャントは、Si(100)基板20の面方位はエッチングするが、それ以外の面方位に関してはほとんどエッチングが進行しない、例えば水酸化カリウム水溶液、水酸化テトラメチルアンモニウム水溶液などを使用する。前述のエッチャントを使用した際、Si(100)基板20の厚み方向ではエッチングが進まないため、基板自体の厚さはエッチング前後で変化しないが、Si(100)基板20の面方向のエッチングは進むため、窒化ガリウム系半導体下のオーバーエッチングされたSi部分はエッチングされ、Si基板/パターニングされた窒化ガリウム系半導体が分離されることにより窒化ガリウム系半導体層は薄膜状態となる。最終的には、Si基板と窒化ガリウム系半導体層との分離が行われ支持体(A)13と一体化された薄膜半導体チップが取得される。
このようにして取得された半導体基板上に支持体(A)13と一体化された薄膜半導体チップが図示しない基板上に分子間力などによりボンディングされ、しかる後支持体(A)13が取り除かれ半導体素子が形成される。
以上説明したように、本実施例によれば、Si(100)基板20に物理的力を加えることなく、Si基板上の窒化ガリウム系半導体を薄膜状態で取得することができるため、品質の高い窒化ガリウム系半導体薄膜を得ることができるという効果を得る。また、Si(100)基板20は基板厚み方向にほとんどエッチングされないため、再利用することができるとともに、基板を全てエッチングする手法と比較して、大幅にエッチング時間を短縮することができるという効果を得る。
尚、実施例では、図2(d)に示すように、パターニングした窒化ガリウム系半導体層の上にエッチャントに耐性を持つ材料からなる支持体(A)13を形成し、Si基板とパターニングした窒化ガリウム系半導体を分離した後、例えば薄膜化した窒化ガリウム系半導体層を異種基板にボンディングして、複合デバイスを作製することとして説明したが、本発明はこの例に限定されるものでは無い。即ち、図2(c)の状態でエッチャントに漬け込んでもよい。
以下に本実施例による半導体素子としての半導体薄膜の製造方法の概要について工程順に従って説明する。
図3は、実施例3の半導体素子の製法説明図である。
(a)から(e)に示す図は、半導体薄膜の製造工程中における素子の断面拡大図である。
最初の工程で、(a)に示すように、GaN半導体基板40の上に、Si(100)層30をエピタキシャル成長させる。この時、Si(100)層30の厚みとしては数μm〜100μm程度が望ましい。次に、Si(100)層30の上に有機金属気相成長法(MOCVD法)、あるいは分子線エピタキシー法(MBE法)などの気相成長法を用いてGaN層11をエピタキシャル成長させる。
次に(b)に示すように、GaN層11(窒化ガリウム系半導体薄膜層)上にフォトリソグラフィー技術、あるいは印刷技術を用いて、薄膜半導体チップのパターン平面を有するレジスト層12が形成される
この時、パターニングに用いるレジスト材、あるいはWAX系材料にはドライエッチング時に耐えうる厚さ、特性を有した材料が用いられる。次にパターニングしたレジスト層12、あるいは図示しないWAX系材料とGaN層11間の密着力を上げるために、窒素雰囲気のベーク炉の中、あるいは窒素雰囲気中のホットプレート上でベーキングを行う。また、この時のベーキングは、窒化ガリウム系半導体をエッチングした後に、該レジスト、あるいは該WAX系材料が剥離可能であるような温度、時間に調整される。
次に(c)に示すように、ハロゲン系ガスを用いてGaN層11がドライエッチングされ島状に形成される。その後、窒化ガリウム半導体層をハロゲン系ガスを用いてドライエッチングする。この時、エッチングの深さとしては、GaN半導体基板40と、GaN層11の間に存在するSi(100)層30の直上からSi(100)層30を全てエッチングする深さの範囲で任意の深さであるとする。
次に(d)に示すように、薄膜半導体チップを形成する領域の上に支持体(A)13が有機接着剤等を用いて接着される。ここで用いられる接着剤、及び支持体(A)13の材質は、次の工程で実行されるSi(100)層30のエッチングに於いて、例えば、接着剤としてアクリル系接着剤を用いることができる。また、支持体としてはポリテトラフルオロエチレンなどのフッ素樹脂を用いることができる。
次に(e)に示すように、GaN半導体基板40はエッチングされないが、Si(100)層30はエッチングされるエッチャントに漬け込む。この時使用するエッチャントは、例えばSiを異方的にエッチングする水酸化カリウム水溶液、水酸化テトラメチルアンモニウム水溶液、あるいはSiを等方的にエッチングするフッ硝酸であるとする。支持体(A)13とGaN半導体基板40とが一体となった複合体をエッチャントに漬け込むことで、GaN半導体基板40とGaN層11の間にあるSi(100)層30は、異方的、あるいは等方的にエッチングされ、Si(100)層30が全てエッチングされるのに十分な時間だけエッチャントに漬け込むことで窒化ガリウム系半導体層は、窒化ガリウム系半導体基板から分離されることとなる。
このようにして取得された支持体(A)13と一体化された薄膜半導体チップが図示しない基板上に分子間力などによりボンディングされ、しかる後支持体(A)13が取り除かれ半導体素子が形成される。
以上説明したように、本実施例に拠れば、物理的力を加えることなく、窒化ガリウム系半導体薄膜を形成することができるという効果を得る。さらに、窒化ガリウム系半導体層と窒化ガリウム系半導体基板には、物理的にも化学的にもダメージが入らないので、窒化ガリウム系半導体薄膜に関しては、高品質な薄膜を作製することができるとともに、窒化ガリウム系半導体基板に関しては、再利用可能になるという効果を得る。さらに、窒化ガリウム系半導体薄膜をパターニングエッチングする際、その直下に存在するSi層のオーバーエッチング量は、層内部までであれば任意の量であれば良いため、ドライエッチングプロセスのマージンを大幅に増加させることができるという効果を得る。
尚、実施例では、図3(d)に示すように、パターニングした窒化ガリウム系半導体層の上にエッチャントに耐性を持つ材料からなる支持体(A)13を形成し、GaN半導体基板とパターニングした窒化ガリウム系半導体を分離した後、例えば薄膜化した窒化ガリウム系半導体層を異種基板にボンディングして、複合デバイスを作製することとして説明したが、本発明はこの例に限定されるものでは無い。即ち、図3(c)の状態でエッチャントに漬け込んでもよい。
本発明による半導体素子製造方法をLED素子の製造方法に適用することによって信頼性の高いLED素子を製造することが可能になる。更に、そのLED素子をプリンタなどの画像形成装置に利用することにより、信頼性の高い画像形成装置の実現が可能になる。
実施例1の半導体素子の製法説明図である。 実施例2の半導体素子の製法説明図である。 実施例3の半導体素子の製法説明図である。
符号の説明
10 Si基板
11 GaN層
12 レジスト層
13 支持体(A)

Claims (17)

  1. Si基板上に気相成長法を用いて窒化ガリウム系半導体薄膜層をエピタキシャル成長させ、成長した窒化ガリウム系半導体薄膜層上に所望するパターンをパターニング処理し、該所望するパターン以外の部分を所定のエッチング処理法を用いて除去し、更に、該所望するパターン以外の部分が除去され窒化ガリウム系半導体薄膜層が残存するSi基板のSi結晶を等方的にエッチングし、窒化ガリウム系半導体層をエッチングしないエッチャントに漬け込み処理し、該Si基板を除去することにより前記所望するパターン以外の部分が除去された窒化ガリウム系半導体薄膜層を作成することを特徴とする半導体素子製造方法。
  2. 前記窒化ガリウム系半導体薄膜層上へのパターニング処理は、
    フォトリソグラフィー技術、あるいは印刷技術を用いて実行されることを特徴とする請求項1に記載の半導体素子製造方法。
  3. 前記窒化ガリウム系半導体薄膜層のエッチング処理法は、
    ハロゲン系ガスを用いたドライエッチング処理法であることを特徴とする請求項1又は請求項2に記載の半導体素子製造方法。
  4. 前記窒化ガリウム系半導体薄膜層のエッチング処理法は、
    ハロゲン系ガスを用いたドライエッチング処理法であり、且つ、前記Si基板も、オーバーエッチングにより窒化ガリウム系半導体層薄膜層のパターンと同形状でエッチングされることを特徴とする請求項1又は請求項2に記載の半導体素子製造方法。
  5. 前記Si結晶を等方的にエッチングし、窒化ガリウム系半導体層をエッチングしないエッチャントは、フッ硝酸であることを特徴とする請求項1から請求項4までの何れか一項に記載の半導体素子製造方法。
  6. 前記所望するパターン以外の部分を所定のエッチング処理法を用いて除去した後、該所望するパターン以外の部分が除去され窒化ガリウム系半導体薄膜層が残存するSi基板のSi結晶を等方的にエッチングし、窒化ガリウム系半導体層はエッチングしないエッチャントに漬け込み処理を行う前に、該窒化ガリウム系半導体層上に、前記エッチャントに対する耐性を有するシート状の支持材料を形成することを特徴とする実施例1に記載の半導体素子製造方法。
  7. 前記窒化ガリウム系半導体薄膜層、及び前記Si基板のドライエッチングを行った後に、該Si基板のSi結晶を異方的にエッチングし、窒化ガリウム系半導体層はエッチングしないエッチャントに漬け込むことを特徴とした請求項6に記載の半導体素子製造方法。
  8. 前記エッチャントは、水酸化カリウム水溶液、水酸化テトラメチルアンモニウム水溶液であることを特徴とする請求項7に記載の半導体素子製造方法。
  9. 前記エッチャントは、前記Si基板の面方向と平行な方向へSi結晶をエッチングする特性を有することを特徴とする請求項7に記載の半導体素子製造方法。
  10. Si基板上に気相成長法を用いて窒化ガリウム系半導体薄膜層をエピタキシャル成長させた後、所望するパターンをパターニング処理する前に、成長した窒化ガリウム系半導体薄膜層上に、前記エッチャントに耐性を有する支持材料薄膜層を前記窒化ガリウム系半導体薄膜層上に形成することを特徴とする請求項1に記載の半導体素子製造方法。
  11. 前記支持材料薄膜層の形状は、前記窒化ガリウム系半導体層薄膜のパターンと同サイズ、あるいは窒化ガリウム系半導体層のパターンよりも小さい相似形であることを特徴とする請求項10に記載の半導体素子製造方法。
  12. 窒化ガリウム系半導体基板上に、Si層をエピタキシャル成長させ、該Si層上に有機金属気相成長法(MOCVD法)、あるいは分子線エピタキシー法(MBE法)を用いて窒化ガリウム系半導体薄膜層をエピタキシャル成長させ、該成長した窒化ガリウム系半導体薄膜層上に所望するパターンをパターニング処理し、該所望するパターン以外の部分を所定のエッチング処理法を用いて除去することを特徴とする半導体素子製造方法。
  13. 前記窒化ガリウム系半導体薄膜層のパターニング処理は、
    フォトリソグラフィー技術、あるいは印刷技術を用いて実行されることを特徴とする請求項12に記載の半導体素子製造方法。
  14. 前記窒化ガリウム系半導体薄膜層のエッチング処理法は、
    ハロゲン系ガスを用いたドライエッチング処理法であることを特徴とする請求項12又は請求項13に記載の半導体素子製造方法。
  15. 前記窒化ガリウム系半導体薄膜層のエッチング処理法は、
    ハロゲン系ガスを用いたドライエッチング処理法であり、且つ、前記Si基板も、オーバーエッチングにより窒化ガリウム系半導体層薄膜層のパターンと同形状でエッチングすることを特徴とする請求項12又は請求項13に記載の半導体素子製造方法。
  16. 前記窒化ガリウム系半導体薄膜層、及び前記Si基板のドライエッチングを行った後に、該Si基板のSi結晶を異方的にエッチングし、窒化ガリウム系半導体層はエッチングしないエッチャントに漬け込むことを特徴とした請求項12に記載の半導体素子製造方法。
  17. 前記エッチャントは、水酸化カリウム水溶液、水酸化テトラメチルアンモニウム水溶液であることを特徴とする請求項16に記載の半導体素子製造方法。
JP2008076169A 2008-03-24 2008-03-24 半導体素子製造方法 Pending JP2009231595A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008076169A JP2009231595A (ja) 2008-03-24 2008-03-24 半導体素子製造方法
US12/401,754 US7947576B2 (en) 2008-03-24 2009-03-11 Method of manufacturing by etching a semiconductor substrate horizontally without creating a vertical face

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008076169A JP2009231595A (ja) 2008-03-24 2008-03-24 半導体素子製造方法

Publications (1)

Publication Number Publication Date
JP2009231595A true JP2009231595A (ja) 2009-10-08

Family

ID=41089315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008076169A Pending JP2009231595A (ja) 2008-03-24 2008-03-24 半導体素子製造方法

Country Status (2)

Country Link
US (1) US7947576B2 (ja)
JP (1) JP2009231595A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
KR20120004159A (ko) 2010-07-06 2012-01-12 삼성전자주식회사 기판구조체 및 그 제조방법
CN101984509B (zh) * 2010-09-28 2012-07-04 映瑞光电科技(上海)有限公司 形成倒装蓝光led芯片的方法
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
US9053930B2 (en) 2012-04-17 2015-06-09 International Business Machines Corporation Heterogeneous integration of group III nitride on silicon for advanced integrated circuits
US9048173B2 (en) 2012-11-15 2015-06-02 International Business Machines Corporation Dual phase gallium nitride material formation on (100) silicon
US9099381B2 (en) 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
CN105445854B (zh) * 2015-11-06 2018-09-25 南京邮电大学 硅衬底悬空led光波导集成光子器件及其制备方法
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042857A (ja) * 2005-08-03 2007-02-15 Nichia Chem Ind Ltd 半導体発光素子と半導体素子の製造方法及び半導体発光装置
JP2007042806A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法、並びに投射型表示装置用光源ユニット
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6722376B2 (en) * 1999-12-10 2004-04-20 Micron Technology, Inc. Polysilicon etch useful during the manufacture of a semiconductor device
KR100667508B1 (ko) 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
JP2006310368A (ja) * 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
JP4816277B2 (ja) * 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
JP5015533B2 (ja) * 2006-09-22 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7762152B2 (en) * 2008-02-12 2010-07-27 Honeywell International Inc. Methods for accurately measuring the thickness of an epitaxial layer on a silicon wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042806A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法、並びに投射型表示装置用光源ユニット
JP2007042857A (ja) * 2005-08-03 2007-02-15 Nichia Chem Ind Ltd 半導体発光素子と半導体素子の製造方法及び半導体発光装置
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20090239361A1 (en) 2009-09-24
US7947576B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP2009231595A (ja) 半導体素子製造方法
CN102742036B (zh) 固态照明装置及相关联制造方法
CN101997071B (zh) 衬底结构及其制造方法
JP4848638B2 (ja) 半導体素子の形成方法および半導体素子のマウント方法
JP2018535536A (ja) グラフェンベースの層転写のためのシステム及び方法
JP2003249453A (ja) 窒化ガリウム基板の製造方法
JP6753703B2 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
JP2007234912A (ja) 半導体装置およびその製造方法
TWI411129B (zh) 發光二極體的形成方法
US7888270B2 (en) Etching method for nitride semiconductor
JP2007305909A (ja) 窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法
JP2016522992A (ja) オプトエレクトロニクス半導体チップを製造する方法
US20100009476A1 (en) Substrate structure and method of removing the substrate structure
JP2007528587A (ja) 窒化物半導体エピタキシャル層を成長させる方法
JP2018536618A (ja) 結晶基板上で半極性窒化層を得る方法
US8216366B2 (en) Method for manufacturing a cubic silicon carbide single crystal thin film and semiconductor device based on the cubic silicon carbide single crystal thin film
KR101341824B1 (ko) 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법
JP4848937B2 (ja) 半導体装置の製造方法
JP2007123446A (ja) 半導体発光素子の製造方法
JP3905824B2 (ja) 単結晶窒化ガリウム局在基板及びその製造方法
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP2009221083A (ja) Iii族窒化物半導体およびその製造方法
JP2009190918A (ja) 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
TW201443255A (zh) 製作氮化鎵之方法
US10566495B2 (en) Method for producing light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921