JP6431631B1 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP6431631B1 JP6431631B1 JP2018035221A JP2018035221A JP6431631B1 JP 6431631 B1 JP6431631 B1 JP 6431631B1 JP 2018035221 A JP2018035221 A JP 2018035221A JP 2018035221 A JP2018035221 A JP 2018035221A JP 6431631 B1 JP6431631 B1 JP 6431631B1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- semiconductor thin
- film layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Abstract
Description
本実施の形態の半導体素子の製造方法においては、第1基板である母材基板上の半導体薄膜層の島を第2基板である移動先基板に移動させて、移動先基板及び半導体薄膜層を有する半導体素子を製造する。「半導体薄膜層の島」は、母材基板と同一の大きさの半導体薄膜層の領域、又は母材基板よりも小さい半導体薄膜層の領域である。1枚の母材基板上に、一つの半導体薄膜層の島が形成されていてもよく、複数の半導体薄膜層の島が形成されていてもよい。
図1は、半導体薄膜層の島を母材基板から取り外す方法について説明するための図である。以下、図1A〜図1Eを参照しながら、半導体薄膜層の島を母材基板から取り外す方法の概要を説明する。
1)フォトリソグイラフィ/エッチング工程によって半導体薄膜層104を加工して島108を形成する方法
2)母材基板101の上方に半導体薄膜層104を選択成長させる方法
3)母材基板101上の横方向(水平方向)に半導体薄膜層104を横方向成長させる方法
1)除去予定層102をエッチングで除去することにより半導体薄膜層を母材基板から分離する場合
2)母材基板101の表面領域を除去するための異方性エッチングを使う場合
3)島108のサイズが非常に小さい場合(例えば20μm以下である場合)
図2Aは、半導体薄膜層の島108を母材基板101から分離するための第3基板であるピックアップ基板200を示す図である。図2Bは図2AのA−A断面である。図2Bに示すように、ピックアップ基板200はベース基板201とベース基板201上に形成した有機材料からなるピックアップバンプ202を有する。ベース基板201としては、例えば石英、サファイヤ、ガラスなどの透明基板、Siなどの半導体基板、セラミック基板、又は金属基板などを選択することができる。ベース基板201は単一材料であっても積層材料であっても良い。また、ベース基板201は、表面を別の材料でコーティングした基板であってもよい。
図3D〜図3Fは、分離後の島108を移動先基板301に接合するまでの工程を模式的に示す図である。図3Dに示すように、ピックアップ基板200に島108及び固定層114が連結された状態の構造210を、第2の基板である移動先基板301の上方の所定の位置に位置合せする。
以上の説明においては、一つの半導体薄膜層の島108を移動する方法について説明したが、本実施の形態に係る半導体素子の製造方法においては、複数の半導体薄膜層の島108を移動してもよい。複数の島108を一括して母材基板101から分離する場合には、複数の島108に対応する複数のピックアップバンプ202を備えるピックアップ基板を準備する。そして、上記の工程と同様の工程によりピックアップ基板を固定層110及び島108に接触又は圧接させて、母材基板101から複数の島108を分離し、移動先基板301上に複数の島108を接合する。
図5A〜図5Eは、複数の半導体薄膜層の島を移動させる方法について説明するための図である。以下、母材基板に形成された複数の半導体薄膜層の島のうち、一部の島を選択して移動先基板に移動させる方法について説明する。
図6は、本実施の形態に係る半導体素子の製造方法の工程フローを示す図である。図6に示すように、本実施の形態に係る半導体素子の製造方法においては、母材基板501上の所定の選択した半導体薄膜層の島508に対応した有機材料のピックアップバンプ522を備えたピックアップ基板520を使って、選択した島508を母材基板501から分離して移動先基板531に接合してもよい。このようにすることで、母材基板501上の複数の島508から所望の島508を選択して移動先基板531に接合できるという効果を奏する。
以上説明した半導体素子の製造方法によれば、ベース基板201上にフォトリソグラフィによって有機材料を用いて形成したピックアップバンプ202を備えたピックアップ基板200を使って、固定層110によって母材基板101上に固定された半導体薄膜層の島108を母材基板101から分離して、ピックアップ基板200に連結した半導体薄膜の島108を移動先基板301に圧接して接合する。このようにすることで、母材基板101から分離する半導体薄膜層104を容易に他の基板に移動することができる。
図7は、半導体素子の製造方法の変形例の一例である。図7A及び図7B(図7Bは図7AのA−A断面図である)に示すように、母材基板701上の複数の半導体薄膜層の島708のうち、所定の一部の複数の島708を母材基板から分離することもできる。また、図7C及び図7D(図7Dは図7CのA−A断面図である)に示すように、母材基板701から分離した島(図7Cの708a、708b、718a、718b)を、他の素子が一部の領域(図7Cにおける素子等搭載領域742、742)に搭載されている移動先基板731上の所定の位置に良好に接合することができる。
図8は、上記の半導体素子の製造方法を用いて製造した半導体素子800の構造を示す図である。半導体素子800は、上記の製造方法によって作製した複合材料素子である。半導体素子800は、母材基板上で素子構造を形成した半導体薄膜層の島808を母材基板801から分離して移動先基板831に接合し、半導体薄膜層外に接続する配線を形成することにより製造されている。ここで示した例は一例であって、種々の種類、材料、構造の半導体素子に適用できる。
図9は、固定層110の形状の変形例を示す図である。
図9Aに示すように、母材基板101に設けられている固定層110の幅L2b及び半導体薄膜層の島108の側面を被覆する固定層110の幅L2bを、島108の上面を被覆する固定層の幅L2aよりも狭くしてもよい。このようにすることで、ピックアップ基板200により島108を母材基板101から取り外す際に、母材基板101に設けられている固定層110と島108に設けられている固定層110とが分離されやすくなる。
Siウエハ上にGaNエピタキシャル層を形成する過程で、母材基板101の材料と半導体薄膜層の材料との格子不整合、及び母材基板101の材料と半導体薄膜層の材料の熱膨張係数の不整合(熱膨張係数の差異)に起因して、半導体薄膜層104に結晶欠陥が導入される場合がある。
半導体素子のチップサイズが大きい場合には、半導体素子チップのベースとなる基板材料の熱伝導特性によりチップ内で熱分布が発生し、半導体素子チップ動作時にチップの中央領域でチップの温度上昇が大きいという課題が生じる。特に、半導体素子チップのベースとなる基板の熱伝導率が小さい場合には該温度分布が大きくなるという課題が生じる。
図10は、母材基板101として使用する半導体エピタキシャルウエハを模式的に例示した図である。図10においては、母材基板101としてのSi基板に形成された複数のIII族窒化物半導体薄膜層の島108を示している。良好な状態でIII族窒化物半導体薄膜層の島108を母材基板101から取り外せるようにするためには、島108の辺の方向が、母材基板101としてのSi(111)基板の<112>方向に対して±45°以下の角度範囲であることが好適である。島108の長辺の方向が、母材基板101としてのSi(111)基板の<112>方向であることが好ましい。
図13Aは、母材基板101としてのSi(111)基板上に形成したGaN半導体薄膜層の島の顕微鏡写真である。図13Aは、Si(111)の<112>方向と略平行又はGaN半導体薄膜層の<1−100>方向と略平行な方向に長辺を持つ半導体薄膜層の島の少なくとも直下のSi(111)基板の表面領域をエッチング除去した状態の顕微鏡写真である。半導体薄膜層の島の少なくとも直下領域には、半導体薄膜層の島とSi(111)基板との間に空隙が形成されている。
図15は、固定層110を破断させやすくする方法について説明するための図である。図15Aに示すように、半導体薄膜層の島108と母材基板101との間に空隙を形成するエッチング工程で、図1Eに示した空隙103よりも広い領域にわたり形成された空隙117を形成してもよい。図15Aに示す例においては、固定層110が母材基板101上に形成されている領域の一部において、固定層110と母材基板101との間に空隙が形成されている。
半導体薄膜層に素子構造を形成する場合には、素子構造の機能に応じて半導体薄膜層に段差が形成される。図19は、母材基板1001上に形成された半導体薄膜層を個別の半導体薄膜層の島1002に分割した状態を模式的に示す図である。図19Aは母材基板1001及び半導体薄膜層の島1002の上面視図であり、図19Bは断面図である。半導体薄膜層の島1002は、それぞれ高さが異なる複数の領域(1002a、1002b)を有している。
102 除去予定層
103、117、503、803 空隙
104 半導体薄膜層
106 除去予定領域
108、109、508、708 島
110、114、514 固定層
130、131 領域
200、520、930 ピックアップ基板
201、521 ベース基板
202、522 ピックアップバンプ
204 ピックアップ層
301、531、731、831 移動先基板
501、701、801 母材基板
511 ベース基板
808 島
814 固定層
816 開口部
822、824 電極
842 層間絶縁膜
854、856 配線
920 島
921 p型半導体層
922 n型半導体層
923 外周壁
924、925 電極
926 層間絶縁膜
927 配線層
928 固定層
931 移動先基板
1001 母材基板
1002 島
1003 溝
3001 母材基板
3002 犠牲層
3003、3004 半導体エピタキシャル層
3004 支持体
Claims (20)
- 第1基板の上方に形成された半導体薄膜層を前記第1基板から分離して、前記第1基板と異なる第2基板上に接合する半導体素子の製造方法であって、
前記半導体薄膜層の前記第1基板の側と反対側の主面の少なくとも一部と、前記第1基板における前記半導体薄膜層の側の面の少なくとも一部とを結合する薄膜である固定層を形成する工程と、
前記半導体薄膜層又は前記第1基板の一部の領域、又は前記半導体薄膜層と前記第1基板との間の層の一部の領域を除去することにより空隙を形成する工程と、
前記空隙を形成した後に、前記半導体薄膜層の前記主面に第3基板に形成された有機材料層を前記固定層及び前記半導体薄膜層の少なくとも一部の結合領域と結合する工程と、
前記有機材料層が前記結合領域に結合された状態で前記第3基板を前記第1基板から離れる向きに移動することで、前記半導体薄膜層を前記第1基板から分離する工程と、
前記第1基板から分離した後の前記半導体薄膜層を前記第2基板に接合する工程と、
を有することを特徴とする半導体素子の製造方法。 - 前記半導体薄膜層を前記第2基板に接合する工程の後に、前記有機材料層を除去することにより、前記半導体薄膜層を前記第3基板から分離する工程をさらに有することを特徴とする、
請求項1に記載の半導体素子の製造方法。 - 前記半導体薄膜層を前記第3基板から分離する工程において、前記有機材料層を溶解させることにより除去することを特徴とする、
請求項2に記載の半導体素子の製造方法。 - 前記固定層を形成する工程において、前記第3基板を移動する力によって、前記第1基板上に形成されている前記固定層と前記半導体薄膜層の側面に形成されている前記固定層との間が切断する厚みの前記固定層を形成することを特徴とする、
請求項1から3のいずれか一項に記載の半導体素子の製造方法。 - 前記固定層を形成する工程において、前記半導体薄膜層の前記主面上の第1方向において前記半導体薄膜層の両端間に延在し、前記第1方向と直交する第2方向の前記半導体薄膜層の両側面における少なくとも一部の領域において前記半導体薄膜層が露出するように前記固定層を形成することを特徴とする、
請求項1から4のいずれか一項に記載の半導体素子の製造方法。 - 前記固定層を形成する工程において、前記第1方向に延在する前記固定層による前記半導体薄膜層における前記第1方向の両側面の被覆率よりも、前記第2方向に延在する前記固定層による前記半導体薄膜層における前記第2方向の両側面の被覆率が小さくなるように前記固定層を形成することを特徴とする、
請求項5に記載の半導体素子の製造方法。 - 前記固定層を形成する工程において、前記半導体薄膜層の短辺の側面の被覆率よりも、前記半導体薄膜層の長辺の側面の被覆率が小さくなるように前記固定層を形成することを特徴とする、
請求項5又は6に記載の半導体素子の製造方法。 - 複数の前記半導体薄膜層の島を形成する工程を有し、
前記固定層を形成する工程において、前記複数の島に対応する複数の前記固定層を形成する工程と、
を有することを特徴とする、
請求項1から7のいずれか一項に記載の半導体素子の製造方法。 - 前記有機材料層を前記固定層と結合する工程は、
前記複数の島に対応する位置のそれぞれに前記有機材料層が形成された前記第3基板を準備する工程と、
前記第3基板に形成された複数の前記有機材料層を、複数の前記結合領域に結合させる工程と、
を有することを特徴とする、
請求項8に記載の半導体素子の製造方法。 - 前記固定層を形成する工程において、前記固定層と前記半導体薄膜層との間に電極を設け、
前記半導体素子の製造方法は、前記半導体薄膜層を前記第2基板に接合する工程の後に、
前記固定層に開口を形成する工程と、
前記開口を介して、前記電極に接続する配線層を形成する工程と、
をさらに有することを特徴とする、
請求項1から9のいずれか一項に記載の半導体素子の製造方法。 - 前記半導体素子の製造方法は、前記半導体薄膜層を前記第2基板に接合する工程の後に、
前記固定層に開口を形成する工程と、
前記開口に電極を設ける工程と、
前記固定層の少なくとも一部を含む層間絶縁層を形成する工程と、
前記開口を介して、前記電極に接続する配線層を形成する工程と、
をさらに有することを特徴とする、
請求項1から9のいずれか一項に記載の半導体素子の製造方法。 - 前記第1基板と同一の大きさ又は前記第1基板よりも小さな前記半導体薄膜層の島を形成する工程をさらに有し、前記半導体薄膜層の島を形成する工程において、前記半導体薄膜層の島の辺の方向と、前記第1基板としてのSi(111)基板の<112>方向との角度が±45°以下の角度範囲になるように前記半導体薄膜層の島を形成することを特徴とする、
請求項1から11のいずれか一項に記載の半導体素子の製造方法。 - 前記半導体薄膜層の島を形成する工程において、前記半導体薄膜層の島における最も長い辺の方向と、前記第1基板としてのSi(111)基板の<112>方向との角度が±45°以下の角度範囲になるように前記半導体薄膜層の島を形成することを特徴とする、
請求項12に記載の半導体素子の製造方法。 - 前記半導体薄膜層の島を形成する工程において、六方晶により構成された前記半導体薄膜層の島における最も長い辺の方向が、六方晶の<1−100>の方向に対して±45°以下の角度範囲になるように前記半導体薄膜層の島を形成することを特徴とする、
請求項12又は13に記載の半導体素子の製造方法。 - 前記固定層を形成する工程の前に、
前記第1基板上に、前記半導体薄膜層と異なる材料により形成された異種材料層を形成する工程と、
前記異種材料層上に前記半導体薄膜層を形成する工程と、
をさらに有し、
前記第1基板と前記半導体薄膜層との格子定数の差が、前記半導体薄膜層と前記異種材料層との格子定数の差よりも小さいことを特徴とする、
請求項1から14のいずれか一項に記載の半導体素子の製造方法。 - 前記第1基板と前記半導体薄膜層との熱膨張係数の差が、前記半導体薄膜層と前記異種材料層との熱膨張係数の差よりも小さいことを特徴とする、
請求項15に記載の半導体素子の製造方法。 - 所定のエッチング方法に対する前記異種材料層のエッチング速度が、前記所定のエッチング方法に対する前記第1基板及び前記半導体薄膜層のエッチング速度よりも大きいことを特徴とする、
請求項16に記載の半導体素子の製造方法。 - 前記半導体薄膜層を前記第2基板に接合する工程の前に、前記第1基板よりも熱伝導率が高い材料により構成される前記第2基板を準備する工程をさらに有することを特徴とする、
請求項1から17のいずれか一項に記載の半導体素子の製造方法。 - 複数の前記半導体薄膜層の島を形成する工程を有し、
前記第2基板に接合する工程において、前記複数の半導体薄膜層の島を前記第2基板に接合し、
前記第2基板に接合する工程の後に、前記第2基板に接合された前記複数の半導体薄膜層の島の少なくともいずれかを接続するための配線を形成する工程をさらに有することを特徴とする、
請求項18に記載の半導体素子の製造方法。 - 前記固定層を形成する工程の前に、前記半導体薄膜層を形成する工程をさらに有し、
前記半導体薄膜層を形成する工程において、前記半導体薄膜層の外周に露出しない段差構造を形成することを特徴とする、
請求項1から19のいずれか一項に記載の半導体素子の製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018035221A JP6431631B1 (ja) | 2018-02-28 | 2018-02-28 | 半導体素子の製造方法 |
CN201880089952.1A CN111771256B (zh) | 2018-02-28 | 2018-03-27 | 半导体元件的制造方法 |
PCT/JP2018/012370 WO2019167290A1 (ja) | 2018-02-28 | 2018-03-27 | 半導体素子の製造方法、及び半導体素子 |
CN202110993602.1A CN113690184A (zh) | 2018-02-28 | 2018-03-27 | 半导体元件的制造方法及半导体元件 |
TW108125348A TWI796504B (zh) | 2018-02-28 | 2019-02-26 | 半導體元件的製造方法與半導體基板 |
TW108106385A TWI670755B (zh) | 2018-02-28 | 2019-02-26 | 半導體元件的製造方法 |
US17/002,781 US11152216B2 (en) | 2018-02-28 | 2020-08-26 | Method for manufacturing semiconductor device |
US17/477,538 US11670514B2 (en) | 2018-02-28 | 2021-09-17 | Method for manufacturing semiconductor device and semiconductor substrate |
US18/307,798 US20240079244A1 (en) | 2018-02-28 | 2023-04-27 | Semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018035221A JP6431631B1 (ja) | 2018-02-28 | 2018-02-28 | 半導体素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018207389A Division JP7193840B2 (ja) | 2018-02-28 | 2018-11-02 | 半導体素子の製造方法及び半導体基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6431631B1 true JP6431631B1 (ja) | 2018-11-28 |
JP2019149528A JP2019149528A (ja) | 2019-09-05 |
Family
ID=64480596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018035221A Active JP6431631B1 (ja) | 2018-02-28 | 2018-02-28 | 半導体素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US11152216B2 (ja) |
JP (1) | JP6431631B1 (ja) |
CN (2) | CN113690184A (ja) |
WO (1) | WO2019167290A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021019855A1 (ja) * | 2019-07-29 | 2021-12-02 | 株式会社フィルネックス | 半導体素子の製造方法及び半導体素子の製造システム |
US11894272B2 (en) | 2018-12-10 | 2024-02-06 | Filnex Inc. | Semiconductor substrate, method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6431631B1 (ja) * | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249631A (ja) * | 2002-02-25 | 2003-09-05 | Sony Corp | 半導体基板の製造方法および半導体基板ならびに半導体装置 |
JP2009152387A (ja) * | 2007-12-20 | 2009-07-09 | Sony Corp | 電子デバイスの製造方法、転写用電子デバイス基板および表示装置 |
JP2010258352A (ja) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
JP2016040828A (ja) * | 2006-09-20 | 2016-03-24 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | 転写可能な半導体構造、デバイス、及びデバイスコンポーネントを作成するための剥離方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183374A (ja) * | 1993-12-24 | 1995-07-21 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
JPH09148206A (ja) | 1995-11-27 | 1997-06-06 | Mitsubishi Materials Corp | 基板貼合せ時における位置合わせ方法 |
JP2003068995A (ja) | 2001-08-22 | 2003-03-07 | Sony Corp | 薄膜デバイス基板の製造方法 |
JP3813123B2 (ja) | 2002-12-25 | 2006-08-23 | 株式会社沖データ | 半導体装置及びledヘッド |
JP4494746B2 (ja) * | 2003-09-25 | 2010-06-30 | 浜松ホトニクス株式会社 | 半導体装置 |
JP5113446B2 (ja) * | 2006-08-11 | 2013-01-09 | 三洋電機株式会社 | 半導体素子およびその製造方法 |
JP2009231595A (ja) * | 2008-03-24 | 2009-10-08 | Oki Data Corp | 半導体素子製造方法 |
US8987115B2 (en) * | 2008-08-21 | 2015-03-24 | Alliance For Sustainable Energy, Llc | Epitaxial growth of silicon for layer transfer |
JP5199057B2 (ja) * | 2008-12-24 | 2013-05-15 | スタンレー電気株式会社 | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 |
JP4821871B2 (ja) | 2009-03-19 | 2011-11-24 | ソニー株式会社 | 電子デバイスの製造方法および表示装置の製造方法 |
US9847243B2 (en) * | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
WO2011070855A1 (ja) * | 2009-12-11 | 2011-06-16 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
US9502603B2 (en) * | 2011-05-12 | 2016-11-22 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
KR101584023B1 (ko) | 2011-08-26 | 2016-01-08 | 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠 | SiC반도체소자 및 그 제조방법 |
CN103811593B (zh) * | 2012-11-12 | 2018-06-19 | 晶元光电股份有限公司 | 半导体光电元件的制作方法 |
KR101461075B1 (ko) * | 2013-05-21 | 2014-11-19 | 광주과학기술원 | 전사 인쇄용 기판, 전사 인쇄용 기판 제조 방법 및 전사 인쇄 방법 |
US9859112B2 (en) * | 2013-07-18 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Bonded semiconductor structures |
CN105359282B (zh) | 2013-07-29 | 2018-01-16 | 晶元光电股份有限公司 | 选择性转移半导体元件的方法 |
JP2015126188A (ja) | 2013-12-27 | 2015-07-06 | 株式会社沖データ | 半導体装置の製造方法、半導体装置、及び半導体複合装置 |
KR20160008382A (ko) * | 2014-07-14 | 2016-01-22 | 서울대학교산학협력단 | 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치 |
KR102558905B1 (ko) * | 2017-07-14 | 2023-07-21 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 고열전도성의 디바이스 기판 및 그 제조 방법 |
JP6431631B1 (ja) * | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
JP6991399B2 (ja) * | 2019-07-29 | 2022-01-12 | 株式会社フィルネックス | 半導体素子の製造方法及び半導体素子の製造システム |
-
2018
- 2018-02-28 JP JP2018035221A patent/JP6431631B1/ja active Active
- 2018-03-27 WO PCT/JP2018/012370 patent/WO2019167290A1/ja active Application Filing
- 2018-03-27 CN CN202110993602.1A patent/CN113690184A/zh active Pending
- 2018-03-27 CN CN201880089952.1A patent/CN111771256B/zh active Active
-
2020
- 2020-08-26 US US17/002,781 patent/US11152216B2/en active Active
-
2021
- 2021-09-17 US US17/477,538 patent/US11670514B2/en active Active
-
2023
- 2023-04-27 US US18/307,798 patent/US20240079244A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249631A (ja) * | 2002-02-25 | 2003-09-05 | Sony Corp | 半導体基板の製造方法および半導体基板ならびに半導体装置 |
JP2016040828A (ja) * | 2006-09-20 | 2016-03-24 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | 転写可能な半導体構造、デバイス、及びデバイスコンポーネントを作成するための剥離方法 |
JP2009152387A (ja) * | 2007-12-20 | 2009-07-09 | Sony Corp | 電子デバイスの製造方法、転写用電子デバイス基板および表示装置 |
JP2010258352A (ja) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11894272B2 (en) | 2018-12-10 | 2024-02-06 | Filnex Inc. | Semiconductor substrate, method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
JP7441525B2 (ja) | 2018-12-10 | 2024-03-01 | 株式会社フィルネックス | 半導体基板、半導体基板の製造方法及び半導体素子の製造方法 |
JPWO2021019855A1 (ja) * | 2019-07-29 | 2021-12-02 | 株式会社フィルネックス | 半導体素子の製造方法及び半導体素子の製造システム |
JP6991399B2 (ja) | 2019-07-29 | 2022-01-12 | 株式会社フィルネックス | 半導体素子の製造方法及び半導体素子の製造システム |
Also Published As
Publication number | Publication date |
---|---|
CN111771256A (zh) | 2020-10-13 |
US20240079244A1 (en) | 2024-03-07 |
CN113690184A (zh) | 2021-11-23 |
WO2019167290A1 (ja) | 2019-09-06 |
US11152216B2 (en) | 2021-10-19 |
CN111771256B (zh) | 2021-09-17 |
US11670514B2 (en) | 2023-06-06 |
US20220005699A1 (en) | 2022-01-06 |
JP2019149528A (ja) | 2019-09-05 |
US20200388500A1 (en) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI240434B (en) | Method to produce semiconductor-chips | |
US11670514B2 (en) | Method for manufacturing semiconductor device and semiconductor substrate | |
JP4871973B2 (ja) | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 | |
JP2010056458A (ja) | 発光素子の製造方法 | |
TWI663748B (zh) | 發光元件以及發光元件的製造方法 | |
JP5237780B2 (ja) | 半導体発光素子の製造方法 | |
TW201622174A (zh) | 發光元件以及發光元件的製造方法 | |
WO2013046267A1 (ja) | 半導体素子およびその製造方法 | |
US20160133792A1 (en) | Semiconductor substrate and method of fabricating the same | |
KR100978568B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
JP7193840B2 (ja) | 半導体素子の製造方法及び半導体基板 | |
TWI796504B (zh) | 半導體元件的製造方法與半導體基板 | |
US20230068911A1 (en) | Laser Lift-Off Processing System Including Metal Grid | |
TWI807028B (zh) | 發光元件以及其製造方法 | |
TWI702733B (zh) | 發光元件的安裝方法 | |
JP2010056457A (ja) | 発光素子アレイの製造方法 | |
TWI702735B (zh) | 發光元件以及發光元件的製造方法 | |
TWI817264B (zh) | 垂直式發光二極體及其製造方法 | |
KR20120080560A (ko) | 수직형 발광 다이오드 제조방법 | |
TW202209626A (zh) | 用於直視型顯示器之次像素發光二極體及其製造方法 | |
KR20120029279A (ko) | 질화물 단결정 및 질화물 반도체 발광소자 제조방법 | |
KR20150048474A (ko) | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180712 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180712 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6431631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |