JP4821871B2 - 電子デバイスの製造方法および表示装置の製造方法 - Google Patents

電子デバイスの製造方法および表示装置の製造方法 Download PDF

Info

Publication number
JP4821871B2
JP4821871B2 JP2009068774A JP2009068774A JP4821871B2 JP 4821871 B2 JP4821871 B2 JP 4821871B2 JP 2009068774 A JP2009068774 A JP 2009068774A JP 2009068774 A JP2009068774 A JP 2009068774A JP 4821871 B2 JP4821871 B2 JP 4821871B2
Authority
JP
Japan
Prior art keywords
electronic device
layer
substrate
support
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009068774A
Other languages
English (en)
Other versions
JP2010225668A (ja
Inventor
正信 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009068774A priority Critical patent/JP4821871B2/ja
Priority to US12/656,471 priority patent/US8551818B2/en
Priority to TW099103985A priority patent/TW201044467A/zh
Priority to KR1020100021135A priority patent/KR20100105391A/ko
Priority to DE102010011010A priority patent/DE102010011010A1/de
Priority to CN2010101349666A priority patent/CN101840885B/zh
Publication of JP2010225668A publication Critical patent/JP2010225668A/ja
Application granted granted Critical
Publication of JP4821871B2 publication Critical patent/JP4821871B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、転写技術を用いた電子デバイスの製造方法、および転写された電子デバイスを備えた表示装置の製造方法に関する。
近年、プリンタブルエレクトロニクスと言われる領域の発展が目覚しい。目的は、これまで半導体製造技術を駆使して生産されてきた高価な電子部品を、印刷やナノインプリント法で製造することによって安価にすること、更には、基板をフィルムに置き換えることによってフレキシブルなデバイスを提供することなどである。そのため、有機半導体やナノ金属インクといった材料、印刷技術の開発が盛んに行われている。低コスト化やプロセスの低温化が図られる反面、信頼性や性能が犠牲になるというトレードオフになることが課題である。
一方、転写技術を用いたアクティブマトリクス基板の製造は、１９９０年代後半から取り組みが行われてきた。例えば特許文献１では、ガラス基板上にエッチングストッパー層を形成した上でＴＦＴ（Thin Film Transistor）素子を形成し、このＴＦＴ素子を中継基板で覆ってガラス基板のエッチング液から保護した状態で、ガラス基板を完全にエッチングして除去する方法が記載されている。最終的な製品は、中継基板から別の基板に選択的に転写することによって作製されている。
また、特許文献３では、ガラス基板上に水素化アモルファスシリコン層などを形成し、その上にＴＦＴ素子を形成する。ＴＦＴ素子を接着剤により被転写基板に固着させ、背面よりレーザ光を照射して、加熱し、分離した水素の圧力の上昇により、ＴＦＴ素子をガラス基板から剥離するようにしている。
特許第３４４７６１９号明細書 特開２００６−２４５０６７号公報 特許第３８０９７１０号明細書
しかしながら、これらの従来方法では、転写後の工程において、接着層を構成する樹脂の熱的な変形によって、転写されたＴＦＴ素子の位置精度が低下してしまうという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、転写された電子デバイスの位置精度の低下を抑えることが可能な電子デバイスの製造方法および表示装置の製造方法を提供することにある。
本発明による電子デバイスの製造方法は、以下の（Ａ）〜（Ｋ）の工程を含むものである。
（Ａ）第１基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成する工程
（Ｂ）犠牲層を覆う支持層を形成する工程
（Ｃ）犠牲層の上に支持層を間にして電子デバイスを形成する工程
（Ｄ）支持層の一部を除去することにより犠牲層の少なくとも側面の一部を露出させ、支持層を犠牲層上の本体部と犠牲層の側面に残った支持体とする工程
（Ｅ）犠牲層を除去することにより支持層の本体部と第１基板との間に間隙を形成する工程
（Ｆ）中継基板に凸部を有する粘着層を形成する工程
（Ｇ）凸部に電子デバイスを密着させ、支持体を破断させて電子デバイスを中継基板に転写する工程
（Ｈ）第２基板の表面に設けられた粘着層に中継基板上の電子デバイスを密着させることにより、電子デバイスを中継基板から第２基板に転写する工程
（Ｉ）電子デバイスに付属する支持体の破片を除去する工程
（Ｊ）粘着層のうち少なくとも電子デバイスで覆われていない露出領域を除去する工程
（Ｋ）電子デバイスの表面および第２基板の表面に固定層を形成する工程
本発明による表示装置の製造方法は、電子デバイスを有する第２基板と、対向基板とが対向配置された表示装置を製造するものであって、電子デバイスを有する第２基板は、上記本発明の電子デバイスの製造方法により形成されたものである。
本発明の電子デバイスの製造方法、または本発明の表示装置の製造方法では、電子デバイスが第２基板上に配置され、電子デバイスの表面および第２基板の表面に固定層が形成されているので、電子デバイスが固定層によって第２基板に直接固定され、位置精度の低下が抑えられる。
本発明の電子デバイスの製造方法、または本発明の表示装置の製造方法によれば、電子デバイスを第２基板に転写したのち、電子デバイスに付属する支持体の破片を除去し、粘着層のうち少なくとも電子デバイスで覆われていない露出領域を除去し、電子デバイスの表面および第２基板の表面に固定層を形成するようにしたので、転写された電子デバイスの位置精度の低下を抑えることが可能となる。
本発明の第１の実施の形態に係る電子デバイスの製造方法の流れを表す図である。 図１に示した製造方法を工程順に表す断面図である。 図２に続く工程を表す断面図および平面図である。 図３に続く工程を表す断面図および平面図である。 支持体の構成を説明するための断面図である。 図４に続く工程を表す断面図である。 図６に示した製造方法の応用例を説明するための図である。 図４の変形例を表す断面図である。 図４の他の変形例を表す断面図である。 図６に続く工程を表す断面図である。 図１０に続く工程を表す断面図である。 本発明の第２の実施の形態に係る電子デバイスの製造方法の流れを表す図である。 図１２に示した製造方法を工程順に表す断面図である。 図１３に続く工程を表す断面図である。 本発明の第３の実施の形態に係る電子デバイスの製造方法の流れを表す図である。 図１５に示した製造方法を工程順に表す断面図である。 図１６に続く工程を表す断面図および平面図である。 図１７に続く工程を表す断面図および平面図である。 電子デバイスの他の例を表す断面図である。 電子デバイスの更に他の例を表す断面図である。 電子デバイスの更に他の例を表す断面図である。 電子デバイス群の例を表す断面図である。 電子デバイス群の他の例を表す断面図および平面図である。 電子デバイス群の更に他の例を表す平面図である。 図２４に示した電子デバイス群の一部を拡大して表す平面図である。 図２５に示した電子デバイス群の等価回路を表す図である。 本発明を適用した液晶表示装置の構成を表す断面図である。 電子デバイスの第２基板への追加的な固定方法の一例を説明するための図である。 電子デバイスの第２基板への追加的な固定方法の他の例を説明するための図である。 電子デバイスの第２基板への追加的な固定方法の更に他の例を説明するための図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（粘着層の全部を除去する例）
２．第２の実施の形態（粘着層の露出領域のみを除去する例）
３．第３の実施の形態（支持層と支持体とを別の層として形成する例）
４．適用例１（電子デバイス）
５．適用例２（電子デバイス群）
６．適用例３（表示装置）
７．変形例１（追加的な固定方法の例）
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図２ないし図１１はこの製造方法を工程順に表したものである。まず、図２（Ａ）に示したように、第１基板１１に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層１２を形成する（ステップＳ１０１）。
第１基板１１は、例えば、厚みが０．３ｍｍ〜５．０ｍｍであり、ガラス，合成石英，サファイア，シリコン，セラミックスなど、電子デバイスを形成するのに適した材質であることが望ましい。
犠牲層１２は、例えば、厚みが１０ｎｍ〜１０００００ｎｍであり、例えば、アルカリ金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物、または、アルカリ土類金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物により構成されている。このように犠牲層１２として、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方を用いることにより、高速エッチングが可能であると共に、３００℃以上の高温なプロセスも許容できる。よって、真空蒸着，スパッタあるいはＣＶＤなどのさまざまな成膜方法およびフォトリソグラフィを含む一般的な半導体製造技術を利用して、旧来と同様の高い性能や信頼性をもつ電子デバイスを形成することができる。
具体的には、アルカリ金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物としては、例えば、酸化リチウム（Ｌｉ２Ｏ），炭酸リチウム（Ｌｉ２ＣＯ３），炭酸ナトリウム（炭酸ソーダ）（Ｎａ２ＣＯ３），過炭酸ナトリウム（Ｎａ２ＣＯ４），亜二チオン酸ナトリウム（亜ジチオン酸ナトリウム）（Ｎａ２Ｓ２Ｏ４），亜硫酸ナトリウム（
Ｎａ２ＳＯ３），亜硫酸水素ナトリウム（ＮａＨＳＯ３），硫酸ナトリウム（芒硝）
（Ｎａ２ＳＯ４），チオ硫酸ナトリウム（ハイポ）（Ｎａ２Ｓ２Ｏ３），亜硝酸ナ
トリウム（ＮａＮＯ２），硝酸ナトリウム（ＮａＮＯ３），硝酸カリウム（ＫＮＯ３
），亜硝酸カリウム（ＫＮＯ２），亜硫酸カリウム（Ｋ２ＳＯ３），硫酸カリウム（
Ｋ２ＳＯ４），炭酸カリウム（Ｋ２ＣＯ３），炭酸水素カリウム（ＫＨＣＯ３），
過炭酸カリウム（Ｋ２ＣＯ４）が挙げられる。
アルカリ土類金属の酸化物，炭酸化物，硫酸化物あるいは水酸化物としては、例えば、酸化ベリリウム（ＢｅＯ），硫酸マグネシウム（ＭｇＳＯ４ ），酸化マグネシウム（ＭｇＯ），炭酸マグネシウム（ＭｇＣＯ３ ），硫酸カルシウム（ＣａＳＯ４ ），炭酸カルシウム（ＣａＣＯ３ ），酸化カルシウム（ＣａＯ），水酸化カルシウム（Ｃａ（ＯＨ）２ ），酸化ストロンチウム（ＳｒＯ），チタン酸ストロンチウム（ＳｒＴｉＯ３ ），クロム酸ストロンチウム（ＳｒＣｒＯ４ ），ストロンチアン鉱（ＳｒＣＯ３ ，炭酸ストロンチウム），天青石（ＳｒＳＯ４ ，硫酸ストロンチウム），硝酸ストロンチウム（Ｓｒ（ＮＯ３ ）２ ），過酸化バリウム（ＢａＯ２ ），酸化バリウム（ＢａＯ），水酸化バリウム（Ｂａ（ＯＨ）２ ），チタン酸バリウム（ＢａＴｉＯ３ ），硫酸バリウム（ＢａＳＯ４ ），炭酸バリウム（ＢａＣＯ３ ），酢酸バリウム（Ｂａ（ＣＨ３ ＣＯＯ）２ ），クロム酸バリウム（ＢａＣｒＯ４ ）が挙げられる。
次いで、図２（Ｂ）に示したように、犠牲層１２の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ１０２）、このレジスト膜をマスクとしたエッチングにより、犠牲層１２の一部を除去して所定の形状にパターニングする（ステップＳ１０３）。これにより、第１基板１１の一部（電子デバイスの形成予定領域）に、犠牲層１２が形成される。
続いて、図２（Ｃ）に示したように、第１基板１１の全面に支持層１３を形成する（ステップＳ１０４）。支持層１３は、犠牲層１２の上面に形成される部分については、後述する電子デバイス１４の層内の応力分布に対して変形しない程度の剛性および厚みを有する一方、犠牲層１２の側面に形成される部分については、後述する転写工程で容易に破断可能であることが望ましい。また、支持層１３は、後述する犠牲層１２のエッチングの際に電子デバイスが損傷を受けないための保護膜としての機能も有しており、上述した材料よりなる犠牲層１２をエッチングする溶液に対して不溶な材料、またはエッチングレートが５分の１（１／５）程度以下の材料により構成されていることが好ましい。なお、支持層１３は、必ずしも第１基板１１の全面に形成される必要はなく、少なくとも犠牲層１２を覆って形成されていればよい。
このような支持層１３は、例えば、厚みが１０ｎｍ〜１０００００ｎｍであり、酸化物，窒化物，金属または樹脂により構成されている。酸化物としては、例えば、ＳｉＯ２ ，Ａｌ２ Ｏ３ ，ＺｎＯ，ＮｉＯ，ＳｎＯ２ ，ＴｉＯ２ ，ＶＯ２ ，Ｉｎ２ Ｏ３ が挙げられる。窒化物としては、例えば、ＳｉＮｘ ，ＧａＮ，ＩｎＮ，ＴｉＮ，ＢＮ，ＡｌＮ，ＺｒＮが挙げられる。金属としては、例えば、Ａｕ，Ａｇ，Ｐｔ，Ｃｕ，Ｃｒ，Ｎｉ，Ａｌ，Ｆｅ，Ｔａが挙げられる。また、不純物を添加したＡｌ−Ｎｄ合金、またはＡｌＳｉなどでもよい。樹脂としては、例えば、アクリル樹脂，エポキシ樹脂またはポリイミド樹脂が挙げられる。
そののち、図２（Ｄ）に示したように、犠牲層１２の上に支持層１３を間にして、電子デバイス１４を形成する（ステップＳ１０５）。これにより、犠牲層１２を除去する際のエッチングによって電子デバイス１４がダメージを受けるおそれをなくすことができる。電子デバイス１４は、図２ないし図４ではその詳細な構成を省略しているが、ＴＦＴ，キャパシタ，抵抗，配線，透明電極，ＥＬ（Electro Luminescence）素子，カラーフィルタ，光学素子など、所望の機能を有する電子デバイスであればいかなるものでもよい。
電子デバイス１４を形成したのち、図２（Ｅ）に示したように、電子デバイス１４の上に保護層１５を形成する（ステップＳ１０６）。保護層１５は、例えば、厚みが１０ｎｍ〜１０００００ｎｍであり、酸化物，窒化物または樹脂により構成されている。酸化物としては、例えば、ＳｉＯ２ ，Ａｌ２ Ｏ３ ，ＺｎＯ，ＮｉＯ，ＳｎＯ２ ，ＴｉＯ２ ，ＶＯ２ ，Ｉｎ２ Ｏ３ が挙げられる。窒化物としては、例えば、ＳｉＮｘ ，ＧａＮ，ＩｎＮ，ＴｉＮ，ＢＮ，ＡｌＮ，ＺｒＮが挙げられる。樹脂としては、例えば、アクリル樹脂，エポキシ樹脂またはポリイミド樹脂が挙げられる。
保護層１５を形成したのち、保護層１５の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし（ステップＳ１０７）、このレジスト膜をマスクとしたドライエッチングまたはウエットエッチングにより、図３に示したように、保護層１５および支持層１３の一部を除去して犠牲層１２の少なくとも側面の一部を露出させる（ステップＳ１０８）。このとき、犠牲層１２の側面に支持層１３の一部を残すことにより、後述する支持体１３Ｂを形成する。
犠牲層１２の一部を露出させたのち、図４に示したように、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。これにより、転写用電子デバイス基板１０が形成される。
転写用電子デバイス基板１０では、支持層１３は、本体部１３Ａの両側に支持体１３Ｂを有している。本体部１３Ａの上面には、電子デバイス１４が形成されている。本体部１３Ａと第１基板１１の表面との間には、犠牲層１２が除去されたことにより間隙が形成されており、本体部１３Ａおよびその上の電子デバイス１４は、支持体１３Ｂにより、中空に浮いた状態で保持されている。
電子デバイス１４を容易に転写するための支持層１３の形状の条件は、以下の通りである。図５に示したように、電子デバイス１４は、第１基板１１上において、支持体１３Ｂで支えられて中空に浮いた状態となる。このとき、支持体１３Ｂは、電子デバイス１４に対して９０°〜１５０°程度の傾きａを持って形成されていることが好ましい。これにより、支持体１３Ｂが水平または水平に近い場合と比べて、電子デバイス１４の転写時に、その屈曲部に応力が集中し、優先的に破断させることが可能となるからである。
また、支持体１３Ｂの幅は、電子デバイス１４の幅に比べて１：１以下であることが望ましい。より高密度に電子デバイス１４を配置することによって生産性の面で高い効果を得ることができるからである。
更に、転写の条件として、電子デバイス１４と第２基板２１との密着応力をσ（Ｄ２）、密着面積をＡ（Ｄ２）として、支持体１３Ｂの材料の破断応力をσ（ｓｕｓ）、支持体１３Ｂの幅をｗ（ｓｕｓ）、支持体１３Ｂの厚みをｔ（ｓｕｓ）、電子デバイス１４あたりの支持体１３Ｂの本数をｎとすると、数１が成り立つことが望ましい。
（数１）
σ（Ｄ２）×Ａ（Ｄ２）＞σ（ｓｕｓ）×ｗ（ｓｕｓ）×ｔ（ｓｕｓ）×ｎ
犠牲層１２を除去したのち、図６（Ａ）に示したように、ガラスまたは樹脂フィルムよりなる中継基板３１を用意し、この中継基板３１の表面に、凸部３２Ｃを有する粘着層３２を形成する。粘着層３２は、シリコーンゴム（例えば、ＰＤＭＳ）を成膜することによって形成してもよいし、または、紫外線照射により固着力が低下する粘着剤を成膜することによって形成してもよい。
凸部３２Ｃは、レプリカ法により形成してもよいし、直接加工により形成してもよい。レプリカ法とは、所望の形状と反転した凹凸を平坦度の高いガラス基板などの上にフォトレジストにより形成し、その上にＰＤＭＳなどのシリコーンゴムを流し込み、加熱硬化させたのち、中継基板３１上に写し取る方法である。また、直接加工法とは、中継基板３１上にＰＤＭＳなどのシリコーンゴムを所望の厚みで塗布して、加熱硬化したのち、酸素プラズマによって表面を酸化、親水化してフォトレジストを塗布し、所望のパターンを形成し、このレジストをマスクとしたドライエッチングにより、不要なシリコーンゴムを除去する方法である。
そののち、中継基板３１の粘着層３２の凸部３２Ｃに第１基板１１上の電子デバイス１４を密着させ、第１基板１１を分離すると、同じく図６（Ａ）に示したように、凸部３２Ｃに接触した電子デバイス１４のみが選択的に中継基板３１に転写される（ステップＳ５０１）。
電子デバイス１４を中継基板３１に選択的に転写したのち、図６（Ｂ）に示したように、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。第２基板２１としては、シリコン（Ｓｉ），合成石英，ガラス，金属，樹脂フィルム，紙など、さまざまなものが選択できる。転写工程が主に機械的なものであり、熱や光の制約を受けないからである。
粘着層２２は、第２基板２１と電子デバイス１４との密着を良好にするためのものであり、例えば、第２基板２１の表面に紫外線硬化樹脂または熱硬化樹脂を塗布することにより形成する。また、粘着層２２は、シリコーンゴム，ブタジエンゴムあるいはＡＢＳ樹脂などの弾性樹脂を成膜することにより形成してもよい。この場合、いずれの樹脂においても、材料のヤング率が１０ＧＰａ以下のものが望ましい。粘着層２２の厚みは、例えば、支持体１３Ｂの高さよりも厚いことが好ましく、具体的には５０ｎｍ以上２μｍ以下であることが好ましい。また、粘着層２２は未硬化の状態で使用する。
続いて、同じく図６（Ｂ）に示したように、第２基板２１の表面に設けられた粘着層２２に、中継基板３１上の電子デバイス１４を密着させる。そののち、中継基板３１を分離すると、図６（Ｃ）に示したように、電子デバイス１４が中継基板３１から第２基板２１に転写される（ステップＳ３０１）。中継基板３１の粘着層３２がシリコーンゴムよりなるものであれば、電子デバイス１４は中継基板３１に仮接着されている状態であるので、容易に第２基板２１へと転写される。また、中継基板３１の粘着層３２が、紫外線で固着力が低下する樹脂よりなるものであれば、紫外線を照射しながら転写する必要がある。
なお、第１基板１１に残った電子デバイス１４は、同様にして選択転写を繰り返し行うことができる。また、第１基板１１は、すべての電子デバイス１４が抜き取られた時点で、不要物をエッチング除去し、第１基板１１を再利用することができる。第１基板１１は、数２で表される回数、繰り返して利用することができる。
（数２）
第１基板１１の繰り返し利用回数Ｎ＝
（第１基板１１上の電子デバイス１４の個数）／（第２基板２１に必要な電子デバイス１４の個数）
このような選択転写は、例えば図７に示したような応用例が可能である。すなわち、まず、図７（Ａ），図７（Ｂ）および図７（Ｃ）に示したように、３枚の別々の第１基板１１Ａ，１１Ｂ，１１Ｃに、電子デバイス１４としてＴＦＴ，キャパシタＣｓ，受光素子ＰＤをそれぞれ形成する。次いで、図７（Ｄ）に示したように、１回目の選択転写工程で、第１基板１１ＡからＴＦＴを第２基板２１に転写する。続いて、図７（Ｅ）に示したように、２回目の選択転写工程で、第１基板１１ＢからキャパシタＣｓを第２基板２１に追加して転写する。そののち、図７（Ｆ）に示したように、３回目の選択転写工程で、第１基板１１Ｃから受光素子ＰＤを第２基板２１に追加して転写する。受光素子ＰＤを選択転写したのち、図７（Ｇ）に示したように、転写されたＴＦＴ，キャパシタＣｓおよび受光素子ＰＤの間に配線Ｗを形成する。なお、配線工程については後述する。
この応用例では、ＴＦＴ，キャパシタＣｓおよび受光素子ＰＤを別々の第１基板１１Ａ〜１１Ｃ上に作製するので、個々の素子の高機能化を図ることができる。通常は、これらを同一の基板上に作製するため、製造工程の観点から一部の層を共通化し、そのために個々の素子としてみた場合に最も望ましい性能から外れた設計をする必要がある場合もあるからである。また、第１基板１１Ａ〜１１Ｃとしては、合成石英やシリコン（Ｓｉ）ウェハーなど多様化できる。第２基板２１の選択範囲が広がることは第１の実施の形態と同様である。また、第１基板１１上に電子デバイス１４を高密度に配置することができるので、エッチングなどで除去される材料を少なくして有効利用することができ、高生産性化が可能となり、多面取りが不要となる。
更に、電子デバイス１４の転写を、第１基板１１よりも大きな第２基板２１に対して繰り返し行うことで、大型基板のデバイス製造が可能となる。転写装置および配線形成工程は、大型基板に適応したものでなければならないが、大型基板用のＴＦＴ製造工程は不要であり、初期の設備投資を大幅に抑えられるという利点もある。
電子デバイス１４を第２基板２１に転写したのち、図６（Ｄ）に示したように、例えばＣＦ４ などのフッ素系のエッチングガスを用いたドライエッチングにより、電子デバイス１４に付属する支持体１３Ｂの破片を除去し（ステップＳ７０１）、本体部１３Ａのみを残す。
支持体１３Ｂを除去する際には、第２基板２１全体がエッチングガスに晒されることになるので、支持体１３Ｂ以外の部分がエッチングされてしまうのを可能な限り抑えることが必要である。そのため、図８に示したように、保護膜１５の厚みＴ１５を、支持体１３Ｂの厚みＴ１３Ｂに比べて十分に厚くすることが望ましい。または、図９に示したように、保護層１５上にエッチングストッパー層１６を形成することが望ましい。図９の場合、支持体１３Ｂを含めた支持層１３をＳｉＯ２ またはＳｉＮｘ などのドライエッチング可能な酸化物により構成し、エッチングストッパー層１６を金属などのエッチング耐性の高い材料により構成する。具体的には、チタン（Ｔｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）またはアルミニウム（Ａｌ）などが挙げられる。
支持体１３Ｂを除去したのち、図１０（Ａ）に示したように、酸素を主な成分としたプラズマＰを用いたアッシングにより、粘着層２２を構成する樹脂を分解し、粘着層２２を除去する（ステップＳ７０２）。粘着層２２を除去することによって、その後に配線などの構造物を形成する際に、粘着層２２を構成する樹脂の熱的な変形による位置精度の低下を抑えることができる。
このアッシングでは、エッチングの異方性の低い条件を用いる。例えば、ＲＦプラズマ装置を用いて、アノード上に第２基板２１を設置することにより、第２基板２１へのプラズマバイアスを小さくした、アノードカップリングモードを利用する。これにより、図１０（Ｂ）に示したように、電子デバイス１４下の粘着層２２が等方的に徐々に分解され、最終的には図１０（Ｃ）に示したように、粘着層２２の全部が除去され、支持層１３の本体部１３Ａと第２基板２１とが直に接する状態が実現される。
粘着層２２を除去したのち、図１１（Ａ）に示したように、例えばＣＶＤ法により、電子デバイス１４および保護層１５の表面と第２基板２１の表面とに固定層２６を形成する（ステップＳ７０３）。図１０（Ｃ）に示した状態では電子デバイス１４は第２基板２１に固定されておらず、静電気またはファンデルワールス力で密着しているにとどまるが、固定層２６により電子デバイス１４を第２基板２１に確実に固定することができる。固定層２６は、後続の熱工程の影響で電子デバイス１４の位置ズレなどを抑えるため、耐熱性が高くヤング率の大きな材料よりなる連続した膜であることが望ましい。具体的には、固定層２６は、例えば、厚みが１０ｎｍ〜５００ｎｍ程度であり、ＳｉＯ２ またはＳｉＮｘ により構成されている。
固定層２６を形成したのち、図１１（Ｂ）に示したように、例えばエッチングにより固定層２６および保護層１５にコンタクトホールＴＨを設ける（ステップＳ７０４）。このコンタクトホールＴＨは、電子デバイス１４に配線を接続するためのものであり、電子デバイス１４の電極の一部を露出させるように形成する。なお、図９に示したように保護層１５上にエッチングストッパー層１６を形成した場合には、コンタクトホールＴＨを設ける工程において除去する。
固定層２６および保護層１５にコンタクトホールＴＨを設けたのち、図１１（Ｃ）に示したように、コンタクトホールＴＨを介して電子デバイス１４に配線Ｗを接続する（ステップＳ７０５）。なお、電子デバイス１４を転写する際に中継基板３１を用いない場合には、転写された電子デバイス１４の上面に支持層１３および固定層２６が配置され、この支持層１３および固定層２６に設けられたコンタクトホールを介して配線Ｗが電子デバイス１４に接続される。
このように本実施の形態では、電子デバイス１４を第２基板２１に転写したのち、粘着層２２を除去するようにしたので、その後に配線などの構造物を形成する際に、粘着層２２を構成する樹脂の熱的な変形による位置精度の低下を抑えることができる。また、粘着層２２を除去したのち、電子デバイス１４および保護層１５の表面と第２基板２１の表面とに固定層２６を形成するようにしたので、電子デバイス１４を第２基板２１に確実に固定し、電子デバイス１４の位置ズレなどを抑えることができる。
（第２の実施の形態）
図１２は、本発明の第２の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図１３および図１４はこの製造方法を工程順に表したものである。本実施の形態は、粘着層２２を紫外線硬化樹脂により構成し、粘着層２２を硬化させたのち電子デバイス１４で覆われていない露出領域２２Ｄのみを除去するようにしたものである。なお、第１の実施の形態と同一の工程については図２ないし図１１を参照して説明する。
まず、第１の実施の形態と同様にして、図２（Ａ）ないし図２（Ｅ）および図３に示した工程により、第１基板１１に、犠牲層１２，支持層１３，電子デバイス１４および保護層１５を形成し、保護層１５および支持層１３の一部を除去して犠牲層１２の少なくとも側面の一部を露出させる（ステップＳ１０１〜ステップＳ１０８）。
次いで、第１の実施の形態と同様にして、図４に示した工程により、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。
続いて、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、中継基板３１に、凸部３２Ｃを有する粘着層３２を形成する。凸部３２Ｃは、第１の実施の形態と同様にして、レプリカ法または直接加工により形成することができる。そののち、第１の実施の形態と同様にして、同じく図６（Ａ）に示した工程により、中継基板３１の粘着層３２の凸部３２Ｃに第１基板１１上の電子デバイス１４を密着させ、第１基板１１を分離すると、凸部３２Ｃに接触した電子デバイス１４のみが選択的に中継基板３１に転写される（ステップＳ５０１）。
電子デバイス１４を中継基板３１に選択的に転写したのち、第１の実施の形態と同様にして、図６（Ｂ）に示した工程により、第２基板２１を用意し、この第２基板２１の表面に粘着層２２を形成する（ステップＳ２０１）。その際、粘着層２２を紫外線硬化樹脂により構成する。
続いて、第１の実施の形態と同様にして、同じく図６（Ｂ）に示したように、第２基板２１の表面に設けられた粘着層２２に、中継基板３１上の電子デバイス１４を密着させる。そののち、中継基板３１を分離すると、図１３（Ａ）に示したように、電子デバイス１４が中継基板３１から第２基板２１に転写される（ステップＳ３０１）。
電子デバイス１４を第２基板２１に転写したのち、図１３（Ｂ）に示したように、第１の実施の形態と同様にして、図６（Ｄ）に示した工程により、例えばドライエッチングにより、電子デバイス１４に付属する支持体１３Ｂの破片を除去し（ステップＳ７０１）、本体部１３Ａのみを残す。
支持体１３Ｂを除去したのち、図１３（Ｃ）に示したように、第２基板２１の裏側から紫外線ＵＶを照射することにより、粘着層２２を硬化させる（ステップＳ７０６）。
粘着層２２を硬化させたのち、図１３（Ｄ）に示したように、酸素を主な成分としたプラズマＰを用いたアッシングにより、粘着層２２のうち電子デバイス１４で覆われている領域を残して、電子デバイス１４で覆われていない露出領域２２Ｄを除去する（ステップＳ７０２）。このように粘着層２２を硬化させたのちに露出領域２２Ｄのみを除去することによって、後続する熱工程での粘着層２２の変形を抑制することができる。また、その後に配線などの構造物を形成する際に、粘着層２２を構成する樹脂の熱的な変形による位置精度の低下を抑えることができる。このアッシングでは、例えばＲＩＥ（Reactive Ion Etching）モードのような、エッチング異方性のある条件を用いることが望ましい。
粘着層２２の露出領域２２Ｄを除去したのち、図１４（Ａ）に示したように、第１の実施の形態と同様にして、図１１（Ａ）に示した工程により、例えばＣＶＤ法により、電子デバイス１４および保護層１５の表面と第２基板２１の表面とに固定層２６を形成する（ステップＳ７０３）。
固定層２６を形成したのち、図１４（Ｂ）に示したように、第１の実施の形態と同様にして、図１１（Ｂ）に示した工程により、例えばエッチングにより固定層２６および保護層１５にコンタクトホールＴＨを設ける（ステップＳ７０４）。
固定層２６および保護層１５にコンタクトホールＴＨを設けたのち、図１４（Ｃ）に示したように、コンタクトホールＴＨを介して電子デバイス１４に配線Ｗを接続する（ステップＳ７０５）。なお、電子デバイス１４を転写する際に中継基板３１を用いない場合には、転写された電子デバイス１４の上面に支持層１３および固定層２６が配置され、この支持層１３および固定層２６に設けられたコンタクトホールを介して配線Ｗが電子デバイス１４に接続される。
このように本実施の形態では、第１の実施の形態の効果に加えて、粘着層２２を紫外線硬化樹脂により構成し、粘着層２２を硬化させたのちに露出領域２２Ｄのみを除去するようにしたので、後続する熱工程での粘着層２２の変形を抑制することが可能となる。
（第３の実施の形態）
図１５は、本発明の第３の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図１６ないし図１８はこの製造方法を工程順に表したものである。本実施の形態は、支持体を支持層１３とは別に形成することにおいて第１の実施の形態と異なるものである。よって、第１の実施の形態と同一の工程については図２ないし図１１を参照し同一の符号を用いて説明する。
まず、第１の実施の形態と同様にして、図２（Ａ）に示した工程により、第１基板１１に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層１２を形成する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、図２（Ｂ）に示した工程により、犠牲層１２の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち（ステップＳ１０２）、このレジスト膜をマスクとしたエッチングにより、犠牲層１２の一部を除去して所定の形状にパターニングする（ステップＳ１０３）。これにより、第１基板１１の一部（電子デバイスの形成予定領域）に、犠牲層１２が形成される。
続いて、第１の実施の形態と同様にして、図２（Ｃ）に示した工程により、第１基板１１の全面に支持層１３を形成する（ステップＳ１０４）。
そののち、第１の実施の形態と同様にして、図２（Ｄ）に示した工程により、犠牲層１２の上に支持層１３を間にして、電子デバイス１４を形成する（ステップＳ１０５）。
電子デバイス１４を形成したのち、第１の実施の形態と同様にして、図２（Ｅ）に示した工程により、電子デバイス１４の上に保護層１５を形成する（ステップＳ１０６）。
保護層１５を形成したのち、保護層１５の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングする（ステップＳ１０７）。続いて、このレジスト膜をマスクとしたドライエッチングまたはウエットエッチングにより、図１６（Ａ）に示したように、保護層１５および支持層１３の一部を除去して犠牲層１２の一部を露出させる（ステップＳ１０８）。このとき、支持層１３および保護層１５を犠牲層１２の上面のみに残し、犠牲層１２の側面の全部を露出させる。
保護層１５および支持層１３の一部を除去したのち、図１６（Ｂ）に示したように、電子デバイス１４，支持層１３，保護層１５，犠牲層１２および第１基板１１の表面に、支持体層１７Ａを形成する（ステップＳ１１１）。支持体層１７Ａは、例えば、厚みが５０ｎｍであり、犠牲層１２をエッチングする溶液に対して耐性があり、ドライエッチングにより加工可能な材料により構成されていることが好ましい。具体的には、支持体層１７Ａの構成材料としては、例えば、アモルファスシリコン（ａ−Ｓｉ），二酸化シリコン（ＳｉＯ２ ）および窒化シリコン（ＳｉＮｘ ）が挙げられる。また、支持体層１７Ａは、アルミニウム（Ａｌ）またはモリブデン（Ｍｏ）などの金属でもよい。
支持体層１７Ａを形成したのち、この支持体層１７Ａの上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングする（ステップＳ１１２）。続いて、このレジスト膜をマスクとしたドライエッチングまたはウエットエッチングにより、図１７に示したように、支持体層１７Ａの一部を除去して、支持体１７を形成する（ステップＳ１１３）。支持体１７の位置は、例えば、支持層１３，電子デバイス１４および保護層１５の両側とする。このように支持体層１７Ａを支持層１３とは別に設けることにより、支持体層１７Ａを支持層１３とは異なる材料により構成し、それぞれの厚みを独立して制御することが可能となる。よって、電子デバイス１４の信頼性や設計パラメータと転写の容易性とを両立させることが可能となる。
支持体１７を形成したのち、図１８に示したように、エッチングにより犠牲層１２を除去する（ステップＳ１０９）。これにより、転写用電子デバイス基板１０Ａが形成される。
転写用電子デバイス基板１０Ａでは、電子デバイス１４は、支持層１３および保護層１５の間に挟まれており、支持層１３，電子デバイス１４および保護層１５の両側に支持体１７が形成されている。支持層１３と第１基板１１の表面との間には、犠牲層１２が除去されたことにより間隙が形成されており、支持層１３，電子デバイス１４および保護層１５は、支持体１７により中空に浮いた状態で保持されている。この転写用電子デバイス基板１０Ａは、第１の実施の形態と同様にして、電子デバイス１４を第２基板２１に転写および固定することが可能である。
このように本実施の形態では、支持層１３を犠牲層１２の上面のみに残したのちに支持体１７を形成するようにしたので、支持層１３と支持体１７とを異なる材料により構成し、それぞれの厚みを独立して制御することが可能となる。よって、電子デバイスの信頼性や設計パラメータと転写の容易性とを両立させることが可能となる。
なお、本実施の形態では、支持体層１７Ａまたは支持体１７を保護層１５とは別に形成するようにした場合について説明したが、支持体層１７Ａまたは支持体１７と保護層１５とを兼用することも可能である。
（適用例１）
上記各実施の形態の製造方法は、例えば図１９ないし図２１に示したような種々の電子デバイス１４に適用可能である。図１９は、支持層１３上に、ゲート電極１１１，ゲート絶縁膜１１２，水素化アモルファスシリコン層１１３，ｎ＋アモルファスシリコン層１１４およびソース・ドレイン電極１１５を順に形成したＴＦＴの例を表している。ゲート電極１１１は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。ゲート絶縁膜１１２は、例えば、厚みが３００ｎｍであり、窒化ケイ素（ＳｉＮｘ ）により構成されている。水素化アモルファスシリコン層１１３は、例えば、厚みが３００ｎｍであり、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）により構成されている。ｎ＋アモルファスシリコン層１１４は、例えば、厚みが５０ｎｍであり、ｎ＋アモルファスシリコン（ｎ＋ａ−Ｓｉ：Ｈ）により構成されている。ソース・ドレイン電極１１５は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。
図２０は、支持層１３上に、電極１２１，絶縁膜１２２および電極１２３を順に形成したキャパシタの例を表している。電極１２１は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。絶縁膜１２２は、例えば、厚みが２００ｎｍであり、二酸化ケイ素（ＳｉＯ２ ）により構成されている。電極１２３は、例えば、厚みが２００ｎｍであり、クロム（Ｃｒ）により構成されている。
図２１は、支持層１３上に、透明電極１３１，絶縁膜１３２，ＥＬ層１３３，絶縁膜１３４および電極１３５を順に形成したＥＬ素子（無機ＥＬ素子）の例を表している。透明電極１３１は、例えば、厚みが４００ｎｍであり、ＩＴＯにより構成されている。絶縁膜１３２は、例えば、厚みが１００ｎｍであり、二酸化ケイ素（ＳｉＯ２ ）により構成されている。ＥＬ層１３３は、例えば、厚みが１μｍであり、ＺｎＳ：Ｍｎにより構成されている。絶縁膜１３４は、例えば、厚みが５μｍであり、ＳｉＮｘ により構成されている。電極１３５は、例えば、厚みが５００ｎｍであり、クロム（Ｃｒ）により構成されている。
（適用例２）
また、上記各実施の形態の製造方法は、例えば図２２ないし図２４に示したように、一つの犠牲層１２の上に、一つの支持層１３を間にして、複数の電子デバイス１４を含む電子デバイス群１４Ａを形成する場合にも適用することができる。これにより、例えば電子回路なども容易に転写可能となる。
図２２は、電子デバイス群１４Ａとして、例えば、ＴＦＴおよびキャパシタＣｓを形成した場合を表したものである。ＴＦＴは、例えば、犠牲層１２の上に支持層１３を間にして、ゲート電極４１，絶縁膜４２，水素化アモルファスシリコン層４３，エッチングストッパー層４４，アモルファスシリコン層（ｎ＋ａ−Ｓｉ：Ｈ）４５およびソース／ドレイン電極４６を順に有している。キャパシタＣｓは、例えば、犠牲層１２の上に支持層１３を間にして、コモン電極６１，絶縁膜４２およびソース電極４６を変形させることにより形成された対向電極を有している。
図２３は、電子デバイス群１４Ａとして、例えば、ＴＦＴおよびキャパシタＣｓと共に、配線の交差部ＩＳを形成した場合を表したものである。交差部ＩＳは、例えば、ゲート配線Ｘ１とドレイン配線Ｙ１との交差部、および配線Ｘ２とドレイン配線Ｙ１との交差部を含んでいる。
図２４は、電子デバイス群１４Ａとして、例えば、有機ＥＬ表示装置用のアクティブマトリクス駆動回路を形成した場合を表している。図２５は、図２４において点線１４Ｂで囲まれた電子デバイス群１４Ａの一部を拡大して表したものであり、図２６はその等価回路を表したものである。なお、図２４では、犠牲層１２を点線で表している。
犠牲層１２および支持層１３は、電子デバイス群１４Ａの全体に対応して形成されている。犠牲層１２および支持層１３の周囲には、複数の支持体１７が適切な間隔で配置されている。
支持層１３は、電子デバイス１４を回避した位置に、犠牲層１２を露出させる貫通孔１３Ｆを有していることが好ましい。貫通孔１３Ｆから犠牲層１２のエッチングを進行させるすることができ、犠牲層１２の面積が広い場合でもエッチングに要する時間を短縮することが可能となるからである。貫通孔１３Ｆには支持体１７があってもよいし、なくてもよい。
電子デバイス群１４Ａは、ＴＦＴ１，ＴＦＴ２と、キャパシタＣｓと、有機ＥＬ素子ＯＬＥＤとを有するアクティブ型の駆動回路である。ＴＦＴ２は、そのゲートが対応するゲート配線Ｘ１に接続され、そのドレインが対応するドレイン配線Ｙ１に接続され、ソースがＴＦＴ１のゲートに接続されている。ＴＦＴ１は、そのドレインが対応する配線Ｘ２に接続され、ソースが有機ＥＬ素子ＯＬＥＤのアノードに接続されている。有機ＥＬ素子ＯＬＥＤのカソードは接地配線Ｙ２に接続されている。なお、この接地配線Ｙ２は全ての有機ＥＬ素子ＯＬＥＤに対して共通に配線されている。保持容量Ｃｓは、ＴＦＴ１のドレインとゲートとの間に接続されている。
ＴＦＴ２は、ゲート配線Ｘ１から供給される制御信号に応じて導通し、ドレイン配線Ｙ１から供給された映像信号の信号電位をサンプリングしてキャパシタＣｓに保持するものである。ＴＦＴ１は、電源電位Ｖｄｄにある配線Ｘ２から電流の供給を受け、キャパシタＣｓに保持された信号電位に応じて駆動電流を有機ＥＬ素子ＯＬＥＤに供給するものである。有機ＥＬ素子ＯＬＥＤは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
（適用例３）
図２７は、図２３に示したＴＦＴおよびキャパシタＣｓを含む電子デバイス群１４Ａを備えたアクティブマトリクスＴＦＴ基板を用いて構成された液晶表示装置の断面構成を表したものである。この液晶表示装置は、例えば液晶テレビとして用いられるものであり、アクティブマトリクスＴＦＴ基板である第２基板２１と、ガラスよりなる対向基板７１が対向配置された構成を有している。第２基板２１および対向基板７１の周囲は、シール剤８１で封止され、内部に液晶よりなる液晶層８２が設けられている。第２基板２１および対向基板７１の外側には、それぞれ偏光板８３が設けられている。
第２基板２１上には、上記実施の形態の方法により転写された電子デバイス群１４Ａが配置されている。電子デバイス１４（ＴＦＴおよびキャパシタＣｓ）の下面には支持層１３が形成されている。電子デバイス１４および保護層１５の表面および第２基板２１の表面には、固定層２６が形成されている。電子デバイス１４は、固定層２６および保護層１５に設けられたコンタクトホールＴＨを介して配線Ｗにより接続され、その上には、層間絶縁膜５２を間にして透明電極５３が形成されている。透明電極５３の表面には配向膜５４が形成されている。なお、電子デバイス１４を転写する際に中継基板３１を用いない場合には、転写された電子デバイス１４の上面に支持層１３および固定層２６が配置され、この支持層１３および固定層２６に設けられたコンタクトホールを介して配線Ｗが電子デバイス１４に接続される。
対向基板７１には、ブラックマトリクスとしての光遮蔽膜７２，赤色，緑色および青色のカラーフィルタ７３、オーバーコート層７４，ＩＴＯよりなる透明電極７５、並びに配向膜７６が順に形成されている。透明電極５３，液晶層８２および透明電極７５により液晶表示素子が構成されている。
（変形例１）
図２８ないし図３０は、上記各実施の形態において、電子デバイス１４を第２基板２１に転写したのち、電子デバイス１４をより強固に第２基板２１に固定するための追加的な処理を表したものである。なお、図２８ないし図３０では、電子デバイス１４として図１９に示したＴＦＴを形成した場合を表している。
（追加的な固定方法１）
例えば、図２８（Ａ）に示したように、電子デバイス１４または保護層１５の表面と粘着層２２の表面とをシラノール基（ＳｉＯＨ）で修飾し、転写後に１２０℃程度で過熱、脱水することにより、図２８（Ｂ）に示したように、Ｓｉ−Ｏ−Ｓｉ結合を形成して固定する。このとき、電子デバイス１４または保護層１５の表面に、ＳｉＯ２ などの酸化物よりなる膜（図示せず）を形成し、Ｏ２ プラズマ処理，ＵＶ−Ｏ３ 処理，オゾン水処理により水酸基で修飾してもよい。
（追加的な固定方法２）
図２９（Ａ）に示したように、電子デバイス１４または保護層１５の表面と粘着層２２の表面とに、それぞれ特性が異なるが、接触することで化学的に結合する官能基を有するシランカップリング剤を成膜する。図２９（Ｂ）に示したように、それぞれの処理が行われた電子デバイス１４または保護層１５と粘着層２２とを密着させて、過熱することで化学結合を促す。
シランカップリング剤の組み合わせとしては、以下のものが挙げられる。
１．イソシアネート基を有するシランカップリング剤とアミノ基を有するシランカップリング剤
例）イソシアネート基を有するシランカップリング剤の例
３−イソシアネートプロピルトリエトキシシラン
３−イソシアネートプロピルトリクロロシラン
例）アミノ基を有するシランカップリング剤の例
Ｎ−２（アミノエチル）３−アミノプロピルメチルジメトキシシラン
Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン
３−アミノプロピルトリメトキシシラン
２．エポキシ基を有するシランカップリング剤とアミノ基を有するシランカップリング剤
例）エポキシ基を有するシランカップリング剤の例
２−（３、４エポキシシクロヘキシル）エチルトリメトキシシラン
３−グリシドキシプロピルトリメトキシシラン
３−グリシドキシプロピルトリエトキシシラン
例）アミノ基を有するシランカップリング剤の例
Ｎ−２（アミノエチル）３−アミノプロピルメチルジメトキシシラン
Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン
３−アミノプロピルトリメトキシシラン
（追加的な固定方法３）
図３０（Ａ）に示したように、保護層１５の表面に特定の金属、例えばＡｕ，Ａｇ，Ｃｕ，Ｐｄ，Ｐｔなどの金属膜１５Ａを形成し、粘着層２２の表面に以下の官能基を有するシランカップリング剤を修飾する。図３０（Ｂ）に示したように、それぞれの処理が行われた電子デバイス１４または保護層１５と粘着層２２とを密着させて、過熱することで化学結合を促す。
１．メルカプト基
例）３−メルカプトプロピルメチルジメトキシシラン
３−メルカプトプロピルトリメトキシシラン
２．アミノ基
例）Ｎ−２（アミノエチル）３−アミノプロピルメチルジメトキシシラン
Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン
３−アミノプロピルトリメトキシシラン
３．フェニル基
例）フェニルトリエトキシシラン
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
また、上記実施の形態では、電子デバイス１４としてＴＦＴ、キャパシタ等の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
更に、本発明は、液晶表示素子および有機ＥＬ素子のほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
加えて、転写する対象である電子デバイス１４としては、上記実施の形態で挙げたもののほか、ダイオード、太陽光発電素子、撮像デバイス、更に大規模な回路を有するＲＦＩＤタグなどのＩＣ、光学デバイス、マイクなどの音波デバイスが挙げられるが、この限りではない。
更にまた、上記実施の形態では、転写用デバイス基板１０として、犠牲層１２が除去され、本体部１３Ａの下面と第１基板１１の表面との間に間隙が設けられており、すぐに転写可能となっている場合について説明したが、流通または輸送段階では犠牲層１２が設けられた状態とし、転写する前に犠牲層１２を除去するようにしてもよい。
１０，１０Ａ，１０Ｂ…転写用電子デバイス基板、１１…第１基板、１２…犠牲層、１３…支持層、１３Ａ…本体部、１３Ｂ，１６…支持体、１４…電子デバイス、１４Ａ…電子デバイス群、１５…保護層、１６…エッチングストッパー層、１７Ａ…支持体層、２１…第２基板、２２，３２…粘着層、３１…中継基板、５２…層間絶縁膜、５３…透明電極、６１…コモン電極

Claims (7)

  1. 第１基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成する工程と、
    前記犠牲層を覆う支持層を形成する工程と、
    前記犠牲層の上に前記支持層を間にして電子デバイスを形成する工程と、
    前記支持層の一部を除去することにより前記犠牲層の少なくとも側面の一部を露出させ、前記支持層を前記犠牲層上の本体部と前記犠牲層の側面に残った支持体とする工程と、
    前記犠牲層を除去することにより前記支持層の本体部と前記第１基板との間に間隙を形成する工程と、
    中継基板に凸部を有する粘着層を形成する工程と、
    前記凸部に前記電子デバイスを密着させ、前記支持体を破断させて前記電子デバイスを前記中継基板に転写する工程と、
    第２基板の表面に設けられた粘着層に前記中継基板上の前記電子デバイスを密着させることにより、前記電子デバイスを前記中継基板から前記第２基板に転写する工程と、
    前記電子デバイスに付属する前記支持体の破片を除去する工程と、
    前記粘着層のうち少なくとも前記電子デバイスで覆われていない露出領域を除去する工程と、
    前記電子デバイスの表面および前記第２基板の表面に固定層を形成する工程と
    を含む電子デバイスの製造方法。
  2. 前記粘着層を除去する工程において、前記粘着層の全部を除去する
    請求項１記載の電子デバイスの製造方法。
  3. 前記粘着層を紫外線硬化樹脂により構成し、
    前記粘着層を除去する工程において、紫外線照射により前記粘着層を硬化させたのち、前記粘着層のうち前記電子デバイスで覆われている領域を残して前記露出領域を除去する
    請求項１記載の電子デバイスの製造方法。
  4. 前記固定層にコンタクトホールを設け、前記コンタクトホールを介して前記電子デバイスに配線を接続する工程を含む
    請求項１記載の電子デバイスの製造方法。
  5. 前記支持層の一部を除去する工程において前記支持層を前記犠牲層の上面のみに残し、
    前記支持体を形成する工程は、
    前記電子デバイス，前記支持層，前記犠牲層および前記第１基板の表面に、支持体層を形成する工程と、
    前記支持体層の一部を除去することにより前記支持体を形成する工程と
    を含む請求項１記載の電子デバイスの製造方法。
  6. 前記犠牲層を形成する工程において、前記犠牲層を、複数の電子デバイスを含む電子デバイス群の形成予定領域に形成し、
    前記電子デバイスを形成する工程において、前記犠牲層の上に前記支持層を間にして前記電子デバイス群を形成し、
    前記支持層の一部を除去する工程において、前記支持層の前記電子デバイスを回避した位置に、前記犠牲層を露出させる貫通孔を設ける
    請求項１記載の電子デバイスの製造方法。
  7. 電子デバイスを有する第２基板と、対向基板とが対向配置された表示装置の製造方法であって、
    前記電子デバイスを有する前記第２基板を形成する工程は、
    第１基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成する工程と、
    前記犠牲層を覆う支持層を形成する工程と、
    前記犠牲層の上に前記支持層を間にして電子デバイスを形成する工程と、
    前記支持層の一部を除去することにより前記犠牲層の少なくとも側面の一部を露出させ、前記支持層を前記犠牲層上の本体部と前記犠牲層の側面に残った支持体とする工程と、
    前記犠牲層を除去することにより前記支持層の本体部と前記第１基板との間に間隙を形成する工程と、
    中継基板に凸部を有する粘着層を形成する工程と、
    前記凸部に前記電子デバイスを密着させ、前記支持体を破断させて前記電子デバイスを前記中継基板に転写する工程と、
    第２基板の表面に設けられた粘着層に前記中継基板上の前記電子デバイスを密着させることにより、前記電子デバイスを前記中継基板から前記第２基板に転写する工程と、
    前記電子デバイスに付属する前記支持体の破片を除去する工程と、
    前記粘着層のうち少なくとも前記電子デバイスで覆われていない露出領域を除去する工程と、
    前記電子デバイスの表面および前記第２基板の表面に固定層を形成する工程と
    を含む表示装置の製造方法。
JP2009068774A 2009-03-19 2009-03-19 電子デバイスの製造方法および表示装置の製造方法 Expired - Fee Related JP4821871B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009068774A JP4821871B2 (ja) 2009-03-19 2009-03-19 電子デバイスの製造方法および表示装置の製造方法
US12/656,471 US8551818B2 (en) 2009-03-19 2010-02-01 Method of manufacturing electronic device and display
TW099103985A TW201044467A (en) 2009-03-19 2010-02-09 Method of manufacturing electronic device and display
KR1020100021135A KR20100105391A (ko) 2009-03-19 2010-03-10 전자 디바이스 제조 방법 및 표시 장치
DE102010011010A DE102010011010A1 (de) 2009-03-19 2010-03-11 Verfahren zum Herstellen einer elektronischen Einrichtung und Anzeigeeinrichtung
CN2010101349666A CN101840885B (zh) 2009-03-19 2010-03-12 电子器件的制造方法以及显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009068774A JP4821871B2 (ja) 2009-03-19 2009-03-19 電子デバイスの製造方法および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010225668A JP2010225668A (ja) 2010-10-07
JP4821871B2 true JP4821871B2 (ja) 2011-11-24

Family

ID=42675211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009068774A Expired - Fee Related JP4821871B2 (ja) 2009-03-19 2009-03-19 電子デバイスの製造方法および表示装置の製造方法

Country Status (6)

Country Link
US (1) US8551818B2 (ja)
JP (1) JP4821871B2 (ja)
KR (1) KR20100105391A (ja)
CN (1) CN101840885B (ja)
DE (1) DE102010011010A1 (ja)
TW (1) TW201044467A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2549704B1 (en) 2010-03-16 2020-09-02 Nec Corporation Digital receiver and optical communication system that uses same
JP5605563B2 (ja) * 2010-11-01 2014-10-15 国立大学法人宇都宮大学 熱伝導率測定用プローブ及びその製造方法
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
JP6012018B2 (ja) * 2012-04-05 2016-10-25 住友化学株式会社 有機ｅｌ装置及びその製造方法
KR101968637B1 (ko) * 2012-12-07 2019-04-12 삼성전자주식회사 유연성 반도체소자 및 그 제조방법
JP6236778B2 (ja) * 2012-12-19 2017-11-29 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN105009320B (zh) * 2013-03-11 2017-10-17 应用材料公司 用于oled应用的pecvd hmdso膜的等离子体固化
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102354973B1 (ko) * 2015-06-10 2022-01-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR20180029739A (ko) * 2016-09-13 2018-03-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TWI626776B (zh) * 2017-08-17 2018-06-11 華碩電腦股份有限公司 可撓式顯示器及其製造方法
JP7193840B2 (ja) * 2018-11-02 2022-12-21 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
DE102018104785A1 (de) 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von transferierbaren Bauteilen und Bauteilverbund aus Bauteilen
CN110061112B (zh) * 2019-02-28 2022-07-08 华灿光电(苏州）有限公司 GaN基发光二极管外延片及其制备方法
KR102371130B1 (ko) * 2019-03-14 2022-03-07 한국전자기술연구원 마이크로 디바이스 전사방법
JP7200884B2 (ja) * 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体の実装方法
WO2022019200A1 (ja) * 2020-07-20 2022-01-27 Ａｇｃ株式会社 透明表示装置及びその製造方法
CN112967984B (zh) * 2020-09-24 2022-03-25 重庆康佳光电技术研究院有限公司 微芯片的巨量转移方法及显示背板
CN112606586B (zh) * 2020-12-02 2022-04-26 潍坊歌尔微电子有限公司 器件转印处理方法及微型麦克风防尘装置转印处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
JP3809710B2 (ja) 1997-07-03 2006-08-16 セイコーエプソン株式会社 薄膜素子の転写方法
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
JP2003345267A (ja) * 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4693439B2 (ja) 2005-02-28 2011-06-01 株式会社東芝 アクティブマトリクス基板の製造方法
DE102005013300B4 (de) * 2005-03-22 2010-11-11 Infineon Technologies Ag Verfahren zum Erzeugen einer Polymer-Struktur auf einer Substratoberfläche
US8012594B2 (en) * 2005-06-07 2011-09-06 Fujifilm Corporation Functional film containing structure and method of manufacturing functional film
WO2007148448A1 (ja) * 2006-06-20 2007-12-27 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
JP2009068774A (ja) 2007-09-13 2009-04-02 Jfe Steel Kk 燃料ガスの燃焼制御方法

Also Published As

Publication number Publication date
JP2010225668A (ja) 2010-10-07
KR20100105391A (ko) 2010-09-29
CN101840885B (zh) 2013-03-27
DE102010011010A1 (de) 2010-10-07
US8551818B2 (en) 2013-10-08
US20100237380A1 (en) 2010-09-23
CN101840885A (zh) 2010-09-22
TW201044467A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP4821871B2 (ja) 電子デバイスの製造方法および表示装置の製造方法
JP2009152387A (ja) 電子デバイスの製造方法、転写用電子デバイス基板および表示装置
JP6253617B2 (ja) 発光装置および電子機器
KR101207441B1 (ko) 반도체장치의 제작 방법
KR101033797B1 (ko) 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
KR101635914B1 (ko) 플렉서블 표시장치의 제조 방법
TWI487020B (zh) 軟性半導體裝置之製造方法
TWI234268B (en) Manufacturing method of thin film device, optoelectronic device, and electronic machine
WO2018157814A1 (zh) 触控屏的制作方法、触控屏和显示装置
JP4468922B2 (ja) 液晶表示素子及びその製造方法
WO2004040649A1 (ja) 半導体装置および半導体装置の作製方法
JP2004281182A (ja) 半導体装置およびその作製方法
CN110148606A (zh) 显示面板及其制造方法
KR101367305B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP2007013084A (ja) 液晶表示装置及びその製造方法
JP2003323132A (ja) 薄膜デバイスの製造方法および半導体装置
US20120019764A1 (en) Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same
TW201322340A (zh) 畫素結構及其製作方法
KR102418375B1 (ko) 표시 장치 및 이의 제조 방법
JP2004140381A (ja) 薄膜素子の転写方法，薄膜素子，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JP2007311590A (ja) 被転写物の転写方法、半導体装置の製造方法および転写装置
JP2010245537A (ja) アクティブマトリックス基板の製造方法及び有機発光表示装置の製造方法
JP2010034217A (ja) 有機薄膜トランジスタの製造方法
JP2006202961A (ja) 印刷パターンを用いた処理方法及び印刷パターンの製造装置
KR102646659B1 (ko) 플렉서블 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees