KR101367305B1 - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR101367305B1 KR101367305B1 KR1020080013945A KR20080013945A KR101367305B1 KR 101367305 B1 KR101367305 B1 KR 101367305B1 KR 1020080013945 A KR1020080013945 A KR 1020080013945A KR 20080013945 A KR20080013945 A KR 20080013945A KR 101367305 B1 KR101367305 B1 KR 101367305B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- photoresist layer
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 107
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 26
- 239000012044 organic layer Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004049 embossing Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 6
- 229910001887 tin oxide Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 239000002861 polymer material Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 2
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 표시 장치에 사용되는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 위에 게이트 라인 및 게이트 전극을 형성하는 단계, 상기 게이트 라인 및 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 상기 게이트 전극과 중첩되도록 반도체층을 형성하는 단계, 상기 게이트 절연막 및 상기 반도체층 위에 데이터 라인, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 데이터 라인, 소스 전극 및 드레인 전극 위에 유기막이 형성될 영역이 음각으로 패터닝 된 포토레지스트층을 형성하는 단계, 상기 포토레지스트층의 음각으로 패터닝된 영역에 유기막을 도포하는 단계, 및 상기 포토레지스트층을 제거하는 단계를 포함한다.
Description
본 발명은 표시 장치에 관한 것으로, 특히 표시 장치에 사용되는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
오늘날 정보화 시대의 도래와 함께 다양한 정보의 신속한 전달을 위해, 영상, 그래픽, 문자 등의 각종 정보를 표시하는 고성능의 디스플레이에 대한 요구가 급증하고 있다. 이와 같은 요구에 따라 최근 디스플레이 산업은 급속한 성장을 보이고 있다.
특히, 액정 표시 장치(LCD)는 음극선관(CRT)에 비해 소비 전력이 낮고, 경량박형화가 가능하며, 유해 전자파를 방출하지 않아, 차세대 첨단 디스플레이 소자로 수년간 크게 진보하여 왔으며, 전자시계, 전자계산기, PC 및 TV 등에 폭넓게 사용되고 있다. 이러한 액정 표시 장치는 액정 표시 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하 게 된다.
액정 표시 장치는 광원을 이용하는 방법에 따라 내부광을 이용하는 투과형, 외부광을 이용하는 반사형, 내부광 및 외부광을 모두 이용하는 반투과형으로 구분된다. 이들 중 반투과형 액정 표시 장치는 외부광이 충분하면 반사 모드로, 불충분하면 백라이트 유닛을 이용한 투과 모드로 화상을 표시함으로써 소비 전력을 줄일 수 있는 반사형의 장점과 외부광의 제약을 받지 않는 투과형의 장점을 모두 갖는다.
이러한 반투과형 액정 표시 장치는 화소 영역을 투과 영역과 반사 영역으로 나누어 형성하고, 반사 영역에는 반사 효율을 높이기 위해 엠보싱을 형성해야 한다. 엠보싱 형상의 형성 방법은 미세노광기 및 특수 제작된 마스크를 이용하여 노광, 현상 및 열처리(thermal reflow)의 과정을 이용하여 형성한다. 그러나 미세노광기나 특수 마스크는 고가(高價)이므로, 임프린팅(Imprinting) 방식으로 기존 공정을 대체하며 반사율을 극대화하는 연구를 활발히 진행하고 있다.
그러나 종래의 임프린팅 방식에 따르면, 잔막 불균일, 버블 디펙트(Bubble Defect) 등의 불량이 발생한다. 또한, 몰드를 제작하기 위해서는 각 디바이스(Device) 고유의 마스터(Master)가 요구되므로 제조 원가가 증가되는 문제가 있다.
본 발명의 기술적 과제는 제조 공정을 단순화하고 제조 원가를 절감할 수 있으며, 잔막 불균일, 버블 디펙트 등의 불량을 방지함으로써 표시 특성을 향상시킬 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 기판 위에 게이트 라인 및 게이트 전극을 형성하는 단계; 상기 게이트 라인 및 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 상기 게이트 전극과 중첩되도록 반도체층을 형성하는 단계; 상기 게이트 절연막 및 상기 반도체층 위에 데이터 라인, 소스 전극 및 드레인 전극을 형성하는 단계; 상기 데이터 라인, 소스 전극 및 드레인 전극 위에 유기막이 형성될 영역이 음각으로 패터닝 된 포토레지스트층을 형성하는 단계; 상기 포토레지스트층의 음각으로 패터닝된 영역에 유기막을 도포하는 단계; 및 상기 포토레지스트층을 제거하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
상기 유기막은 상부에 엠보싱 패턴이 형성될 수 있다.
상기 엠보싱 패턴은 몰드를 사용한 임프린팅 방식으로 형성할 수 있다.
상기 몰드는 탄성을 갖는 고분자 물질로 이루어질 수 있다.
상기 포토레지스트층은 네거티브 타입인 것이 바람직하다.
상기 유기막을 도포하는 단계 전에 상기 포토레지스트층 상부면의 친수성 향상을 위해 표면 처리하는 단계를 더 포함할 수 있다.
상기 포토레지스트층 표면은 HMDS 또는 플라즈마 처리 방식에 의해 표면 처리될 수 있다.
상기 유기막은 유기 물질로 형성될 수 있다.
상기 유기 물질은 임프린팅 공정이 가능한 고분자 물질로 이루어질 수 있다.
상기 유기막을 도포하는 단계 전에, 상기 데이터 라인, 소스 전극 및 드레인 전극 위에 무기 물질로 하부 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 무기 물질은 산화 실리콘(SiOx) 및 질화 실리콘(SiNx)으로 이루어진 군에서 선택되는 것으로 형성될 수 있다.
상기 유기막 위에 투명 전극을 형성하는 단계; 및 상기 투명 전극 위의 반사 영역에 반사 전극을 형성하는 단계를 더 포함할 수 있다.
상기 투명 전극은 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 및 틴 옥사이드(Tin Oxide; TO)로 이루어진 군에서 선택되는 적어도 하나의 금속 화합물을 포함하여 형성될 수 있다.
상기 반사 전극은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 크롬(Cr), Mo합금, Cu합금 및 Al합금으로 이루어진 군에서 선택되는 적어도 하나의 금속 물질을 포함하여 형성될 수 있다.
상기 투명 전극은 상기 유기막에 형성된 컨택홀을 통해 상기 드레인 전극과 연결될 수 있다.
본 발명은 또한, 반사 영역 및 투과 영역으로 구획된 기판의 반사 영역에 박막 트랜지스터를 형성하는 단계; 상기 투과 영역의 일부 또는 전부 및 상기 박막 트랜지스터의 드레인 전극 위에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층이 형성된 기판 위에 유기막을 도포하는 단계; 상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
상기 박막 트랜지스터 기판의 제조 방법에 있어서, 상기 유기막은 상부에 엠보싱 패턴이 형성될 수 있다.
본 발명의 박막 트랜지스터 기판의 제조 방법에 따르면, 임프린팅 공정 시 잔막 불균일 또는 버블 디펙트(Bubble Defect) 등의 불량을 방지할 수 있다. 그리고, 상기 몰드 제작시 사용되는 마스터(Master)를 범용적으로 사용할 수 있기 때문에 제조 공정상 원가 절감 효과가 있다.
이하, 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 특허청구범위에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자 또는 층이 다른 소자 또는 층의 "위" 또는 "상"에 있다고 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자 등이 "직접 위" 또는 "바로 위"에 있다고 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않음을 나타낸다.
공간적으로 상대적인 용어인 "아래", "하부", "위, "상부" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 기판을 나타내는 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면을 나타내는 단면도이다. 본 실시예에서는 본 발명의 특징이 효율적으로 반영될 수 있도록 반투과형 박막 트랜지스터 기판에 적용된 경우를 설명한다.
본 발명의 일실시예에 따른 박막 트랜지스터 기판은 기판(10), 게이트 라인(22), 데이터 라인(62), 박막 트랜지스터(75), 투명 전극(90) 및 반사 전극(100) 을 포함한다. 게이트 라인(22)과 데이터 라인(26)의 교차로 형성된 화소 영역은 투과 영역(TA) 및 반사 영역(RA)으로 구분된다. 투명 전극(90)은 투과 영역(TA)에 형성되고, 반사 전극(100)은 반사 영역(RA)에 형성될 수 있다.
구체적으로, 상기 기판(10)은 절연 기판으로서, 투명한 유리 또는 플라스틱 등의 재질로 형성될 수 있다.
게이트 라인(22)은 기판(10) 상에 형성되며, 게이트 구동회로(미도시)로부터 공급된 스캔 신호를 박막 트랜지스터(75)에 공급한다.
데이터 라인(62)은 게이트 절연막(30)을 사이에 두고 게이트 라인(22)과 교차하여 형성되며 데이터 구동 회로(미도시)로부터 공급된 데이터 전압을 박막 트랜지스터(75)에 공급한다.
화소 영역은 게이트 라인(22) 및 데이터 라인(62)의 교차로 형성되며, 백라이트 유닛(미도시)의 광을 투과시키는 투과 영역(TA)과 외부의 광을 반사시켜 화상을 표시하는 반사 영역(RA)으로 구분된다. 여기서, 화소 영역에는 투명 전극(90)이 형성되며, 반사 영역(RA)에는 반사 전극(100) 또는 투명 전극(90) 및 반사 전극(100)이 형성될 수 있다. 반사 전극(100)은 불투명한 재질의 금속 물질로 형성될 수 있다. 또한, 반사 영역(RA)에는 스토리지 캐패시터(Cst)의 스토리지 전극(24)이 형성된다.
스토리지 전극(24)은 반사 영역(RA)에 넓은 면적으로 형성될 수 있다. 이는, 반사 전극(100)이 불투명한 금속으로 형성되므로 스토리지 전극(24)이 반사 영역(RA)이 전면에 형성되어 스토리지 용량을 크게 할 수 있다. 스토리지 전극(24) 은 반사 영역(RA)의 게이트 라인(22), 데이터 라인(62)과 인접한 영역까지 형성된다. 이러한 스토리지 전극(24)은 게이트 라인(22)과 동일 층에 동일 금속 물질로 형성될 수 있다.
스토리지 라인(26)은 게이트 라인(22)과 나란하게 형성되며, 스토리지 전극(24)에 스토리지 전압을 공급한다. 이러한 스토리지 라인(26)은 게이트 라인(22)과 동일한 금속으로 동일 층에 형성될 수 있다.
박막 트랜지스터(75)는 게이트 라인(22)에 접속된 게이트 전극(20), 게이트 전극(20) 위에 형성된 게이트 절연막(30), 게이트 절연막(30) 상에 게이트 전극(20)과 중첩되어 형성된 반도체층(40), 반도체층(40) 위에 데이터 라인(62)과 접속되어 형성된 소스 전극(60), 반도체층(40) 위에 소스 전극(60)과 마주하도록 형성된 드레인 전극(70), 반도체층(40)과 소스 전극(60) 및 드레인 전극(70) 사이에 형성된 오믹 콘택층(50)을 포함한다. 여기서 드레인 전극(70)은 반사 영역(RA)으로 연장되어 게이트 절연막(30)을 사이에 두고 스토리지 전극(24)과 중첩되어 형성된다.
투명 전극(90)은 박막 트랜지스터(75)를 덮는 유기막(80)을 관통하여 드레인 전극(70)을 노출하는 컨택홀(105)을 통해 드레인 전극(70)과 연결되고, 하부 보호막(72)을 노출시키는 투과홀(95)을 통해 하부 보호막(72)과 연결된다. 여기서, 투명 전극(90)은 화소 영역 전체에 형성될 수 있다.
유기막(80)은 임프린팅 레지스트를 도포하여 형성될 수 있는데, 임프린팅 레지스트로는 임프린팅 방식에 의해 패터닝될 수 있는 재료들이라면 제한 없이 사용 될 수 있다. 따라서, 이러한 성질을 갖는다면 감광 특성을 갖는 재료뿐만 아니라 감광 특성을 갖지 않는 재료도 사용 가능하다. 이러한 유기막(80)의 상부는 엠보싱 패턴이 형성되어, 반사 영역(RA)에서의 반사율을 향상시키는 역할을 한다. 또한, 유기막(80) 하부에 하부 보호막(72)이 더 형성될 수 있다. 이는 박막 트랜지스터(75)의 특성을 향상시키는 역할을 한다.반사 전극(100)은 반사 영역(RA)의 투명 전극(90) 상에 불투명한 도전 물질로 형성될 수 있다. 따라서, 반사 전극(100)이 형성되지 않은 영역은 투과 영역(TA)이 된다. 반사 전극(100)은 게이트 라인(22) 또는 데이터 라인(62)과 동일한 물질로 형성될 수 있으며, 예를 들어, 알루미늄(Al), Al합금, 몰리브덴(Mo), Mo합금, 텅스텐(W) 등의 금속 물질로 형성될 수 있다.
이하에서는 도면을 참조하여 본 발명의 일실시예에 따른 박막 트랜지스터 기판의 제조 방법을 자세히 설명하기로 한다.
도 3을 참조하면, 기판(10) 상에 게이트 패턴을 형성한다. 게이트 패턴은 게이트 전극(20), 게이트 전극(20)과 접속된 게이트 라인, 게이트 라인과 나란하게 형성된 스토리지 라인 및 스토리지 라인과 접속된 스토리지 전극(24)을 포함한다.
구체적으로, 유리 또는 플라스틱과 같은 기판(10) 상에 스퍼터링 방법 등의 금속 증착 방법을 이용하여 게이트 금속층이 형성된다. 게이트 금속층으로는 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 크롬(Cr), Mo합금, Cu합금, Al합금 등과 같은 금속 물질이 이용되며, 게이트 금속층은 상술한 금속 물질의 단일층으로 형성되거나, 이중층 이상이 적층된 형태로 형성될 수 있다. 이어서, 마스크 를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 전극(20), 게이트 라인, 스토리지 라인 및 스토리지 전극(24)을 포함하는 게이트 패턴이 형성된다. 이때, 스토리지 전극(24)은 반사 영역에 형성될 수 있다.
도 4를 참조하면, 게이트 패턴 상에 게이트 절연막(30), 반도체층(40) 및 오믹 콘택층(50)을 형성한다.
구체적으로, 게이트 패턴이 형성된 기판(10) 상에 게이트 절연막(30), 비정질 실리콘층 및 불순물 도핑된 비정질 실리콘층이 플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD) 등의 증착 방법을 통해 형성된다. 여기서, 게이트 절연막(30)은 질화 실리콘(SiNx), 산화 실리콘(SiOx) 등의 무기 절연 물질일 수 있다. 이어서, 마스크를 통한 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물 도핑된 비정질 실리콘층이 패터닝됨으로써 반도체층(40) 및 오믹 콘택층(50)이 형성된다.
도 5a를 참조하면, 반도체층(40) 및 오믹 콘택층(50)이 형성된 기판(10) 위에 데이터 패턴을 형성한다. 데이터 패턴은 데이터 라인, 소스 전극(60) 및 드레인 전극(70)을 포함한다.
구체적으로, 게이트 절연막(30)과 오믹 콘택층(40) 상에 데이터 금속층을 스퍼터링 등의 증착 방법을 통해 증착한다. 여기서 데이터 금속층은 알루미늄(Al), 크롬(Cr), 구리(Cu) 및 몰리브덴(Mo) 등의 금속 또는 그들 합금의 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조일 수 있다.
그리고 데이터 금속층을 패터닝하여 데이터 라인, 소스 및 드레인 전 극(60,70)을 포함하는 데이터 패턴을 형성한다.
그런 다음, 도 5b에 도시된 바와 같이, 데이터 패턴 상에 하부 보호막(72)을 더 형성할 수 있다. 하부 보호막(72)은 게이트 절연막과 마찬가지로 질화 실리콘(SiNx), 산화 실리콘(SiOx) 등의 무기 절연 물질로 형성될 수 있다. 이는 박막 트랜지스터의 특성을 향상시키는 역할을 한다.
도 6a 내지 도 6f를 참조하면, 하부 보호막(72) 상에 유기막(80)을 형성한다.
도 6a에 도시된 바와 같이 하부 보호막(72) 상에 포토레지스트(110a)를 전면 도포한다. 여기서 포토레지스트(110a)는 네거티브 타입(Negative Type)이 사용될 수 있다. 이어서 투과 영역(S10) 및 차단 영역(S20)으로 형성된 마스크(120)를 사용하여, 노광 및 현상을 통해 도 6b에 도시된 바와 같이 포토레지스트층(110)을 형성한다. 네거티브 타입 포토레지스트(110a)는 노광된 부분이 경화되어 남는 특징이 있다. 따라서, 마스크(120)의 투과 영역(S10)을 통과한 자외선은 포토레지스트(110a)를 투과하면서 윗면보다 아랫면에 좁게 노광되므로, 포토레지스트층(110)은 역사다리꼴 형태로 남게된다. 본 발명의 일실시예에서는 포토레지스트층(110)이 네커티브 타입인 것으로 설명하였으나, 포토레지스트층(110)의 노광되지 않은 부분이 남게 되는 포지티브 타입(Positive Type)일 수도 있다.
다음으로, 도 6c에 도시된 바와 같이 포토레지스트층(110)을 표면처리 한다. 표면처리 방법은 HDMS(Hexa Methyl Di Silazane, Si2(CH3)6) 또는 산소 등의 가 스(gas)를 이용한 플라즈마 처리 방법 등이 사용될 수 있다. HDMS 및 플라즈마 처리는 포토레지스트층(110) 표면을 소수성으로 변화시키고, 표면 에너지를 증가시킨다. 따라서, 후술될 임프린팅 공정시 임프린팅 레지스트와의 표면 접촉력이 향상된다.
다음으로, 도 6d에 도시된 바와 같이 포토레지스트층(110)의 음각으로 패터닝된 영역에 임프린팅 레지스트(80a)를 도포한 후, 음각 형태의 엠보싱 패턴이 형성된 몰드(140)를 가압함으로써, 도 6e에 도시된 바와 같이 임프린팅 레지스트(80a) 상부면에는 몰드(140)에 형성된 음각 형태의 엠보싱 패턴과 대응되는 양각 형태의 엠보싱 패턴이 형성된다. 여기서 몰드(140)는 탄성을 갖는 고분자 물질로 예를 들어, 폴리디메틸실록산(Polydimethylsiloxane; PDMS), 실리콘 러버(Silicon Rubber), 폴리우레탄(Polyurethan) 및 폴리이미드(Polyimide)로 이루어진 군에서 선택되는 것으로 형성하는 것이 바람직하다.
다음으로, 도 6f에 도시된 바와 같이 스트립(Strip)을 통한 리프트 오프(Lift Off) 공정으로 포토레지스트층을 제거하여, 컨택홀(105) 및 투과홀(95)을 포함하는 유기막(80)이 형성된다. 본 공정 전 포토레지스트는 유기막의 컨택홀(105) 및 투과홀(95)이 형성될 영역에 위치하는데, 포토레지스트 및 유기막을 스트립 용액으로 처리하면 포토레지스트층만 선택적으로 스트립 용액과 반응하여 제거되게 된다. 여기서, 스트립(Strip)을 통한 리프트 오프(Lift Off) 공정 이전에 포토레지스트층(110) 상부의 잔막을 제거한 후 리프트 오프(Lift Off) 공정을 진행할 수 있다. 포토레지스트층(110) 상부의 잔막 제거를 위해 포토레지스트층(110) 상부를 애싱(ashing) 공정으로 처리할 수 있다. 그 다음, 상기 컨택홀(105)에 대응하는 영역의 상기 하부 보호막(72)이 포토리소그래피 공정과 마스크를 이용하는 식각 공정을 이용하여 패터닝된다. 이에 따라 상기 컨택홀(105)를 통해 상기 드레인 전극(70)의 일부가 노출된다.
도 7을 참조하면, 유기막(80) 상에 투명 전극(90)을 형성한다.
구체적으로, 유기막(80)이 형성된 기판(10) 상에 투명 도전층이 스퍼터링 등과 같은 증착 방법으로 형성된다. 투명 도전층으로는 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 틴 옥사이드(Tin Oxide; TO) 및 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등이 사용될 수 있다. 이어서, 투명 도전층 위에 포토레지스트를 도포하고, 마스크를 통한 패터닝으로 투명 전극(90)을 형성한다. 투명 전극(90)은 컨택홀(105) 및 투과홀(95)을 통해 드레인 전극(70)과 전기적으로 접속된다.
도 8을 참조하면, 반사 영역(RA)의 투명 전극(90) 상에 반사 전극(100)을 형성한다.
구체적으로, 반사 영역(RA)의 투명 전극(90) 위에 게이트 패턴 또는 데이터 패턴과 동일한 금속 물질로 금속층을 형성한다. 금속층은 불투명한 도전성 금속으로 형성되며, 반사율이 높은 금속으로 형성되는 것이 바람직하다. 이어서, 금속층 위에 포토레지스트를 도포한 후 포토레지스트를 패터닝한 후 식각 공정을 통해 반사 영역(RA)에 반사 전극(100)을 형성한다. 본 실시예에서는 반사 전극(100)이 투명 전극(90) 위에 형성되는 경우를 예로 들어 설명했지만, 이에 한정되는 것이 아니라 반사 영역(RA)의 반사 전극(100)이 유기막(80) 위에 형성될 수도 있다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영 역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음이 자명하다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 기판을 나타내는 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면을 나타내는 단면도이다.
도 3 내지 도 8은 본 발명의 일실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20 : 게이트 전극
22 : 게이트 라인 24 : 스토리지 전극
26 : 스토리지 라인 30 : 게이트 절연막
40 : 반도체층 50 : 오믹 콘택층
60 : 소스 전극 62 : 데이터 라인
70 : 드레인 전극 72 : 하부 보호막
75 : 박막 트랜지스터 80 : 유기막
80a : 임프린팅 레지스트 90 : 투명 전극
95 : 투과홀 100 : 반사 전극
105 : 컨택홀 110 : 포토레지스트
110a : 포토레지스트층 120 : 마스크
140 : 몰드
Claims (20)
- 기판 위에 게이트 라인 및 게이트 전극을 형성하는 단계;상기 게이트 라인 및 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;상기 게이트 절연막 위에 상기 게이트 전극과 중첩되도록 반도체층을 형성하는 단계;상기 게이트 절연막 및 상기 반도체층 위에 데이터 라인, 소스 전극 및 드레인 전극을 형성하는 단계;상기 데이터 라인, 소스 전극 및 드레인 전극 위에 유기막이 형성될 영역이 음각으로 패터닝 된 포토레지스트층을 형성하는 단계;상기 포토레지스트층의 음각으로 패터닝된 영역에 유기막을 도포하는 단계; 및상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 유기막은 상부에 엠보싱 패턴이 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 2 항에 있어서,상기 엠보싱 패턴은 몰드를 사용한 임프린팅 방식으로 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 3 항에 있어서,상기 몰드는 탄성을 갖는 고분자 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 포토레지스트층을 형성하는 단계는 투과 영역 및 차단 영역이 형성된 마스크를 사용하여, 노광 및 현상을 통해 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 5 항에 있어서,상기 포토레지스트층은 상기 마스크를 통해 노광된 부분이 남게 되는 네거티브 타입인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 유기막을 도포하는 단계 전에상기 포토레지스트층 상부면의 친수성 향상을 위해 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 7 항에 있어서,상기 표면 처리는 HMDS 또는 플라즈마 처리 방식에 의한 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 유기막은 유기 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 9 항에 있어서,상기 유기 물질은 임프린팅 공정이 가능한 고분자 물질인 것을 특징으로 하 는 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 유기막을 도포하는 단계 전에,상기 데이터 라인, 소스 전극 및 드레인 전극 위에 무기 물질로 하부 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 11 항에 있어서,상기 무기 물질은 산화 실리콘(SiOx) 및 질화 실리콘(SiNx)으로 이루어진 군에서 선택되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 유기막 위에 투명 전극을 형성하는 단계; 및상기 투명 전극 위의 반사 영역에 반사 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 13 항에 있어서,상기 투명 전극은 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 및 틴 옥사이드(Tin Oxide; TO)로 이루어진 군에서 선택되는 적어도 하나의 금속 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 13 항에 있어서,상기 반사 전극은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 크롬(Cr), Mo합금, Cu합금 및 Al합금으로 이루어진 군에서 선택되는 적어도 하나의 금속 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 13 항에 있어서,상기 투명 전극은 상기 유기막에 형성된 컨택홀을 통해 상기 드레인 전극과 연결되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 포토레지스트층을 제거하는 단계는 스트립을 통해 상기 포토레지스트층을 리프트 오프하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 17 항에 있어서,상기 포토레지스트층을 제거하는 단계는 상기 포토레지스층을 리프트 오프하는 단계 전에, 상기 포토레지스트층 상부를 애싱(ashing) 하여 상기 포토레지스트층 상부의 잔막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 반사 영역 및 투과 영역으로 구획된 기판의 반사 영역에 박막 트랜지스터를 형성하는 단계;상기 투과 영역의 일부 또는 전부 및 상기 박막 트랜지스터의 드레인 전극 위에 포토레지스트층을 형성하는 단계;상기 포토레지스트층이 형성된 기판 위에 유기막을 도포하는 단계;상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 19 항에 있어서,상기 유기막은 상부에 엠보싱 패턴이 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080013945A KR101367305B1 (ko) | 2008-02-15 | 2008-02-15 | 박막 트랜지스터 기판의 제조 방법 |
| US12/324,231 US7790532B2 (en) | 2008-02-15 | 2008-11-26 | Method of manufacturing thin film transistor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080013945A KR101367305B1 (ko) | 2008-02-15 | 2008-02-15 | 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090088575A KR20090088575A (ko) | 2009-08-20 |
| KR101367305B1 true KR101367305B1 (ko) | 2014-02-27 |
Family
ID=40955501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080013945A KR101367305B1 (ko) | 2008-02-15 | 2008-02-15 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7790532B2 (ko) |
| KR (1) | KR101367305B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101156435B1 (ko) | 2010-01-08 | 2012-06-18 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR101084189B1 (ko) | 2010-01-21 | 2011-11-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR101837656B1 (ko) | 2010-11-22 | 2018-03-13 | 삼성디스플레이 주식회사 | 액정표시장치 |
| KR20150069386A (ko) * | 2013-12-13 | 2015-06-23 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| KR102295537B1 (ko) * | 2014-09-30 | 2021-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102314467B1 (ko) * | 2014-10-13 | 2021-10-20 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 디스플레이 장치 제조 방법 |
| KR20160055365A (ko) | 2014-11-07 | 2016-05-18 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| CN104570515A (zh) * | 2015-01-26 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN107464849B (zh) * | 2017-07-28 | 2021-03-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板、显示装置 |
| KR20220021082A (ko) * | 2020-08-12 | 2022-02-22 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비하는 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050068292A (ko) * | 2003-12-30 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR20060023716A (ko) * | 2004-09-10 | 2006-03-15 | 삼성전자주식회사 | 반사-투과형 액정표시장치의 제조방법 |
| KR20070109014A (ko) * | 2006-05-09 | 2007-11-15 | 삼성전자주식회사 | 표시판의 제조 장치 및 제조 방법 |
| KR20080013287A (ko) * | 2006-08-08 | 2008-02-13 | 삼성전자주식회사 | 반투과형 박막트랜지스터 기판 및 그 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI358053B (en) * | 2002-12-06 | 2012-02-11 | Samsung Electronics Co Ltd | Liquid crystal display device having a thin film t |
| KR100460979B1 (ko) * | 2002-12-31 | 2004-12-09 | 엘지.필립스 엘시디 주식회사 | 반사형 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050047755A (ko) * | 2003-11-18 | 2005-05-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR100623842B1 (ko) | 2003-12-30 | 2006-09-18 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 제조 방법 |
| KR101058458B1 (ko) * | 2004-09-22 | 2011-08-24 | 엘지디스플레이 주식회사 | 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법 |
| KR100667134B1 (ko) | 2004-11-12 | 2007-01-12 | 엘지.필립스 엘시디 주식회사 | 평판표시소자의 제조방법 및 장치 |
| KR20060088616A (ko) | 2005-02-02 | 2006-08-07 | 삼성전자주식회사 | 액정 표시 패널의 제조방법 |
| KR101183425B1 (ko) * | 2005-06-30 | 2012-09-14 | 엘지디스플레이 주식회사 | 액정 표시 장치의 제조 방법 및 장치 |
| KR101157966B1 (ko) | 2005-12-29 | 2012-06-25 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
-
2008
- 2008-02-15 KR KR1020080013945A patent/KR101367305B1/ko not_active IP Right Cessation
- 2008-11-26 US US12/324,231 patent/US7790532B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050068292A (ko) * | 2003-12-30 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR20060023716A (ko) * | 2004-09-10 | 2006-03-15 | 삼성전자주식회사 | 반사-투과형 액정표시장치의 제조방법 |
| KR20070109014A (ko) * | 2006-05-09 | 2007-11-15 | 삼성전자주식회사 | 표시판의 제조 장치 및 제조 방법 |
| KR20080013287A (ko) * | 2006-08-08 | 2008-02-13 | 삼성전자주식회사 | 반투과형 박막트랜지스터 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090088575A (ko) | 2009-08-20 |
| US20090209068A1 (en) | 2009-08-20 |
| US7790532B2 (en) | 2010-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101367305B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US7714963B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
| US7488983B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
| US7440055B2 (en) | Transflective liquid crystal display device and fabricating method thereof | |
| US7807486B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US20100314623A1 (en) | Tft array substrate and method for fabricating the same | |
| JP4084290B2 (ja) | 液晶表示素子の製造方法 | |
| US20070148799A1 (en) | Liquid crystal display and fabrication method thereof | |
| JP5102535B2 (ja) | 表示装置と表示装置の製造方法 | |
| US20110104841A1 (en) | Mask level reduction for mofet | |
| JP2004046144A (ja) | 液晶表示素子の製造方法 | |
| US20150021608A1 (en) | Array substrate and method for manufacturing the same | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| US20100320466A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP2008152236A (ja) | アレイ基板、表示装置、及びその製造方法 | |
| JP2005128538A (ja) | 下部基板、これを有する表示装置及びこれの製造方法 | |
| JP4558752B2 (ja) | 液晶表示装置の製造方法 | |
| JP2007121804A (ja) | 薄膜積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置 | |
| JP2010032765A (ja) | Ｔｆｔアレイ基板およびそれを用いた液晶表示装置 | |
| KR20070072113A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20110058519A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR100983593B1 (ko) | 액정표시소자의 제조방법 | |
| KR101591333B1 (ko) | 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |