KR101058458B1 - 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법 - Google Patents

저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101058458B1
KR101058458B1 KR1020040075984A KR20040075984A KR101058458B1 KR 101058458 B1 KR101058458 B1 KR 101058458B1 KR 1020040075984 A KR1020040075984 A KR 1020040075984A KR 20040075984 A KR20040075984 A KR 20040075984A KR 101058458 B1 KR101058458 B1 KR 101058458B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
source
pad electrode
low molecular
Prior art date
Application number
KR1020040075984A
Other languages
English (en)
Other versions
KR20060027137A (ko
Inventor
서현식
백승한
최낙봉
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040075984A priority Critical patent/KR101058458B1/ko
Priority to CNB2005100797683A priority patent/CN100378561C/zh
Priority to US11/168,365 priority patent/US7561219B2/en
Priority to JP2005189152A priority patent/JP4486554B2/ja
Priority to TW094121953A priority patent/TWI321233B/zh
Publication of KR20060027137A publication Critical patent/KR20060027137A/ko
Priority to US12/477,714 priority patent/US8081265B2/en
Priority to JP2010001747A priority patent/JP4759089B2/ja
Application granted granted Critical
Publication of KR101058458B1 publication Critical patent/KR101058458B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Abstract

플라스틱 기판을 이용한 플렉서블한 액정표시장치의 제조에 있어서, 200℃이상을 필요로하는 공정이 많이 그 제조에 어려움이 있다. 특히 반도체층의 형성은 종래의 비정질 또는 폴리실리콘을 이용하여 형성할 경우 막의 치밀성 및 스위칭 ㅣ소자로서의 요구되는 특성으로 인해 200℃이상의 고온이 필요하지만, 플라스틱 기판은 내열성이 떨어지므로 변형 및 변색이 발생하는 문제가 있다. 최근에는 저분자 유기 반도체물질이 개발되어 이를 이용하여 플렉서블한 액정표시장치를 제작하려 시도하고 있으나 이러한 저분자 유기 반도체물질은 수분에 매우 위약하여 일반적인 마스크 공정을 통한 패턴이 불가능하여 쉐도우 마스크(shadow mask)를 이용한 패터닝을 실시하고 있으나 쉐도우 마스크의 해상도 문제로 인해 저분자 유기 반도체층 패턴의 형성은 40㎛ 이상의 크기를 갖게 되므로 고해상도의 어레이 기판의 제조에는 그 한계가 있다.
본 발명에서는 수분에 매우 약한 특성을 갖는 저분자 유기 반도체물질을 쉐도우 마스크(shadow mask)를 이용하지 않고, 또는 이용하여 저분자 유기 반도체층의 손상없이 수 ㎛까지 미세패턴이 가능한 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법을 제공한다.

Description

저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및 그의 제조 방법{Array substrate for liquid crystal display device using low molecular organic semiconductor and method of fabricating the same }
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 플렉서블한 액정표시장치용 어레이 기판을 제조하는 과정 중 저분자 유기 반도체물질을 이용하여 반도체층을 형성하는 것을 도시한 도면.
도 3a 내지 도 9a는 본 발명의 제 1 실시예에 따른 저분자 유기 반도체물질을 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 단면도로서 박막 트랜지스터를 포함하는 하나의 화소영역(P)에 대한 제조 공정 단면도.
도 3b 내지 9b는 게이트 패드부(GP)에 대한 제조 공정 단면도.
도 3c 내지 9c는 데이터 패드부(DP)에 대한 제조 공정 단면도.
도 10a 내지 도 14a는 본 발명의 제 2 실시예에 따른 저분자 유기 반도체물질을 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 단면도로서 박막 트랜지스터를 포함하는 하나의 화소영역(P)에 대한 제조 공정 단면도.
도 10b 내지 14b는 게이트 패드부(GP)에 대한 제조 공정 단면도.
도 10c 내지 14c는 데이터 패드부(DP)에 대한 제조 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 :기판 105 : 게이트 전극
107 : 게이트 패드전극 110 : 게이트 절연막
113 : 소스 전극 115 : 드레인 전극
117 : 데이터 패드전극 121 : 접촉층
123 : 저분자 유기 반도체층 127 : 제 1 보호막
d1 : 제 1 간격 t1 : 소스 및 드레인 전극 두께
t2 : 반도체층의 두께와 제 1 보호층의 두께를 합한 두께
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하 는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 게이트 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막 트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트배선(14)으로 박막트랜지스터(T)의 온/오프 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 투명기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 저분자 유기 물질 등을 이용한 200℃ 이하의 저온 공정을 진행하여 플라스틱 재질의 플랙서블한 어레이 기판을 제조 하는 기술이 제안되었다.
이후에는 200℃이하의 저온 공정을 진행되는 플라스틱 기판을 이용한 플랙서블한 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막 트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층등의 형성은 저온 증착 또는 코팅의 방법등을 통해 형성하여도 박막 트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 형성하는 반도체층을 일반적인 반도체물질인 실리콘을 사용하여 저온 공정에 의해 형성하게 되면, 내구 구조가 치밀하지 못하여 전기 전도도 등의 중요 특성이 저하되는 문제가 발생한다. 따라서, 이를 극복하고자 실리콘 등의 종래 의 반도체물질 대신 반도체 특성을 가진 유기물질을 이용하여 반도체층을 형성하고 있다. 이러한 반도체 특성을 갖는 유기물질은 크게 고분자 반도체 물질과 저분자 반도체 물질로 나뉘고 있으며, 상기 저분자 반도체 물질은 고분자 반도체 물질 대비 전기 전도도 등의 우수한 물성을 갖고 있기에 주로 실리콘을 대신하는 반도체 물질로 이용되고 있지만, 수분에 매우 취약하여 용액 형태로 만들기 힘든 단점이 있다.
이하 도면을 참조하여 종래의 플랙서블한 어레이 기판의 제조 방법에 대해 설명한다.
도 2는 종래의 플렉서블한 액정표시장치용 어레이 기판을 제조하는 과정 중 저분자 유기 반도체물질을 이용하여 반도체층을 형성하는 것을 도시한 도면이다.
우선, 플라스틱 기판(50) 상에 금속물질을 증착하고 패터닝하여 게이트 배선(미도시)을 포함하여 게이트 전극(53)을 형성하고, 연속하여 상기 게이트 배선(미도시)과 게이트 전극(53) 위로 전면에 유기절연물질을 코팅하여 게이트 절연막(57)을 전면에 형성한다.
다음, 저분자 유기 반도체물질을 쉐도우 마스크(shadow mask)(70)를 이용한 이베퍼레이션(evaporation)법을 이용하여 상기 게이트 전극(53)과 중첩하도록 각 화소마다 분리된 반도체층(60)을 형성한다. 유리기판을 이용한 경우는 실리콘 더욱 정확히는 SiH4을 CVD(Chemical Vapor Deposition)법을 이용하여 증착하고 마스크를 이용하여 패터닝함으로써 형성하였지만, pentacene과 같은 분말 형태인 저분자 유 기 반도체 물질의 특성 상 전술한 CVD법에 의한 증착이 어렵고 또한 이를 패터닝 하는데 있어서 사진식각법에 의한 진행을 할 경우 수분을 함유하는 포토레지스트와 접촉하게 되거나 또는 포토레지스트를 현상 또는 제거하기 위해 현상액이나 스트립액에 노출됨으로써 그 특성 저하 등이 발생하는 문제로 도시한 바와 같은 패터닝 된 쉐도우 마스크(shadow mask)(70)를 이용하여 이베퍼레이션(evaporation)법에 의해 형성되고 있다.
하지만, 전술한 쉐도우 마스크(shadow mask)(70)를 이용한 이베퍼레이션(evaporation)에 의한 유기 반도체 물질 패턴 형성은 패턴 간 간격(w2) 및 패턴 자체 크기의 제한을 갖게 된다. 좀 더 상세히 설명하면 금속물질로 형성되는 쉐도우 마스크(70)를 제작하는데 있어서 그 패턴의 너비(w1) 또는 길이가 최소 40㎛이상이 되어야 하는 문제가 있다. 즉, 쉐도우 마스크(shadow mask)(70)의 개구부는 그 너비(w1) 또는 길이가 최소한 40㎛이상이 되도록 형성되며, 또한, 상기 개구부와 개구부간의 간격(w2)에 있어서도 120㎛ 이상이 되어야 쉐도우 마스크(shadow mask)(70) 제작이 가능하다. 이는 그보다 작은 개구부와 개구부 사이의 간격을 갖는 쉐도우 마스크를 제작한다 하더라도 이베퍼레이션(evaporation)의 특성상 재료의 확산을 막을 수 없으므로 그 보다 작은 패턴을 얻기 어렵다. 따라서 이러한 구조를 갖는 쉐도우 마스크(shadow mask)(70)를 이용하여 기판(50)상에 형성되는 저분자 유기 반도체층(60)은 최소한 그 너비 또는 길이가 40㎛ 이상이 되고 있다. 화소 내에 형성되는 박막 트랜지스터에 있어서 반도체층에 형성되는 채널의 크기는 10㎛이하가 되고 있으며, 실제적으로 이러한 채널 영역을 제외하고는 반도체층의 부피 또는 크기를 줄이는 것이 화소의 개구율 향상에 기여하며, 동일한 크기를 갖는 액티브 영역이라면 동일 크기 내에 화소가 많이 형성될수록 해상도가 증가하게 되는데 해상도가 증가할수록 화소의 크기는 작아지게 되며, 더불어 상기 화소 내부에 형성되는 예를들면 박막 트랜지스터의 크기는 작아져야 하며, 이 경우 채널의 크기 또한 작아지는 것이 자명하다.
하지만 전술한 쉐도우 마스크(shadow mask)를 이용한 저분자 유기 반도체층 패턴의 형성은 40㎛ 이상의 크기를 갖게 되므로 고해상도의 어레이 기판의 제조에는 그 한계가 있다.
또한, 전술한 바와 같이, 반도체층을 형성한다하여도 그 상부에 소스 및 드레인 전극을 패터닝하는 과정에 있어서, 그 하부에 반도체층이 포토레지스트의 현상액 또는 소스 및 드레인 전극을 이루는 금속물질의 스트립액등에 의해 손상되는 등의 문제가 발생함으로써 어레이 기판의 제조에 많은 어려움이 있다.
전술한 문제를 해결하기 위해서 본 발명은 안출된 것으로 수분에 매우 약한 특성을 갖는 저분자 유기 반도체물질을 쉐도우 마스크(shadow mask)를 이용하지 않고 수 ㎛까지 조절 가능한 미세패턴을 형성할 수 있으며, 상기 미세패턴된 저분자 유기 반도체층의 손상없이 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극과 게이트 패드전극이 형성된 기판 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 금속물질을 증착하여 금속층을 형성하는 단계와; 상기 금속층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 금속층을 식각함으로써 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 이격한 드레인 전극과, 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극 위로 남아있는 상기 포토레지스트 패턴을 포함하는 노출된 게이트 절연막 위로 전면에 저분자 유기 반도체물질을 이베퍼레이션(evaporation)하여 반도체층을 형성하는 단계와; 상기 전면에 이베퍼레이션(evaporation)되어 형성된 반도체층 위로 무기절연물질을 증착하여 제 1 보호막을 형성하는 단계와; 상기 제 1 보호막이 형성된 기판에 스트립 공정을 진행하여 상기 데이터 배선을 포함하는 소스 및 드레인 전극과 데이트 패드전극 상부의 포토레지스트 패턴과 그 상부의 반도체층 및 제 1 보호막을 동시에 제거함으로써 상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드 전극을 노출시키는 단계와; 상기 노출된 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극 을 포함하여 전면에 제 2 보호막을 형성하는 단계와; 상기 제 2 보호막 하부의 드레인 전극과 게이트 패드전극과 데이터 패드전극을 각각 노출시키는 드레인 콘택홀과 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계와; 상기 제 2 보호막 위로 각 화소영역별로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함한다.
이때, 상기 저분자 유기 반도체물질은 투과도가 85% 이상이고 100%보다 작은 pentacene인 것이 바람직하다.
또한, 상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극 위로 남아있는 상기 포토레지스트 패턴을 포함하는 노출된 게이트 절연막 위로 전면에 저분자 유기 반도체물질을 이베퍼레이션(evaporation)하여 형성된 반도체층은 상기 이베퍼레이션(evaporation)의 특성상 게이트 절연막에 대해 수평한 부분에는 이베퍼레이션되어 반도체층이 형성되고 수직한 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 그 상부의 포토레지스트 패턴의 양 측면부는 이베퍼레이션 되지 않아 상기 데이터 배선과 소스 및 드레인 전극과 데이트 패드전극과 그 상의 포토레지스트 패턴 자체를 노출시키는 것이 특징이다.
본 발명에 또 다른 실시예에 따른 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극과 게이트 패드전극이 형성된 기판 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 금속물질을 증착하여 금속층을 형성하는 단계와; 상기 금속층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 금속층을 식각함으로써 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 이격한 드레인 전극과, 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극 위로 남아있는 상기 포토레지스트 패턴을 포함하는 노출된 게이트 절연막 위로 소정의 개구부를 갖는 쉐도우 마스크(shadow mask)를 위치시키고, 상기 쉐도우 마스크(shadow mask)를 통해 각 화소영역 내의 소스 및 드레인 전극과 상기 두 전극 사이의 이격된 영역 상부에 저분자 유기 반도체물질을 이베퍼레이션(evaporation)하여 제 1 면적을 갖는 반도체층을 형성하는 단계와; 상기 각 화소영역 내 제 1 영역에 형성된 반도체층 위로 전면에 무기절연물질을 증착하여 제 1 보호막을 형성하는 단계와; 상기 제 1 보호막이 형성된 기판에 스트립 공정을 진행하여 상기 데이터 배선을 포함하는 소스 및 드레인 전극과 데이트 패드전극 상부의 포토레지스트 패턴과 그 상부의 반도체층 및 제 1 보호막을 동시에 제거함으로써 상기 소스 및 드레인 상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드 전극을 노출시키며, 상기 소스 및 드레인 전극 사이의 이격된 영역에 제 2 면적을 가지며 패터닝 된 반도체층을 형성하는 단계와; 상기 노출된 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 반도체층을 포함하여 전 면에 제 2 보호막을 형성하는 단계와; 상기 제 2 보호막 하부의 드레인 전극과 게이트 패드전극과 데이터 패드전극을 각각 노출시키는 드레인 콘택홀과 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계와; 상기 제 2 보호막 위로 각 화소영역별로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함한다.
이때, 상기 제 1 면적을 갖는 반도체층은 상기 이베퍼레이션(evaporation)의 특성상 게이트 절연막에 대해 수평한 부분에는 이베퍼레이션 되어 반도체층이 형성되고 수직한 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 그 상부의 포토레지스트 패턴의 양 측면부는 이베퍼레이션 되지 않아 상기 데이터 배선과 소스 및 드레인 전극과 데이트 패드전극과 그 상의 포토레지스트 패턴 자체를 노출시키는 것이 특징이다.
또한, 상기 제 2 면적의 반도체층의 길이 또는 폭이 0㎛ 보다 크고 40㎛와 같거나 작게 형성되는 것이 특징이다.
상기 두 실시예에 있어, 상기 게이트 절연막은 PVP(poly vinyl pyrollideon), BCB(benzo cyclobuten) 중에서 선택되는 유기절연물질로써 코팅되어 형성되고 그 표면이 평탄한 것이 특징이다.
또한, 상기 무기절연물질은 산화실리콘(SiO2)인 것이 바람직하다.
또한, 상기 제 1 보호막은 증착 특성상 게이트 절연막에 대해 수평한 부분에는 증착되어 제 1 보호막이 형성되고, 수직한 부분인 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 그 상부의 포토레지스트 패턴과 반도체층 양 측면부는 증착되지 않아 상기 데이터 배선과 소스 및 드레인 전극과 데이트 패드전극과 그 상의 포토레지스트 패턴과 반도체층 자체를 노출시키는 것이 특징이다.
또한, 상기 기판은 플라스틱 기판인 것이 특징이다.
또한, 상기 소스 및 드레인 전극과 데이트 패드전극의 제 1 두께가 상기 반도체층과 그 상부의 제 1 보호막 각각의 두께를 합한 제 2 두께보다 두껍게 형성되는 것이 특징이며, 이때, 상기 제 2 보호막은 평탄한 표면을 가지며, 상기 제 1 두께는 3000Å와 같거나 크며 상기 게이트 절연막 표면으로부터 상기 제 2 보호막 표면까지의 높이보다는 작은 것이 특징이다.
발명에 실시예에 따른 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판은 기판 상에 일방향의 게이트 배선과 상기 게이트 배선과 교차하며 화소영역을 정의하는 데이터 배선과 상기 각 화소영역마다 박막 트랜지스터가 구비되며, 상기 게이트 배선 일끝단 및 데이터 배선의 일끝단에 각각 구비된 게이트 패드전극과 데이터 패드전극을 포함하는 액정표시장치용 어레이 기판에 있어서, 기판 상에 게이트 전극과; 상기 게이트 전극 상부 전면에 구성된 평탄한 표면을 갖는 게이트 절연막과; 상기 게이트 절연막 상부에 상기 게이트 전극을 사이에 두고 서로 이격하며제 1 두께를 가지며 구성된 소스 및 드레인 전극과; 상기 소스 및 드레인 전극 사이의 게이트 전극과 대응되는 영역에 상기 제 2 두께를 가지며 구성된 저분자 유기 반도체층과; 상기 저분자 유기 반도체층 상부를 포함하여 상기 소스 및 드레인 전극과 데이터 배선과 데이터 패드전극 외부로 노출된 영역에 제 3 두께를 가 지며 구성된 제 1 보호막과; 상기 제 1 보호막 상부로 전면에 구비된 드레인 전극을 노출시키는 드레인 콘택홀과, 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 구비한 제 2 보호막과; 상기 제 2 보호막 상부로 상기 드레인 콘택홀을 통해 드레인 전극과 접촉하는 화소전극을 포함하며, 상기 제 1 두께가 제 2, 3 두께를 합한 두께보다 더 두껍게 형성되는 것이 특징이다.
이때, 상기 제 2 보호막은 평탄한 표면을 가지며, 상기 제 1 두께는 3000Å와 같거나 크며 상기 게이트 절연막 표면으로부터 상기 제 2 보호막 표면까지의 높이보다는 작은 것이 특징이다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
<제 1 실시예>
도 3a, 4a, 5a, 6a, 7a, 8a 및 9a는 본 발명의 제 1 실시예에 따른 저분자 유기 반도체물질을 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 단면도로서 박막 트랜지스터를 포함하는 하나의 화소영역(P)에 대한 제조 공정 단면도이며, 도 3b, 4b, 5b, 6b, 7b, 8b 및 9b는 게이트 패드영역(GP)에 대한 제조 공정 단면도이며, 도 3c, 4c, 5c, 6c, 7c, 8c 및 9c는 데이터 패드부(DP)에 대한 제조 공정 단면도이다.
도면에는 나타내지 않았지만, 플라스틱 기판을 이용하면 그 유연성으로 인해 공정 진행을 위한 반송 진행시 휨이 심하게 발생하므로 이러한 것을 방지하기 위해 유리재질의 리지드 기판에 부착하여 진행된다.
우선 도3a내지 3c에 도시한 바와 같이, 플라스틱 기판(101) 상에 금속물질을 200℃이하의 저온 공정에서 스퍼터링(sputtering)을 진행하여 전면에 증착하고, 포토레지스트를 상기 증착된 금속물질 위로 도포하고 빛이 통과하는 투과영역과 빛이 통과하지 않는 차단영역을 갖는 마스크(미도시)를 위치시킨 후 노광하고, 상기 노광된 포토레지스트를 현상함으로써 게이트 배선(미도시)과 게이트 전극(105) 및 게이트 패드전극(107)이 형성되어야 할 부분에 포토레지스트 패턴(미도시)을 형성한다. 이후, 상기 포토레지스트 패턴(미도시) 외부로 노출된 금속물질을 식각함으로써 기판(101) 상에 게이트 배선(미도시)과 게이트 전극(105) 및 게이트 패드전극(107)을 형성한다. 이후 상기 게이트 배선(미도시)과 게이트 전극(105) 및 게이트 패드전극(107) 상부에 남아있는 포토레지스트 패턴(미도시)을 애싱(ashing) 또는 스트립(strip)하여 제거한다.
다음, 도 4a 내지 4c에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(105)및 게이트 패드전극(107)이 형성된 기판(101) 상에 유기절연물질 예를들면 PVP(poly vinyl pyrollideon), BCB(benzo cyclobuten) 중에 선택되는 물질을 기판(101) 전면에 도포하여 게이트 절연막(110)을 형성한다. 이때, 상기 게이트 절연막(110)은 유기절연물질로서 형성되었으므로 하부의 게이트 배선(미도시)과 게이트 전극(105) 및 게이트 패드전극(107)의 단차에 영향을 받지 않고 그 표면이 평탄하게 형성되는 것이 특징이다.
다음, 상기 게이트 절연막(110) 위로 게이트 배선(미도시)을 형성한 것과 동일한 금속물질을 200℃이하의 저온 분위기에서 증착하여 금속층(미도시)을 형성한다. 이때, 상기 금속층(미도시)의 두께는 종래에는 1500Å 내지 2000Å의 두께로서 형성되고 있으나, 본 발명에 있어서는 추후 진행하게 될 리프트 오프(lift off) 공정 특성상 3000Å이상의 두께로써 추후 공정에서 형성될 저분자 유기 반도체층과 그 상부에 형성된 제 1 보호막의 두께를 합한 두께보다 두꺼운 두께가 되도록 형성하는 것이 바람직하다.
다음, 상기 금속층(미도시) 위로 포토레지스트를 전면에 도포하고, 투과영역과 차단영역을 갖는 마스크(미도시)를 위치시킨 후 노광하고, 상기 노광된 포토레지스트를 현상함으로써 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117) 등을 형성하기 위한 금속패턴이 형성되어야 하는 영역에만 포토레지스트 패턴(120)이 남아 있도록 한다. 이후, 상기 현상되지 않고 남아있는 포토레지스트 패턴(120) 외부로 노출된 금속층(미도시)을 식각함으로써 최소 3000Å의 두께를 갖는 데이터 배선(미도시)과 상기 데이터 배선(미도시)에서 분기하는 소스 전극(113)과 상기 소스 전극(113)에서 제 1 간격(d1)을 가지며 이격한 드레인 전극(115)과 데이터 패드부(DP)에 있어서는 데이터 패드전극(117)을 형성한다. 이때, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117) 상부에 남아있는 포토레지스트 패턴(120)은 상기 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)이 형성된 후에도 애싱(ashing) 또는 스트립(strip) 공정을 진행하지 않음으로 해서 그대로 남아있도록 하는 것이 본 발명의 특징적인 것이 된다. 이때, 상기 소스 및 드레인 전극(113, 115)의 이격된 제 1 간격(d1)은 반도체층 형성 후 전자의 이동 통로가 되는 채널을 형성하게 되는 부분이므로 최종 완성된 액정표시장치의 모델에 따라 그 간격의 크 기가 달라지겠지만 고해상도 구현을 위해서는 10㎛ 이하로 형성되는 것이 바람직하다. 하지만, 고해상도 모델뿐만 아니라 통상적인 해상도 구현을 위한 간격으로 종래의 쉐도우 마스크(shadow mask)의 패턴 크기의 최소 한계인 40㎛보다 좁게 형성될 수도 있다.
다음, 도 5a 내지 5c에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)이 형성된 기판(101) 상에 상기 포토레지스트 패턴(120)을 포함하는 게이트 절연막(110) 위로 전면에 쉐도우 마스크(shadow mask)없이 투과도가 85% 이상인 펜타신(pentacene)과 같은 저분자 유기 반도체물질을 이베퍼레이션(evaporation) 공정을 진행하여 500Å정도의 두께를 갖는 저분자 유기 반도체층(123)을 형성한다. 이때, 이베퍼레이션(evaporation) 공정 특성상 이베퍼레이션(evaporation)에 의해 형성되는 물질층은 단차진 부분의 측면부에는 증착 비율이 매우 떨어짐으로써 단차가 어느 한계치 이상이 되면 평면 수직한 상태의 상기 단차진 부분의 측면에 있어서는 이베퍼레이션(evaporation)되지 않아 물질층의 끊김이 발생하게 되는 특성을 갖는다. 따라서 이러한 이베퍼레이션(evaporation)의 특성을 이용하고자 본 발명의 제 1 실시예에서는 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)을 3000Å이상의 두께(또는 높이)를 갖도록 형성하였으며, 그 상부의 남아있는 포토레지스트 패턴의 두께가 더해져 이베퍼레이션(evaporation) 되는 저분자 유기 반도체층(123)의 끊김이 발생하게 된다. 즉, 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)을 포함하여 그 상부에 남아있는 포토레지스트 패턴(120)의 측면부에는 저분자 유기 반도체층이 형성되지 않게 된다. 그리고 상기 저분자 반도체층은 본 발명의 특징상 추후 공정에 있어서도 화소영역에 형성된 저분자 반도체층은 제거되지 않고 남아있게 되므로 그 투과도가 85%이상이 되는 저분자 유기 반도체물질로서 형성되고 있다.
다음, 도 6a 내지 6c에 도시한 바와 같이, 상기 저분자 유기 반도체층(123)이 형성된 기판(101) 전면에 무기절연물질인 산화실리콘(SiO2)을 전면에 증착하여 제 1 보호막(127)을 형성한다. 이때 상기 산화실리콘(SiO2)의 증착에 있어서도 증착 특성상 단차가 큰 부분 즉 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)과 그 상부의 포토레지스트 패턴(120)의 측면부에는 증착물질 즉 산화실리콘(SiO2)이 증착되지 않게 되어 제 1 보호막(127)의 끊김이 발생하게 된다. 이때, 본 발명의 특징상 상기 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)은 그 두께(t1)가 상기 저분자 유기 반도체층(123)과 그 상부의 제 1 보호막(127)의 두께를 합한 두께(t2)보다 두껍게 형성됨으로써 상기 포토레지스트 패턴(120)과의 접촉면(121)이 상기 화소영역(P)에 형성된 제 1 보호막(127)의 표면보다 높은 곳에 형성된 것이 특징이다.
다음, 도 7a 내지 7c에 도시한 바와 같이, 제 1 보호막(127)까지 형성된 기판(101)을 포토레지스트를 제거하기 위한 스트립(strip)액에 디핑(dipping)하여 데이터 배선(미도시)을 포함하여 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117) 상부에 남아있는 포토레지스트 패턴(120)을 제거한다. 이 경우 전술한 바 소 스 및 드레인 전극(113, 115)과 데이터 패드전극(117)의 두께(t1)가 유기 저분자 반도체층(123)과 그 상부의 제 1 보호막(127)의 두께를 합한 두께(t2)보다 두껍게 형성되어 상기 소스 및 드레인 전극(113, 115) 그리고 데이터 패드전극(117)과 상기 포토레지스트 패턴(120)과의 접촉면(121)이 화소영역(P)에 형성된 제 1 보호막(127)의 표면보다 높은 곳에 형성됨으로써 상기 접촉면(121)의 노출된 양측면부로 스트립(strip)액이 상기 포토레지스트 패턴(120)을 녹이며 침투함으로써 최종적으로 상기 포토레지스트 패턴(120)이 스트립(strip)액에 의해 녹거나 또는 반응하여 상기 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)과의 접촉면(121)으로부터 떨어져 나감에 따라 상기 포토레지스트 패턴(120) 상부에 형성된 저분자 유기 반도체층(123)과 그 상부의 제 1 보호막(127)도 함께 제거된다. 이러한 포토레지스트 패턴(120) 및 그 상부에 적층된 패턴까지 함께 제거하는 방법을 리프트 오프(lift off)법이라 하는데, 조금 더 상세히 설명하면 포토레지스트 패턴(120)과 반응하는 스트립(strip)액은 전술한 구조에 있어서는 상부에는 저분자 유기 반도체층(123) 및 제 1 보호막(127)이 형성되어 있으므로 포토레지스트 패턴(120)과 직접 접촉하지 못하지만, 상기 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117)에 의해 단차가 발생한 부분 즉, 상기 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117) 상부에 형성된 포토레지스트 패턴(120)의 측면부는 스트립(strip)액과 접촉하게 되며, 상기 스트립(strip)액이 소스 및 드레인 전극(113, 115)과 그 상부에 형성된 포토레지스트 패턴(120)의 접촉면(121)으로 침투하며 상기 포토레지스트 패턴(120)과 반응함으로써 상기 포토레지스트 패턴(120)을 기판(101)으로부터 분리 되도록 하는 것이다. 이때, 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시)과 데이터 패드전극(117)이 형성된 영역 이외의 기판(101) 상 영역에 형성된 저분자 유기 반도체층(123)과 그 상부의 제 1 보호막(127)은 여전히 기판(101) 상에 남아있게 되며, 전술한 스트립(strip) 공정 진행시 스트립(strip)액에 매우 약한 저분자 유기 반도체층은 상부의 제 1 보호막에 의해 상기 스트립(strip)액과의 접촉이 차단됨으로써 수분과 반응하지 않게 되므로 스트립(strip)액과 접촉에 의한 저분자 유기 반도체층의 손상은 발생하지 않는다. 이때, 상기 소스 및 드레인 전극(113, 115) 사이에 형성된 저분자 유기 반도체층(123)은 상기 소스 및 드레인 전극(113, 115)의 간격(d1)에 의해 패터닝됨으로써 그 폭또는 길이가 40㎛이하인 미세패턴 형성이 가능하게 된다.
다음, 도 8a 내지 8c에 도시한 바와 같이, 상기 데이터 배선(미도시)을 포함하는 소스 및 드레인 전극(113, 115)과 데이터 패드전극(117) 상부의 포토레지스트 패턴(도 7a 내지 7c의 120)이 제거된 기판(101) 상에 유기절연물질 예를들면 PVP(poly vinyl pyrollideon), BCB(benzo cyclobuten) 중에 선택되는 물질을 코팅함으로써 전면에 제 2 보호막(140)을 형성한다. 이때, 상기 제 2 보호막(140) 전술한 유기물질로써 코팅되어 형성됨으로써 그 표면이 평탄하게 형성된다.
이후, 상기 제 2 보호막(140)을 마스크(미도시)를 이용하여 패터닝함으로써 드레인 전극(115)과 게이트 패드전극(107)과 데이터 패드전극(117)을 노출시키는 드레인 콘택홀(142)과, 게이트 패드 콘택홀(144)과 데이터 패드 콘택홀(146)을 형성한다.
다음, 도 9a 내지 9c에 도시한 바와 같이, 투명도전성 물질 예를들면 인듐-틴-옥사이드(indium-tin-oxide) 또는 인듐-징크-옥사이드(indium-zinc-oxide) 중 선택되는 물질을 전면에 증착하고 패터닝함으로써 상기 드레인 콘택홀(142)을 통해 드레인 전극(115)과 접촉하는 화소전극(150)을 각 화소영역(P)별로 형성함과 동시에 게이트 패드부(GP))에 있어서는 게이트 패드 콘택홀(144)을 통해 게이트 패드전극(107)과 접촉하는 게이트 보조패드전극(152)을 형성하고, 데이터 패드부(DP)에 있어서는 데이터 패드 콘택홀(146)을 통해 데이터 패드전극(117)과 접촉하는 데이터 보조 패드전극(154)을 형성함으로써 어레이 기판을 완성한다.
<제 2 실시예>
본 발명의 제 1 실시예는 쉐도우 마스크(shadow mask) 없이 저분자 유기 반도체물질을 형성함으로써 쉐도우 마스크(shadow mask) 특성상 미세패턴의 어려움을 해결하기 위한 발명이었으나, 저분자 유기 반도체층이 화소영역에도 형성됨으로써 비록 그 투과도가 85%이상이 되는 저분자 유기 반도체층을 사용하였음으로 표시장치로 사용하기에는 문제되지 않으나 85%이상의 투과도를 갖는 저분자 유기 반도체물질을 이용해야 한다는 제한이 있고, 이런 투과도가 우수한 저분자 반도체 물질을 이용하더라고 화소영역에 있어 미세하게 휘도를 저하시키게 된다.
본 발명의 제 2 실시예는 이러한 제 1 실시예를 더욱 개량한 것으로 저분자 유기 반도체층의 미세패턴 형성이 가능함과 동시에 화소영역에는 형성되지 않도록 한 것을 특징으로 한다.
본 발명의 제 2 실시예는 저분자 유기 반도체층을 형성하기 이전까지의 단계 즉 데이터 배선을 포함하는 소스 및 드레인 전극과 데이터 패드전극을 형성하고, 그 상부에 포토레지스트 패턴이 남아있도록 하는 단계까지는 제 1 실시예와 동일하므로 도면 및 그 설명은 생략하고 이후의 단계에 대해서만 도면을 참조하여 설명한다.
도 10a, 11a, 12a 및 도 13a는 본 발명의 제 2 실시예에 따른 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 단면도로서 박막 트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정 단면도이며, 도 10b, 11b, 12b 및 13b는 게이트 패드영역에 대한 제조 공정 단면도이며, 도 10c, 11c, 12c 및 13c는 데이터 패드부에 대한 제조 공정 단면도이다.
우선, 도 10a 내지 10c에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(213, 215)과 데이터 패드전극(217)이 형성되고, 그 위로 포토레지스트 패턴(220)이 남아있는 기판(201) 위로 쉐도우 마스크(shadow mask)(260)를 위치시키고, 상기 쉐도우 마스크(shadow mask)(260)를 통한 저분자 유기 반도체물질의 이베퍼레이션(evaporation)을 실시한다. 이때, 상기 쉐도우 마스크(shadow mask)(260)는 게이트 패드부(GP)와 데이터 패드부(DP)는 개구부(OA)없이 형성되고, 화소영역(P)에 대응되는 부분에 있어서도 하부의 소스 및 드레인 전극(213, 215)과 상기 두 전극(213, 215) 사이의 이격된 영역(d1)에만 개구부(OA)를 갖도록 형성됨으로써 이러한 구조를 갖는 쉐도우 마스크(shadow mask)(260)를 이용하여 저분자 유기 반도체물질의 이베퍼레이션(evaporation)시 소스 및 드레인 전극(213, 215) 상부 및 상기 두 전극(213, 215) 사이의 이격된 영역(d1)에만 저분자 유기 반도체층(223)이 형성되고, 화소영역(P)과 게이트 및 데이터 패드부(GP, DP)에는 저분자 유기 반도체층이 형성되지 않는 것이 특징이다. 이때, 상기 저분자 유기 반도체층을 형성하는 저분자 유기 반도체물질에 있어서 제 1 실시예에서와는 달리 투과도의 제한이 없게 된다. 액정표시장치의 어레이 기판에 있어서 화소영역(P) 중 박막 트랜지스터 형성 부분(Tr)은 상부의 컬러필터 기판(미도시)에 형성되는 블랙매트릭스에 의해 가려지게 되는 부분이므로 저분자 유기 반도체층(223)이 투과도가 우수한 저분자 유기 반도체 물질로써 형성되든지 아니면 투과도가 떨어지는 저분자 유기 반도체물질로 형성되든지 간에 영향을 받지 않게 된다.
이러한 쉐도우 마스크(shadow mask)(260)를 이용한 저분자 유기 반도체층(223)의 형성은 종래에 설명한 바대로 상기 쉐도우 마스크(shadow mask)(260)의 개구부(OA) 패턴의 크기 및 간격의 제한으로 길이 또는 폭이 40㎛ 이하인 미세패턴을 형성하기 어려운 단점이 있으나, 본 발명의 제 2 실시예의 경우 상기 쉐도우 마스크(shadow mask)(260)에 의해 40㎛이상의 폭과 길이를 갖는 저분자 유기 반도체층(223)이 형성되나 추후 공정에 의해 상기 저분자 유기 반도체층을 손상없이 패터닝하는 단계를 진행하게 되므로 문제되지 않는다.
다음, 도 11a 내지 11c에 도시한 바와 같이, 상기 소스 및 드레인 전극(213, 215) 상부의 포토레지스트 패턴(220) 상부와 상기 두 전극(213, 215) 사이의 이격한 영역(d1)에 저분자 유기 반도체층(223)이 형성된 기판(201) 전면에 무기절연물 질인 산화실리콘(SiO2)을 전면에 증착하여 제 1 보호막(227)을 형성한다. 이때, 상기 산화실리콘(SiO2)의 증착에 의해 형성된 제 1 보호막(227)은 제 1 실시예에서와 같이 단차가 큰 부분 즉 소스 및 드레인 전극(213, 215)과 데이터 패드전극(217)과 그 상부의 포토레지스트 패턴(220)의 측면부에는 거의 형성되지 않는 것이 특징이다. 이때, 본 발명의 특징상 상기 소스 및 드레인 전극(213, 215)과 데이터 패드전극(217)은 그 두께(t1)가 상기 저분자 유기 반도체층(223)과 그 상부의 제 1 보호막(227)의 두께를 합한 두께(t2)보다 두껍게 형성됨으로써 상기 포토레지스트 패턴(220)과의 접촉면(221)이 상기 화소영역(P)에 형성된 제 1 보호막(227)의 표면보다 높은 곳에 형성된 것이 특징이다.
다음, 도 12a 내지 12c에 도시한 바와 같이, 제 1 보호막(227)까지 형성된 기판(201)을 스트립(strip)액에 디핑(dipping)함으로써 제 1 실시예에서 설명한 바와 같이 리프트 오프(lift off)법에 의해 상기 소스 및 드레인 전극(213, 215)과 데이터 패드전극(217) 상부에 남아있는 포토레지스트 패턴(220)을 제거한다.
이때, 상기 소스 및 드레인 전극(213, 215) 사이에 형성된 저분자 유기 반도체층(223)은 상기 소스 및 드레인 전극(213, 215)의 이격간격(d1) 만큼의 폭 또는 길이로써 패터닝됨으로써 쉐도우 마스크(shadow mask)(도 10a 내지 도 10c의 260) 이용에 의한 미세패턴 형성의 제한을 극복하게 되는 것이다.
다음, 도 13a 내지 13c에 도시한 바와 같이, 상기 소스 및 드레인 전극(213, 215)과 데이터 패드전극(217) 상부의 포토레지스트 패턴(도 12a 내지 도 12c의 220)이 제거된 기판(201) 상에 유기절연물질 예를들면 PVP(poly vinyl pyrollideon), BCB(benzo cyclobuten) 중에 선택되는 물질을 코팅함으로써 전면에 제 2 보호막(240)을 형성한다.
이후, 상기 제 2 보호막(240)을 마스크(미도시)를 이용하여 패터닝함으로써 드레인 전극(213)과 게이트 패드전극(207)과 데이터 패드전극(217)을 노출시키는 드레인 콘택홀(242)과, 게이트 패드 콘택홀(244)과 데이터 패드 콘택홀(246)을 형성한다.
다음, 도 14a 내지 14c에 도시한 바와 같이, 투명도전성 물질 예를들면 인듐-틴-옥사이드(indium-tin-oxide) 또는 인듐-징크-옥사이드(indium-zinc-oxide) 중 선택되는 물질을 전면에 증착하고 패터닝함으로써 드레인 콘택홀(242)을 통해 드레인 전극(213)과 접촉하는 화소전극(250)을 각 화소영역(P)별로 형성함과 동시에 게이트 패드부(GP)에 있어서는 게이트 패드 콘택홀(244)을 통해 게이트 패드전극(207)과 접촉하는 게이트 보조 패드전극(252)을 형성하고, 데이터 패드부(DP)에 있어서는 데이터 패드 콘택홀(246)을 통해 데이터 패드전극(217)과 접촉하는 데이터 보조 패드전극(254)을 형성함으로써 어레이 기판을 완성한다.
본 발명에 의한 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판은 쉐도우 마스크(shadow mask)를 이용하지 않고 수 ㎛까지 조절 가능한 미세패턴을 형성하거나, 또는 쉐도우 마스크(shadow mask)를 이용하여 저분자 유기 반도 체층을 형성할 지라도 추후 공정에서 패터닝이 가능한 제조 방법을 제공함으로써 개구율 및 휘도를 향상시키는 효과가 있다.
또한, 수분에 약한 저분자 유기 반도체물질을 이용하여 손상없이 반도체층을 미세 패터닝할 수 있는 제조방법을 제공함으로써 고해상도를 갖는 유기 박막 트랜지스터를 구비한 플랙서블한 액정표시장치를 제공하는 효과가 있다.

Claims (15)

  1. 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극과 게이트 패드전극이 형성된 기판 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 금속물질을 증착하여 금속층을 형성하는 단계와;
    상기 금속층 위로 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 외부로 노출된 금속층을 식각함으로써 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 이격한 드레인 전극과, 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극 위로 남아있는 상기 포토레지스트 패턴을 포함하는 노출된 게이트 절연막 위로 전면에 저분자 유기 반도체물질을 이베퍼레이션(evaporation)하여 반도체층을 형성하는 단계와;
    상기 전면에 이베퍼레이션(evaporation)되어 형성된 반도체층 위로 무기절연물질을 증착하여 제 1 보호막을 형성하는 단계와;
    상기 제 1 보호막이 형성된 기판에 스트립 공정을 진행하여 상기 데이터 배선을 포함하는 소스 및 드레인 전극과 데이트 패드전극 상부의 포토레지스트 패턴과 그 상부의 반도체층 및 제 1 보호막을 동시에 제거함으로써 상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드 전극을 노출시키는 단계와;
    상기 노출된 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극을 포함하여 전면에 제 2 보호막을 형성하는 단계와;
    상기 제 2 보호막 하부의 드레인 전극과 게이트 패드전극과 데이터 패드전극을 각각 노출시키는 드레인 콘택홀과 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계와;
    상기 제 2 보호막 위로 각 화소영역별로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계
    를 포함하는 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  2. 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극과 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극과 게이트 패드전극이 형성된 기판 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 금속물질을 증착하여 금속층을 형성하는 단계와;
    상기 금속층 위로 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 외부로 노출된 금속층을 식각함으로써 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 이격한 드레인 전극과, 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극 위로 남아있는 상기 포토레지스트 패턴을 포함하는 노출된 게이트 절연막 위로 개구부를 갖는 쉐도우 마스크(shadow mask)를 위치시키고, 상기 쉐도우 마스크(shadow mask)를 통해 각 화소영역 내의 소스 및 드레인 전극과 상기 두 전극 사이의 이격된 영역 상부에 저분자 유기 반도체물질을 이베퍼레이션(evaporation)하여 제 1 면적을 갖는 반도체층을 형성하는 단계와;
    상기 각 화소영역 내 제 1 영역에 형성된 반도체층 위로 전면에 무기절연물질을 증착하여 제 1 보호막을 형성하는 단계와;
    상기 제 1 보호막이 형성된 기판에 스트립 공정을 진행하여 상기 데이터 배선을 포함하는 소스 및 드레인 전극과 데이트 패드전극 상부의 포토레지스트 패턴과 그 상부의 반도체층 및 제 1 보호막을 동시에 제거함으로써 상기 소스 및 드레인 상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드 전극을 노출시키며, 상기 소스 및 드레인 전극 사이의 이격된 영역에 제 2 면적을 가지며 패터닝 된 반도체층을 형성하는 단계와;
    상기 노출된 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 반도체층을 포함하여 전면에 제 2 보호막을 형성하는 단계와;
    상기 제 2 보호막 하부의 드레인 전극과 게이트 패드전극과 데이터 패드전극을 각각 노출시키는 드레인 콘택홀과 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계와;
    상기 제 2 보호막 위로 각 화소영역별로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계
    를 포함하는 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 게이트 절연막은 PVP(poly vinyl pyrollideon), BCB(benzo cyclobuten) 중에서 선택되는 유기절연물질로써 코팅되어 형성되고 그 표면이 평탄한 것이 특징인 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 저분자 유기 반도체물질은 투과도가 85% 이상이고 100%보자 작은 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 저분자 유기 반도체물질은 pentacene인 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극 위로 남아있는 상기 포토레지스트 패턴을 포함하는 노출된 게이트 절연막 위로 전면에 저분자 유기 반도체물질을 이베퍼레이션(evaporation)하여 형성된 반도체층은 상기 이베퍼레이션(evaporation)의 특성상 게이트 절연막에 대해 수평한 부분에는 이베퍼레이션되어 반도체층이 형성되고 수직한 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 그 상부의 포토레지스트 패턴의 양 측면부는 이베퍼레이션 되지 않아 상기 데이터 배선과 소스 및 드레인 전극과 데이트 패드전극과 그 상의 포토레지스트 패턴 자체를 노출시키는 것이 특징인 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 2 항에 있어서,
    상기 제 1 면적을 갖는 반도체층은 상기 이베퍼레이션(evaporation)의 특성 상 게이트 절연막에 대해 수평한 부분에는 이베퍼레이션 되어 반도체층이 형성되고 수직한 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 그 상부의 포토레지스트 패턴의 양 측면부는 이베퍼레이션 되지 않아 상기 데이터 배선과 소스 및 드레인 전극과 데이트 패드전극과 그 상의 포토레지스트 패턴 자체를 노출시키는 것이 특징인 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 무기절연물질은 산화실리콘(SiO2)인 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 제 1 보호막은 증착 특성상 게이트 절연막에 대해 수평한 부분에는 증착되어 제 1 보호막이 형성되고, 수직한 부분인 데이터 배선과 소스 및 드레인 전극과 데이터 패드전극과 그 상부의 포토레지스트 패턴과 반도체층 양 측면부는 증착되지 않아 상기 데이터 배선과 소스 및 드레인 전극과 데이트 패드전극과 그 상의 포토레지스트 패턴과 반도체층 자체를 노출시키는 것이 특징인 저분자 유기 반 도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 2 항에 있어서,
    상기 제 2 면적의 반도체층의 길이 또는 폭이 0㎛ 보다 크고 40㎛와 같거나 작게 형성되는 것이 특징인 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 기판은 플라스틱 기판인 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  12. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 소스 및 드레인 전극과 데이트 패드전극의 제 1 두께가 상기 반도체층과 그 상부의 제 1 보호막 각각의 두께를 합한 제 2 두께보다 두껍게 형성되는 것이 특징인 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 2 보호막은 평탄한 표면을 가지며, 상기 제 1 두께는 3000Å와 같거나 크며 상기 게이트 절연막 표면으로부터 상기 제 2 보호막 표면까지의 높이보다는 작은 것이 특징인 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법.
  14. 기판 상에 일방향의 게이트 배선과 상기 게이트 배선과 교차하며 화소영역을 정의하는 데이터 배선과 상기 각 화소영역마다 박막 트랜지스터가 구비되며, 상기 게이트 배선 일끝단 및 데이터 배선의 일끝단에 각각 구비된 게이트 패드전극과 데이터 패드전극을 포함하는 액정표시장치용 어레이 기판에 있어서,
    기판 상에 게이트 전극과;
    상기 게이트 전극 상부 전면에 구성된 평탄한 표면을 갖는 게이트 절연막과;
    상기 게이트 절연막 상부에 상기 게이트 전극을 사이에 두고 서로 이격하며제 1 두께를 가지며 구성된 소스 및 드레인 전극과;
    상기 소스 및 드레인 전극 사이의 게이트 전극과 대응되는 영역에 상기 제 2 두께를 가지며 구성된 저분자 유기 반도체층과;
    상기 저분자 유기 반도체층 상부를 포함하여 상기 소스 및 드레인 전극과 데이터 배선과 데이터 패드전극 외부로 노출된 영역에 제 3 두께를 가지며 구성된 제 1 보호막과;
    상기 제 1 보호막 상부로 전면에 구비된 드레인 전극을 노출시키는 드레인 콘택홀과, 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 구비한 제 2 보호막과;
    상기 제 2 보호막 상부로 상기 드레인 콘택홀을 통해 드레인 전극과 접촉하는 화소전극
    을 포함하며, 상기 제 1 두께가 제 2, 3 두께를 합한 두께보다 더 두껍게 형성되는 것이 특징인 유기 반도체물질을 이용한 액정표시장치용 어레이 기판.
  15. 제 14 항에 있어서,
    상기 제 2 보호막은 평탄한 표면을 가지며, 상기 제 1 두께는 3000Å와 같거나 크며 상기 게이트 절연막 표면으로부터 상기 제 2 보호막 표면까지의 높이보다는 작은 것이 특징인 유기 반도체물질을 이용한 액정표시장치용 어레이 기판.
KR1020040075984A 2004-09-22 2004-09-22 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법 KR101058458B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040075984A KR101058458B1 (ko) 2004-09-22 2004-09-22 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
CNB2005100797683A CN100378561C (zh) 2004-09-22 2005-06-28 采用小分子有机半导体材料的液晶显示器件及其制造方法
US11/168,365 US7561219B2 (en) 2004-09-22 2005-06-29 Fabrication method of a liquid crystal display device using small molecule organic semiconductor material
JP2005189152A JP4486554B2 (ja) 2004-09-22 2005-06-29 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
TW094121953A TWI321233B (en) 2004-09-22 2005-06-29 Liquid crystal display device using small molecule organic semiconductor material and method of fabricating the same
US12/477,714 US8081265B2 (en) 2004-09-22 2009-06-03 Liquid crystal display device using small molecule organic semiconductor material
JP2010001747A JP4759089B2 (ja) 2004-09-22 2010-01-07 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075984A KR101058458B1 (ko) 2004-09-22 2004-09-22 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060027137A KR20060027137A (ko) 2006-03-27
KR101058458B1 true KR101058458B1 (ko) 2011-08-24

Family

ID=36073538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075984A KR101058458B1 (ko) 2004-09-22 2004-09-22 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법

Country Status (5)

Country Link
US (2) US7561219B2 (ko)
JP (2) JP4486554B2 (ko)
KR (1) KR101058458B1 (ko)
CN (1) CN100378561C (ko)
TW (1) TWI321233B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
US20070211492A1 (en) * 2006-03-09 2007-09-13 Gigno Technology Co., Ltd. Backlight module and driving circuit board of light emitting diodes
US8053816B2 (en) 2006-03-10 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101240657B1 (ko) * 2006-04-28 2013-03-08 삼성디스플레이 주식회사 표시장치와 그 제조방법
JP5278637B2 (ja) * 2006-04-28 2013-09-04 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
KR101197059B1 (ko) * 2006-07-11 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) * 2006-08-08 2008-02-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5200408B2 (ja) * 2007-04-17 2013-06-05 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
KR101367305B1 (ko) * 2008-02-15 2014-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
JP5518381B2 (ja) * 2008-07-10 2014-06-11 株式会社半導体エネルギー研究所 カラーセンサ及び当該カラーセンサを具備する電子機器
JP5607349B2 (ja) * 2008-12-26 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101909704B1 (ko) * 2011-02-17 2018-10-19 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI550865B (zh) * 2011-05-05 2016-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101949225B1 (ko) * 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR102038075B1 (ko) * 2012-12-14 2019-10-30 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309268A (ja) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192347B1 (ko) * 1996-03-26 1999-06-15 구자홍 액정표시장치의 구조 및 제조방법
US5936259A (en) 1997-10-16 1999-08-10 Lucent Technologies Inc. Thin film transistor and organic semiconductor material thereof
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100399283B1 (ko) 2001-05-02 2003-09-26 권영수 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
US6819036B2 (en) 2002-05-28 2004-11-16 Eastman Kodak Company OLED lighting apparatus
JP2004048032A (ja) * 2002-07-12 2004-02-12 Sharp Corp 配線構造、表示装置および能動素子基板
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
KR101064773B1 (ko) * 2004-12-09 2011-09-14 삼성전자주식회사 유기박막 트랜지스터의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309268A (ja) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法

Also Published As

Publication number Publication date
TWI321233B (en) 2010-03-01
US20060061702A1 (en) 2006-03-23
JP2010114459A (ja) 2010-05-20
CN1752825A (zh) 2006-03-29
US8081265B2 (en) 2011-12-20
US20090236592A1 (en) 2009-09-24
JP4759089B2 (ja) 2011-08-31
US7561219B2 (en) 2009-07-14
JP2006093656A (ja) 2006-04-06
TW200611001A (en) 2006-04-01
CN100378561C (zh) 2008-04-02
KR20060027137A (ko) 2006-03-27
JP4486554B2 (ja) 2010-06-23

Similar Documents

Publication Publication Date Title
JP4759089B2 (ja) 液晶表示装置の製造方法
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
KR20110004307A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20010058159A (ko) 박막 트랜지스터-액정표시소자의 제조방법
US20070085116A1 (en) Array substrate for liquid crystal display device and manufacturing method of the same
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20060024061A (ko) 플렉서블한 액정표시장치용 어레이 기판의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100698043B1 (ko) 액정 표시 장치의 형성 방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20140128551A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 7