JP5518381B2 - カラーセンサ及び当該カラーセンサを具備する電子機器 - Google Patents

カラーセンサ及び当該カラーセンサを具備する電子機器 Download PDF

Info

Publication number
JP5518381B2
JP5518381B2 JP2009158854A JP2009158854A JP5518381B2 JP 5518381 B2 JP5518381 B2 JP 5518381B2 JP 2009158854 A JP2009158854 A JP 2009158854A JP 2009158854 A JP2009158854 A JP 2009158854A JP 5518381 B2 JP5518381 B2 JP 5518381B2
Authority
JP
Japan
Prior art keywords
light
layer
conversion circuit
optical filter
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009158854A
Other languages
English (en)
Other versions
JP2010041043A5 (ja
JP2010041043A (ja
Inventor
篤志 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009158854A priority Critical patent/JP5518381B2/ja
Publication of JP2010041043A publication Critical patent/JP2010041043A/ja
Publication of JP2010041043A5 publication Critical patent/JP2010041043A5/ja
Application granted granted Critical
Publication of JP5518381B2 publication Critical patent/JP5518381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/255Details, e.g. use of specially adapted sources, lighting or optical systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/3413Details of control of colour illumination sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Description

本発明は、カラーセンサに関する。また、当該カラーセンサを具備する電子機器に関する。
光の強度を電気的な信号に変換して出力する光センサは数多く知られており、紫外線から赤外線にかけて感度を有するものである。光センサは、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得ることによって、視認性を向上させ、表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、表示部付きコンピュータが挙げられる。また表示部周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。
光センサは、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、光電変換素子に流れる電流量に基づいて照度を検出することができる。特許文献1には、光センサの照度のダイナミックレンジを取るために、光電変換素子より生じる光電流をダイオード素子に流すことで、対数圧縮された電圧値による出力信号を得る構成について記載されている。なお対数圧縮とは、光電変換素子に入射する光の照度、すなわち光電流の値を変数として、出力される電流値または電圧値を対数の関数として得ることをいう。また、特許文献1には、入射光量に応じてフォトダイオードから流れる電流により得られるアナログ値をデジタル値に変換した出力信号とする構成について記載している。
また特許文献2には、複数の光センサを基板上に設け、波長の異なる光を受光するカラーセンサについて記載している。
特開2008−124568号公報 特開2006−135320号公報
特許文献2に示す複数の光センサを具備するカラーセンサは、大面積基板を半導体素子層ごとに分断して基板に実装することとなる。基板に実装される複数の光センサは、選択して設けることができるため、それぞれ光透過特性の異なる光センサを組み合わせて実装し、カラーセンサを作製することができる。
しかしながら、特許文献1に示すように光センサの集積化、小型化に伴い、光センサの端子数の増加が進んでいるのが現状である。そのため、カラーセンサを作製する際に組み合わせる光センサの実装数に比例して端子数が増加するため、基板側では外部機器と電気的に接続するための端子電極の数が増加してしまう。
本発明の一態様は上述の課題を解決するために案出されたものであり、外部機器と電気的に接続するための端子電極の減少を図ることができるカラーセンサを提供することを課題の一とする。
本発明の一態様は、光電変換素子、及び光フィルタが透光性基板上に設けられた複数の光センサと、を有し、複数の前記光センサにおける前記光フィルタは、各々異なる光透過特性を具備しており、複数の前記光センサが、外部機器と電気的に接続するための複数の端子電極を有するインターポーザ上に実装されており、前記インターポーザは、高電源電位を入力するための前記端子電極と複数の前記光センサとの電気的な接続、及び低電源電位を入力するための前記端子電極と複数の前記光センサとの電気的な接続、をとるために、複数の分岐を有する配線を具備するカラーセンサである。
また本発明の一態様は、複数の光電変換素子、及び複数の光フィルタが透光性基板上に設けられた光センサと、を有し、複数の前記光フィルタは、各々異なる光透過特性を具備しており、前記光センサが、外部機器と電気的に接続するための複数の端子電極を有するインターポーザ上に実装されており、前記インターポーザは、高電源電位を入力するための前記端子電極と前記光センサとの電気的な接続、及び低電源電位を入力するための前記端子電極と前記光センサとの電気的な接続、をとるために、複数の分岐を有する配線を具備するカラーセンサである。
また本発明の一態様は、光電変換素子、光電流変換回路部、及び光フィルタが透光性基板上に設けられた複数の光センサと、を有し、複数の前記光センサにおける前記光フィルタは、各々異なる光透過特性を具備しており、複数の前記光センサが、外部機器と電気的に接続するための複数の端子電極を有するインターポーザ上に実装されており、前記インターポーザは、高電源電位を入力するための前記端子電極と複数の前記光センサとの電気的な接続、及び低電源電位を入力するための前記端子電極と複数の前記光センサとの電気的な接続、をとるために、複数の分岐を有する配線を具備しており、複数の前記端子電極と、前記光電流変換回路部は離間して設けられているカラーセンサである。
また本発明の一態様は、複数の光電変換素子、複数の光電流変換回路部、及び複数の光フィルタが透光性基板上に設けられた光センサと、を有し、複数の前記光フィルタは、各々異なる光透過特性を具備しており、前記光センサが、外部機器と電気的に接続するための複数の端子電極を有するインターポーザ上に実装されており、前記インターポーザは、高電源電位を入力するための前記端子電極と前記光センサとの電気的な接続、及び低電源電位を入力するための前記端子電極と前記光センサとの電気的な接続、をとるために、複数の分岐を有する配線を具備しており、複数の前記端子電極と、複数の前記光電流変換回路部は離間して設けられているカラーセンサである。
本発明の一態様により、外部と接続するための端子電極数の減少を図ることのできるカラーセンサとすることができる。
カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを説明する図。 カラーセンサを構成するトランジスタを説明する図。 カラーセンサを構成するトランジスタを説明する図。 カラーセンサを構成するトランジスタを説明する図。 カラーセンサを構成するトランジスタを説明する図。 カラーセンサを構成するトランジスタを説明する図。 カラーセンサを構成するトランジスタを説明する図。 カラーセンサを具備する電子機器を説明する図。 カラーセンサを具備する電子機器を説明する図。 カラーセンサを具備する電子機器を説明する図。 カラーセンサを具備する電子機器を説明する図。 カラーセンサを説明する図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、外部と接続するための端子数の減少を図ることのできるカラーセンサについて説明していく。なお本実施の形態で説明する光センサは、光電変換素子により得られる入射光量に関する信号を、高電源電位Vdd及び低電源電位Vssに接続された光電流変換回路部により、電流値または電圧値として外部に出力、若しくはデジタル信号として外部に出力、するものである。
図1(A)、図1(B)に本実施の形態のカラーセンサを示す。図1(A)はカラーセンサの上面図であり、図1(B)は図1(A)の線Y−Zの断面図である。
図1(A)に示す上面図で、カラーセンサは、光センサ101R、光センサ101G、光センサ101Bをインターポーザ100に実装されて有する構造である。光センサ101Rは、光電流変換回路部102Rを有し、光の入射面に光フィルタ103Rを具備する構成である。光センサ101Gは、光電流変換回路部102Gを有し、光の入射面に光フィルタ103Gを具備する構成である。光センサ101Bは、光電流変換回路部102Bを有し、光の入射面に光フィルタ103Bを具備する構成である。また、インターポーザ100には、光センサ101R、光センサ101G、及び光センサ101Bが設けられていない面(以下、裏面という)に、外部との電気的接続を行うための電極である端子電極104(単に、端子ともいう)、端子電極105、端子電極106、端子電極107、端子電極108が設けられている。また、インターポーザ100には、光センサ101R、光センサ101G、及び光センサ101Bと接する面(以下、表面という)に、端子電極104、端子電極105、端子電極106、端子電極107、または端子電極108と、光センサ101R、光センサ101G、及び光センサ101Bとの電気的接続を行うための導電層である配線109、配線110、配線111、配線112、配線113が設けられている。また、インターポーザ100は点線115で示すように、配線109、配線110、配線111、配線112、配線113と、端子電極104、端子電極105、端子電極106、端子電極107、端子電極108とを電気的に接続するための表面と裏面を貫通する開口が複数設けられている。
図1(B)に示す断面図で、光センサ101Rは、光電流変換回路部102Rと光フィルタ103Rとの間に透光性基板114Rを具備する構成である。また光センサ101Gは、光電流変換回路部102Gと光フィルタ103Gとの間に透光性基板114Gを具備する構成である。また光センサ101Bは、光電流変換回路部102Bと光フィルタ103Bとの間に透光性基板114Bを具備する構成である。また、インターポーザ100は図1(B)の点線115で示すように、表面と裏面とを貫通する開口を複数有しており、配線109、配線110、配線111、配線112、配線113により、光センサ101R、光センサ101G、光センサ101Bと、端子電極104、端子電極105、端子電極106、端子電極107、端子電極108とを電気的に接続している。従って、端子電極104、端子電極105、端子電極106、端子電極107、及び端子電極108は光センサ101R、光センサ101G、光センサ101Bの外部電極として、他の基板に実装することができる。また、光センサ101R、光センサ101G、光センサ101Bとインターポーザ100との間に樹脂130R、樹脂130G、樹脂130B、を設けて固着すると、固着強度が向上するために好ましい。
なお、光フィルタ103R、光フィルタ103G、光フィルタ103Bは、有彩色の透光性樹脂層で構成されており、それぞれ異なる光透過特性を有するものである。一例としては、光センサ101Rは赤色を透過する光フィルタ103R、光センサ101Gは緑色を透過する光フィルタ103G、光センサ101Bは青色を透過する光フィルタ103Bをそれぞれ有しており、それぞれの光センサ101R、光センサ101G、光センサ101Bに透過した色の光を検知することができる。よって、光フィルタ103R、光フィルタ103G、光フィルタ103Bを含む本実施の形態のカラーセンサは、3種類の色(赤色、緑色、青色)の光をそれぞれに検知することのできるカラーセンサである。
なお有彩色は、黒色、灰色、白色などの無彩色を除く色であり、光フィルタ103R、光フィルタ103G、光フィルタ103Bはカラーフィルタとして機能させるため、その着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。
なお光センサ101R、光センサ101G、光センサ101Bとインターポーザ100の配線との接続部分の構造としては、インターポーザ100上の配線と光センサ101R、光センサ101G、光センサ101Bの端子に設けられた導電性の突起物であるバンプとを接触させ、インターポーザ100と光センサ101R、光センサ101G、光センサ101Bとを樹脂で固定してもよい。またインターポーザ100の配線と、光センサ101R、光センサ101G、光センサ101Bの各端子との間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で光センサ101R、光センサ101G、光センサ101Bとインターポーザ100の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。
なおインターポーザ100の材料としては、有機ポリマー、無機ポリマー、ガラスエポキシ系やセラミック系、ポリイミド、フッ素樹脂などを用いることができる。
また、インターポーザ100の厚さは50μm〜300μm(代表的には100μm〜200μm)程度である。より厚さの薄いインターポーザを用いると、カラーセンサの薄型化の効果をより高めることができる。
また、図1(A)の上面図、図1(B)の断面図で示すように、インターポーザ100の表面と裏面において、端子電極104、端子電極105、端子電極106、端子電極107、及び端子電極108と、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bとの配置が重畳しないようにすることが好ましい。その理由は、端子電極104、端子電極105、端子電極106、端子電極107、及び端子電極108と、外部機器との電気的接続を行うためにはんだ等の加熱処理を伴う場合、端子電極104、端子電極105、端子電極106、端子電極107、及び端子電極108から熱の移動による光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bの不良の発生を低減することができるからである。また、熱の放散を促進するために配線109乃至配線113は、インターポーザ100上では光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bから離間して設けることが好ましい。
なお図1(A)、図1(B)では、インターポーザ100の表面と裏面において、光フィルタ103R、光フィルタ103G、光フィルタ103Bと、端子電極104、端子電極105、端子電極106、端子電極107、及び端子電極108とを離間して設ける構成について示した。図9(A)、図9(B)の上面図及び断面図で示すように、インターポーザ100の表面と裏面において、光フィルタ103R、光フィルタ103G、光フィルタ103Bと、端子電極104、端子電極105、端子電極106、端子電極107、及び端子電極108とを重畳して設ける構成としてもよい。図9の構成とすることで、インターポーザ100の小型化を図ることができるため、カラーセンサを小型化することができる。なお、予め配線の幅や形状を変更することで、配線109、配線110、配線111、配線112、配線113を配線の間の余分な面積に延設させて図22(A)と同様の効果を得てもよい。
また、図1(A)に示す上面図では、光フィルタ103R、光フィルタ103G、光フィルタ103Bと、端子電極104、端子電極105、端子電極106、端子電極107、及び端子電極108とを離間して設ける構成であるため、インターポーザ100の表側では、端子電極と各光センサ間を電気的に接続するための配線の間に余分な面積を有することとなる。本実施の形態では、図22(A)に示すように、配線の間に、他の配線と電気的に接続のない配線2201A乃至2201Eを設けてもよい。配線2201A乃至2201Eを設けることにより、曲げ等による強度を向上させることができるため、衝撃に強いカラーセンサとすることができる。なお、予め端子電極の大きさや形状を変更することで、端子電極104、端子電極105、端子電極106、端子電極107、または端子電極108を端子電極間の余分な面積に設けて図22(B)と同様の効果を得てもよい。また図22(A)の構成と組み合わせて実施してもよい。
また、図22(A)と同様に、インターポーザ100の裏面側では、端子電極間に余分な面積を有することとなる。本実施の形態では、図22(B)に示すように、端子電極の間に、他の端子電極と電気的に接続のない電極2202A乃至2202Eを設けてもよい。電極2202A乃至2202Eを設けることにより、曲げ等による強度を向上させることができるため、衝撃に強いカラーセンサとすることができる。
インターポーザ100に実装される複数の光センサは、自由に選択することができるため、有彩色の光フィルタ103R、光フィルタ103G、光フィルタ103Bを備えた光センサをインターポーザ100に実装し、カラーセンサを作製することができる。また、インターポーザ100に実装する際に、光センサに検査工程を行い、良品のみを選別してインターポーザ100に実装することができるため、作製工程においてカラーセンサの歩留まりを向上させることができる。特に、光電流変換回路部に演算回路など複雑な構成を含む構成の場合、チップ状の光センサに不良が生じる恐れがあるため、インターポーザに実装する前に光センサの不良検査が行えることは有効である。
次に図2(A)乃至(C)を用いて、図1(A)、(B)で示す光センサ101R、光センサ101G、光センサ101Bの構成について説明する。なお、光センサ101R、光センサ101G、光センサ101Bの違いは、光フィルタ103R、光フィルタ103G、光フィルタ103Bの光透過特性の違いによるものである。図2(A)、(B)では、カラーセンサを構成する光センサの一つである光センサ101Rの構成について示す。なお光センサ101G、光センサ101Bは、光センサ101Rとの違いについて大きくは光フィルタが異なる点にあり、その説明を省略する。
光センサ101Rには、透光性基板114R上に光電変換回路部201を有する。光電変換回路部201上には、外部との信号の入出力を行うための第1の端子202A、第2の端子202B、第3の端子202C、第4の端子202Dを有する。光センサ101Rには、透光性基板114R側より光が入射され、光電変換回路部201で照度に応じた出力信号に変換される。
なお本明細書にて用いる第1、第2、第3、乃至第N(Nは自然数)という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
第1の端子202A、第2の端子202B、第3の端子202C、第4の端子202Dは湿式法を用いて導電性樹脂によって形成されてもよいし、乾式法を用いて導電性薄膜によって形成されてもよい。また、導電性樹脂層と導電性薄膜とを積層してもよい。
例えば、スクリーン印刷法を用いて端子を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよい。
なお図2(A)では、一例として、第1の端子202A、第2の端子202B、第3の端子202C、第4の端子202Dの4つの端子を有する光センサについて示している。光センサには、高電源電位及び低電源電位が入力されるとともに、電圧値または電流値のアナログ信号が出力信号として出力される、またはバス規格に応じたデジタル信号が入出力されるものもある。
なお、図2(A)では、第1の端子202A乃至第4の端子202Dの形状について同様に記したが、異なる形状としてもよい。端子電極の形状をそれぞれ異なる形状とすることにより、光センサをインターポーザに取り付ける際に取り付ける向きを容易に把握することができる。
次に、図3を用いて、第1の端子202A乃至第4の端子202Dに入出力される信号について説明する。図3は、高電源電位Vdd及び低電源電位Vssが入力され、光電流に応じた出力信号を対数圧縮して出力する回路を具備する光センサの構成の一例を示すブロック図である。なお図3に示す例では、端子数は3つあればよく、図2(A)に示す光センサでは一つの端子が余ることとなる。この場合余った端子を、他の端子と同じ電位または信号を入出力する端子とするか、別の信号を入出力する端子としてもよい。なお対数圧縮とは、光電変換素子に入射する光の照度、すなわち光電流の値を変数として、出力される電流値または電圧値を対数の関数として得ることをいう。
図3に示す光センサ300は、光電変換素子301、対数圧縮回路302、温度補正電圧生成回路303、温度補正演算回路304を有する。光電変換素子301は外部からの光を受光し、照度に応じた光電流を対数圧縮回路302に出力する。対数圧縮回路302は、光電流をダイオード素子により、対数圧縮した電圧値にして出力する回路である。温度補正電圧生成回路303は、光電流を対数圧縮する際に用いたダイオード素子の温度依存による出力の変化を補正するための温度補正電圧を出力するための回路である。温度補正演算回路304は、対数圧縮回路302から出力される対数圧縮された電圧値、及び温度補正電圧生成回路から出力される温度補正電圧を基に出力信号である電流値Ioutを生成するための回路である。なお、図1で示した光電流変換回路部は、対数圧縮回路302、温度補正電圧生成回路303、及び温度補正演算回路304を有する回路部305に相当する。
また光センサ300は、図3で示した出力信号である電流値Ioutを、外部抵抗を設けることにより、電圧Voutとして出力することもできる。図4に電圧Voutとして出力することのできる光センサ400を示す。図4に示す光センサ400は、図3で示した光センサ300を内包し、内部抵抗401を設け、外部への出力として電圧Voutを得る構成の一例である。
また、第1の端子202A乃至第4の端子202Dに入出力される信号の別の例について説明する。図5は、アナログ信号をデジタル信号に変換して出力する回路を具備する光センサのブロック図である。なお図5に示す例では、高電源電位Vdd及び低電源電位Vssの他に、出力信号を入出力するための端子が2つあればよく、合計の端子数は4つあればよい。図5に示す光センサ500は、光電変換素子501、アナログ/デジタル変換回路502(以下AD変換回路という)、定電圧回路503、発振回路504、I2C(Inter Integrated circuit)インターフェース回路505を有する。
なお、図5に示す光電変換素子501は外部からの光を受光し、照度に応じた光電流をAD変換回路502に出力する。AD変換回路502は、連続量である光電流の値を量子化して、デジタル信号に変換してI2Cインターフェース回路505に出力する回路である。定電圧回路503はAD変換回路502及び発振回路504を動作するための一定の電圧を生成するための回路である。発振回路504は、AD変換回路502を動作するためのクロック信号を出力するための回路である。I2Cインターフェース回路505は、他の装置とのデータ通信のためのシリアルデータライン(SDA)と、他の装置との間のデータ通信を制御及び同期化するためのシリアルクロックライン(SCL)と、からなるI2Cバスによって外部装置と電気的に接続されるための回路である。SDAとSCLからなるI2Cバスは、各装置に設けられるアドレスメモリに割り振られた固有のアドレスによって、マイクロコンピュータからの制御を行うためのバス規格である。なお他の装置が液晶表示装置である場合には、ディスプレイドライバー、LEDドライバーがI2Cバスによって電気的に接続される構成となる。なお、図1(A)、(B)で示した光電流変換回路部102R、102G、102Bは、AD変換回路502、定電圧回路503、発振回路504、I2Cインターフェース回路505を有する回路部506に相当する。
なお、AD変換回路502は、連続量である電圧Voutを量子化して、デジタル信号に変換するための回路である。AD変換回路502としては、例えば、並列比較方式AD変換回路、パイプライン方式AD変換回路、逐次比較方式AD変換回路、デルタシグマ方式AD変換回路、二重積分方式AD変換回路があり、任意で選択すればよい。
なお図5には、I2Cインターフェースを適用した光センサ500を示したが、I2Cバス以外に、ユニバーサルシリアルバス(Universal Serial Bus)、シリアル周辺インターフェース(Serial Peripheral Interface)等のバス規格を用いることができる。
上記図3乃至図5のブロック図に示す光センサを、図1(A)で示す複数の光センサに適用してカラーセンサを構成する場合には、外部に接続するための複数の端子より、高電源電位Vdd及び低電源電位Vssが入力されることとなる。そのため、複数の光センサをインターポーザ上に実装するために、高電源電位Vdd及び低電源電位Vssの数に応じて、インターポーザ上に配線を引き回して端子電極との電気的接続を図る必要がある。
本実施の形態で示す構成では、図1(A)に示すように、端子電極と各光センサより引き回される配線との電気的な接続を共通化し、高電源電位を供給するため端子電極を共通化することができる。図1(A)でいえば、高電源電位を供給するために光センサ間で共通化する端子は端子電極104であり、端子電極104と各光センサより引き回される配線は配線109である。すなわち配線109は、複数の光センサと、端子電極104との電気的な接続を図るために複数の分岐を有する配線である。また同様に本実施の形態の構成では、図1(A)に示すように、端子電極と各光センサより引き回される配線との電気的な接続を共通化し、低電源電位を供給するため端子電極を共通化することができる。図1(A)でいえば、低電源電位を供給するために光センサ間で共通化する端子としては端子電極105であり、端子電極105と各光センサより引き回される配線としては配線110である。すなわち配線110は、配線109と同様に、複数の光センサと、端子電極105との電気的な接続を図るために複数の分岐を有する配線である。
なお各光センサより出力される出力信号が図3に示すようなIoutの場合は、光センサ毎に端子電極を割り当てて、各光センサより端子電極へ配線を引き回して電気的な接続を取ることにより、外部に出力することができる。図1(A)でいえば、光センサ101Rからの出力信号を外部に出力する端子は端子電極106であり、端子電極106と光センサ101Rより引き回される配線は配線111である。また図1(A)でいえば、光センサ101Gからの出力信号を外部に出力する端子は端子電極107であり、端子電極107と光センサ101Gより引き回される配線は配線112である。また図1(A)でいえば、光センサ101Bからの出力信号を外部に出力する端子は端子電極108であり、端子電極108と光センサ101Bより引き回される配線は配線113である。
なお各光センサより出力される出力信号が図5に示すようなシリアルデータライン及びシリアルクロックラインのように複数の場合は、光センサ毎にシリアルデータライン及びシリアルクロックラインの入出力信号のために端子電極を割り当て、各光センサより端子電極へ配線を引き回して電気的な接続を取ることにより、外部に出力信号を出力することができる。
図6に、高電源電位Vdd及び低電源電位Vss以外に、入出力信号が2つある際のカラーセンサの上面図を示す。図1(A)と同様に、カラーセンサは、光センサ101R、光センサ101G、光センサ101Bをインターポーザ100に実装されて有する構造である。光センサ101Rは、光電流変換回路部102Rを有し、光の入射面に光フィルタ103Rを具備する構成である。光センサ101Gは、光電流変換回路部102Gを有し、光の入射面に光フィルタ103Gを具備する構成である。光センサ101Bは、光電流変換回路部102Bを有し、光の入射面に光フィルタ103Bを具備する構成である。また、インターポーザ100には裏面に、外部との電気的接続を行うための電極である端子電極601、端子電極602、端子電極603、端子電極604、端子電極605、端子電極606、端子電極607、端子電極608が設けられている。また、インターポーザ100には表面に、端子電極601、端子電極602、端子電極603、端子電極604、端子電極605、端子電極606、端子電極607、端子電極608と、光センサ101R、光センサ101G、及び光センサ101Bとの電気的接続を行うための導電層である配線609、配線610、配線611、配線612、配線613、配線614、配線615、配線616が設けられている。また、インターポーザ100は点線115で示すように、配線609乃至配線616と、端子電極601乃至端子電極608とを電気的に接続するための表面と裏面を貫通する開口が複数設けられている。
図6で、高電源電位を供給するために光センサ間で共通化する端子としては端子電極601であり、端子電極601と各光センサより引き回される配線としては配線609にあたる。すなわち配線609は、複数の光センサと、端子電極601との電気的な接続を図るために複数の分岐を有する配線となる。また図6で、低電源電位を供給するために光センサ間で共通化する端子としては端子電極605であり、端子電極605と各光センサより引き回される配線としては配線613にあたる。すなわち配線613は、配線609と同様に、複数の光センサと、端子電極605との電気的な接続を図るために複数の分岐を有する配線となる。また図6で、光センサ101Rからのシリアルデータラインを外部に出力する端子としては端子電極602であり、端子電極602と光センサ101Rより引き回される配線としては配線610である。また図6で、光センサ101Gからのシリアルデータラインを外部に出力する端子としては端子電極603であり、端子電極603と光センサ101Gより引き回される配線としては配線611である。また図6で、光センサ101Bからのシリアルデータラインを外部に出力する端子としては端子電極604であり、端子電極604と光センサ101Bより引き回される配線としては配線612である。また図6で、光センサ101Rからのシリアルクロックラインを外部に出力する端子としては端子電極606であり、端子電極606と光センサ101Rより引き回される配線としては配線614である。また図6で、光センサ101Gからのシリアルクロックラインを外部に出力する端子としては端子電極607であり、端子電極607と光センサ101Gより引き回される配線としては配線615である。また図6で、光センサ101Bからのシリアルクロックラインを外部に出力する端子としては端子電極608であり、端子電極608と光センサ101Bより引き回される配線としては配線616である。
上述の様に本実施の形態の図1及び図6で示す複数の光センサを具備するカラーセンサは、図3または図5の様な光センサを複数具備することで増加してしまう端子数をインターポーザ上で削減することができる。そのため、端子電極の数を大幅に削減することができる。端子数を削減することにより、外部機器との接続不良の減少を図ることができるため、歩留まりの向上を図ることができる。本実施の形態で示す構成は、特に高電源電位及び低電源電位を入力する端子のように各光センサで共通する端子を具備する複数の光センサを、インターポーザ上に実装して作製するカラーセンサにおいて有効である。また本実施の形態における構成では、複数の光センサをインターポーザ上に設けてカラーセンサとする際、ピンコンパチブル(ピン互換)を図ることができる。
なお、図6に示すカラーセンサの上面図は、図9(A)と同様に、端子電極601乃至端子電極608と、光フィルタ103R、光フィルタ103G、光フィルタ103Bとを、インターポーザ100の表面と裏面で重畳して設ける構成としてもよい。
次に、図2(A)で示した光センサ101Rの構成について図2(B)を用い、更に詳しく説明する。透光性基板114Rの光が入射される側には、光フィルタ103Rが設けられている。また透光性基板114Rの光フィルタ103Rが設けられている側には、光電変換回路部201を構成する光電流変換回路211、配線層212、光電変換素子213を有する。光電流変換回路211は、配線により電気的に接続された半導体層を有し、光電変換素子213への照度に応じた出力信号を生成する回路である。配線層212は、光電流変換回路211、光電変換素子213、及び第1の端子202A乃至第4の端子202Dを電気的に接続するための配線である。光電変換素子213は、PN型またはPIN型のフォトダイオード、フォトトランジスタ等によって入射される光量に応じた光電流に変換する素子である。また、図2(B)に示すように、光電変換回路部の中央付近に配置する構造とすることにより、光フィルタを通過する光のみを受光しやすくでき、好適である。
なお本明細書では、光電変換素子としてPIN型のフォトダイオードを用いた構成について説明を行う。PIN型のフォトダイオードは、PN型のフォトダイオードに比べ、光の照射に対する空乏層の応答特性がよいため、好適である。
次に図2(C)に示すように、光フィルタ103Rを有する光センサ101R、光フィルタ103Gを有する光センサ101G、光フィルタ103Bを有する光センサ101Bを、それぞれインターポーザ100上に配置する。そして図1(A)で示した配線109乃至配線113(図2(C)中の点線)により、端子電極104乃至端子電極108と電気的な接続を取ることができる。
図2(C)に示す構成によると、インターポーザ100に実装する際に、光センサ101R、光センサ101G、光センサ101Bは、それぞれに対し検査工程を行い、良品のみを選別してインターポーザに実装することができる。そのため、カラーセンサの歩留まりが向上する。特に、光センサが演算回路など複雑な構成を含む光電流変換回路部を有する場合、チップ状の光センサに不良が生じる恐れがある。そのため、インターポーザ100に実装する前に光センサの不良検査が行えることは有効である。さらに、良品の中でも高品質の光センサを選別しインターポーザに実装することでより高品質のカラーセンサも作製することもできる。
また、図7(A)、図7(B)に、図1(A)、図1(B)とは異なるカラーセンサの上面図及び断面図を示す。図7(A)が、図1(A)と異なる点は、カラーセンサが、光センサ701をインターポーザ100に実装する点にあり、光センサ701は、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bを有し、光の入射面に光フィルタ103R、光フィルタ103G、光フィルタ103Bを具備する構成である。また図7(A)が図1(A)と異なる点は、光フィルタ103R、光フィルタ103G、光フィルタ103Bは、透光性基板714に接して設けられている点にある。
なお図7(A)の上面図が図1(A)と同様な点として、インターポーザ100には裏面に、外部との電気的接続を行うための電極である端子電極104、端子電極105、端子電極106、端子電極107、端子電極108が設けられている点にある。また図7(A)の上面図が図1(A)と同様な点として、インターポーザ100には表面に、端子電極104、端子電極105、端子電極106、端子電極107、または端子電極108と、光センサ701との電気的接続を行うための導電層である配線109、配線110、配線111、配線112、配線113が設けられている点にある。また図7(A)の上面図が図1(A)と同様な点として、インターポーザ100には点線115で示すように、配線109、配線110、配線111、配線112、配線113と、端子電極104、端子電極105、端子電極106、端子電極107、端子電極108とを電気的に接続するための表面と裏面を貫通する開口が複数設けられている点がある。
図7(B)が、図1(B)と異なる点は、光センサ701は、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bと、光フィルタ103R、光フィルタ103G、及び光フィルタ103Bとの間に透光性基板714を具備する点にある。また図7(B)が図1(B)と異なる点は、光センサ701とインターポーザ100との間には、固着強度を向上するための樹脂730が光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102B間で隙間なく設けられている点にある。
図1(B)とは異なり、図7(A)、図7(B)では樹脂730を隙間なく設ける構成とすることにより、固着強度をより向上することができるため好適である。
なお図7(B)の断面図が図1(B)と同様な点として、インターポーザ100は図7(B)の点線115で示すように、表面と裏面とを貫通する開口を複数有しており、配線109、配線110、配線111、配線112、配線113により、光センサ101R、光センサ101G、光センサ101Bと、端子電極104、端子電極105、端子電極106、端子電極107、端子電極108とを電気的に接続している点がある。
次に図8(A)、図8(B)に、図7(A)、図7(B)で示した光センサ701の構成について説明する。
光センサ701には、透光性基板714上に光電変換回路部801を有する。光電変換回路部801上には、光フィルタ103R(図示せず)を通過する光に関する外部との信号の入出力を行うための第1の端子802A、第2の端子802B、第3の端子802C、第4の端子802Dを有する。また光電変換回路部801上には、光フィルタ103G(図示せず)を通過する光に関する外部との信号の入出力を行うための第1の端子803A、第2の端子803B、第3の端子803C、第4の端子803Dを有する。また光電変換回路部801上には、光フィルタ103B(図示せず)を通過する光に関する外部との信号の入出力を行うための第1の端子804A、第2の端子804B、第3の端子804C、第4の端子804Dを有する。光センサ701には、透光性基板714側より光が入射され、光電変換回路部801で照度に応じた出力信号に変換される。
なお図8(A)では、一例として、1つの光フィルタに対し、4つの端子を有する光センサ、すなわち12個の端子を有する光センサについて示している。光センサには、1つの光フィルタに応じて高電源電位及び低電源電位が入力される。また光センサからは、電圧値または電流値のアナログ信号が出力信号として出力される、またはバス規格に応じたデジタル信号が入出力される。光センサに入出力される信号の例としては、図3乃至図5で示した通りである。
次に、図8(A)で示した光センサ701の構成について図8(B)を用い、更に詳しく説明する。
次に図8(A)で示した光センサ701をインターポーザ100上に実装した様子について図8(B)に示す。光フィルタ103R、光フィルタ103G、及び光フィルタ103Bを有する光センサ701を、インターポーザ100上に配置する。そして図7(A)で示した配線109乃至配線113(図8(B)中の点線)により、端子電極104乃至端子電極108と電気的な接続を取ることができる。
図8(B)に示す構成によると、インターポーザ100に実装する際に、光センサ701は、異なる光透過性を具備する光フィルタを備えた状態で大面積基板より分断するができるため、分断にかかる工程時間の短縮、及び分断に用いるダイサーなどの加工手段の摩耗を軽減することができる。また複数の光センサを選択してインターポーザ上に実装する際に、選択した光センサの大きさまたは高さのばらつき等の問題をなくすことができるため好適である。
また光センサ内の光電流変換回路部を共通化して、センサに演算回路など複雑な構成を含む光電流変換回路部を有する構成の場合、チップ状の光センサに不良が生じる恐れがある。そのため、インターポーザ100に実装する前に光センサの不良検査が行えることは有効である。さらに、良品の中でも高品質の光センサを選別しインターポーザに実装することでより高品質のカラーセンサも作製することもできる。
次にカラーセンサの断面図の形態について、図1(B)で説明した断面図とは異なる形態について、図10(A)、図10(B)、図10(C)、図11(A)、図11(B)、図11(C)を用いて説明する。
図10(A)に示すカラーセンサの断面図は、図1(B)に示した断面図において、光センサ101R、光センサ101G、光センサ101Bの光電変換素子が設けられる領域に対応する、光フィルタ103R、光フィルタ103G、光フィルタ103B上に一部開口部を残して、遮光層116で覆って形成する例である。なお遮光層116は、スピンコート法などの塗布法によって形成することができ、その他液滴吐出法、印刷法、ディッピング法、ディスペンサ法、刷毛塗り法、スプレー法、フローコート法などによって形成することもできる。
遮光層116は、光センサ101R、光センサ101G、光センサ101Bが有する光電変換素子へ外部からの不適切な光が照射し、誤作動を生じないように光を遮断することができる。よって、遮光層116の開口より入射し、光フィルタとして機能する有彩色の光フィルタ103R、光フィルタ103G、光フィルタ103Bを透過した光のみを光電変換素子は受光することができるため、カラーセンサの信頼性が向上する。また、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bの半導体素子に光が照射されると特性変動が生じる恐れがあるが、遮光層を設けることでそのような不良を防止することができる。
また、図10(B)に示すカラーセンサの断面図は、図10(A)に示した断面図において、光センサ101R、光センサ101G、光センサ101Bの光電変換素子が設けられる領域に対応して光フィルタ103R、光フィルタ103G、光フィルタ103Bを形成し、光フィルタ103R、光フィルタ103G、光フィルタ103B上に一部開口部を残して、遮光層116で覆って形成する例である。
光フィルタ103R、光フィルタ103G、光フィルタ103Bは、光センサ101R、光センサ101G、光センサ101Bの光電変換素子が設けられる領域に対応して設けられるため、光フィルタの小面積化を図ることができる。そのため、光フィルタ103R、光フィルタ103G、光フィルタ103Bの材料となる透光性樹脂を削減することができ、低コスト化を図ることができる。加えて、光センサ101R、光センサ101G、光センサ101Bが有する光電変換素子へ外部からの不適切な光が照射し、誤作動を生じないように光を遮断することができる。よって、遮光層116の開口より入射し、光フィルタとして機能する有彩色の光フィルタ103R、光フィルタ103G、光フィルタ103Bを透過した光のみを光電変換素子は受光することができるため、カラーセンサの信頼性が向上する。また、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bの半導体素子に光が照射されると特性変動が生じる恐れがあるが、遮光層を設けることでそのような不良を防止することができる。
また、図10(C)に示すカラーセンサの断面図は、図10(A)に示した断面図において、光センサ101R、光センサ101G、光センサ101Bの光電変換素子が設けられる領域に対応して開口部を設けた遮光層116を形成した後に、光フィルタ103R、光フィルタ103G、光フィルタ103Bを形成する例である。
光フィルタ103R、光フィルタ103G、光フィルタ103Bは、図10(B)と同様に、光センサ101R、光センサ101G、光センサ101Bの光電変換素子が設けられる領域に対応して設けることができるため、光フィルタの小面積化を図ることができる。そのため、光フィルタ103R、光フィルタ103G、光フィルタ103Bの材料となる透光性樹脂を削減することができ、低コスト化を図ることができる。加えて、光センサ101R、光センサ101G、光センサ101Bが有する光電変換素子へ外部からの不適切な光が照射し、誤作動を生じないように光を遮断することができる。よって、光フィルタとして機能する有彩色の光フィルタ103R、光フィルタ103G、光フィルタ103Bを透過し、遮光層116の開口より入射する光のみを光電変換素子は受光することができるため、カラーセンサの信頼性が向上する。また、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bの半導体素子に光が照射されると特性変動が生じる恐れがあるが、遮光層を設けることでそのような不良を防止することができる。
以上示した図10(A)乃至図10(C)の構成において、光センサ101R、光センサ101G、光センサ101Bの光フィルタが接している透光性基板の側面を、裾広がりの曲面を有する形状としてもよい。
図11(A)に示すカラーセンサの断面図は、光センサ101R、光センサ101G、光センサ101Bの光フィルタが接している透光性基板114R、透光性基板114G、透光性基板114Bの側面を、裾広がりの曲面とした例である。
図11(A)に示すように、光センサ101R、光センサ101G、光センサ101Bの上部を、光フィルタ103R、光フィルタ103G、光フィルタ103Bが覆って設けられる構成とすることができるため、光電変換素子へ外部からの不適切な光が照射し、誤作動を生じないように光を遮断することができる。よって、光フィルタとして機能する有彩色の光フィルタ103R、光フィルタ103G、光フィルタ103Bを透過し、遮光層116の開口より入射する光のみを光電変換素子は受光することができるため、カラーセンサの信頼性が向上する。また、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bの半導体素子に光が照射されると特性変動が生じる恐れがあるが、遮光層を設けることでそのような不良を防止することができる。
また、図11(B)に示すカラーセンサの断面図は、光センサ101R、光センサ101G、光センサ101Bの光フィルタが接している透光性基板114R、透光性基板114G、透光性基板114Bの側面を、裾広がりの曲面とし、さらに透光性樹脂層117R、透光性樹脂層117G、透光性樹脂層117Bで光フィルタを覆った例である。
図11(B)に示すように、光センサ101R、光センサ101G、光センサ101Bの上部を、光フィルタ103R、光フィルタ103G、光フィルタ103Bが覆って設ける構成とすることができるため、光電変換素子へ外部からの不適切な光が照射し、誤作動を生じないように光を遮断することができる。よって、光フィルタとして機能する有彩色の光フィルタ103R、光フィルタ103G、光フィルタ103Bを透過し、遮光層116の開口より入射する光のみを光電変換素子は受光することができるため、カラーセンサの信頼性が向上する。また、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bの半導体素子に光が照射されると特性変動が生じる恐れがあるが、遮光層を設けることでそのような不良を防止することができる。加えて、透光性樹脂層117R、透光性樹脂層117G、透光性樹脂層117Bを設けることにより、保護層として機能させることができ、衝撃吸収性も向上させ、有彩色の透光性樹脂層の劣化も防止する効果がある。また、衝撃吸収層として機能する透光性樹脂層の膜厚は、光フィルタ103R、光フィルタ103G、光フィルタ103Bより厚くてもよい。そのため、衝撃吸収層として機能する透光性樹脂層の膜厚を厚く形成することができ、衝撃吸収層として耐衝撃性を向上させることができる。
また、図11(C)に示すカラーセンサの断面図は、光センサ101R、光センサ101G、光センサ101Bの光フィルタが接している透光性基板114R、透光性基板114G、透光性基板114Bの裾広がりの曲面の側面に、光フィルタを設け、さらに光フィルタ上に光センサ101R、光センサ101G、光センサ101Bの光電変換素子が設けられる領域に対応して開口部を設けた遮光層116R、遮光層116G、遮光層116Bを形成し、さらに透光性樹脂層117R、透光性樹脂層117G、透光性樹脂層117Bで遮光層及び光フィルタを覆った例である。
図11(C)に示すように、光センサ101R、光センサ101G、光センサ101Bの上部を、光フィルタ103R、光フィルタ103G、光フィルタ103Bが覆う構成及び光電変換素子が設けられる領域に遮光層を設ける構成とすることができるため、光電変換素子へ外部からの不適切な光が照射し、誤作動を生じないように光を遮断することができる。よって、光フィルタとして機能する有彩色の光フィルタ103R、光フィルタ103G、光フィルタ103Bを透過し、遮光層116の開口より入射する光のみを光電変換素子は受光することができるため、カラーセンサの信頼性が向上する。また、光電流変換回路部102R、光電流変換回路部102G、光電流変換回路部102Bの半導体素子に光が照射されると特性変動が生じる恐れがあるが、遮光層を設けることでそのような不良を防止することができる。加えて、透光性樹脂層117R、透光性樹脂層117G、透光性樹脂層117Bを設けることにより、保護層として機能させることができ、衝撃吸収性も向上させ、有彩色の透光性樹脂層の劣化も防止する効果がある。また、衝撃吸収層として機能する透光性樹脂層の膜厚は、光フィルタ103R、光フィルタ103G、光フィルタ103Bより厚くてもよい。そのため、衝撃吸収層として機能する透光性樹脂層の膜厚を厚く形成することができ、衝撃吸収層として耐衝撃性を向上させることができる。
以上説明したように本実施の形態のカラーセンサは、光センサを複数具備することで増加してしまう端子電極数をインターポーザ上で削減することができる。具体的には、高電源電位が入力される端子電極、低電源電位が入力される端子電極をインターポーザ上で共通化することができる。そのため、端子電極の数を大幅に削減することができる。端子電極数を削減することにより、外部機器との接続不良の減少を図ることができるため、歩留まりの向上を図ることができる。また本実施の形態における構成では、複数の光センサをインターポーザ上に設けてカラーセンサとする際、ピンコンパチブルを図ることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
(実施の形態2)
本実施の形態では、上記実施の形態1で説明した光センサの作製方法について一例を示し、説明していく。本実施の形態では、一例として、実施の形態1の図11(B)の断面図で説明した光センサについての作製方法について説明するものとする。
図12(A)に透光性基板1200上に設けられた光電変換素子層を有する複数の光電流変換回路部(以下、半導体素子層1201a、1201b、1201cという)を示す。半導体素子層1201a、1201b、1201cはそれぞれ端子電極1215a1、1215a2、1215b1、1215b2、1215c1、1215c2を有している。
次に、透光性基板1200の厚さを研削、研磨処理によって薄くする工程を行う。工程時の透光性基板1200を固定する固定テープ1203に半導体素子層1201a、1201b、1201c側を向けて透光性基板1200を固定し、透光性基板1200を加工して、厚さの薄い透光性基板1202とする(図12(B)参照。)。透光性基板1200が厚さ0.5mmのガラス基板であるとすれば、透光性基板1202は、0.25〜0.3mm程度に薄型化することが好ましい。透光性基板の厚さを薄く加工することで、透光性基板の分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減することができる。研削処理及び研磨処理は好適に組み合わせて用いることができ、本実施の形態では、研削機により研削した後、研磨機により研磨処理で表面を平坦化する。研磨処理として化学的機械研磨を行ってもよい。
本実施の形態では、大面積基板である透光性基板を分断することによって、複数の光センサをチップ状で取り出す例について示す。分断工程は、一度に行わず、まず、透光性基板1202に半導体素子層1201a、1201b、1201cを分断するための溝1206a、1206b、1206c、1206dをダイサー1204のダイシングブレードで形成する(図12(C)参照。)。透光性基板1205の溝1206a、1206b、1206c、1206dにおいて透光性基板1205は意図的に残存させる。残存させる透光性基板1205の厚さは、30μm〜100μm(好ましくは30μm〜50μm)程度とすればよい。
次に、溝1206a、1206b、1206c、1206dの形成された透光性基板1202上に透光性樹脂層1213及び透光性樹脂層1207の積層を形成する(図12(D)参照。)。透光性樹脂層1213、1207の材料は、透光性樹脂層形成後の工程において(例えば、インターポーザの実装時)加熱処理を用いる場合はその加熱温度に耐えうる樹脂材料を用いる。積層して設けられる透光性樹脂層の一方は、光フィルタとして機能する有彩色の着色層であり、他方は衝撃吸収層として機能する樹脂層とする。本実施の形態では、透光性樹脂層1213を有彩色の着色材料を含む樹脂層で形成する。
衝撃吸収層として機能する透光性樹脂層1207を形成すると、光センサ及びカラーセンサに、より耐ストレス性を付与することができる。例えば、本実施の形態で示す透光性樹脂層が設けられた光センサは、約20Nの圧力を加えても破損することなく耐えることができる。
透光性樹脂層としては、ビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、シロキサン樹脂等の樹脂材料でなる層を用いることができる。樹脂層の作製方法はスピンコート法などの塗布法を用いることができ、その他液滴吐出法、印刷法、ディッピング法、ディスペンサ法、刷毛塗り法、スプレー法、フローコート法などを用いることもできる。
その後、透光性樹脂層1213、1207及び透光性基板1205を、溝1206a、1206b、1206c、1206dで切断して、複数の光センサに分断(分割)する。本実施の形態では、透光性基板1205及び透光性樹脂層1213、1207を固定テープ1211に固定し、透光性基板1205側より溝1206a、1206b、1206c、1206dに残存する透光性基板1205及び透光性樹脂層1213、1207を、ダイサー1208によって切断する。ダイサー1208によって、透光性基板1205及び透光性樹脂層1213、1207は分割され、透光性基板1209a、1209b、1209c、透光性樹脂層1214a、1214b、1214c、1210a、1210b、1210cとなる(図12(E)参照。)。本実施の形態では、固定テープ1203、1211として、ダイシングテープを用いる。
溝の形成された透光性基板1205及び透光性樹脂層1213、1207を切断する際は、透光性基板1205側でも透光性樹脂層1213、1207側からでも切断することができる。透光性基板1205にアライメント合わせのマーカーを形成する場合は、透光性基板1205側よりダイサー等の切断手段を用いて切断すると、切断箇所の正確性を高くすることができる。
以上の工程で、光センサ1212a、1212b、1212cを形成することができる(図12(F)参照。)。透光性樹脂層1207及び透光性基板1202を切断する切断面の幅を、溝の幅より狭くすることによって、透光性基板側面に、溝に形成された樹脂層を残存させることができる。本実施の形態では、ダイサー1204及びダイサー1208の幅とは処理領域(ダイサーによって加工される領域)を決定するダイシングブレードの厚さとなる。
切断面の幅a1はダイサー1204のダイシングブレードの幅a1に、溝の幅は、ダイサー1208のダイシングブレードの幅a2によって制御できるため、ダイサー1204のダイシングブレードの幅a1よりダイサー1208のダイシングブレードの幅a2を狭くすればよい。例えば、本実施の形態では、ダイサー1204のダイシングブレードの幅a1を0.16mm、ダイサー1208のダイシングブレードの幅a2を0.1mmとする。
従って、光センサ1212a、1212b、1212cにおいて、半導体素子層1201a、1201b、1201cの設けられていない面及び側面の一部は樹脂層1210a、1210b、1210cで覆われる構造となる。
透光性基板に形成される溝の形状は加工手段に依存する。本実施の形態ではダイサー1204のやや丸みを帯びたダイシングブレードの形状が反映され、溝1206a、1206b、1206c、1206dも図11(B)の断面において丸み(曲率を有する)を帯びた形状となっている。ダイシングブレードの形状を矩形とすれば、溝の形状も矩形となり、分断後の光センサの透光性基板の端部も矩形を有する形状とすることができる。
また、基板端部での被覆性を向上させるために、透光性樹脂層を厚くすると好ましい。透光性樹脂層の構造や膜厚、また切断箇所によっても完成する光センサの形状を自由に変化させる(異ならせる)ことができる。
ダイシングブレードの幅の細いダイサーを用いて分断すると、透光性基板の溝の領域を完成した光センサに多く残すこともできる。衝撃吸収材として機能する透光性樹脂層を積層すると、光センサに、より耐ストレス性を付与することができる。
また、本実施の形態では、溝を形成し、溝上に透光性樹脂層を形成するので、溝底面に厚く透光性樹脂層を形成することができる。さらに透光性樹脂層を形成後、透光性樹脂層と透光性基板を積層して切断するため、側面において透光性樹脂層の端部と透光性基板の端部とが一致する。側面において透光性基板の上側の端部が露出しないために、透光性基板の端部の破損や欠けを防止することができる。また、透光性樹脂層を積層により厚く形成すると、光センサの側面において透光性基板の端部と透光性樹脂層の端部との距離を長くすることができるため、より透光性基板端部に与えるダメージを軽減することができる。
図12のように各基板に形成され、分断されて作製された複数の光センサをインターポーザ上に実装し、カラーセンサを作製することができる。
光センサにおいて薄く成形された透光性基板は透光性樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能なカラーセンサを歩留まり良く作製することができる。
インターポーザに実装される複数の光センサは、自由に選択することができるため、それぞれ含む有彩色の透光性樹脂の色が異なる光センサをインターポーザに実装し、カラーセンサを作製することができる。
また、インターポーザに実装する際に、光センサに検査工程を行い、良品のみを選別してインターポーザに実装することができるため、作製工程においてカラーセンサの歩留まりが向上する。特に、光センサに増幅回路など複雑な構成を含む半導体素子層を有する構成の場合、チップ状の光センサに不良が生じる恐れがあるため、インターポーザに実装する前に光センサの不良検査が行えることは有益である。
さらに、本実施の形態の光センサは、透光性基板の半導体素子層の形成面と反対側の一面及び端部(側面)の一部とを少なくとも有彩色の透光性樹脂層で覆う構成である。従って透光性樹脂層が、作製工程、または検査工程において加わる圧力等の外部ストレスからの衝撃吸収層としても機能するため、光センサのキズ、クラックなどの不良を低減し、信頼性の高いカラーセンサを作製することができる。
分断される半導体素子層として、基板上に光電変換素子及び電界効果トランジスタを形成する方法を、図13(A)乃至図13(D)、図14(A)乃至図14(C)、図15(A)、図15(B)の、断面図を用いて説明する。
なお透光性基板1310として、ガラス基板の一つであるAN100を用いる。基板上に形成する電界効果トランジスタとしては、薄膜トランジスタを用いることにより、基板上に、光電変換素子と薄膜トランジスタを同一工程で作製することができるため、光センサの量産化がし易いといった利点がある。なお、本実施の形態で示す光センサは、光フィルタ(以下、カラーフィルタという)として機能する透光性樹脂層及び透光性基板を通過して光電変換素子に光を照射されるものである。
プラズマCVD法で下地絶縁膜1312となる窒素を含む酸化珪素膜(膜厚100nm)を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜(膜厚54nm)を積層形成する。また、下地絶縁膜1312は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜1312として、酸素を含む窒化珪素膜を50nm、さらに窒素を含む酸化珪素膜を100nm積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
半導体素子が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質(アモルファス、以下「AS」ともいう。)半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶(セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。半導体層はスパッタ法、LPCVD法、またはプラズマCVD法等により成膜することができる。
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm−1よりも低周波数側に、シフトしている。即ち、単結晶シリコンを示す520cm−1とアモルファスシリコンを示す480cm−1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリングボンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、または周波数が1GHz以上のマイクロ波プラズマCVD装置により形成することができる。代表的には、SiH、Si、SiHCl、SiHCl、SiCl、SiFなどの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を5倍以上200倍以下、好ましくは50倍以上150倍以下、更に好ましくは100倍とする。
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
また、半導体の材料としてはシリコン(Si)、ゲルマニウム(Ge)などの単体のほかGaAs、InP、SiC、ZnSe、GaN、SiGeなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛(ZnO)、酸化スズ(SnO)なども用いることができ、ZnOを半導体層に用いる場合、ゲート絶縁層をY、Al、TiO、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ITO、Au、Tiなどを用いるとよい。また、ZnOにInやGaなどを添加することもできる。
半導体層に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、種々の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
また、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する結晶化工程で、非晶質半導体膜に結晶化を促進する元素(触媒元素、金属元素とも示す)を添加し、熱処理(550℃〜750℃で3分〜24時間)により結晶化を行ってもよい。結晶化を助長(促進)する元素としては、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類を用いることができる。
結晶化を助長する元素を結晶性半導体膜から除去、又は軽減するため、結晶性半導体膜に接して、不純物元素を含む半導体膜を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、n型を付与する不純物元素、p型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン(P)、窒素(N)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、ボロン(B)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、Kr(クリプトン)、Xe(キセノン)から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体膜に、希ガス元素を含む半導体膜を形成し、熱処理(550℃〜750℃で3分〜24時間)を行う。結晶性半導体膜中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体膜中に移動し、結晶性半導体膜中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
また、結晶性半導体膜を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体膜を選択的に基板に形成してもよい。
本実施の形態では、半導体膜として触媒元素を用いた結晶化方法を用いて多結晶珪素膜を形成する。重量換算で10ppmのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここでは多結晶珪素膜)を形成する。ここでは熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って多結晶珪素膜を得る。
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。
レーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波又は第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザ光を用い、当該レーザ光を光学系にて100〜500mJ/cmに集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数30Hz、エネルギー密度470mJ/cmでレーザ光の照射を大気中で行なう。
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。
連続発振のレーザを用いる場合には、出力10Wの連続発振のYVOレーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル(Ni)を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を10nm〜400nm、ここでは膜厚100nmで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH:Ar)を1:99とし、成膜圧力を6.665Paとし、RFパワー密度を0.087W/cmとし、成膜温度を350℃とする。
その後、650℃に加熱された炉に入れて3分の熱処理を行い、触媒元素を除去(ゲッタリング)する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
次いで、得られた結晶構造を有する半導体膜(例えば結晶性珪素膜)の表面にオゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層1331を形成する(図13(A)参照。)。半導体層1331を形成した後、レジストからなるマスクを除去する。
次いで、必要があればトランジスタのしきい値電圧を制御するために微量な不純物元素(ホウ素またはリン)のドーピングを行う。ここでは、ジボラン(B)を質量分離しないでプラズマ励起したイオンドープ法を用いる。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層1331の表面を洗浄した後、ゲート絶縁膜1313となる絶縁膜を形成する。
ゲート絶縁膜1313は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁膜1313は、プラズマCVD法や減圧CVD法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁膜は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素(NO)をArで1〜3倍(流量比)に希釈して、10〜30Paの圧力にて3〜5kWのマイクロ波(2.45GHz)電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により1nm〜10nm(好ましくは2nm〜6nm)の絶縁膜を形成する。さらに亜酸化窒素(NO)とシラン(SiH)を導入し、10〜30Paの圧力にて3〜5kWのマイクロ波(2.45GHz)電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜を形成することができる。
また、ゲート絶縁膜1313として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁膜1313に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
本実施の形態では、ゲート絶縁膜1313としてプラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜を形成する。
次いで、ゲート絶縁膜1313上に金属膜を形成した後、第2のフォトマスクを用いて、ゲート電極1334、配線1314及び1315、端子電極1350を形成する(図13(B)参照)。この金属膜として、例えば窒化タンタル及びタングステン(W)をそれぞれ30nm、370nm積層した膜を用いる。
また、ゲート電極1334、配線1314及び1315、端子電極1350として、上記以外にもチタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
また、ゲート電極1334、配線1314及び1315、端子電極1350に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(Indium Zinc Oxide))、酸化亜鉛(ZnO)、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
次いで、半導体層1331への一導電型を付与する不純物の導入を行って、トランジスタ1373のソース領域またはドレイン領域1337の形成を行う(図13(C)参照)。本実施の形態ではnチャネル型トランジスタを形成するので、n型を付与する不純物、例えばリン(P)、砒素(As)など半導体層1331に導入する。pチャネル型トランジスタを形成する場合は、p型を付与する不純物、例えばボロン(B)を半導体層1331に導入すればよい。
次いで、CVD法により酸化珪素膜を含む第1の層間絶縁膜(図示しない)を50nm形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
次いで、水素及び酸素を含む窒化珪素膜を含む第2の層間絶縁膜1316を、例えば10nmの膜厚で形成する。
次いで、第2の層間絶縁膜1316上に絶縁性材料から成る第3の層間絶縁膜1317を形成する(図13(D)参照)。第3の層間絶縁膜1317はCVD法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第3の層間絶縁膜1317として、900nmの膜厚で形成した窒素を含む酸化珪素膜を形成する。
次に、熱処理(300〜550℃で1〜12時間の熱処理、例えば窒素雰囲気中410℃で1時間)を行い、半導体層を水素化する。この工程は第2の層間絶縁膜1316に含まれる水素により半導体層のダングリングボンドを終端させるために行うものである。ゲート絶縁膜1313の存在に関係なく半導体層を水素化することができる。
また第3の層間絶縁膜1317として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物(例えばアルキル基、アリール基)が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。
第3の層間絶縁膜1317としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第2の層間絶縁膜1316を形成後、半導体層を水素化するための熱処理を行い、次に第3の層間絶縁膜1317を形成することもできる。
次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、第1の層間絶縁膜、第2の層間絶縁膜1316及び第3の層間絶縁膜1317またはゲート絶縁膜1313を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
なお、第3の層間絶縁膜1317は必要に応じて形成すればよく、第3の層間絶縁膜1317を形成しない場合は、第2の層間絶縁膜1316を形成後に第1の層間絶縁膜、第2の層間絶縁膜1316及びゲート絶縁膜1313を選択的にエッチングしてコンタクトホールを形成する。
次いで、スパッタ法で金属積層膜を成膜した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線1319、接続電極1320、端子電極1351、トランジスタ1373のソース電極またはドレイン電極1341を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。
また配線1319、接続電極1320、端子電極1351、及びトランジスタ1373のソース電極又はドレイン電極1341を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜(Ti膜)が好ましい。またチタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線1319、接続電極1320、端子電極1351、及びトランジスタ1373のソース電極又はドレイン電極1341を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
以上の工程で、多結晶珪素膜を半導体層として用いたトップゲート型のトランジスタ1373を作製することができる。
本実施の形態では、半導体素子層に含まれる半導体素子として、nチャネル型トランジスタを例として示したが、pチャネル型トランジスタを用いてもよい。様々な形態の電界効果トランジスタを用いることができ、用いるトランジスタの種類に限定はない。
本実施の形態では、シングルゲート構造のトランジスタを説明したが、ダブルゲート構造などのマルチゲート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側(上方又は下方)にのみ複数ゲート電極層を設ける構造でもよい。
インクジェットや印刷法を用いて形成したトランジスタなどを用いることができる。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することができる。そのため、衝撃に強くできる。
または、半導体層として、単結晶半導体層を用いた透光性のSOI構造を有する基板などを用いてトランジスタを形成してもよい。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
本実施の形態の光センサは、薄膜トランジスタを用いて電界効果トランジスタを構成することにより、ガラス基板等の透光性基板上に形成することができる。そのため、光電変換素子を基板上面に形成しても、基板の裏面から透光性基板を透過した光を光電変換素子で受光することが可能になる。
次いで、後に形成される光電変換層(代表的にはアモルファスシリコン)と反応して合金になりにくい導電性の金属膜(チタン(Ti)またはモリブデン(Mo)など)を成膜した後、第5のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線1319を覆う保護電極1318、保護電極1345、保護電極1346、及び保護電極1348を形成する(図14(A))。ここではスパッタ法で得られる膜厚200nmのTi膜を用いる。なお、同様に接続電極1320、端子電極1351、トランジスタ1373のソース電極またはドレイン電極1341も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における2層目のAl膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
ただし、配線1319、接続電極1320、端子電極1351、及びトランジスタ1373のソース電極またはドレイン電極1341を、単層の導電膜で形成する場合、保護電極1318、保護電極1345、保護電極1346、及び保護電極1348は形成しなくてもよい。
次に第3の層間絶縁膜1317上に、p型半導体層1371p、i型半導体層1371i及びn型半導体層1371nを含む光電変換層1371を形成する。
p型半導体層1371pは、周期表第13属の不純物元素、例えばホウ素(B)を含んだセミアモルファス(微結晶、マイクロクリスタルともいう)シリコン膜をプラズマCVD法にて成膜して形成すればよい。
微結晶シリコン膜を形成する方法の一例は、シランガスと水素及び/又は希ガスを混合してグロー放電プラズマにより成膜する方法が挙げられる。シランは水素及び/又は希ガスで10倍から2000倍に希釈される。そのため多量の水素及び/又は希ガスが必要とされる。基板の加熱温度は100℃〜300℃、好ましくは120℃〜220℃で行う。微結晶シリコン膜の成長表面を水素で不活性化し、微結晶シリコンの成長を促進するためには120℃〜220℃で成膜を行うことが好ましい。成膜処理中、活性種であるSiHラジカル、SiHラジカル、SiHラジカルは結晶核を基に結晶成長する。また、シラン等のガス中にGeH、GeFなどの水素化ゲルマニウム、フッ化ゲルマニウムを混合する、あるいはシリコンに炭素又はゲルマニウムを加え、エネルギーバンド幅を調節しても良い。シリコンに炭素を加えた場合、エネルギーバンド幅は広がり、またシリコンにゲルマニウムを加えた場合、エネルギーバンド幅は狭まる。
また配線1319及び保護電極1318は光電変換層1371の最下層、本実施の形態ではp型半導体層1371pと接している。
p型半導体層1371pを形成したら、さらにi型半導体層1371i及びn型半導体層1371nを順に形成する。これによりp型半導体層1371p、i型半導体層1371i及びn型半導体層1371nを有する光電変換層1371が形成される。
i型半導体層1371iとしては、例えばプラズマCVD法で微結晶シリコン膜を形成すればよい。またn型半導体層1371nとしては、周期表第15属の不純物元素、例えばリン(P)を含む微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表第15属の不純物元素を導入してもよい。
またp型半導体層1371p、i型半導体層1371i、n型半導体層1371nとして、微結晶半導体膜だけではなく、アモルファス半導体膜を用いてもよい。また前記の触媒やレーザ結晶化処理により形成される多結晶半導体膜を用いても良い。
さらには、微結晶シリコン、スマートカット法により形成される単結晶シリコンにて形成される光電変換層は基板面内の特性のばらつきを低減することができる。
次いで、全面に絶縁性材料(例えば珪素を含む無機絶縁膜)からなる封止層1324を厚さ1μm〜30μmで形成して図14(B)の状態を得る。ここでは絶縁性材料膜としてCVD法により、膜厚1μmの窒素を含む酸化珪素膜を形成する。CVD法による絶縁膜を用いることによって密着性の向上を図っている。
次いで、封止層1324をエッチングして開口部を設けた後、スパッタ法により配線1374及び1375を形成する。配線1374及び1375は、チタン膜(Ti膜)(200nm)はスパッタ法により成膜する。
次いで露出している面を覆って、保護膜1377を形成する(図15(A)参照。)。保護膜1377として、本実施の形態では窒化珪素膜を用いる。この保護膜1377により、光電変換層1371やトランジスタ1373に、水分や有機物等の不純物が混入するのを防ぐことができる。
次いで保護膜1377上に、封止膜1378を形成する。封止膜1378も外部ストレスから半導体素子層を保護する機能を有する。本実施の形態では、封止膜1378として、感光性のエポキシ−フェノール系樹脂を用い20μmの厚さで形成する。封止膜1378としては、エポキシ−フェノール系樹脂であるオームコートを用いる。
次いで上層の端子電極が下層の配線1374、もしくは配線1375と電気的に接続される領域の保護膜をエッチングしてコンタクトホールを形成する。
次いで、封止膜1378上に、例えばニッケル(Ni)ペーストを用い、さらにスパッタ法にてチタン膜(Ti膜)(150nm)と、ニッケル膜(Ni膜)(750nm)と、金膜(Au膜)(50nm)との積層膜を形成する。こうして得られる端子電極1215a1及び端子電極1215a2の固着強度は5Nを超え、端子電極として十分な固着強度を有している。
以上の工程で、はんだ接続が可能な端子電極1215a1及び端子電極1215a2が形成され、図15(B)に示す構造が得られる。
実際には、図15(B)の時点で形成された、光電変換素子及びトランジスタ等を含む1つの半導体素子層は、大面積基板上にそれぞれ素子材料を形成されることで大量生産が可能である。1枚の大面積基板(例えば600cm×720cm)からは大量の半導体素子層を含む光センサ(例えば2mm×1.5mm)を製造することができる。
半導体素子層が形成された透光性基板1309は、さらに端子電極1215a1、1215a2の部分にて、はんだ1363及び1364でインターポーザ1360へと実装される例である(図15(B)参照。)。なおインターポーザ1360上の電極1361は、はんだ1363で端子電極1215a1に実装されている。またインターポーザ1360の電極1362は、はんだ1364にて端子電極1215a2に実装される。
図15(B)に示す光電変換素子において、光電変換層1371に入射する光は、透光性基板1309及び透光性樹脂層1210、1214を用いることにより、透光性基板1309及び透光性樹脂層1210、透光性樹脂層1214側から入ることができる。
本実施の形態において、光センサは、光電変換素子へ照射する光の入射領域に開口、又は透光性材料を用いて形成する透光性領域を有する筐体に設けられてもよい。本実施の形態では、有彩色の透光性樹脂層を透過した光を光電変換素子に検知させるので、有彩色の透光性樹脂層の被形成領域を筐体で覆うことで、外部より透光性樹脂層の被形成領域を透過して光電変換素子へ入射する光を遮断することができる。よって、センサとして光センサの精度を高め、誤差を軽減することができる。
以上の様な作製方法にて、光センサを作製すれば、単価を安く、かつ歩留まりを向上させることができる。
透光性基板を分断する前に、透光性基板の厚さを小さくし、分断工程を2段階で行うことで、透光性基板を分断加工する際の切削工具の消耗を低減することが可能となる。透光性基板の大型化、分断する光センサの小型化に伴い、切削工具の処理領域は増加するのでさらに切削工具の消耗は大きくなる。よって、切削工具の消耗を低減することができる本実施の形態の構成は、大面積基板、より小型な光センサにおいて、特に有益である。これにより光センサ及びカラーセンサをより安価に製造することができる。透光性基板の厚さが薄いため、光センサ及びカラーセンサのサイズを薄型化することができる。
よって、薄型であっても取り扱いやすく、信頼性の高いカラーセンサを提供することができる。本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。そのため、カラーセンサは、光センサを複数具備することで増加してしまう端子数をインターポーザ上で削減することができる。具体的には、高電源電位が入力される端子、低電源電位が入力される端子をインターポーザ上で共通化することができる。そのため、端子電極の数を大幅に削減することができる。端子数を削減することにより、外部機器との接続不良の減少を図ることができるため、歩留まりの向上を図ることができる。また本実施の形態における構成では、複数の光センサをインターポーザ上に設けてカラーセンサとする際、ピンコンパチブルを図ることができる。
(実施の形態3)
上記実施の形態のカラーセンサにおいて、光センサが有する半導体素子層に含まれる半導体素子として様々な形態の電界効果トランジスタを用いることができる。本実施の形態では、光センサに適用することができる半導体素子として、単結晶半導体層を有する電界効果トランジスタについて詳細に説明する。
以下、透光性基板上に、単結晶半導体基板より単結晶半導体層を設け、半導体素子層に含まれる半導体素子を形成する方法を図16及び図17を用いて説明する。
図16(A)に示す単結晶半導体基板1608は清浄化されており、その表面から電界で加速されたイオンを所定の深さに照射し、脆弱化層1610を形成する。イオンの照射は透光性基板に転置する単結晶半導体層の厚さを考慮して行われる。イオンを照射する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板1608に照射されるようにする。本実施の形態では、単結晶半導体基板へイオンを照射し、イオンにより微小な空洞を有するように脆弱化された領域を脆弱化層という。
単結晶半導体基板1608には、市販の単結晶半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。半導体基板として多結晶半導体基板を用いてもよい。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、円形、長方形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)サイズ、直径400mm、直径450mmの円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が1枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはSEMI規格に準じており、例えば直径6インチのウエハは膜厚625μm、直径8インチのウエハは膜厚725μm、直径12インチのウエハは775μmとされている。なお、SEMI規格のウエハの厚さは公差±25μmを含んでいる。もちろん、原料となる単結晶半導体基板の厚さはSEMI規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板1608を用いるときには、その厚さは、SEMI規格よりも薄くなる。透光性基板上に得られる単結晶半導体層は母体となる半導体基板を選択することによって決定することができる。
また、単結晶半導体基板1608は、作製する半導体素子(本実施の形態においては電界効果トランジスタ)によって、結晶面方位を選択すればよい。例えば、結晶面方位として{100}面、{110}面など有する単結晶半導体基板を用いることができる。
本実施の形態は、単結晶半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン照射して添加し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン照射剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
単結晶半導体基板1608として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体基板1608表面を清浄化する。
脆弱化層1610は、イオンをイオンドーピング法(ID法と略記する)やイオン注入法(II法と略記する)によって照射すればよい。脆弱化層1610は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成される。ハロゲン元素としてフッ素イオンを照射する場合にはソースガスとしてBFを用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体基板に照射する方式をいう。
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Hのみ、(又はH のみ)を選択的に加速して単結晶半導体基板に照射することができる。
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種を作り、それらを加速して単結晶半導体基板に照射する。例えば、H、H 、H イオンを含む水素では、照射されるイオンは、代表的にH イオンが50%以上、例えばH イオンが80%、他のイオン(H 、H イオン)が20%、が一般的である。H イオンのイオン種のみとして照射することもここではイオンドープとする。
また、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。例えば、水素イオンを照射する場合には、H、H 、H イオンを含ませると共に、H イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、H、H 、H イオンを含ませると共に、H イオンの割合を高めておくと照射効率を高めることができ、照射時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
以下、イオンドーピング法とイオン注入法について詳細に説明する。イオンドーピング法に用いるイオンドーピング装置(ID装置ともいう)では、プラズマ空間が大きく、大量のイオンを単結晶半導体基板に照射することができる。一方、イオン注入法に用いるイオン注入装置(II装置ともいう)は、プラズマから取り出したイオンを質量分析して特定のイオン種だけを半導体基板に打ち込めるという特徴があり、基本的に点ビ−ムをスキャンさせて処理する。
プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱電子によりプラズマ状態を作っている。しかし、生成される水素イオン(H、H 、H )が半導体基板に照射される際の水素イオン種の割合は、イオンドーピング法とイオン注入法で大きく異なる。
をより多く照射するという観点からすれば、イオン注入装置よりイオンドーピング装置を用いる方が好ましいといえる。
単結晶シリコン基板に水素イオンやフッ素イオンのようなハロゲンイオンを照射した場合、添加されたフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする(追い出す)ことによって空白部分を効果的に作り出し、脆弱化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆弱化層に形成された微小な空洞の体積変化が起こり、脆弱化層に沿って分離することにより薄い単結晶半導体層を形成することができる。フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。単結晶半導体基板から薄い単結晶半導体層を分離するために形成する脆弱化層は、脆弱化層に形成された微小な空洞の体積変化を利用して分離をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
また、単結晶半導体基板と上記単結晶半導体層と接合する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、単結晶半導体基板に脆弱化層が形成される前に単結晶半導体基板上に形成することができる。また、単結晶半導体基板に脆弱化層を形成した後に単結晶半導体基板上に形成してもよい。
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、Siが25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、RBS及びHFSを用いて測定した場合に、濃度範囲として酸素が5〜30原子%、窒素が20〜55原子%、Siが25〜35原子%、水素が10〜30原子%の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、Si及び水素の含有比率が上記の範囲内に含まれるものとする。
脆弱化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、単結晶半導体基板1608の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン照射に対する保護層を50nm乃至200nmの厚さで設けておいても良い。
例えば、単結晶半導体基板1608上に保護層としてプラズマCVD法により酸化窒化シリコン膜(膜厚5nm〜300nm、望ましくは30nm〜150nm(例えば50nm))と窒化酸化シリコン膜(膜厚5nm〜150nm、望ましくは10nm〜100nm(例えば50nm))の積層を形成する。一例としては、単結晶半導体基板1608上に酸化窒化シリコン膜を膜厚50nm形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚50nm形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
また、単結晶半導体基板1608を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しHClを0.5〜10体積%(好ましくは3体積%)の割合で含む雰囲気中で、700℃以上の温度で熱処理を行う。好適には950℃〜1100℃の温度で熱酸化を行うと良い。処理時間は0.1〜6時間、好ましくは0.5〜3.5時間とすれば良い。形成される酸化膜の膜厚としては、10nm〜1000nm(好ましくは50nm〜200nm)、例えば100nmの厚さとする。
ハロゲンを含むものとしてはHClの他に、HF、NF、HBr、Cl、ClF、BCl、F、Br、ジクロロエチレンなどから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板1608の表面を化学的機械研磨(CMP)処理をしたものに対しては有効である。また、水素は単結晶半導体基板1608と形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板1608と絶縁層との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は1×1017/cm〜5×1020/cmの濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板1608の汚染を防止する保護層としての機能を発現させることができる。
脆弱化層1610を形成する際、加速電圧と全イオン数は、単結晶半導体基板上に堆積した膜の厚さと、目的とする単結晶半導体基板より分離して透光性基板上に転置される単結晶半導体層の膜厚と、照射するイオン種によって調整することができる。
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を40kV、全イオン数2×1016ions/cmでイオンを照射して脆弱化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを照射し脆弱化層を形成した場合、目的とする単結晶半導体基板より分離して透光性基板上に転置(転載)される単結晶半導体層として、膜厚の薄い単結晶半導体層を形成することができる。例えば、イオン種(H、H 、H イオン)の割合にもよるが、上記条件で脆弱化層を形成するとし、保護層として単結晶半導体基板上に酸化窒化シリコン膜(膜厚50nm)と窒化酸化シリコン膜(膜厚50nm)を保護層として積層する場合、透光性基板に転置される単結晶半導体層の膜厚は約120nmとなり、単結晶半導体基板上に酸化窒化シリコン膜(膜厚100nm)と窒化酸化シリコン膜(膜厚50nm)を保護層として積層する場合は、透光性基板に転置される単結晶半導体層の膜厚は約70nmとなる。
ヘリウム(He)や水素を原料ガスにする場合、加速電圧を10kV〜200kVの範囲で、ドーズ量を1×1016ions/cm〜6×1016ions/cmの範囲で照射し脆弱化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもHeイオンを主なイオンとして照射することができる。また、水素を原料ガスとするとH イオンやH イオンを主なイオンとして照射することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
脆弱化層形成の例としては、単結晶半導体基板上に酸化窒化シリコン膜(膜厚50nm)、窒化酸化シリコン膜(膜厚50nm)、及び酸化シリコン膜(膜厚50nm)を保護層として積層し、水素を加速電圧40kV、ドーズ量2×1016ions/cmで照射し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜(膜厚50nm)を形成する。脆弱化層形成の他の例としては、単結晶半導体基板上に酸化シリコン膜(膜厚100nm)、及び窒化酸化シリコン膜(膜厚50nm)を保護層として積層し、水素を加速電圧40kV、ドーズ量2×1016ions/cmで照射し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜(膜厚50nm)を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマCVD法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてCVD法により形成すればよい。
また、透光性基板と単結晶半導体基板との間に絶縁層を形成してもよい。絶縁層は透光性基板側、あるいは単結晶半導体基板側どちらか一方でもよいし、両方に形成してもよい。接合を形成する面に形成する絶縁層は平滑面を有し親水性表面を形成する。該絶縁層としては、酸化シリコン膜を用いることができる。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。
有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC)、トリメチルシラン(TMS:(CHSiH)、テトラメチルシラン(化学式Si(CH)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC)、トリスジメチルアミノシラン(SiH(N(CH)等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。
また、接合を形成する面に形成する絶縁層として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含んでいてもよい。なお、本明細書において、化学気相成長(CVD;Chemical Vapor Deposition)法は、プラズマCVD法、熱CVD法、光CVD法を範疇に含む。
その他、接合を形成する面に形成する絶縁層として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層として、シロキサン(Si−O−Si)結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層を形成してもよい。
絶縁層において、接合を形成する面の表面は、算術平均粗さRaが0.8nm未満、二乗平均平方根粗さRmsが0.9nm未満が望ましく、Raが0.4nm以下、Rmsが0.5nm以下がより望ましく、さらにはRaが0.3nm以下、Rmsが0.4nm以下がより望ましい。例えば、Raが0.27nm、Rmsが0.34nmである。本明細書においてRaは算術平均粗さであり、Rmsは二乗平均平方根粗さであり、測定範囲は2μm、又は10μmである。
透光性基板と単結晶半導体基板とを接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層を設けると強固な接合を形成することができる。
本実施の形態では、図16(B)で示すように透光性基板と接合を形成する面に絶縁層1604として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆弱化層1610から脱ガスが起こらない温度として、例えば350℃以下(具体的な例としては300℃)の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
透光性基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層(バリア層ともいう)として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
図16(C)は透光性基板1601上に設けられたブロッキング層1609と単結晶半導体基板1608の絶縁層1604が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。透光性基板1601上に設けられたブロッキング層1609と単結晶半導体基板1608の絶縁層1604が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
透光性基板1601上のブロッキング層1609と絶縁層1604を対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事による、ファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する透光性基板1601上のブロッキング層1609と絶縁層1604間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合(ボンディングともいう)が進行し接合面全域に接合が広がる。
押しつける際に、基板四隅の一ヶ所を100kPa〜5000kPaの圧力で抑えると、接合面同士が近づき、ファン・デル・ワールス力から水素結合へ移行することができる。基板内において一ヶ所の接合面が近接すると、隣接する接合面も近接し水素結合へ移行するため、接合面全域が水素結合へ移行することができる。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により200℃乃至400℃の温度であっても異種材料間の接合を形成することが容易となる。
また、透光性基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで70℃〜350℃(例えば200℃で2時間)の温度条件で熱処理を行う。
図16(D)において、透光性基板1601と単結晶半導体基板1608を貼り合わせた後、加熱処理を行い脆弱化層1610を劈開面として単結晶半導体基板1608を透光性基板1601から剥離する。例えば、400℃〜700℃の熱処理を行うことにより、脆弱化層1610に形成された微小な空洞の体積変化が起こり、脆弱化層1610に沿って劈開することが可能となる。絶縁層1604はブロッキング層1609を介して透光性基板1601と接合しているので、透光性基板1601上には単結晶半導体基板1608と同じ結晶性の単結晶半導体層1602が残存することとなる。
400℃〜700℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で200℃2時間熱処理した後に、600℃近傍まで昇温し2時間保持し、400℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で200℃2時間熱処理した後に、瞬間熱アニール(RTA)装置によって600℃〜700℃の温度域で、1分間〜30分間(例えば600℃7分間、650℃7分間)熱処理を行ってもよい。
400℃〜700℃の温度域での熱処理により、絶縁層と透光性基板との接合は水素結合から共有結合に移行し、脆弱化層に添加された元素が析出し圧力が上昇し、単結晶半導体基板より単結晶半導体層を剥離することができる。熱処理を行った後は透光性基板と単結晶半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに透光性基板と単結晶半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく透光性基板及び単結晶半導体基板の両基板を離すことができる。
なお、図16、図17においては、単結晶半導体基板1608が透光性基板1601より小さいサイズの例を示すが、本実施の形態はそれに限定されず、単結晶半導体基板1608と透光性基板1601が同じサイズであってもよいし、単結晶半導体基板1608が透光性基板1601より大きいサイズであってもよい。
図17は透光性基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図17(A)は保護層1621として酸化シリコン膜が形成された単結晶半導体基板1608に電界で加速されたイオンを所定の深さに照射し、脆弱化層1610を形成する工程を示している。イオンの照射は図16(A)の場合と同様である。単結晶半導体基板1608の表面に保護層1621を形成しておくことでイオン照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層1621によって、単結晶半導体基板1608から形成される単結晶半導体層1602に対する不純物の拡散防止効果を発現する。
図17(B)は、ブロッキング層1609及び絶縁層1604が形成された透光性基板1601と単結晶半導体基板1608の保護層1621が形成された面を密着させて接合を形成する工程を示している。透光性基板1601上の絶縁層1604と単結晶半導体基板1608の保護層1621を密着させることにより接合が形成される。
その後、図17(C)で示すように単結晶半導体基板1608を剥離する。単結晶半導体層を剥離する熱処理は図16(D)の場合と同様にして行う。このようにして図17(C)で示す絶縁層を介して単結晶半導体層を有する本実施の形態のSOI構造の半導体基板を得ることができる。
また、単結晶半導体基板より分離し、透光性基板に転置された単結晶半導体層は、分離工程およびイオン注入工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されてしまう場合がある。単結晶半導体層を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある単結晶半導体層の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、単結晶半導体層に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
従って単結晶半導体層にレーザ光のような電磁波を照射し、結晶欠陥を低減させることが好ましい。電磁波を照射することによって、単結晶半導体層の少なくとも一部の領域を溶融させ、単結晶半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前に単結晶半導体層表面に形成された酸化膜(自然酸化膜、あるいはケミカル酸化膜)を希フッ酸で除去するとよい。
電磁波は単結晶半導体層に高いエネルギーを供給できるものであればよく、好適にはレーザ光を用いることができる。
またエネルギーの供給は、高エネルギーを有する粒子を照射などによって単結晶半導体層に衝突させ、主として熱伝導によって行うこともできる。高エネルギーを有する粒子を提供する熱源としては、プラズマを用いることができ、常圧プラズマ、高圧プラズマ、熱プラズマジェット、ガスバーナーなどの炎を用いることができる、又、他の熱源としては電子ビームなどを用いることができる。
電磁波の波長は、単結晶半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ(skin depth)などを考慮して決定することができる。例えば、電磁波の波長は190nm〜600nmを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する単結晶半導体層の膜厚などを考慮して決定することができる。
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、KrFレーザなどのエキシマレーザ、Arレーザ、Krレーザなどの気体レーザがある。その他、固体レーザとして、YAGレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、GdVOレーザ、KGWレーザ、KYWレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、Yレーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、YAGレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第2高調波〜第5高調波を適用するのが好ましい。また、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザも用いることができる。
また、電磁波のエネルギーを単結晶半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、透光性基板の温度上昇を抑えることができる。
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光(電磁波)をXY軸方向に走査して光(電磁波)を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
さらに、電磁波照射などの高エネルギーを供給され、結晶欠陥を低減された単結晶半導体層表面に研磨処理を行ってもよい。研磨処理によって単結晶半導体層表面の平坦性を高めることができる。
研磨処理としては、化学的機械研磨(CMP)法や液体ジェット研磨法を用いることができる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や2流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して単結晶半導体層を露出させると好適である。
また、電磁波を照射する前にも単結晶半導体層表面に研磨処理(又はエッチング処理)を行ってもよい。
また、単結晶半導体基板より単結晶半導体層を転載する際、単結晶半導体基板を選択的にエッチングし、形状を加工された複数の単結晶半導体層を、透光性基板に転載してもよい。透光性基板には、複数の島状の単結晶半導体層を形成することができる。予め、単結晶半導体基板で形状を加工して転載するために、単結晶半導体基板の大きさや形状に制限を受けない。そのために大型の透光性基板への単結晶半導体層の転載がより効率よく行うことができる。
さらに、透光性基板上に貼り合わせられた単結晶半導体層に対して、エッチングを行い、単結晶半導体層の形状を加工、修正し精密に制御してもよい。これにより、半導体素子の単結晶半導体層の形状に加工でき、レジストマスク形成時の露光の回り込みなどによるパターンズレや、転載時の貼り合わせ工程による位置ズレなどによる単結晶半導体層の形成位置の誤差や形状不良を修正することができる。
従って、透光性基板に所望の形状の複数の単結晶半導体層を、歩留まりよく形成することができる。よって、大面積基板により精密な高性能の半導体素子及び集積回路を有する光センサを高スループットで生産性よく作製することができる。
また、単結晶半導体基板より単結晶半導体層を分離してから、透光性基板に貼り合わせてもよい。劈開により露出される単結晶半導体層の表面を透光性基板側に向けて貼り合わせてもよいし、劈開により露出される単結晶半導体層の表面とゲート絶縁膜とが接するように、単結晶半導体層を透光性基板上に貼り合わせてもよい。
本実施の形態において、単結晶半導体基板1608として単結晶シリコン基板を適用した場合は、単結晶半導体層1602として単結晶シリコン層を得ることが可能である。また、本実施の形態の光センサの製造方法は、プロセス温度を700℃以下とすることができるため、透光性基板1601としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の透光性基板上に作製することができる。
本実施の形態は、実施の形態1と適宜組み合わせることができる。
(実施の形態4)
本実施の形態では、実施の形態2において、単結晶半導体基板より透光性基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態2と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
まず、単結晶基板側の処理を説明する。本実施の形態では、単結晶半導体基板を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行う。熱酸化としては、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しHClを0.5〜10体積%(好ましくは3体積%)の割合で含む雰囲気中で、700℃以上の温度で熱処理を行う。好適には950℃〜1100℃の温度で熱酸化を行うと良い。処理時間は0.1〜6時間、好ましくは0.5〜3.5時間とすれば良い。形成される酸化膜の膜厚としては、10nm〜1000nm(好ましくは50nm〜200nm)、例えば100nmの厚さとする。
ハロゲンを含むものとしてはHClの他に、HF、NF、HBr、Cl、ClF、BCl、F、Brなどから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板の表面を化学的機械研磨(CMP)処理をしたものに対しては有効である。また、水素は単結晶半導体基板と、透光性基板に形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板と絶縁層との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は1×1017/cm〜5×1020/cmの濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板の汚染を防止する保護層としての機能を発現させることができる。
単結晶半導体基板にイオンを導入し、脆弱化層を形成する。脆弱化層が形成される領域の深さは、導入されるイオンの加速エネルギーと入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。
イオンの導入の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオン種は、H、H 及びH であるが、H が最も多く導入されることが好ましい。H はH、H よりもイオンの導入効率がよく、導入時間の短縮を図ることができる。また、後の工程において脆弱化層に亀裂が生じやすくなる。
次に、透光性基板側の処理を説明する。まず透光性基板の表面を洗浄する。洗浄は、塩酸過水(HPM)、硫酸過水(SPM)、アンモニア過水(APM)、希フッ酸(DHF)等を用いて超音波洗浄を行えばよく、本実施の形態では、塩酸過水を用いて超音波洗浄を行う。
次に、洗浄によって表面のゴミ等の不純物などを除去された透光性基板にプラズマ処理による平坦化処理を行う。本実施の形態では、プラズマ処理は真空チャンバー内でアルゴン(Ar)ガスなどの不活性ガスを用い、被処理物である透光性基板にバイアス電圧を印加してプラズマ状態として行う。不活性ガスとともに、酸素(O)ガス、窒素(N)ガスを導入してもよい。
透光性基板を陰極方向とし、プラズマ中のArの陽イオンを陰極方向に加速し、透光性基板に衝突させる。Arの陽イオンの衝突によって透光性基板表面がスパッタエッチングされ、透光性基板表面の凸部をエッチングし、透光性基板の表面を平坦化することができる。反応ガスは、透光性基板表面のスパッタエッチングによって生じる欠陥を補修する効果がある。
次に、透光性基板上に絶縁層を形成する。本実施の形態では、シリコン系の絶縁層以外の絶縁層である酸化アルミニウムを主成分とする酸化膜を用いる。酸化アルミニウムを主成分とする酸化膜とは、当該酸化膜に含まれる成分の合計を100重量%とするときに、酸化アルミニウムを10重量%以上含む酸化膜をいう。他にも、絶縁層としては、酸化アルミニウムを主成分とし、酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素を含む酸化アルミニウムを用いてもよい。
絶縁層は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットとしては、例えば、アルミニウムを含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。なお、ターゲットの材料は、形成する膜に応じて適宜選択すればよい。
ターゲットとして金属を用いる場合には、反応ガス(例えば、酸素)を導入しながらスパッタすること(反応性スパッタリング法)により、絶縁層を形成する。金属としては、アルミニウムの他に、マグネシウム(Mg)、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウム(Sr)を含む合金、アルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。この場合、スパッタリングは直流(DC)電源又は高周波(RF)電源を用いて行えばよい。
ターゲットとして金属酸化物を用いる場合には、高周波(RF)電源を用いてスパッタすること(RFスパッタリング法)により、絶縁層を形成する。金属酸化物としては、酸化アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。
他にも、バイアススパッタリング法を用いて、絶縁層を形成してもよい。バイアススパッタリング法を用いると、膜の堆積と表面の平坦化を両方行うことができる。
アルミニウムを主成分とする酸化膜は透光性基板に含まれる可動イオンや水分等の不純物が、後に透光性基板上に形成される単結晶半導体膜に拡散することを防ぐことができる。
次に、単結晶半導体基板の表面と透光性基板の表面とを対向させ、単結晶半導体基板と絶縁層とをボンディングする。単結晶半導体基板と透光性基板上に形成された絶縁層の表面とを密着させることにより接合が形成される。
なお、単結晶半導体基板と透光性基板をボンディングさせる前に、透光性基板上に形成された絶縁層の表面処理を行うことが好ましい。
次に、実施の形態2と同様に、加熱処理を行い脆弱化層にて分離(劈開)することにより、透光性基板上に絶縁層を介して単結晶半導体層を形成することができる。
透光性基板上に設けられた単結晶半導体層を用いて半導体素子層を形成することができる。
次に、分離された単結晶半導体基板を繰り返し利用する工程(半導体基板再生処理)について説明する。
まず、分離された単結晶半導体基板を取り出す。エッジロールオフの影響により、単結晶半導体基板の端部において透光性基板との貼り合わせが十分に行われない場合がある。その結果、端部において単結晶半導体基板は脆弱化層にて分離されず、絶縁層等が残存する場合がある。
単結晶半導体基板の端部における残渣部分を除去する。残渣部分は、ウェットエッチング処理を行うことにより除去することができる。具体的には、フッ化水素酸とフッ化アンモニウムと界面活性剤を含む混合溶液(例えば、ステラケミファ社製、商品名:LAL500)をエッチャントとして用いてウェットエッチングを行う。
また、水素イオンが導入された脆弱化層は、TMAH(Tetra Methyl Ammonium Hydroxide、テトラメチルアンモニウムヒドロキシド)に代表される有機アルカリ系水溶液を用いてウェットエッチングすることにより、除去することができる。このような処理を行うことにより、単結晶半導体基板の端部における残渣物による段差が緩和される。
次に、単結晶半導体基板をハロゲン雰囲気中で酸化することにより、酸化膜を形成し、その後当該酸化膜を除去する。ハロゲンとしては塩化水素(HCl)を用いることができる。こうすることでハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。
次に、単結晶半導体基板に研磨処理としてCMP処理を行う。その結果、単結晶半導体基板の端部における段差を除去し、単結晶半導体基板の表面を平坦にすることができる。その後、得られた単結晶半導体基板を母体ウエハーとして再度利用する。
本実施の形態で示したように、単結晶半導体基板の再生処理工程により単結晶半導体基板を繰り返し利用することによって、低コスト化を図ることができる。また、本実施の形態で示した単結晶半導体基板の再生処理工程を用いることにより、単結晶半導体基板を繰り返し利用した場合であっても、単結晶半導体基板の表面を十分に平坦化することができるため、単結晶半導体基板と透光性基板との密着性を向上させ、貼り合わせ不良を低減することができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。そのため、カラーセンサは、光センサを複数具備することで増加してしまう端子数をインターポーザ上で削減することができる。具体的には、高電源電位が入力される端子、低電源電位が入力される端子をインターポーザ上で共通化することができる。そのため、端子電極の数を大幅に削減することができる。端子数を削減することにより、外部機器との接続不良の減少を図ることができるため、歩留まりの向上を図ることができる。また本実施の形態における構成では、複数の光センサをインターポーザ上に設けてカラーセンサとする際、ピンコンパチブルを図ることができる。
(実施の形態5)
本実施の形態では、上記実施の形態により得られたカラーセンサを含む様々な電子機器の例について説明する。電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビジョン装置などが挙げられる。それらの電子機器の具体例を図18(A)乃至(C)、図19(A)(B)、図20、及び図21(A)(B)に示す。
図18(A)乃至図18(C)は携帯電話であり、図18(A)は、本体(A)1801、本体(B)1802、筐体1803、操作キー1804、音声出力部1806、音声入力部1805、回路基板1807、表示パネル(A)1808、表示パネル(B)1809、蝶番1810、透光性材料部1811、カラーセンサ1812を有している。
カラーセンサ1812は透光性材料部1811を透過した光を色要素毎に検知し、検知した外部光の照度に合わせて表示パネル(A)1808及び表示パネル(B)1809の輝度コントロールや、色調節を行う。これにより携帯電話の消費電流を抑え、且つ外部環境の色味に応じて最適化された表示を行うことができる。
なお色要素とは、一例としては赤(R)、緑(G)、青(B)であり、光センサが具備する光フィルタの光透過特性を調整すればよい。
図18(B)及び図18(C)に携帯電話の別の例を示す。図18(B)において、本体1821、筐体1822、表示パネル1823、操作キー1824、音声出力部1825、音声入力部1826、カラーセンサ1827を示し、図18(C)において、図18(B)での構成に加えてカラーセンサ1828を示している。
図18(B)に示す携帯電話では、本体1821に設けられたカラーセンサ1827により外部の光を色要素毎に検知することにより表示パネル1823及び操作キー1824の輝度を制御し、外部環境の色味に応じて最適化された表示を行うことが可能である。
また図18(C)に示す携帯電話では、図18(A)の構成に加えて、本体1821の内部にカラーセンサ1828を設けている。カラーセンサ1828により、表示パネル1823に設けられているバックライトの輝度を制御し、外部環境の色味に応じて最適化された表示を行うことが可能である。特にバックライトを赤(R)、緑(G)、青(B)の3色のLEDで構成することで表示の色味を調整している場合には、カラーセンサによるバックライトの調光を行うことにより、画質の向上を図ることができる。
図19に示す液晶パネル1862は、筐体1861A、バックライト1853の間にあり、基板1851a及び基板1851bに挟まれた液晶層1852、偏光フィルタ1852a及び偏光フィルタ1852b等を有している。また筐体1861Aにはカラーセンサ1854Aが付設されている。またバックライトの背後には制御回路基板1861Bが設けられており、制御回路基板1861Bにはカラーセンサ1854Bが付設されている。
カラーセンサ1854Aは外部光を色要素毎に検知し、その情報がフィードバックされて液晶パネル1862の輝度補正、及びビデオデータの色度補正が行う。またカラーセンサ1854Bはバックライト1853の光を色要素毎に検知し、検知した外部光の照度に合わせてバックライトの制御を行う。カラーセンサによるバックライトの調光を行うことにより、画質の向上を図ることができる。
図20(A)はコンピュータであり、本体1831、筐体1832、表示部1833、キーボード1834、外部接続ポート1835、ポインティングデバイス1836等を含む。
また図20(B)は表示装置の例であるテレビジョン装置であり、筐体1841、支持台1842、表示部1843などによって構成されている。
図20(A)のコンピュータに設けられる表示部1833、及び図20(B)に示す表示装置の表示部1843は、図19で示すように、内部にカラーセンサ1854Bを具備する制御回路基板1861B、バックライト1853、基板上にカラーセンサ1854Aが設けられた液晶パネル1862を有する。なお、液晶パネルの基板上に設けられるカラーセンサ1854Aには、筐体に設けられた導光部を介して筐体の外部光を検出する構成としてもよい。
図21(A)及び図21(B)は、上記実施の形態によるカラーセンサ2110を含むカメラ、例えばデジタルカメラの例を示す図である。図21(A)は、デジタルカメラの前面方向から見た斜視図、図21(B)は、後面方向から見た斜視図である。図21(A)において、デジタルカメラには、リリースボタン2101、メインスイッチ2102、ファインダ窓2103、フラッシュ2104、レンズ2105、鏡胴2106、筺体2107、カラーセンサ2110が備えられている。
また、図21(B)において、ファインダ接眼窓2111、モニタ2112、操作ボタン2113a、2113bが備えられている。
リリースボタン2101は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ2102は、押下又は回転によりデジタルカメラの電源のオン、オフを切り替える。
ファインダ窓2103は、デジタルカメラの前面のレンズ2105の上部に配置されており、図21(B)に示すファインダ接眼窓2111から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ2104は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ2105は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。
鏡胴2106は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ2105を手前に移動させる。また、携帯時は、レンズ2105を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体2107内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓2111は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン2113は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
上記実施の形態で述べたカラーセンサ2110を図21(A)及び図21(B)に示すカメラに組み込むと、カラーセンサ2110が光の有無及び外部光の色要素毎の強度の検知をすることができ、これによりカメラの露出調整及び色調整等を行うことができる。上記実施の形態で述べたカラーセンサは、薄型なため、実装しても装置を小型化することができる。カラーセンサのような部品の小型化は、携帯用電子機器に利用する場合に特に有用である。
また上記実施の形態で述べたカラーセンサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。そのため、カラーセンサは、光センサを複数具備することで増加してしまう端子数をインターポーザ上で削減することができる。具体的には、高電源電位が入力される端子、低電源電位が入力される端子をインターポーザ上で共通化することができる。そのため、端子電極の数を大幅に削減することができる。端子数を削減することにより、外部機器との接続不良の減少を図ることができるため、歩留まりの向上を図ることができる。また本実施の形態における構成では、複数の光センサをインターポーザ上に設けてカラーセンサとする際、ピンコンパチブルを図ることができる。
100 インターポーザ
101 半導体素子層
104 端子電極
105 端子電極
106 端子電極
107 端子電極
108 端子電極
109 配線
110 配線
111 配線
112 配線
113 配線
115 点線
116 遮光層
151 素子層
201 光電変換回路部
211 光電流変換回路
212 配線層
213 光電変換素子
300 光センサ
301 光電変換素子
302 対数圧縮回路
303 温度補正電圧生成回路
304 温度補正演算回路
305 回路部
400 光センサ
401 内部抵抗
500 光センサ
501 光電変換素子
502 AD変換回路
503 定電圧回路
504 発振回路
505 I2Cインターフェース回路
506 回路部
601 端子電極
602 端子電極
603 端子電極
604 端子電極
605 端子電極
606 端子電極
607 端子電極
608 端子電極
609 配線
610 配線
611 配線
612 配線
613 配線
614 配線
615 配線
616 配線
701 光センサ
714 透光性基板
730 樹脂
801 光電変換回路部
101B 光センサ
101G 光センサ
101R 光センサ
102B 光電流変換回路部
102G 光電流変換回路部
102R 光電流変換回路部
103B 光フィルタ
103G 光フィルタ
103R 光フィルタ
114B 透光性基板
114G 透光性基板
114R 透光性基板
116B 遮光層
116G 遮光層
116R 遮光層
117B 透光性樹脂層
117G 透光性樹脂層
117R 透光性樹脂層
1200 透光性基板
1202 透光性基板
1203 固定テープ
1204 ダイサー
1205 透光性基板
1207 透光性樹脂層
1208 ダイサー
1210 透光性樹脂層
1211 固定テープ
1213 透光性樹脂層
1214 透光性樹脂層
130B 樹脂
130G 樹脂
130R 樹脂
1309 透光性基板
1310 透光性基板
1312 下地絶縁膜
1313 ゲート絶縁膜
1314 配線
1316 層間絶縁膜
1317 層間絶縁膜
1318 保護電極
1319 配線
1320 接続電極
1324 封止層
1331 半導体層
1334 ゲート電極
1337 ドレイン領域
1341 ドレイン電極
1345 保護電極
1346 保護電極
1348 保護電極
1350 端子電極
1351 端子電極
1360 インターポーザ
1361 電極
1362 電極
1371 光電変換層
1371i i型半導体層
1371n n型半導体層
1371p p型半導体層
1373 トランジスタ
1374 配線
1375 配線
1377 保護膜
1378 封止膜
1601 透光性基板
1602 単結晶半導体層
1604 絶縁層
1608 単結晶半導体基板
1609 ブロッキング層
1610 脆弱化層
1621 保護層
1801 本体(A)
1802 本体(B)
1803 筐体
1804 操作キー
1805 音声出力部
1806 音声入力部
1807 回路基板
1808 表示パネル(A)
1809 表示パネル(B)
1811 透光性材料部
1812 センサ
1812 カラーセンサ
1810 蝶番
1821 本体
1822 筐体
1823 表示パネル
1824 操作キー
1825 音声出力部
1826 音声入力部
1827 カラーセンサ
1828 カラーセンサ
1831 本体
1832 筐体
1833 表示部
1834 キーボード
1835 外部接続ポート
1836 ポインティングデバイス
1841 筐体
1842 支持台
1843 表示部
1852 液晶層
1853 バックライト
1854A カラーセンサ
1854B カラーセンサ
1862 液晶パネル
202A 端子
202B 端子
202C 端子
202D 端子
2101 リリースボタン
2102 メインスイッチ
2103 ファインダ窓
2104 フラッシュ
2105 レンズ
2106 鏡胴
2107 筺体
2110 カラーセンサ
2111 ファインダ接眼窓
2112 モニタ
2113 操作ボタン
2201A 配線
2201B 配線
2201C 配線
2201D 配線
2201E 配線
2202A 電極
2202B 電極
2202C 電極
2202D 電極
2202E 電極
802A 端子
802B 端子
802C 端子
802D 端子
803A 端子
803B 端子
803C 端子
803D 端子
804A 端子
804B 端子
804C 端子
804D 端子
1012B オームコート
1215a1 端子電極
1215a2 端子電極
1201a 半導体素子層
1206a 溝
1209a 透光性基板
1210a 樹脂層
1212a 光センサ
1214a 透光性樹脂層
1851a 基板
1851b 基板
1852a 偏光フィルタ
1852b 偏光フィルタ
1861A 筐体
1861B 制御回路基板
2113a 操作ボタン

Claims (9)

  1. インターポーザと、第1の光センサと、第2の光センサと、を有し、
    前記第1の光センサは、第1の光電流変換回路部と、第1の光フィルタと、を有し、
    前記第2の光センサは、第2の光電流変換回路部と、第2の光フィルタと、を有し、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部は、前記インターポーザの表面側に設けられた配線と電気的に接続され、
    前記配線は、前記インターポーザに設けられた開口を介して、前記インターポーザの裏面側に設けられた電極と電気的に接続され、
    前記電極は、前記第1の光電流変換回路部及び前記第2の光電流変換回路部と重畳せず、
    前記電極は、前記第1の光フィルタと重畳する領域、又は、前記第2の光フィルタと重畳する領域を有することを特徴とするカラーセンサ。
  2. インターポーザと、第1の光センサと、第2の光センサと、を有し、
    前記第1の光センサは、第1の光電流変換回路部と、第1の光フィルタと、を有し、
    前記第2の光センサは、第2の光電流変換回路部と、第2の光フィルタと、を有し、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部は、前記インターポーザの表面側に設けられた第1の配線と電気的に接続され、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部は、前記インターポーザの表面側に設けられた第2の配線と電気的に接続され、
    前記第1の配線は、前記インターポーザに設けられた第1の開口を介して、前記インターポーザの裏面側に設けられた第1の電極と電気的に接続され、
    前記第2の配線は、前記インターポーザに設けられた第2の開口を介して、前記インターポーザの裏面側に設けられた第2の電極と電気的に接続され、
    前記第1の電極には、第1の電位が供給され、
    前記第2の電極には、第2の電位が供給され、
    前記第1の電極は、前記第1の光電流変換回路部及び前記第2の光電流変換回路部と重畳せず、
    前記第2の電極は、前記第1の光電流変換回路部及び前記第2の光電流変換回路部と重畳せず、
    前記第1の電極は、前記第1の光フィルタと重畳する領域、又は、前記第2の光フィルタと重畳する領域を有し、
    前記第2の電極は、前記第1の光フィルタと重畳する領域、又は、前記第2の光フィルタと重畳する領域を有することを特徴とするカラーセンサ。
  3. インターポーザと、光センサと、を有し、
    前記光センサは、第1の光電流変換回路部と、第2の光電流変換回路部と、第1の光フィルタと、第2の光フィルタと、を有し、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部は、前記インターポーザの表面側に設けられた配線と電気的に接続され、
    前記配線は、前記インターポーザに設けられた開口を介して、前記インターポーザの裏面側に設けられた電極と電気的に接続され、
    前記電極は、前記第1の光電流変換回路部及び前記第2の光電流変換回路部と重畳せず、
    前記電極は、前記第1の光フィルタと重畳する領域、又は、前記第2の光フィルタと重畳する領域を有することを特徴とするカラーセンサ。
  4. インターポーザと、光センサと、を有し、
    前記光センサは、第1の光電流変換回路部と、第2の光電流変換回路部と、第1の光フィルタと、第2の光フィルタと、を有し、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部は、前記インターポーザの表面側に設けられた第1の配線と電気的に接続され、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部は、前記インターポーザの表面側に設けられた第2の配線と電気的に接続され、
    前記第1の配線は、前記インターポーザに設けられた第1の開口を介して、前記インターポーザの裏面側に設けられた第1の電極と電気的に接続され、
    前記第2の配線は、前記インターポーザに設けられた第2の開口を介して、前記インターポーザの裏面側に設けられた第2の電極と電気的に接続され、
    前記第1の電極には、第1の電位が供給され、
    前記第2の電極には、第2の電位が供給され、
    前記第1の電極は、前記第1の光電流変換回路部及び前記第2の光電流変換回路部と重畳せず、
    前記第2の電極は、前記第1の光電流変換回路部及び前記第2の光電流変換回路部と重畳せず、
    前記第1の電極は、前記第1の光フィルタと重畳する領域、又は、前記第2の光フィルタと重畳する領域を有し、
    前記第2の電極は、前記第1の光フィルタと重畳する領域、又は、前記第2の光フィルタと重畳する領域を有することを特徴とするカラーセンサ。
  5. 請求項2又は4において、
    前記インターポーザは、前記第1の配線及び第2の配線と電気的に接続されていない第3の配線、又は、前記第1の電極及び前記第2の電極と電気的に接続されていない第3の電極を有することを特徴とするカラーセンサ。
  6. 請求項1乃至5のいずれか一項にいて、
    前記第1の光フィルタ及び前記第2の光フィルタは、透光性を有する樹脂に覆われていることを特徴とするカラーセンサ。
  7. 請求項1乃至6のいずれか一項において、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部、光電変換素子からの信号を対数圧縮することができる機能を有することを特徴とするカラーセンサ。
  8. 請求項1乃至6のいずれか一項において、
    前記第1の光電流変換回路部及び前記第2の光電流変換回路部、光電変換素子からの信号をデジタル信号に変換することができる機能を有することを特徴とするカラーセンサ。
  9. 請求項1乃至8のいずれか一項に記載のカラーセンサを有することを特徴とする電子機器。
JP2009158854A 2008-07-10 2009-07-03 カラーセンサ及び当該カラーセンサを具備する電子機器 Expired - Fee Related JP5518381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009158854A JP5518381B2 (ja) 2008-07-10 2009-07-03 カラーセンサ及び当該カラーセンサを具備する電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008180776 2008-07-10
JP2008180776 2008-07-10
JP2009158854A JP5518381B2 (ja) 2008-07-10 2009-07-03 カラーセンサ及び当該カラーセンサを具備する電子機器

Publications (3)

Publication Number Publication Date
JP2010041043A JP2010041043A (ja) 2010-02-18
JP2010041043A5 JP2010041043A5 (ja) 2012-08-16
JP5518381B2 true JP5518381B2 (ja) 2014-06-11

Family

ID=41504284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009158854A Expired - Fee Related JP5518381B2 (ja) 2008-07-10 2009-07-03 カラーセンサ及び当該カラーセンサを具備する電子機器

Country Status (3)

Country Link
US (2) US8502131B2 (ja)
JP (1) JP5518381B2 (ja)
KR (2) KR101605026B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923800B2 (en) * 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9262968B2 (en) * 2012-10-10 2016-02-16 Canon Kabushiki Kaisha Image display apparatus and control method thereof
US9192029B2 (en) * 2013-03-14 2015-11-17 Abl Ip Holding Llc Adaptive optical distribution system
EP3466185B1 (en) * 2016-05-31 2021-09-22 Telefonaktiebolaget LM Ericsson (publ) Icn connectivity awareness
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108550598B (zh) * 2018-06-01 2019-08-30 京东方科技集团股份有限公司 电子成像装置及其制备方法、柔性电子复眼及其制备方法
CN109164103A (zh) * 2018-11-20 2019-01-08 扬州工业职业技术学院 一种稀土金属掺杂高灵敏度的快速检测牛奶中三聚氰胺的试纸
CN110047804B (zh) * 2019-04-30 2021-08-03 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板、拼接屏

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US721455A (en) * 1902-08-26 1903-02-24 Hugh Watson Mackenzie Apparatus for baking wafers, &c.
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JPH0676926B2 (ja) * 1989-06-13 1994-09-28 三菱電機株式会社 カラーフィルタ装置
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5261156A (en) * 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
JPH0677510A (ja) * 1992-08-24 1994-03-18 Canon Inc 光起電力素子
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3638656B2 (ja) 1995-03-18 2005-04-13 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP2001064029A (ja) 1999-08-27 2001-03-13 Toyo Commun Equip Co Ltd 多層ガラス基板及び、その切断方法
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2002329576A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
CN100487898C (zh) 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
JP2003255386A (ja) 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP2004265889A (ja) * 2003-01-16 2004-09-24 Tdk Corp 光電変換素子、光電変換装置、及び鉄シリサイド膜
US8704803B2 (en) * 2004-08-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance using the display device
KR101058458B1 (ko) 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
US20060091300A1 (en) * 2004-10-29 2006-05-04 Nishimura Ken A Optical color sensor using diffractive elements
DE102005023947B4 (de) * 2005-05-20 2007-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit optisch transparenter Abdeckung
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8053816B2 (en) 2006-03-10 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5137418B2 (ja) * 2006-03-10 2013-02-06 株式会社半導体エネルギー研究所 半導体装置
JP2007310628A (ja) * 2006-05-18 2007-11-29 Hitachi Displays Ltd 画像表示装置
JP2007335607A (ja) * 2006-06-14 2007-12-27 Sharp Corp Icチップ実装パッケージ、及びこれを用いた画像表示装置
JP4201808B2 (ja) * 2006-11-08 2008-12-24 シャープ株式会社 光電流検出回路ならびにそれを備えた光センサおよび電子機器
KR101441346B1 (ko) 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4688229B2 (ja) * 2008-10-03 2011-05-25 東芝モバイルディスプレイ株式会社 表示装置

Also Published As

Publication number Publication date
KR20160037856A (ko) 2016-04-06
US20130313670A1 (en) 2013-11-28
KR101644414B1 (ko) 2016-08-01
US20100006746A1 (en) 2010-01-14
KR20100007796A (ko) 2010-01-22
KR101605026B1 (ko) 2016-03-21
US9804080B2 (en) 2017-10-31
JP2010041043A (ja) 2010-02-18
US8502131B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
JP5317712B2 (ja) 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) 半導体装置
JP5433272B2 (ja) 半導体装置及び半導体装置の作製方法
JP5518381B2 (ja) カラーセンサ及び当該カラーセンサを具備する電子機器
TWI480984B (zh) 半導體裝置以及半導體裝置的製造方法
JP5587558B2 (ja) 光電変換装置
KR20060120492A (ko) 광전 변환 디바이스, 그 제조 방법 및 반도체 디바이스
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
JP2009177160A (ja) 半導体装置及び半導体装置の作製方法
JP5303161B2 (ja) 半導体装置の作製方法
US7679091B2 (en) Photoelectric conversion element having a semiconductor and semiconductor device using the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5518381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees