JP4486554B2 - 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 - Google Patents

Description

本発明は液晶表示装置に係り、さらに詳細には低分子有機半導体物質を利用した液晶表示装置及びその製造方法に関する。

近来になって社会が本格的な情報化時代に入るによって大量の情報を処理及び表示するディスプレー分野が急速に発展し、最近では特に薄形化、軽量化、低消費電力化の優秀な性能をもった薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）型液晶表示装置（ＴＦＴ−ＬＣＤ）が開発されて既存のブラウン管を取り替えている。

液晶表示装置の画像具現原理は液晶の光学的異方性と分極性質を利用することであって、周知のように液晶は分子構造が細長くて配列に方向性を有する光学的異方性と電界内に置かれる場合に分子配列方向が変化する分極性質を帯びる。ここに液晶表示装置は液晶層を間に置いて相互に向い合う面でそれぞれ画素電極と共通電極が形成されたアレイ基板とカラーフィルター基板を合着させて構成された液晶パネルを構成要素にしており、これら電極間の電界変化を介して液晶分子の配列方向を人為的に調節してこの時変化する光の透過率を利用していろいろな画像を表示する非発光素子である。

最近には特に画像表現の基本単位である画素をマトリックス方式に配列してスイッチング素子を各画素に配置させて独立的に制御するアクティブマトリックス方式が解像度及び動画像具現能力で優れて注目されているが、このようなスイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたＴＦＴ−ＬＣＤが知られている。

図１は従来による液晶表示装置の分解斜視図である。

図示したように、液晶層３０を間に置いてアレイ基板１０とカラーフィルター基板２０が対面合着された構成を有するが、このうち下部のアレイ基板１０は第１透明基板１２及びこれの上面で縦横交差配列されて複数の画素領域Ｐを定義する複数個のゲート配線１４とデータ配線１６を含み、これら両配線１４、１６の交差地点には薄膜トランジスタＴが具備されて各画素領域Ｐに用意された画素電極１８と１対１対応接続されている。

またこれと向い合う上部のカラーフィルター基板２０は第２透明基板２２及びこれの背面に前記ゲート配線１４とデータ配線１６そして薄膜トランジスタＴなどの非表示領域を遮るように各画素領域Ｐを縁取りする格子形状のブラックマトリックス２５が形成されており、これら格子内部で各画素領域Ｐに対応するように順次的に繰り返し配列された赤、緑、青色カラーフィルター層２６が形成されており、前記ブラックマトリックス２５と赤、緑、青色カラーフィルター層２６の全面にかけて透明な共通電極２８が用意されている。

そして図面上に明確に図示しなかったが、これら両基板１０、２０はその間に介在した液晶層３０の漏洩を防止するために縁に沿ってシーリング剤等で封止した状態で各基板１０、２０と液晶層３０の境界部分には液晶の分子配列方向に方向性を付与する上、下部配向膜が介在され、各基板１０、２０の少なくとも一つの外側面には偏光板が付着される。

液晶パネル背面にはバックライトが具備されて光を供給するので、ゲート配線１４で薄膜トランジスタＴのオン／オフ信号が順次的にスキャンされて選択された画素領域Ｐの画素電極１８にデータ配線１６の画像信号が伝えられるとこれら間の垂直電界によりその間の液晶分子が駆動されて、これによる光の透過率変化でいろいろ画像を表示することができる。

一方、このような液晶表示装置においてアレイ基板１０とカラーフィルター基板２０の母体になる第１及び第２透明基板１２、２２は伝統的にガラス基板が使われてきたが、最近になってノート・パンコンやＰＤＡのような小型の携帯用端末機が広く普及するによってこれらに適用可能なようにガラスより軽くて軽量と同時に柔軟な特性をもっていて破損危険が少ないプラスチック基板を利用した液晶パネルが紹介されたことがある。

しかし、プラスチック基板を利用した液晶パネルは液晶表示装置の製造特性上特にスイッチング素子である薄膜トランジスタが形成されるアレイ基板の製造には２００℃以上の高温を必要とする高温工程が多くて耐熱性及び耐化学性がガラス基板より悪いプラスチック基板で前記アレイ基板を製造することには難しさがあって、上部基板を形成するカラーフィルター基板のみをプラスチック基板で製造して下部基板であるアレイ基板は通常的なガラス基板を利用して液晶表示装置を製造しているのが実情であった。

このような問題を解決しようと最近には低分子有機物質等を利用した２００℃以下の低温工程を進行してプラスチック材質のフレキシブルなアレイ基板を製造する技術が提案された。

以後には２００℃以下の低温工程を進行するプラスチック基板を利用したフレキシブルなアレイ基板の製造方法に対して説明する。

２００℃以下の低温工程で薄膜トランジスタを含む画素を形成することにおいて、電極と配線を形成する金属物質と絶縁膜と保護膜等の形成は低温蒸着またはコーティングの方法などを介して形成しても薄膜トランジスタの特性に別影響を与えないが、チャネルを形成する半導体層を一般的な半導体物質であるシリコンを用いて低温工程により形成するようになれば、耐久構造が緻密ではなく電気伝導度等の重要特性が低下する問題が発生する。したがって、これを克服しようとシリコンなどの従来の半導体物質の代わりに半導体特性を有した有機物質を利用して半導体層を形成している。このような半導体特性を有する有機物質は大別して高分子半導体物質と低分子半導体物質に分けられており、前記低分子半導体物質は高分子半導体物質に対して電気伝導度等の優秀な物性を持っているので主にシリコンを代わる半導体物質に利用されているが、水分に非常に脆弱で溶液形態で作りにくい短所がある。
以下図面を参照して従来のフレキシブルなアレイ基板の製造方法に対して説明する。

図２は従来によるフレキシブルプラスチック基板を利用する液晶表示装置用に用いられる低分子有機半導体物質からなった半導体層を含むアレイ基板の概略的な断面図である。

図示したように、プラスチック基板５０上に金属物質を蒸着してパターニングしてゲート配線（図示せず）を含んでゲート電極５３を形成して、続いて前記ゲート配線（図示せず）とゲート電極５３上に全面に有機絶縁物質をコーティングしてゲート絶縁膜５７を全面に形成する。

次に、低分子有機半導体物質をシャドーマスク７０を利用した蒸発法を利用して前記ゲート電極５３と重なるように各画素毎に分離された半導体層６０を形成する。ガラス基板を利用した場合はシリコンさらに正確にはＳｉＨ４をＣＶＤ法を利用して蒸着してマスクを利用してパターニングすることによって形成したが、ペンタセン（ｐｅｎｔａｃｅｎｅ）（Ｃ_２２Ｈ_１４）のような粉末形態である低分子有機半導体物質の特性上前述したＣＶＤ法による蒸着が難しくまたこれをパターニングすることにおいてフォトエッチング法による場合水分を含有するフォトレジストと接触するようになったりまたはフォトレジストを現像または除去するために現像液やストリップ液に露出することによってその特性低下などが発生する問題があり、図示したようなパターニングされたシャドーマスク７０を利用して蒸発法により形成されている。

しかし、前述したシャドーマスク７０を利用した蒸発法による有機半導体物質パターン形成はパターン間間隔ｗ２及びパターン自体サイズの制限を有するようになる。さらに詳細に説明すると金属物質で形成されるシャドーマスク７０を製作するにおいてそのパターンの幅ｗ１または長さが最小４０μｍ以上にならなければならない問題がある。すなわち、シャドーマスク７０の開口部はその幅ｗ１または長さが最小限４０μｍ以上になるように形成され、また、前記開口部と開口部間の間隔ｗ２においても１２０μｍ以上になってこそシャドーマスク７０製作が可能である。これはそれより小さい開口部と開口部間の間隔を有するシャドーマスクを製作するにしても蒸発法の特性上材料の拡散を防止できないのでそれより小さいパターンを得にくい。したがってこのような構造を有するシャドーマスク７０を利用して基板５０上に形成される低分子有機半導体層６０は最小限その幅または長さが４０μｍ以上になっている。画素内に形成される薄膜トランジスタにおいて半導体層に形成されるチャネルのサイズは１０μｍ以下になっており、実際的にこのようなチャネル領域を除いては半導体層の体積またはサイズを減らすことが画素の開口率向上に寄与し、同一なサイズを有するアクティブ領域なら同一サイズ内に画素が多く形成されるほど解像度が増加するようになるが解像度が増加するほど画素のサイズは小さくなるようになって、共に前記画素内部に形成される例えば薄膜トランジスタのサイズは小くならなければならないし、この場合チャネルの大きさも小さくすべきことは明らかである。

しかし前述したシャドーマスクを利用した低分子有機半導体層パターンの形成は４０μｍ以上のサイズを有するようになるので高解像度のアレイ基板の製造にはその限界がある。

また、前述したように、半導体層を形成すると言ってもその上部にソース及びドレイン電極をパターニングする過程において、その下部に半導体層がフォトレジストの現像液またはソース及びドレイン電極を成す金属物質のストリップ液等により損傷される等の問題が発生することによってアレイ基板の製造に困難が多い。

前述した問題を解決するために本発明は提案されたものであって、水分に非常に弱い特性を有する低分子有機半導体物質をシャドーマスクを利用しないで数μｍまで調節可能な微細パターンで形成することができ、前記微細パターンされた低分子有機半導体層の損傷なしに低分子有機半導体物質を利用した液晶表示装置用アレイ基板の製造方法を提供することにその目的がある。

前記のような目的を達成するために、本発明の第１特徴では画素領域と；ゲート電極と、上部面を有するゲート絶縁膜と、前記ゲート絶縁膜の上部面に形成されたソース電極及びドレイン電極と、前記ゲート絶縁膜の上部面に配置されて、前記ソース電極とドレイン電極間でチャネル領域を定義して、低分子有機半導体物質からなった半導体層を含み、基板上に前記画素領域に隣接するように位置する薄膜トランジスタと；前記チャネル領域を覆っており、前記ソース電極とドレイン電極それぞれの上部面と一致したりまたはその下に位置する上部面を有する第１保護膜を含む液晶表示装置を提供する。

前記ゲート絶縁膜の上部面は平坦なことを特徴として、前記ソース電極とドレイン電極の厚さは前記半導体層の厚さと前記第１保護膜の厚さの合計と同一であったりまたは大きいことを特徴とする。

前記ゲート絶縁膜は前記画素領域にさらに位置して、前記第１保護膜は前記画素領域で前記ゲート絶縁膜の上部面と直接的に接触することを特徴とする。

前記半導体層は前記画素領域にさらに位置することを特徴とする。

前記低分子有機半導体物質は透明物質であることを特徴として、前記低分子有機半導体物質は大体８５％以上の光透過度を有することを特徴としており、前記低分子有機半導体物質はペンタセンを含むことを特徴とする。

前記ソース電極及び前記ドレイン電極の厚さは３、０００Å以上の厚さを有することを特徴として、前記チャネル領域は大体４０μｍより小さい幅を有することを特徴とする。

前記第１保護膜上部に位置して、前記ソース電極及びドレイン電極それぞれの上部面と直接的に接触する第２保護膜をさらに含む。

前記基板はプラスチック基板であることを特徴とする。

本発明の第２特徴では、基板上にゲート電極を形成する段階と；ゲート絶縁膜を形成する段階と；ソース電極と、ドレイン電極と、前記ゲート絶縁膜上部の前記ソース電極とドレイン電極間に位置するチャネル領域を形成する段階と；前記チャネル領域に蒸発（ｅｖａｐｏｒａｔｉｎｇ）法により低分子有機半導体物質からなった半導体層を形成する段階と；前記ソース電極及び前記ドレイン電極のそれぞれの上部面と一致したりまたはその下に位置する上部面を有するように第１保護膜を形成する段階を含む液晶表示装置の製造方法を提供する。

前記ゲート絶縁膜を形成する段階は平坦な上部面を有するゲート絶縁膜を形成する段階を含むことを特徴とする。

前記半導体層と前記第１保護膜を形成する段階は、前記半導体層の厚さと前記第１保護膜の厚さの合計が前記ソース電極と前記ドレイン電極の厚さと同一であり又はより小さいように前記半導体層と前記第１保護膜を形成する段階を含むことを特徴とする。

前記第１保護膜上部に位置して、前記ソース電極と前記ドレイン電極それぞれの上部面に直接接触する第２保護膜を形成する段階をさらに含むことを特徴とする。

前記ソース電極、前記ドレイン電極と前記チャネル領域を形成する段階は：前記ゲート絶縁膜上に金属層を形成する段階と；前記ソース電極、前記ドレイン電極そして前記チャネル領域を形成するために、前記ソース電極と前記ドレイン電極の上部面にあるパターニングされたマスク層を有して前記金属層をパターニングする段階を含むことを特徴とする。

前記半導体層を形成する段階は前記パターニングされたマスク層の上部面上に低分子有機半導体物質を蒸発法により形成する段階をさらに含むことを特徴として、前記第１保護膜を形成する段階は前記パターニングされたマスク層の上部面に第１保護膜を形成する段階を含むことを特徴としており、前記パターニングされたマスク層を除去することによって前記パターニングされたマスク層上部面に位置する前記第１保護膜及び前記半導体層を除去する段階をさらに含むことを特徴とする。

前記半導体層を形成する段階は、画素領域に前記低分子有機半導体物質を蒸発法により形成する段階を含むことを特徴とする。

前記ゲート絶縁膜を形成する段階は画素領域に前記ゲート絶縁膜を形成する段階を含むことを特徴とする。

前記半導体層を形成する段階は：前記画素領域に前記低分子有機半導体物質を蒸発法によりパターニングする段階と；前記画素領域で前記ゲート絶縁膜の上部面に前記低分子有機半導体物質を直接的に接触する段階を含むことを特徴とする液晶表示装置の製造方法を提供する。

前記チャネル領域に半導体層を形成する段階は：前記チャネル領域、前記ソース電極そして前記ドレイン電極に対応するオープニングを有するシャドーマスクを適用する段階と；前記チャネル領域に前記低分子有機半導体物質を蒸発法によりパターニングする段階を含むことを特徴として、前記ゲート絶縁膜を形成する段階は、画素領域に前記ゲート絶縁膜を形成する段階を含むことを特徴とする。

前記画素領域に前記第１保護膜を形成する段階と；前記画素領域で、前記ゲート絶縁膜の上部に前記第１保護膜を直接的に接触する段階をさらに含むことを特徴とする。

前記ゲート電極を形成する段階は、プラスチック基板上に前記ゲート電極を形成する段階を含むことを特徴として、前記形成段階のそれぞれは大体２００℃より低い温度下でなされることを特徴とする。

本発明による低分子有機半導体物質を利用した液晶表示装置用アレイ基板はシャドーマスクを利用しないで数μｍまで調節可能な微細パターンを形成したり、またはシャドーマスクを利用して低分子有機半導体層を形成しても今後工程でパターニングが可能な製造方法を提供することによって開口率及び輝度を向上させる効果がある。

また、水分に弱い低分子有機半導体物質を利用して損傷なしに半導体層を微細パターニングすることができる製造方法を提供することによって高解像度を有する有機薄膜トランジスタを具備したフレキシブルな液晶表示装置を提供する効果がある。

以下図面を参照して本発明をさらに詳細に説明する。
＜第１実施形態＞

図３Ａないし図３Ｃ、図４Ａないし図４Ｃ、図５Ａないし図５Ｃ、図６Ａないし図６Ｃ、図７Ａないし図７Ｃ、図８Ａないし図８Ｃ、そして図９Ａないし図９Ｃは本発明の第１実施形態による液晶表示装置のアレイ基板を製造する工程を示す概略的な断面図であって、図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ及び図９Ｂはゲートパッド領域ＧＰに対する製造工程断面図であり、図３Ｃ、図４Ｃ、図５Ｃ、図６Ｃ、図７Ｃ、図８Ｃ及び図９Ｃはデータパッド部ＤＰに対する製造工程断面図である。

図面には示さなかったが、プラスチック基板を利用するとその柔軟性により工程進行のための搬送進行時に撓みが甚だしく発生するのでこのようなことを防止するためにガラス材質のリジッド基板に付着して工程は進められる。

まず図３Ａないし図３Ｃに示したように、プラスチック基板１０１上に金属物質を２００℃以下の低温工程でスパッタリングを行って全面に蒸着して、フォトレジストを前記蒸着された金属物質上に塗布して光が通過する透過領域と光が通過しない遮断領域を有するマスク（図示せず）を位置させた後露光し、前記露光されたフォトレジストを現像することによってゲート配線（図示せず）とゲート電極１０５及びゲートパッド電極１０７が形成されなければならない部分にフォトレジストパターン（図示せず）を形成する。以後、前記フォトレジストパターン（図示せず）外部に露出された金属物質をエッチングすることによって基板１０１上にゲート配線（図示せず）とゲート電極１０５及びゲートパッド電極１０７を形成する。以後前記ゲート配線（図示せず）とゲート電極１０５及びゲートパッド電極１０７上部に残っているフォトレジストパターン（図示せず）をアッシングまたはストリップして除去する。

次に、図４Ａないし図４Ｃに示したように、前記ゲート配線（図示せず）とゲート電極１０５及びゲートパッド電極１０７が形成された基板１０１上に有機絶縁物質例えばＰＶＰ（ｐｏｌｙｖｉｎｙｌｐｙｒｒｏｌｉｄｉｎｅ）、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のうちから選択される物質を基板１０１全面に塗布してゲート絶縁膜１１０を形成する。この時、前記ゲート絶縁膜１１０は有機絶縁物質で形成されたので下部のゲート配線（図示せず）とゲート電極１０５及びゲートパッド電極１０７の段差に影響を受けなくてその表面が平坦に形成される。

しかし、本発明は前記ゲート絶縁膜１１０が段差構造を有する場合も含む。これに対する具体的な説明は以後に説明する。

次に、前記ゲート絶縁膜１１０上に形成されたゲート配線（図示せず）と同一な金属物質を２００℃以下の低温雰囲気で蒸着して金属層（図示せず）を形成する。この時、前記金属層（図示せず）の厚さは従来には１５００Åないし２０００Åの厚さで形成されているが、本発明においては後に行なわれるリフトオフ工程の特性上３０００Å以上の厚さであり、後工程で形成される低分子有機半導体層とその上部に形成された第１保護膜の厚さを合せた厚さより厚い厚さになるように形成することが望ましい。

次に、前記金属層（図示せず）上にフォトレジストを全面に塗布して、透過領域と遮断領域を有するマスク（図示せず）を位置させた後露光して、前記露光されたフォトレジストを現像することによってデータ配線（図示せず）とソース及びドレイン電極１１３、１１５とデータパッド電極１１７などを形成するための金属パターンが形成されなければならない領域にだけフォトレジストパターン１２０が残っているようにする。以後、前記現像されなくて残っているフォトレジストパターン１２０外部に露出された金属層（図示せず）をエッチングすることによって最小３０００Åの厚さを有するデータ配線（図示せず）、前記データ配線（図示せず）から分岐するソース電極１１３、前記ソース電極１１３で第１間隔ｄ１を有して離隔したドレイン電極１１５、データパッド部ＤＰにおけるデータパッド電極１１７とを形成する。この時、前記データ配線（図示せず）とソース及びドレイン電極１１３、１１５とデータパッド電極１１７上部に残っているフォトレジストパターン１２０は前記データ配線（図示せず）とソース及びドレイン電極１１３、１１５とデータパッド電極１１７が形成された後にもアッシングまたはストリップ工程を行なわないため、そのまま残っているようにすることが本発明の特徴的なことになる。この時、前記ソース及びドレイン電極１１３、１１５の離隔された第１間隔ｄ１は半導体層形成後電子の移動通路になるチャネルを形成するようになる部分であるので、最終完成した液晶表示装置のモデルによってその間隔のサイズが変わるだろうが高解像度具現のためには１０μｍ以下に形成されることが望ましい。しかし、高解像度モデルだけでなく通常的な解像度具現のための間隔で従来のシャドーマスクのパターンサイズの最小限界である４０μｍより狭く形成されることもできる。

次に、図５Ａないし図５Ｃに示したように、前記データ配線（図示せず）とソース及びドレイン電極１１３、１１５とデータパッド電極１１７が形成された基板１０１上に前記フォトレジストパターン１２０を含むゲート絶縁膜１１０の全面に、シャドーマスクを利用せず透過度が８５％以上であるペンタセン（ｐｅｎｔａｃｅｎｅ；Ｃ_２２Ｈ_１４）のような低分子有機半導体物質を蒸発する工程を行って５００Å程度の厚さを有する低分子有機半導体層１２３を形成する。この時、蒸発工程特性上蒸発により形成される物質層は段差になった部分の側面部には蒸着比率が非常に落ちることによって、段差がある限界値以上になれば平面垂直な状態の前記段差になった部分の側面においては蒸着されなくなり、物質層の切断が発生するようになることが生ずる。したがってこのような蒸発工程の特性を利用して、本発明の第１実施形態ではデータ配線（図示せず）とソース及びドレイン電極１１３、１１５とデータパッド電極１１７を３０００Å以上の厚さ（または高さ）を有するように形成し、その上部の残っているフォトレジストパターンの厚さが加えられて蒸着される低分子有機半導体層１２３の切断が発生するようになる。すなわち、ソース及びドレイン電極１１３、１１５とデータパッド電極１１７の上部に残っているフォトレジストパターン１２０の側面部には低分子有機半導体層が形成されないようになる。そして前記低分子半導体層は本発明の特徴上その後の工程においても画素領域に形成された低分子半導体層は除去されなくて残っているようになるのでその透過度が８５％以上になる低分子有機半導体物質で形成されている。

次に、図６Ａないし図６Ｃに示したように、前記低分子有機半導体層１２３が形成された基板１０１全面に無機絶縁物質である酸化シリコン（ＳｉＯ_２）を全面に蒸着して第１保護膜１２７を形成する。この時前記酸化シリコン（ＳｉＯ_２）の蒸着においても蒸着特性上段差が大きい部分すなわちソース及びドレイン電極１１３、１１５とデータパッド電極１１７とその上部のフォトレジストパターン１２０の側面部には蒸着物質すなわち酸化シリコン（ＳｉＯ_２）が蒸着されなくなって第１保護膜１２７の切断が発生するようになる。この時、前記ソース及びドレイン電極１１３、１１５とデータパッド電極１１７はその厚さｔ１が前記低分子有機半導体層１２３とその上部の第１保護膜１２７の厚さを合せた厚さｔ２より厚く形成されることによって、前記フォトレジストパターン１２０との接触面１２１が前記画素領域Ｐに形成された第１保護膜１２７の表面より高い所に形成されることが本発明の特徴である。

次に、図７Ａないし図７Ｃに示したように、第１保護膜１２７まで形成された基板１０１をフォトレジストを除去するためのストリップ液にディッピングしてデータ配線（図示せず）、ソース及びドレイン電極１１３、１１５とデータパッド電極１１７上部に残っているフォトレジストパターン１２０を除去する。この場合前述したようにソース及びドレイン電極１１３、１１５とデータパッド電極１１７の厚さｔ１が有機低分子半導体層１２３とその上部の第１保護膜１２７の厚さを合せた厚さｔ２より厚く形成されて前記ソース及びドレイン電極１１３、１１５そしてデータパッド電極１１７と前記フォトレジストパターン１２０との接触面１２１が画素領域Ｐに形成された第１保護膜１２７の表面より高い所に形成されることによって、前記接触面１２１の露出した両側面部でストリップ液が前記フォトレジストパターン１２０を溶かして浸透し、最終的に前記フォトレジストパターン１２０がストリップ液により溶けたりまたは反応して前記ソース及びドレイン電極１１３、１１５とデータパッド電極１１７との接触面１２１から除去されることによって、前記フォトレジストパターン１２０上部に形成された低分子有機半導体層１２３とその上部の第１保護膜１２７も共に除去される。このようなフォトレジストパターン１２０及びその上部に積層されたパターンまで共に除去する方法をリフトオフ法というが、さらに詳細に説明するとフォトレジストパターン１２０と反応するストリップ液は前述した構造においては上部には低分子有機半導体層１２３及び第１保護膜１２７が形成されているのでフォトレジストパターン１２０と直接接触することができないが、前記ソース及びドレイン電極１１３、１１５とデータパッド電極１１７により段差が発生した部分すなわち、前記ソース及びドレイン電極１１３、１１５とデータパッド電極１１７上部に形成されたフォトレジストパターン１２０の側面部はストリップ液と接触するようになって、前記ストリップ液がソース及びドレイン電極１１３、１１５とその上部に形成されたフォトレジストパターン１２０の接触面１２１で浸透して前記フォトレジストパターン１２０と反応することによって前記フォトレジストパターン１２０を基板１０１から分離される。この時、ソース及びドレイン電極１１３、１１５とデータ配線（図示せず）とデータパッド電極１１７が形成された領域以外の基板１０１上領域に形成された低分子有機半導体層１２３とその上部の第１保護膜１２７は相変らず基板１０１上に残っているようになって、前述したストリップ工程進行時ストリップ液に非常に弱い低分子有機半導体層は上部の第１保護膜により前記ストリップ液との接触が遮断されることによって水分と反応しなくなるのでストリップ液と接触による低分子有機半導体層の損傷は発生しない。

前述したように、前記第１実施形態では、前記有機絶縁物質で構成されたゲート絶縁膜１１０は段差なしに平坦な上部面を有して、前記データライン、前記ソース電極１１３、前記ドレイン電極１１５そしてデータパッド電極１１７それぞれの厚さｔ１は前記半導体層１２３及び前記第１保護膜１２７の総厚さｔ２と同一であるか又は大きい。しかし、前記ゲート絶縁膜１１０は段差構造で形成された上部面を有することもできる。前記ゲート絶縁膜１１０が段差構造を有する上部面を有する時、前記第１保護膜１２７の上部面は、前記リフトオフ工程が容易いように前記ソース電極１１３と前記ドレイン電極１１５それぞれの上部面と一致するかまたはその下に位置することもできる。

言い換えると、前記ソース電極１１３と前記ドレイン電極１１５それぞれの上部面と一致するか又はその下に位置するように前記第１保護膜１２７の上部面を調節することによって前記フォトレジストパターン１２０の側壁は前記第１保護膜１２７により覆われないことである。したがって、前記フォトレジストパターン１２０は效果的に除去されることによって、前記リフト工程中に前記フォトレジストパターン１２０と重なる前記半導体層１２３と前記第１保護膜１２７を除去することができる。

したがって、こういう場合前記ゲート絶縁膜１１０は平坦な上部面を有する必要がなくて、前記ソース電極１１３とドレイン電極１１５の厚さｔ１は前記第１保護膜１２７と前記半導体層１２３の総厚さｔ２と同一であったり大きい。もしも前記第１保護膜１２７の上部面が前記ソース電極１１３及び前記ドレイン電極１１５それぞれの上部面と一致するかその下にあるならば、前記フォトレジストパターン１２０の全体側壁は前記リフトオフ工程を遂行する時露出するので前記フォトレジストパターン１２０は效果的に除去される。

この時、前記ソース及びドレイン電極１１３、１１５間に形成された低分子有機半導体層１２３は前記ソース及びドレイン電極１１３、１１５の間隔ｄ１によりパターニングされることでその幅または長さが４０μｍ以下である微細パターン形成が可能になる。

次に、図８Ａないし図８Ｃに示したように、前記データ配線（図示せず）を含むソース及びドレイン電極１１３、１１５とデータパッド電極１１７上部のフォトレジストパターン（図７Ａないし図７Ｃの１２０）が除去された基板１０１上に有機絶縁物質例えばＰＶＰ（ｐｏｌｙｖｉｎｙｌｐｙｒｒｏｌｉｄｉｎｅ）、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のうちから選択される物質をコーティングすることによって全面に第２保護膜１４０を形成する。この時、前記第２保護膜１４０は前述した有機物質でコーティングされて形成されることによってその表面が平坦に形成される。

以後、前記第２保護膜１４０をマスク（図示せず）を利用してパターニングすることによってドレイン電極１１５とゲートパッド電極１０７とデータパッド電極１１７を露出させるドレインコンタクトホール１４２と、ゲートパッドコンタクトホール１４４とデータパッドコンタクトホール１４６を形成する。

次に、図９Ａないし図９Ｃに示したように、透明導電性物質例えばインジウム−スズ−オキサイド（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）またはインジウム−ジンク−オキサイド（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）のうちから選択される物質を全面に蒸着してパターニングすることによって前記ドレインコンタクトホール１４２を介してドレイン電極１１５と接触する画素電極１５０を各画素領域Ｐ別に形成すると同時にゲートパッド部ＧＰにおいてはゲートパッドコンタクトホール１４４を介してゲートパッド電極１０７と接触するゲート補助パッド電極１５２を形成して、データパッド部ＤＰにおいてはデータパッドコンタクトホール１４６を介してデータパッド電極１１７と接触するデータ補助パッド電極１５４を形成することによってアレイ基板を完成する。
＜第２実施形態＞

本発明の第１実施形態はシャドーマスクを利用せず、低分子有機半導体物質を形成することによってシャドーマスク特性上からくる微細パターンの困難さを解決するための発明であったが、低分子有機半導体層が画素領域にも形成されているので、たとえばその透過度が８５％以上になる低分子有機半導体層を用いていると表示装置では問題にならないが、そのことは８５％以上の透過度を有する低分子有機半導体物質を利用しなければならないという制限となる。こういう透過度が優秀な低分子半導体物質を利用すると、画素領域において微ずかではあるが輝度を低下させるようになる。

本発明の第２実施形態はこのような第１実施形態をさらに改良したことであって低分子有機半導体層の微細パターン形成が可能なことと同時に画素領域には形成されないようにしたことを特徴とする。

本発明の第２実施形態は低分子有機半導体層を形成する以前までの段階すなわちデータ配線を含むソース及びドレイン電極とデータパッド電極を形成して、その上部にフォトレジストパターンが残っているようにする段階までは第１実施形態と同一であるので図面及びその説明は省略して以後の段階に対してだけ図面を参照しながら説明する。

図１０Ａないし図１０Ｃ、図１１Ａないし図１１Ｃ、図１２Ａないし図１２Ｃ、図１３Ａないし図１３Ｃ、そして図１４Ａないし図１４Ｃは本発明の第２実施形態による液晶表示装置のアレイ基板を製造する工程を示す概略的な断面図で、図１０Ａ、図１１Ａ、図１２Ａ及び図１３Ａは本発明の第２実施形態による低分子有機半導体物質を利用した液晶表示装置用アレイ基板を製造する方法を図示した製造断面図で薄膜トランジスタを含む一つの画素領域に対する製造工程断面図であり、図１０Ｂ、図１１Ｂ、図１２Ｂ及び図１３Ｂゲートパッド領域に対する製造工程断面図であり、図１０Ｃ、図１１Ｃ、図１２Ｃ及び図１３Ｃはデータパッド部に対する製造工程断面図である。

まず、図１０Ａないし図１０Ｃに示したように、前記データ配線とソース及びドレイン電極２１３、２１５とデータパッド電極２１７が形成されて、その上にフォトレジストパターン２２０が残っている基板２０１上にシャドーマスク２６０を位置させて、前記シャドーマスク２６０を介した低分子有機半導体物質の蒸発工程を実施する。この時、前記シャドーマスク２６０はゲートパッド部ＧＰとデータパッド部ＤＰに対し開口部ＯＡなく、画素領域Ｐに対応する部分においても下部のソース及びドレイン電極２１３、２１５と前記両電極２１３、２１５間の離隔された領域ｄ１にだけ開口部ＯＡを有するようになっていることによって、このような構造を有するシャドーマスク２６０を利用して低分子有機半導体物質の蒸発工程時ソース及びドレイン電極２１３、２１５上部及び前記両電極２１３、２１５間の離隔された領域ｄ１にだけ低分子有機半導体層２２３が形成されて、画素領域Ｐとゲート及びデータパッド部ＧＰ、ＤＰには低分子有機半導体層が形成されないことが特徴である。この時、前記低分子有機半導体層を形成する低分子有機半導体物質に第１実施形態とは違って透過度の制限がなくなる。液晶表示装置のアレイ基板において画素領域Ｐのうち薄膜トランジスタ形成部分（Ｔｒ）は上部のカラーフィルター基板（図示せず）に形成されるブラックマトリックスにより遮られるようになる部分であるので低分子有機半導体層２２３が透過度が優秀な低分子有機半導体物質で形成されても、透過度が低い低分子有機半導体物質で形成されようがとにかく影響を受けなくなる。

このようなシャドーマスク２６０を利用した低分子有機半導体層２２３の形成は従来に説明したように前記シャドーマスク２６０の開口部ＯＡパターンのサイズ及び間隔の制限で長さまたは幅が４０μｍ以下である微細パターンを形成しにくい短所があるが、本発明の第２実施形態の場合前記シャドーマスク２６０により４０μｍ以上の幅と長さを有する低分子有機半導体層２２３が形成され、その後の工程により前記低分子有機半導体層を損傷なしにパターニングする段階を行えるようになるので、そのことは問題にならない。

次に、図１１Ａないし図１１Ｃに示したように、前記ソース及びドレイン電極２１３、２１５上部のフォトレジストパターン２２０上部と前記両電極２１３、２１５間の離隔した領域ｄ１に低分子有機半導体層２２３が形成された基板２０１全面に無機絶縁物質である酸化シリコーン（ＳｉＯ_２）を全面に蒸着して第１保護膜２２７を形成する。この時、前記酸化シリコーン（ＳｉＯ_２）の蒸着により形成された第１保護膜２２７は第１実施形態と一緒に段差が大きい部分すなわちソース及びドレイン電極２１３、２１５とデータパッド電極２１７とその上部のフォトレジストパターン２２０の側面部にはほとんど形成されないことが特徴である。この時、本発明の特徴上前記ソース及びドレイン電極２１３、２１５とデータパッド電極２１７はその厚さｔ１が前記低分子有機半導体層２２３とその上部の第１保護膜２２７の厚さを合せた厚さｔ２より厚く形成されることによって、前記フォトレジストパターン２２０との接触面２２１が前記画素領域Ｐに形成された第１保護膜２２７の表面より高い所に形成されたことが特徴である。

次に、図１２Ａないし図１２Ｃに示したように、第１保護膜２２７まで形成された基板２０１をストリップ液にディッピングすることで、第１実施形態で説明したようにリフトオフ法により前記ソース及びドレイン電極２１３、２１５とデータパッド電極２１７上部に残っているフォトレジストパターン２２０を除去する。

この時、前記ソース及びドレイン電極２１３、２１５間に形成された低分子有機半導体層２２３は前記ソース及びドレイン電極２１３、２１５の離隔間隔ｄ１だけの幅または長さでパターニングされることで、シャドーマスク（図１０Ａないし図１０Ｃの２６０）利用による微細パターン形成の制限を克服している。

本実施形態で、前記ゲート絶縁膜２１０は平坦な上部面を有するが、本発明の範囲はこの実施例に限定されない。前記ゲート絶縁膜２１０が段差構造を有する上部面の場合、前記第１保護膜２２７の上部面は前記リフトオフ工程が容易できるように前記ソース電極２１３及び前記ドレイン電極２１５それぞれの上部面と一致したりその下にあることも出来る。

次に、図１３Ａないし図１３Ｃに示したように、前記ソース及びドレイン電極２１３、２１５とデータパッド電極２１７上部のフォトレジストパターン（図１２Ａないし図１２Ｃの２２０）が除去された基板２０１上に有機絶縁物質例えばＰＶＰ（ｐｏｌｙｖｉｎｙｌｐｙｒｒｏｌｉｄｉｎｅ）、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）のうちから選択される物質をコーティングすることによって全面に第２保護膜２４０を形成する。

以後、前記第２保護膜２４０をマスクを利用してパターニングすることによって、ドレイン電極２１３とゲートパッド電極２０７とデータパッド電極２１７を露出させるドレインコンタクトホール２４２と、ゲートパッドコンタクトホール２４４とデータパッドコンタクトホール２４６を形成する。

次に、図１４Ａないし図１４Ｃに示したように、透明導電性物質例えばインジウム−スズ−オキサイド（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）またはインジウム−ジンク−オキサイド（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）のうちから選択される物質を全面に蒸着してパターニングすることによってドレインコンタクトホール２４２を介してドレイン電極２１３と接触する画素電極２５０を各画素領域Ｐ別に形成すると同時に、ゲートパッド部ＧＰにおいてはゲートパッドコンタクトホール２４４を介してゲートパッド電極２０７と接触するゲート補助パッド電極２５２を形成して、データパッド部ＤＰにおいてはデータパッドコンタクトホール２４６を介してデータパッド電極２１７と接触するデータ補助パッド電極２５４を形成することによってアレイ基板を完成する。

従来による液晶表示装置の分解斜視図。 従来によるフレキシブルプラスチック基板を利用する液晶表示装置用低分子有機半導体物質からなった半導体層を含むアレイ基板の概略的な断面図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の２を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の３を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の４を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の５を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の６を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の７を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の８を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の９を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１０を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１１を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１２を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１３を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１４を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１５を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１６を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１７を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１８を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の１９を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の２０を示す図。 本発明の第１実施形態の液晶表示装置のアレイ基板を製造する工程の２１を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の１を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の２を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の３を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の４を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の５を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の６を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の７を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の８を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の９を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の１０を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の１１を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の１２を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の１３を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の１４を示す図。 本発明の第２実施形態の液晶表示装置のアレイ基板を製造する工程の１５を示す図。

符号の説明

１０１：基板
１０５：ゲート電極
１１０：ゲート絶縁膜
１１３：ソース電極
１１５：ドレイン電極
１２３：低分子有機半導体層
１２７：第１保護膜
１４０：第２保護膜
１４２：ドレインコンタクトホール
１５０：画素電極
Ｐ：画素領域
Ｔｒ：薄膜トランジスタ
ｄ１：第１間隔
ｔ１：ソース及びドレイン電極厚さ
ｔ２：半導体層の厚さと第１保護膜の厚さを合せた厚さ

Claims (11)

1. 基板上にゲート電極を形成する段階と、
   ゲート絶縁膜を形成する段階と、
   前記ゲート絶縁膜上に金属層を形成する段階と、
   露光技術を用いて前記金属層上に形成したマスク層をマスクとして前記金属層をパターニングして、ソース電極とドレイン電極を形成し、前記ゲート絶縁膜上部の前記ソース電極とドレイン電極間に位置するチャネル領域を定義する段階と、
   前記マスク層上及び前記ゲート絶縁膜上部に定義された前記チャネル領域に低分子有機半導体物質を蒸着する段階と、
   前記低分子有機半導体物質上に、前記ソース電極及びドレイン電極のそれぞれの上面部と一致するまたはその下に位置する上面部を有するように第１保護膜を形成する段階と、
   前記マスク層を除去することによって、前記マスク層上部面に位置する前記第１保護膜及び前記低分子有機半導体物質を除去し、前記ゲート絶縁膜上部に定義されたチャネル領域に、半導体層と第１保護膜を形成する段階とを含む液晶表示装置の製造方法。
2. 前記ゲート絶縁膜は、平坦な上部面を有することを特徴とする請求項１に記載の液晶表示装置の製造方法。
3. 前記低分子有機半導体物質の厚さと前記第１保護膜の厚さの合計は、前記ソース電極と前記ドレイン電極の厚さ以下であることを特徴とする請求項２に液晶表示装置の製造方法。
4. 前記第１保護膜上部に位置して、前記ソース電極と前記ドレイン電極それぞれの上部面に直接接触する第２保護膜を形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置の製造方法。
5. 前記低分子有機半導体物質を蒸着する段階は、画素領域にも前記低分子有機半導体物質を蒸着することを特徴とする請求項１に記載の液晶表示装置の製造方法。
6. 前記ゲート絶縁膜を形成する段階は、画素領域にも前記ゲート絶縁膜を形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
7. 前記低分子有機半導体物質を蒸着する段階は、前記画素領域に形成された前記ゲート絶縁膜の上部面にも前記低分子有機半導体物質を蒸着することを特徴とする請求項６に記載の液晶表示装置の製造方法。
8. 前記低分子有機半導体物質を蒸着する段階は、前記チャネル領域、前記ソース電極及び前記ドレイン電極に対応する開口部を有するシャドーマスクを用いて行うことを特徴とする請求項１に記載の液晶表示装置の製造方法。
9. 前記ゲート絶縁膜を形成する段階は、画素領域にも前記ゲート絶縁膜を形成することを特徴とする請求項８に記載の液晶表示装置の製造方法。
10. 前記低分子有機半導体物質上に第１保護膜を形成する段階は、前記画素領域に形成された前記ゲート絶縁膜の上部面にも前記第１保護膜を形成することを特徴とする請求項９に記載の液晶表示装置の製造方法。
11. 前記基板は、プラスチック基板であることを特徴とする請求項１に記載の液晶表示装置の製造方法。

Images