CN109037241B - Ltps阵列基板及其制造方法、显示面板 - Google Patents

Ltps阵列基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN109037241B
CN109037241B CN201810846413.XA CN201810846413A CN109037241B CN 109037241 B CN109037241 B CN 109037241B CN 201810846413 A CN201810846413 A CN 201810846413A CN 109037241 B CN109037241 B CN 109037241B
Authority
CN
China
Prior art keywords
layer
pattern
area
electrode pattern
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810846413.XA
Other languages
English (en)
Other versions
CN109037241A (zh
Inventor
颜源
刘广辉
宋德伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201810846413.XA priority Critical patent/CN109037241B/zh
Publication of CN109037241A publication Critical patent/CN109037241A/zh
Application granted granted Critical
Publication of CN109037241B publication Critical patent/CN109037241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本申请提供一种LTPS阵列基板及其制造方法、显示面板。该方法包括：在衬底基板上形成多晶硅图案；在多晶硅图案上依次形成绝缘层和栅极图案；在栅极图案上形成介电层；在介电层上依次沉积透明电极层和金属导电层，并通过一道光罩制程对透明电极层和金属导电层进行图案化处理以形成像素电极图案和源漏极图案。基于此，本申请能够减少LTPS工艺所使用的光罩制程。

Description

LTPS阵列基板及其制造方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种LTPS(Low Temperature Poly-silicon,低温多晶硅)阵列基板及其制造方法、显示面板。
背景技术
采用LTPS工艺的液晶显示装置由于具有较高的电子迁移率，能够有效减小TFT(Thin Film Transistor，薄膜晶体管)的面积以提升像素的开口率，并且在增强显示亮度的同时能够降低功耗及生产成本，目前已成为液晶显示领域的研究热点。但是LTPS工艺复杂，制备阵列基板(Array基板)所需的光罩(Mask)的类型及数量较多，导致制造流程繁多，一般需要九道光罩制程，无法降低生产成本。因此如何减少LTPS工艺所使用的光罩制程，实为目前企业需要努力的目标。
发明内容
鉴于此，本申请实施例提供一种LTPS阵列基板及其制造方法、显示面板，能够减少LTPS工艺所使用的光罩制程。
本申请一实施例的LTPS阵列基板的制造方法，包括：
提供一衬底基板；
在所述衬底基板上形成多晶硅图案；
在所述多晶硅图案上依次形成绝缘层和栅极图案；
在所述栅极图案上形成介电层；
在所述介电层上依次沉积透明电极层和金属导电层，并通过一道光罩制程对所述透明电极层和金属导电层进行图案化处理以形成像素电极图案和源漏极图案，所述源漏极图案位于像素电极图案上，且所述源漏极图案中仅漏极图案与像素电极图案电连接。
本申请一实施例的LTPS阵列基板，包括：
衬底基板；
形成于所述衬底基板上的多晶硅图案；
依次形成于所述多晶硅图案上的绝缘层和栅极图案；
形成于所述栅极图案上的介电层；
形成于所述介电层上的像素电极图案和源漏极图案，所述源漏极图案位于所述像素电极图案上，且所述源漏极图案中仅漏极图案与所述像素电极图案电连接。
本申请一实施例的显示面板，包括上述LTPS阵列基板。
有益效果：本申请通过一道光罩制程形成位于同一层的像素电极图案和源漏极图案，而无需像素电极图案和源漏极图案分别采用一道光罩制程，从而能够减少LTPS工艺所使用的光罩制程。
附图说明
图1是本申请的LTPS阵列基板的制造方法一实施例的流程示意图；
图2是基于图1所示方法制造LTPS阵列基板的场景示意图；
图3是本申请形成像素电极图案和源漏极图案的场景示意图；
图4是本申请一实施例的LTPS阵列基板的结构剖面示意图；
图5是本申请一实施例的显示面板的结构示意图。
具体实施方式
下面结合本申请实施例中的附图，对本申请所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例以及实施例中的特征可以相互组合。并且，本申请全文所采用的方向性术语，例如“上”、“下”等，均是为了更好的描述各个实施例的技术方案，并非用于限制本申请的保护范围。
图1是本申请的LTPS阵列基板的制造方法一实施例的流程示意图，图2是基于图1所示方法制造LTPS阵列基板的场景示意图。结合图1和图2所示，所述制造方法可以包括如下步骤S11～S15。
S11：提供一衬底基板。
衬底基板20用于形成显示面板的LTPS阵列基板，所述衬底基板20可以为玻璃基体、塑料基体或可挠式基体。
S12：在所述衬底基板上形成多晶硅图案。
首先，在所述衬底基板20上依次形成缓冲层21和一整面多晶硅层，然后通过一道光罩制程Mask-1对所述一整面多晶硅层进行图案化处理，以此得到具有预定图案的多晶硅图案22。
所述缓冲层21可以为氮化硅(SiNx)层、氧化硅(SiOx)层或者其他非导电材料的组合，缓冲层21可用于防止衬底基板20内的杂质在后续工艺中向上扩散而影响之后形成的多晶硅图案22的品质，氮化硅层和氧化硅层可以采用化学气相沉积、等离子化学气相沉积形成、溅射、真空蒸镀或低压化学气相沉积等方法形成，但不限于此。
所述光罩制程Mask-1的原理及过程为：在所述一整面多晶硅层上涂布一整面光刻胶，然后采用光罩对所述一整面光刻胶进行曝光及显影处理，被曝光的光刻胶在显影时被灰化去除，而未被曝光的光刻胶在显影之后仍被保留于多晶硅层上，接着，刻蚀去除未被光刻胶覆盖的多晶硅层，最后去除剩余的光刻胶，即可得到多晶硅图案22。
S13：在多晶硅图案上依次形成绝缘层和栅极图案。
绝缘层23又称栅极绝缘层(Gate Insulation Layer,GI层)，其材质可以为硅氧化物，或者所述栅极绝缘层23包括依次覆盖多晶硅图案22的硅氧化合物层和硅氮化合物层，例如SiO2(二氧化硅)层和Si3N4(三氮化硅)层，以提高耐磨损能力和绝缘性能。
其中，本申请可采用CVD(Chemical Vapor Deposition,化学气相沉积)、PECVD(Plasma Enhanced Chemical vapor deposition，等离子化学气相沉积)、溅射、真空蒸镀等方法形成所述栅极绝缘层23。
本申请可以首先在栅极绝缘层23上形成一整面金属导电层，所述一整面金属导电层可由金属，例如铝、钼、钛、铬、铜，或者金属氧化物，例如氧化钛，又或者金属的合金或其它导电材料构成，然后通过一道光罩制程Mask-2对所述一整面金属导电层进行图案化处理，以此得到具有预定图案的栅极图案24。所述光罩制程Mask-2与所述光罩制程Mask-1的原理及过程相似，此处不再赘述。
所述光罩制程Mask-2可利用包含有磷酸、硝酸、醋酸及去离子水的蚀刻液对金属导电层进行蚀刻，当然也可以采用干法蚀刻。
S14：在所述栅极图案上形成介电层。
首先，在栅极图案24上依次形成一整面介电层(又称层间介质隔离层,Interlayerdielectric isolation layer,ILD)和一整面透明电极层，然后通过一道光罩制程Mask-3对该一整面介电层进行图案化处理，以此得到具有所述接触孔251的介电层25。其中，所述接触孔251也贯穿所述透明电极层及栅极绝缘层23，并以此暴露多晶硅图案22的上表面。
所述光罩制程Mask-3的原理及过程为：在一整面透明电极层上涂布一整面光刻胶，然后采用光罩对该一整面透明电极层进行曝光及显影处理，被曝光的光刻胶在显影时被灰化去除，而未被曝光的光刻胶在显影之后仍被保留，接着，刻蚀去除未被光刻胶覆盖的透明电极层，以及刻蚀去除未被光刻胶覆盖的介电层，最后去除剩余的光刻胶，即可得到具有接触孔251的介电层25。其中，介电层25可包括依次形成于栅极图案24上的硅氧化物层和硅氮化物层。
S15：在所述介电层上依次沉积透明电极层和金属导电层，并通过一道光罩制程对透明电极层和金属导电层进行图案化处理以形成像素电极图案和源漏极图案，所述源漏极图案位于像素电极图案上，且所述源漏极图案中仅漏极图案与像素电极图案电连接。
本步骤S15的光罩制程Mask-4可以为Half-tone(半色调)光罩制程，具体地，结合图2和图3所示，在步骤S14刻蚀后的透明电极层31上形成一金属导电层32，此时金属导电层32覆盖介电层25的接触孔251并与多晶硅图案22接触，接着在所述金属导电层32上形成一整面光刻胶33，然后采用Half-tone光罩对所述一整面光刻胶33进行曝光及显影处理，所述Half-tone光罩包括第一区域301、第二区域302和第三区域303，第一区域301为完全曝光区域，第二区域302为半曝光区域，第三区域303为未曝光区域。在显影处理之后，位于第一区域301下方的光刻胶33被去除，位于第二区域302下方的光刻胶33的厚度小于位于第三区域303下方的光刻胶33的厚度；接着，刻蚀去除所述第一区域301下方的透明电极层31和金属导电层32，其中图中并未示出第一区域301下方的金属导电层32；然后，灰化去除所述第二区域302下方的光刻胶33，此时第三区域303下方的光刻胶33厚度变薄但仍保留；进一步地，刻蚀去除所述第二区域302下方(即位于透明电极层31上方)的金属电极层32，即刻蚀去除位于透明电极层31上方的金属电极层32，最终灰化去除所述第三区域303下方的光刻胶33，即可得到像素电极图案27和源漏极图案，所述源漏极图案包括间隔设置的源极图案261和漏极图案262。源极图案261和漏极图案262覆盖所述介电层25的接触孔251并与多晶硅图案22接触。并且，所述源极图案261和漏极图案262的下方均设置有未被刻蚀掉的像素电极图案27，且仅漏极图案262与所述像素电极图案27电连接。
应该理解到，本申请通过所述光罩制程Mask-4也可以同步在介电层25上形成各类信号走线263，例如数据线、触控信号走线等。所述信号走线263与源极图案261和漏极图案262的材质相同。所述信号走线263的下方也设置有未被刻蚀掉的像素电极图案27，但该信号走线263与所述像素电极图案27在LTPS阵列基板工作时并未电连接。
基于上述，本申请通过一道光罩制程形成位于同一层的像素电极图案27和源漏极图案，而无需像素电极图案27和源漏极图案分别采用一道光罩制程，从而能够减少LTPS工艺所使用的光罩制程。
进一步地，对于具有触控功能的显示面板等公共电极图案设置于阵列基板上的设计，在步骤S15之后，所述制造方法还包括：在像素电极图案27和源漏极图案上形成钝化层28，所述钝化层28开设有暴露信号走线263上表面的接触孔281；以及在所述钝化层28上形成公共电极图案29，所述公共电极图案29覆盖钝化层28的接触孔281并通过所述接触孔281与信号走线263实现连接。
本申请可以通过一道光罩制程Mask-5形成具有接触孔281的钝化层28，然后通过一道光罩制程Mask-6形成公共电极图案29。
通过上述方法即可制得本申请的LTPS阵列基板。
相比较于现有技术，本申请仅需要六道光罩制程，从而能够极大的简化工艺，有利于降低成本并提高生产效率。
图4是本申请另一实施例的LTPS阵列基板的结构剖面示意图。为便于描述，本申请对相同元件采用相同标号。在前述实施例的描述基础上，本实施例的LTPS阵列基板还包括遮光金属(LS)图案41，所述遮光金属图案41形成于衬底基板30上，且缓冲层31覆盖所述遮光金属图案41。本申请可以通过一道光罩制程Mask-7形成遮光金属图案41。
相比较于现有技术，本申请仅需要七道光罩制程，从而能够极大的简化工艺，有利于降低成本并提高生产效率。
本申请还提供一种显示面板。如图5所示，所述显示面板50包括包括相对间隔设置的彩膜基板(Color Filter Substrate,CF基板)51和阵列基板(Thin Film TransistorSubstrate,TFT基板)52，以及填充于两基板之间的液晶分子53，液晶分子53位于彩膜基板51和阵列基板52叠加形成的液晶盒内。其中，所述阵列基板52可以采用与前述LTPS阵列基板相同的结构设计，因此具有与其相同的有益效果。
应理解，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (4)

1.一种LTPS阵列基板的制造方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上依次形成缓冲层和一整面多晶硅层，并通过一道光罩制程对所述一整面多晶硅层进行图案化处理，以形成多晶硅图案，其中所述缓冲层为氮化硅或氧化硅；
在所述多晶硅图案上依次形成绝缘层和栅极图案，所述绝缘层由二氧化硅和三氮化硅材质组成；
在所述栅极图案上形成介电层；
在所述介电层上依次沉积透明电极层和金属导电层，并通过一道光罩制程对所述透明电极层和金属导电层进行图案化处理以形成像素电极图案和源漏极图案，在所述金属导电层上形成一整面光刻胶，通过一道光罩制程在所述介电层上形成信号走线；
采用半色调光罩对所述光刻胶进行曝光及显影处理，所述半色调光罩包括第一区域、第二区域和第三区域，在显影处理之后，位于所述第一区域下方的光刻胶被去除，位于所述第二区域下方的光刻胶的厚度小于位于所述第三区域下方的光刻胶的厚度；
刻蚀去除所述第一区域下方的透明电极层和金属导电层；
灰化去除所述第二区域下方的光刻胶；
刻蚀去除所述第二区域下方的金属电极层；
灰化去除所述第三区域下方的光刻胶；
其中，所述信号走线所在的第三区域与源极图案所在第三区域间隔设置，漏极图案所在第三区域与所述源极图案所在第三区域间隔设置，且所述源极图案所在第三区域位于所述信号走线所在的第三区域与所述漏极图案所在第三区域之间；
在所述像素电极图案和源漏极图案上形成钝化层，所述钝化层开设有暴露所述信号走线的接触孔；
在所述钝化层上形成公共电极图案，所述公共电极图案覆盖所述接触孔并通过所述接触孔与所述信号走线连接；
所述源漏极图案位于所述像素电极图案上，且所述源漏极图案中仅漏极图案与所述像素电极图案电连接。
2.根据权利要求1所述的方法，其特征在于，在所述衬底基板上形成缓冲层这一步骤，包括：
在所述衬底基板上形成遮光金属图案；
在所述遮光金属图案上形成缓冲层。
3.一种LTPS阵列基板，其特征在于，所述LTPS阵列基板包括：
衬底基板；
形成于所述衬底基板上的多晶硅图案，所述多晶硅图案的形成方法包括：在所述衬底基板上依次形成缓冲层和一整面多晶硅层，并通过一道光罩制程对所述一整面多晶硅层进行图案化处理，以形成多晶硅图案，其中所述缓冲层为氮化硅或氧化硅；
依次形成于所述多晶硅图案上的绝缘层和栅极图案，所述绝缘层由二氧化硅和三氮化硅材质组成；
形成于所述栅极图案上的介电层；
信号走线，形成于所述介电层上，所述信号走线和源漏极图案为同层结构；
形成于所述介电层上的像素电极图案和源漏极图案，所述源漏极图案位于所述像素电极图案上，采用半色调光罩对光刻胶进行曝光及显影处理，所述半色调光罩包括第一区域、第二区域和第三区域，在显影处理之后，位于所述第一区域下方的光刻胶被去除，位于所述第二区域下方的光刻胶的厚度小于位于所述第三区域下方的光刻胶的厚度；
刻蚀去除所述第一区域下方的透明电极层和金属导电层；
灰化去除所述第二区域下方的光刻胶；
刻蚀去除所述第二区域下方的金属电极层；
灰化去除所述第三区域下方的光刻胶；
其中，所述信号走线所在的第三区域与源极图案所在第三区域间隔设置，漏极图案所在第三区域与所述源极图案所在第三区域间隔设置，且所述源极图案所在第三区域位于所述信号走线所在的第三区域与所述漏极图案所在第三区域之间；
所述阵列基板还包括形成于所述像素电极图案和源漏极图案上的钝化层、以及形成于所述钝化层上的公共电极图案，所述钝化层开设有暴露信号走线的接触孔，所述公共电极图案覆盖所述接触孔并与所述信号走线连接；
且所述源漏极图案中仅漏极图案与所述像素电极图案电连接。
4.一种显示面板，其特征在于，所述显示面板包括如上述权利要求3所述的LTPS阵列基板。
CN201810846413.XA 2018-07-27 2018-07-27 Ltps阵列基板及其制造方法、显示面板 Active CN109037241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810846413.XA CN109037241B (zh) 2018-07-27 2018-07-27 Ltps阵列基板及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810846413.XA CN109037241B (zh) 2018-07-27 2018-07-27 Ltps阵列基板及其制造方法、显示面板

Publications (2)

Publication Number Publication Date
CN109037241A CN109037241A (zh) 2018-12-18
CN109037241B true CN109037241B (zh) 2021-10-08

Family

ID=64646227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810846413.XA Active CN109037241B (zh) 2018-07-27 2018-07-27 Ltps阵列基板及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN109037241B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620118B (zh) * 2019-08-20 2021-03-16 武汉华星光电技术有限公司 触控阵列基板及其制备方法
CN110600425B (zh) * 2019-08-20 2023-07-04 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202939581U (zh) * 2012-12-13 2013-05-15 北京京东方光电科技有限公司 触控显示电路结构、阵列基板和显示装置
CN104078423A (zh) * 2014-06-24 2014-10-01 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098706B (zh) * 2016-07-22 2019-02-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202939581U (zh) * 2012-12-13 2013-05-15 北京京东方光电科技有限公司 触控显示电路结构、阵列基板和显示装置
CN104078423A (zh) * 2014-06-24 2014-10-01 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN109037241A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
JP6129312B2 (ja) アレイ基板の製造方法、アレイ基板及び表示装置
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
EP3054483B1 (en) Array substrate, manufacturing method therefor, and display apparatus
US10128281B2 (en) Array substrate, fabrication method thereof and display device
CN109166865B (zh) 阵列基板及其制造方法、显示面板
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP2010114459A (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
WO2013127201A1 (zh) 阵列基板和其制造方法以及显示装置
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
US7125756B2 (en) Method for fabricating liquid crystal display device
US20180130830A1 (en) Ltps array substrate and method for producing the same
TWI459477B (zh) 畫素結構及其製作方法
CN109148535B (zh) 阵列基板及其制造方法、显示面板
CN109037151B (zh) 一种阵列基板的制备方法
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
US20060231407A1 (en) Method of fabricating TFT array substrate and metal layer thereof
CN112309970A (zh) 阵列基板的制作方法以及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant