CN104078423A - 一种阵列基板的制造方法、阵列基板及显示装置 - Google Patents
一种阵列基板的制造方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN104078423A CN104078423A CN201410289560.3A CN201410289560A CN104078423A CN 104078423 A CN104078423 A CN 104078423A CN 201410289560 A CN201410289560 A CN 201410289560A CN 104078423 A CN104078423 A CN 104078423A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- source
- transparent conductive
- grid
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 121
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 238000002161 passivation Methods 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 151
- 239000000203 mixture Substances 0.000 claims description 56
- 229920005591 polysilicon Polymers 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 31
- 239000012528 membrane Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 19
- 238000005516 engineering process Methods 0.000 abstract description 15
- 238000009413 insulation Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 202
- 239000010410 layer Substances 0.000 description 114
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 14
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910052750 molybdenum Inorganic materials 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000001755 magnetron sputter deposition Methods 0.000 description 8
- 229920001621 AMOLED Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012789 electroconductive film Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制造方法、阵列基板及显示装置，该阵列基板的制造方法包括：通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案；在形成有所述有源层、栅极绝缘层、栅极和栅线的基板上形成钝化层，并通过一次构图工艺在所述钝化层上形成过孔；通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案，所述漏极通过所述过孔与所述有源层接触。本发明减少了低温多晶硅阵列基板制造工艺过程中的构图工艺的次数，从而降低了工序复杂度，在缩短制造工艺时间的同时降低了工艺成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制造方法、阵列基板及显示装置。
背景技术
相对于液晶显示器(LCD)，有机发光二极管显示器(OLED)具有反应速度快、重量轻、可弯曲和广视角等优点。而有源矩阵有机发光二极管(AMOLED)更具有驱动电流小和功耗低的优势，适合于高解析度显示器。有源矩阵有机发光二极管架构可使用非晶硅、多晶硅、氧化物半导体或有机薄膜晶体管驱动，其中，低温多晶硅具有高达100cm2/V-s的迁移率，其高电流特性正好符合有机发光二极管严格的要求，低操作电压与高密度的驱动架构使得有机发光二极管寿命较长，因而目前成功商业化生产的AMOLED绝大部分使用低温多晶硅的阵列基板。
在传统的低温多晶硅阵列基板制造工艺过程中，一般需要8～9道构图工艺。下面参照图2A～图2G，对图1所示的现有的低温多晶硅阵列基板的制造工艺进行说明。
请参考图2A，通过等离子体增强化学气相沉积(PECVD)工艺，在整个衬底基板1上形成二氧化硅(SiO2)和氮化硅(SiN)薄膜的缓冲层2。其后，利用PECVD或者其它化学(或物理)气相沉积方法在缓冲层2上形成非晶硅薄膜(a-Si)。通过激光退火(ELA)或者固相结晶(SPC)方法，使得非晶硅薄膜成为多晶硅薄膜。而后，使用传统构图工艺形成多晶硅有源层4和多晶硅存储电容3。并利用离子注入工艺进行低浓度离子掺杂，在多晶硅有源层4中形成薄膜晶体管要求的半导体沟道。
请参考图2B，通过构图工艺在多晶硅有源层4上形成光阻材料组成的光刻胶5，以保护多晶硅有源层4不被离子注入。进行离子注入工艺，在多晶硅存储电容3形成低电阻的掺杂多晶硅薄膜。
请参考图2C，使用PECVD沉积SiO2或SiO2和SiN薄膜，在多晶硅有源层4、多晶硅存储电容3和缓冲层2上形成栅极绝缘层6。通过磁控溅射等物理气相沉积方法在栅极绝缘层6上沉积栅金属薄膜，利用构图工艺形成栅极7。使用栅极7作为离子注入阻挡层，对多晶硅有源层04进行离子掺杂，形成低阻抗的源漏极接触区。
请参考图2D，使用PECVD沉积SiO2和SiN薄膜形成层间绝缘层8，并通过构图工艺在层间绝缘层8上形成源漏极接触孔。
请参考图2E，使用磁控溅射沉积源漏金属薄膜，通过构图工艺形成源极9和漏极10，源极9和漏极10通过层间绝缘层8上的源漏极接触孔与多晶硅有源层4接触。然后，使用快速热退火或热处理炉退火，激活多晶硅有源层04中掺杂的离子，形成有效的导电沟道。
请参考图2F，使用PECVD沉积一层SiN薄膜，形成钝化层11，并通过构图工艺在钝化层11上形成过孔。使用快速热退火或热处理炉退火进行氢化工艺，修复多晶硅有源层4内部和界面的缺陷。通过一次的构图工艺，在钝化层11之上形成具有相同过孔的有机平坦化层，填充器件表面的低凹形成平坦表面。
请参考图2G，使用磁控溅射沉积一层透明导电薄膜，通过构图工艺形成像素区域的像素电极12。
最后，通过最后一道构图工艺形成图1中所示的像素定义层13。
综上所述，现有技术中至少需要8～9道构图工艺才能形成图1所示的低温多晶硅阵列基板，导致较长的工艺时间和较低的工艺良率，使得阵列基板成本较高。
发明内容
有鉴于此，本发明提供一种阵列基板的制造方法、阵列基板及显示装置，以解决现有的低温多晶硅阵列基板的制造工艺时间长、工艺良率低及成本高的缺陷。
为解决上述技术问题，本发明提供一种阵列基板的制造方法，包括：
通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案；
在形成有所述有源层、栅极绝缘层、栅极和栅线的基板上形成钝化层，并通过一次构图工艺在所述钝化层上形成过孔；
通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案，所述漏极通过所述过孔与所述有源层接触。
优选地，所述通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案的步骤具体包括：
依次形成多晶硅薄膜、栅极绝缘薄膜及栅金属薄膜；
在所述栅金属薄膜上涂覆光刻胶；
采用半透式掩膜版对所述光刻胶进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应栅极和栅线区域，所述光刻胶半保留区域对应有源层的源漏接触区域，所述光刻胶去除区域对应除所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；
采用刻蚀工艺去除所述光刻胶去除区域的多晶硅薄膜、栅极绝缘薄膜及栅金属层薄膜，形成栅极绝缘层和有源层的图案；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的栅金属层薄膜，形成栅极及栅线的图案；
剥离所述光刻胶完全保留区域的光刻胶。
优选地，所述阵列基板为顶发射型，所述通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案的步骤包括：
依次形成源漏金属薄膜和透明导电薄膜；
在所述透明导电薄膜上涂覆光刻胶；
对所述透明导电薄膜上的光刻胶进行曝光、显影后，形成对应源漏极、数据线及像素电极区域的光刻胶保留区域及除所述光刻胶保留区域之外的光刻胶去除区域；
采用刻蚀工艺去除所述光刻胶去除区域的源漏极金属薄膜以及透明导电薄膜，形成源极、漏极、数据线及像素电极的图案；其中，所述源极由位于所述源极区域的源漏金属薄膜及透明导电薄膜组成，所述漏极由位于所述漏极区域的源漏金属薄膜及透明导电薄膜组成，所述数据线由位于所述数据线区域的源漏金属薄膜及透明导电薄膜组成；
剥离所述光刻胶保留区域的光刻胶。
优选地，所述阵列基板为底发射型，所述通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案的步骤包括：
依次形成透明导电薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半透式掩膜版对所述光刻胶进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应源漏极和数据线区域，所述光刻胶半保留区域对应像素电极区域，所述光刻胶去除区域对应除所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；
采用刻蚀工艺去除所述光刻胶去除区域的源漏金属薄膜和透明导电薄膜，形成源极、漏极和数据线的图案，其中，所述源极由位于所述源极区域的源漏金属薄膜及透明导电薄膜组成，所述漏极由位于所述漏极区域的源漏金属薄膜及透明导电薄膜组成，所述数据线由位于所述数据线区域的源漏金属薄膜及透明导电薄膜组成；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的透明导电薄膜，形成像素电极的图案；
剥离所述光刻胶完全保留区域的光刻胶。
优选地，所述通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案的步骤之后还包括：
通过一次构图工艺形成像素定义层。
本发明还提供一种阵列基板，包括：
基板；
有源层，位于所述基板之上；
栅极绝缘层，位于所述有源层之上；
栅极和栅线，位于所述栅极绝缘层之上；
钝化层，覆盖所述有源层、栅极绝缘层、栅极及栅线，其上设置有过孔；
源极、漏极、数据线及像素电极，其中，所述源极由位于源极区域的源漏金属薄膜和透明导电薄膜构成，所述漏极由位于漏极区域的源漏金属薄膜和透明导电薄膜构成，所述数据线由位于数据线区域的源漏金属薄膜和透明导电薄膜构成，所述像素电极为位于所述像素电极区域的透明导电薄膜，所述漏极通过所述过孔与所述有源层接触。
优选地，所述阵列基板为顶发射型，所述源漏金属薄膜位于透明导电薄膜之下，所述漏极通过位于漏极区域的源漏金属薄膜并借助所述过孔与有源层接触。
优选地，所述阵列基板为底发射型，所述源漏金属薄膜位于透明导电薄膜之上，所述漏极通过位于所述漏极区域的透明导电薄膜并借助所述过孔与有源层接触。
优选地，所述阵列基板还包括：
像素定义层。
本发明还提供一种显示装置，包括上述阵列基板。
本发明的上述技术方案的有益效果如下：
减少了低温多晶硅阵列基板制造工艺过程中的构图工艺的次数，从而降低了工序复杂度，在缩短制造工艺时间的同时降低了工艺成本。
附图说明
图1为现有的低温多晶硅阵列基板的结构示意图；
图2A～2G为图1中的低温多晶硅阵列基板的制造方法示意图；
图3为本发明实施例的阵列基板的制造方法示意图；
图4A～4E为采用半透式掩膜版通过一次构图工艺形成有源层、栅极绝缘层、栅极和栅线的制造方法示意图；
图5A～5D为针对顶发射型的阵列基板，通过一次构图工艺在形成数据线、源漏极及像素电极的一制造方法示意图；
图6A～6E为针对底发射型的阵列基板，通过一次构图工艺形成数据线、源漏极及像素电极的一制造方法示意图；
图7为本发明实施例的顶发射型的阵列基板的结构示意图；
图8为本发明实施例的底发射型的阵列基板的结构示意图；
图9A～9C为图7中的顶发射型的低温多晶硅阵列基板的制造方法示意图；
图10A～10B为图8中的底发射型的低温多晶硅阵列基板的制造方法示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
为解决现有的低温多晶硅阵列基板的制造工艺时间长、工艺良率低及成本高的问题，请参考图3，本发明实施例提供一种阵列基板的制造方法，包括以下步骤：
步骤S11：通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案；
其中，所述基板可以为衬底基板，也可以为设置有其他层(如缓冲层)的衬底基板。
具体的，采用半透式掩膜版，通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案。所述半透式掩膜版可以为半色调掩膜版(Half-tone mask)或者灰色调掩膜版(Gray-tone mask)。
步骤S12：在形成有所述有源层、栅极绝缘层、栅极和栅线的基板上形成钝化层，并通过一次构图工艺在所述钝化层上形成过孔；
步骤S13：通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案，所述漏极通过所述过孔与所述有源层接触；
步骤S14：通过一次构图工艺形成像素定义层。
从上述实施例可以看出，由于采用了半透式掩膜版，本发明实施例的低温多晶硅阵列基板的制造工艺仅需要4道构图工艺，与现有的需要8～9道构图工艺的低温多晶硅阵列基板的制造工艺相比，减少了低温多晶硅阵列基板制造工艺过程中的构图工艺的次数，从而降低了工序复杂度，在缩短制造工艺时间的同时降低了工艺成本。
在本发明的其他实施例中，可以增加钝化层的膜厚度，使得钝化层可同时作为平坦化层，此时，则不需要再在钝化层上形成平坦化层的步骤。或者，也可以在钝化层上再制作一平坦化层。
下面对采用半透式掩膜版，通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案的具体方法进行详细说明。
请参考图4A～4E，采用半透式掩膜版，通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案的步骤具体包括：
请参考图4A：在基板上依次形成多晶硅薄膜40、栅极绝缘薄膜60及栅金属薄膜70，并在所述栅金属薄膜70上涂覆光刻胶50。
该栅金属薄膜70可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
具体的，可以使用以下方法形成多晶硅薄膜40：
形成a-Si(非晶硅)薄膜；
对a-Si薄膜进行脱氢工艺处理，以防止结晶过程中的氢爆；
对脱氢工艺处理后的a-Si薄膜进行结晶工艺处理，形成多晶硅薄膜40。
其中，结晶工艺可以为激光退火结晶、金属诱导结晶或固相结晶等。
在形成多晶硅薄膜40之后，还可以使用稀释的氢氟酸对多晶硅薄膜40进行清洗，以降低多晶硅薄膜的表面粗糙度，减少晶体管界面的缺陷。
另外，优选地，还可以使用离子注入或者离子云注入的方法，对形成的多晶硅薄40膜进行薄膜晶体管沟道掺杂，从而有效调整薄膜晶体管的阈值电压，改善晶体管的开关特性。
请参考图4B：采用半透式掩膜版对所述光刻胶50进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应栅极和栅线区域，所述光刻胶半保留区域对应有源层的源漏接触区域，所述光刻胶去除区域对应除所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；图中，5a为光刻胶全保留区域的光刻胶，5b为光刻胶半保留区域的光刻胶。
请参考图4C：采用刻蚀工艺去除所述光刻胶去除区域的多晶硅薄膜40、栅极绝缘薄膜60及栅金属层薄膜70，形成有源层4和栅极绝缘层6的图案。
请参考图4D：利用灰化工艺去除所述光刻胶半保留区域的光刻胶5b。
请参考图4E：利用刻蚀工艺去除所述光刻胶半保留区域的栅金属层薄膜70，形成栅极及栅线(图未示出)的图案；
最后，剥离所述光刻胶完全保留区域的光刻胶，以露出所述栅极7和栅线。
上述实施例中，为了提高有源层的源漏接触区的导电性能，本发明实施例中，在剥离所述光刻胶完全保留区域的光刻胶的步骤之后还可以包括：使用所述栅极7作为源漏掺杂阻挡层，通过离子注入或离子云注入的方法，对所述有源层4的源漏接触区进行离子掺杂。
下面对通过一次构图工艺形成数据线、源漏极及像素电极的图案的具体方法进行详细说明。
请参考图5A～5D，当本发明实施例的阵列基板为顶发射型时，所述通过一次构图工艺形成数据线、源漏极及像素电极的图案的步骤包括：
图5A：依次形成源漏金属薄膜90和透明导电薄膜120，并在所述透明导电薄膜120上涂覆光刻胶140。图中11为钝化层。
该源漏金属薄膜90可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
该透明导电薄膜可以是单层的氧化物导电薄膜，如ITO(氧化铟锡)或IZO(氧化铟锌)等，也可以是ITO(氧化铟锡)/Ag/ITO、IZO(氧化铟锌)/Ag等复合薄膜。
图5B：对所述透明导电薄膜120上的光刻胶140进行曝光、显影后，形成对应源漏极、数据线及像素电极区域的光刻胶保留区域及除所述光刻胶保留区域之外的光刻胶去除区域；其中，14a为光刻胶保留区域的光刻胶。
图5C：采用刻蚀工艺去除所述光刻胶去除区域的源漏极金属薄膜90以及透明导电薄膜120，形成源极9、漏极10、数据线(图未示出)及像素电极12的图案；其中，所述源极9由位于所述源极区域的源漏金属薄膜9a及透明导电薄膜12a组成，所述漏极10由位于所述漏极区域的源漏金属薄膜9b及透明导电薄膜12b组成，所述数据线由位于所述数据线区域的源漏金属薄膜及透明导电薄膜组成；漏极10通过低电阻的金属薄膜接触有源层，从而可以减小漏极与有源层的接触电阻。
图5D：剥离所述光刻胶保留区域的光刻胶14a，以露出所述源极9、漏极10及像素电极12。
请参考图6A～6E，当本发明实施例的阵列基板为底发射型时，所述通过一次构图工艺形成数据线、源漏极及像素电极的图案的步骤包括：
图6A：依次形成透明导电薄膜120和源漏金属薄膜90，并在所述源漏金属薄膜90上涂覆光刻胶150。
图6B：采用半透式掩膜版对所述光刻胶150进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应源漏极和数据线区域，所述光刻胶半保留区域对应像素电极区域，所述光刻胶去除区域对应除所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；其中，15a为光刻胶全保留区域的光刻胶，15b为光刻胶半保留区域的光刻胶。
图6C：采用刻蚀工艺去除所述光刻胶去除区域的源漏金属薄膜90和透明导电薄膜120，形成源极9、漏极10和数据线(图未示出)的图案，其中，所述源极9由位于所述源极区域的源漏金属薄膜9a及透明导电薄膜12a组成，所述漏极10由位于所述漏极区域的源漏金属薄膜9b及透明导电薄膜12b组成，所述数据线由位于所述数据线区域的源漏金属薄膜及透明导电薄膜组成。
图6D：利用灰化工艺去除所述光刻胶半保留区域的光刻胶15b，并利用刻蚀工艺去除所述光刻胶半保留区域的透明导电薄膜120，形成像素电极12的图案；
图6E：剥离所述光刻胶完全保留区域的光刻胶15a，以露出所述源极9、漏极10和数据线。
本发明实施例中，源漏金属薄膜和透明导电薄膜可以在一次真空环境下形成，例如在一个溅射腔内沉积源漏金属薄膜，通过真空传递室(TransferChamber)的机器人运输到另一个溅射腔内沉积透明导电薄膜，中间没有光刻工艺、刻蚀工艺和清洗工艺等，因而源漏金属薄膜和透明导电薄膜界面不受光刻胶、刻蚀液或气体以及剥离液等的影响。
对应于上述制造方法，请参考图7和图8，本发明实施例还提供一种阵列基板，包括：
基板1；
有源层4，位于所述基板1之上；
栅极绝缘层6，位于所述有源层4之上；
栅极7和栅线(图未示出)，位于所述栅极绝缘层6之上；
钝化层8，覆盖所述有源层4、栅极绝缘层6、栅极7及栅线，其上设置有过孔；
源极9、漏极10、数据线(图未示出)及像素电极12，其中，所述源极9由位于源极区域的源漏金属薄膜9a和透明导电薄膜12a构成，所述漏极10由位于漏极区域的源漏金属薄膜9b和透明导电薄膜12b构成，所述数据线由位于数据线区域的源漏金属薄膜和透明导电薄膜构成，所述像素电极12为位于所述像素电极区域的透明导电薄膜，所述漏极10通过所述过孔与所述有源层4接触。
其中，所述基板1可以为衬底基板，也可以为设置有其他层(如缓冲层)的衬底基板。
本发明实施例中，有源层4、栅极绝缘层6、栅极7和栅线通过一次构图工艺形成，源极9、漏极10、数据线及像素电极12通过一次构图工艺形成。
本发明实施例中，源极9、漏极10及数据线均为多层薄膜结构，即包括源漏金属薄膜和透明导电薄膜，从而可以降低导线电阻和由此导致的阻容延迟以及接触电阻，改善显示装置的画面均匀性品质。
优选地，所述阵列基板还可以包括：
像素定义层13。
本发明实施例中，可增加钝化层的膜厚，使得钝化层可同时作为平坦化层，则不需要单独制作平坦化层，可以简化阵列基板的结构和工艺。当然，也可以在钝化层上单独制作一次平坦化层。
优选地，所述阵列基板还可以包括：
缓冲层2，位于所述基板1与所述有源层4之间。
缓冲层可以为SiN和SiO2薄膜。SiN薄膜具有很强的扩散阻挡特性，可以抑制金属离子对于多晶硅薄膜的影响。SiO2薄膜与多晶硅薄膜具有优良的界面，可以防止SiN薄膜缺陷对多晶硅薄膜质量的损害。
请参考图7，当所述阵列基板为顶发射型时，所述源漏金属薄膜位于透明导电薄膜之下，所述漏极10通过位于漏极区域的源漏金属薄膜9b并借助所述过孔与有源层4接触。通过低电阻的金属薄膜接触有源层，可以减小漏极与有源层的接触电阻。本实施例中，透明导电薄膜优选地为ITO/Ag/ITO或IZO/Ag等复合薄膜，像素区域的源漏金属薄膜具有较高的光反射率，和透明导电薄膜中的金属薄膜(如Ag等)一起可以增加顶发射的出光率，提高有机发光二极管的发光效率。
请参考图8，当所述阵列基板为底发射型时，所述源漏金属薄膜位于透明导电薄膜之上，所述漏极10通过位于所述漏极区域的透明导电薄膜12b并借助所述过孔与有源层4接触。
本发明还提供一种显示装置，包括上述阵列基板。
请参考图9A～9C，对图7所示的顶发射型的低温多晶硅阵列基板的制造工艺进行详细说明。
首先，对基板1进行初始清洗，以清除基板表面的杂质粒子，使用PECVD在基板1沉积一层SiN和SiO2薄膜作为缓冲层2，SiN的厚度为50～100nm，SiO2的厚度为100～400nm。
如图9A所示(第一次构图工艺)：
形成多晶硅薄膜：使用PECVD连续沉积一层厚度在40～100nm的a-Si(非晶硅)薄膜，使用热处理炉对a-Si薄膜进行脱氢工艺处理，以防止结晶过程中的氢爆。然后，进行a-Si薄膜进行结晶工艺处理，具体的，可以使用激光退火结晶、金属诱导结晶、固相结晶等结晶工艺，形成多晶硅薄膜。具体的，还可以使用稀释的氢氟酸对多晶硅薄膜进行清洗，以降低多晶硅薄膜的表面粗糙度，减少晶体管界面的缺陷。此外，还可以使用离子注入或者离子云注入的方法，对形成的多晶硅薄膜进行薄膜晶体管沟道掺杂，具体的，掺杂离子一般为PH3/H2或者B2H6/H2，离子注入剂量在10^11～13^16ions/cm2之间，注入能量在10～100KeV之间。沟道掺杂可以有效调整薄膜晶体管的阈值电压，改善晶体管的开关特性。
形成栅极绝缘薄膜：使用PECVD在多晶硅薄膜上沉积一层栅极绝缘薄膜，一般是厚度在30～100nm的SiO2和厚度在20～100nm的SiN两层薄膜，其中SiO2薄膜为底层，SiN薄膜为顶层。
形成栅金属薄膜：使用磁控溅射在栅极绝缘薄膜上沉积一层厚度为200～500nm的栅金属薄膜，该栅金属薄膜可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
构图工艺：使用一种半透式掩膜版，在栅金属薄膜表面形成两种不同厚度的光刻胶，半透式掩膜版可以是半色调(Half-tone mask)或者灰色调掩膜版(Gray-tone mask)，较厚的光刻胶的厚度在1～3微米之间，对应栅极和栅线区域。较薄的光刻胶的厚度是0.5～1微米，对应源漏极过孔的图案。通过刻蚀工艺去除没有光刻胶保护的栅金属薄膜，根据金属薄膜的不同材料，刻蚀工艺可以是湿法腐蚀，也可以是干法腐蚀，例如使用湿法腐蚀方法去除Mo/Al/Mo多层金属薄膜，也可以采用CCl2/BCl3和CF4/O2等混合气体的电感耦合等离子体刻蚀，去除Ti/Al/Ti多层金属薄膜。
使用CF4、CF4/O2、或者CHF3/O2等气体，通过等离子体或者电感耦合等离子方法，刻蚀去除暴露的栅极绝缘薄膜，形成栅极绝缘层6，不需要O2或者较低的O2流量。
使用CF4/O2、CHF3/O2或者SF6/O2等混合气体，通过等离子体或者电感耦合等离子方法进行多晶硅薄膜的刻蚀，形成多晶硅有源层4。刻蚀以完全去除未被光刻胶保护的多晶硅薄膜为终点，防止因为多晶硅薄膜相连导致的晶体管特性下降。
而后，在干刻设备里通过灰化工艺去除较薄的光刻胶，保留覆盖栅极及其相连栅线的光刻胶，通过湿法腐蚀或者干法腐蚀去除未被光刻胶覆盖的栅金属薄膜，形成栅极7和栅线的图案。最后，使用剥离机完全去除残留的光刻胶，以露出栅极7和栅线。
使用栅极7作为源漏掺杂阻挡层，通过离子注入或者离子云注入的方法，对多晶硅有源层4的源漏接触区进行离子掺杂，掺杂离子一般为PH3/H2或者B2H6/H2，离子注入剂量在10^15～10^16ions/cm2之间，注入能量在10～100KeV之间。通过快速热退火工艺，激活沟道掺杂和源漏掺杂离子，增强多晶硅有源层的导电特性。
如图9B所示(第二次构图工艺)：
使用PECVD在栅极7及栅线上沉积一层介质薄膜形成钝化层11，一般是厚度在200～500nm之间含氢的SiN薄膜。而后，进行快速热退火或者热处理炉退火工艺，利用钝化层11和栅极绝缘层6的SiN薄膜，实现多晶硅有源层4内部以及多晶硅有源层4与栅极绝缘层6的SO2界面的氢化，钝化内部缺陷和界面缺陷，提高多晶硅有源层4的晶体管特性。
使用掩膜版光罩工艺，通过等离子体或者电感耦合等离子刻蚀方法，形成钝化层过孔。
如图9C所示(第三次构图工艺)：
使用磁控溅射在钝化层11上沉积一层厚度为200～500nm的源漏金属薄膜，该源漏金属薄膜可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
使用磁控溅射在源漏金属薄膜上沉积一层透明导电薄膜，该透明导电薄膜为ITO/Ag/ITO或IZO/Ag等复合薄膜，当透明导电薄膜为ITO/Ag/ITO时，ITO厚度为10～50nm，Ag金属薄膜厚度为20～100nm。
通过光罩工艺在透明导电薄膜上形成源漏极、数据线和像素电极的图案。
连续进行刻蚀工艺去除未被光刻胶保护的源漏金属薄膜和透明导电薄膜，形成源极9、漏极10及其相连的数据线和像素电极12。所述源极9由位于源极区域的源漏金属薄膜9a和透明导电薄膜12a构成，所述漏极10由位于漏极区域的源漏金属薄膜9b和透明导电薄膜12b构成，所述数据线由位于数据线区域的源漏金属薄膜和透明导电薄膜构成。其中，金属刻蚀工艺可以是湿法腐蚀，或者干法腐蚀如电感耦合等离子体刻蚀，使用湿法腐蚀刻蚀氧化物透明导电薄膜。以一次构图工艺同时形成数据线、薄膜晶体管的源漏极和像素电极，数据线和薄膜晶体管的源漏极均包含低电阻的金属薄膜和透明导电薄膜，其中漏极10通过低电阻的源漏金属薄膜接触多晶硅有源层4，形成低接触电阻的漏极。像素电极12的透明导电薄膜形成和有机发光材料接触的阳电极。而，像素区域的源漏金属薄膜具有较高的光反射率，和透明导电薄膜120中的金属薄膜(如Ag等)一起可以增加顶发射的出光率，提高AMOLED的发光效率。
第四次构图工艺：
通过一次构图工艺形成像素定义层13，像素定义层可以采用如亚克力(Acrylic)等，厚度是1～4微米。
最后，使用快速热退火或热处理炉，进行最后的退火处理，以稳定低温多晶硅薄膜晶体管特性。
请参考图10A～10B，对图8所示的底发射型的低温多晶硅阵列基板的制造工艺进行详细说明。
请参考图9A-9B所示，采用与顶发射型的低温多晶硅阵列基板相同的工艺形成栅线/栅极7、栅极绝缘层6、多晶硅有源层4和钝化层11(第一次和第二次构图工艺)。
如图10A所示(第三次构图工艺)：
使用磁控溅射在钝化层11上沉积一层透明导电薄膜120，该透明导电薄膜为氧化铟锡(ITO)、氧化铟锌(IZO)工艺氧化锡铝(ZTO)等氧化物透明导电薄膜，厚度为20～100nm。
使用磁控溅射在透明导电薄膜120上沉积一层厚度为200～500nm的源漏金属薄膜90，该金属薄膜可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。使用一种半透式掩膜版在源漏金属薄膜90表面形成两种不同厚度的光刻胶5a和5b，半透式掩膜版可以是半色调(Half-tone mask)或者灰色调掩膜版(Gray-tone mask)。光刻胶5a的厚度在1～3微米之间，覆盖源极9、漏极10及数据线，光刻胶5b的厚度是0.5～1.5微米，覆盖像素电极12。
如图10B所示，刻蚀去除未被光刻胶保护的源漏金属薄膜90和透明导电薄膜120b，形成漏极10、源极9及其相连的数据线。其中，所述源极9由位于源极区域的源漏金属薄膜9a和透明导电薄膜12a构成，所述漏极10由位于漏极区域的源漏金属薄膜9b和透明导电薄膜12b构成，所述数据线由位于数据线区域的源漏金属薄膜和透明导电薄膜构成，其中，金属刻蚀工艺可以是湿法腐蚀，或者干法腐蚀如电感耦合等离子体刻蚀，使用湿法腐蚀刻蚀氧化物透明导电薄膜。使用等离子体灰化工艺去除较薄的光刻胶5b，保留光刻胶5a作为刻蚀阻挡层，通过等离子体或者电感耦合等离子方法进行源漏金属薄膜90的刻蚀，去除像素区域覆盖的源漏金属薄膜90，形成像素电极12。
第四次构图工艺：
最后，采用与顶发射AMOLED的低温多晶硅阵列相同的工艺和材料，形成像素定义层，完成底发射AMOLED的低温多晶硅阵列基板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，包括：
通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案；
在形成有所述有源层、栅极绝缘层、栅极和栅线的基板上形成钝化层，并通过一次构图工艺在所述钝化层上形成过孔；
通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案，所述漏极通过所述过孔与所述有源层接触。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述通过一次构图工艺在基板上形成有源层、栅极绝缘层、栅极和栅线的图案的步骤具体包括：
依次形成多晶硅薄膜、栅极绝缘薄膜及栅金属薄膜；
在所述栅金属薄膜上涂覆光刻胶；
采用半透式掩膜版对所述光刻胶进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应栅极和栅线区域，所述光刻胶半保留区域对应有源层的源漏接触区域，所述光刻胶去除区域对应除所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；
采用刻蚀工艺去除所述光刻胶去除区域的多晶硅薄膜、栅极绝缘薄膜及栅金属层薄膜，形成栅极绝缘层和有源层的图案；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的栅金属层薄膜，形成栅极及栅线的图案；
剥离所述光刻胶完全保留区域的光刻胶。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述阵列基板为顶发射型，所述通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案的步骤包括：
依次形成源漏金属薄膜和透明导电薄膜；
在所述透明导电薄膜上涂覆光刻胶；
对所述透明导电薄膜上的光刻胶进行曝光、显影后，形成对应源漏极、数据线及像素电极区域的光刻胶保留区域及除所述光刻胶保留区域之外的光刻胶去除区域；
采用刻蚀工艺去除所述光刻胶去除区域的源漏极金属薄膜以及透明导电薄膜，形成源极、漏极、数据线及像素电极的图案；其中，所述源极由位于所述源极区域的源漏金属薄膜及透明导电薄膜组成，所述漏极由位于所述漏极区域的源漏金属薄膜及透明导电薄膜组成，所述数据线由位于所述数据线区域的源漏金属薄膜及透明导电薄膜组成；
剥离所述光刻胶保留区域的光刻胶。
4.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述阵列基板为底发射型，所述通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案的步骤包括：
依次形成透明导电薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半透式掩膜版对所述光刻胶进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应源漏极和数据线区域，所述光刻胶半保留区域对应像素电极区域，所述光刻胶去除区域对应除所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；
采用刻蚀工艺去除所述光刻胶去除区域的源漏金属薄膜和透明导电薄膜，形成源极、漏极和数据线的图案，其中，所述源极由位于所述源极区域的源漏金属薄膜及透明导电薄膜组成，所述漏极由位于所述漏极区域的源漏金属薄膜及透明导电薄膜组成，所述数据线由位于所述数据线区域的源漏金属薄膜及透明导电薄膜组成；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的透明导电薄膜，形成像素电极的图案；
剥离所述光刻胶完全保留区域的光刻胶。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述通过一次构图工艺在形成有所述钝化层的基板上形成数据线、源漏极及像素电极的图案的步骤之后还包括：
通过一次构图工艺形成像素定义层。
6.一种阵列基板，其特征在于，包括：
基板；
有源层，位于所述基板之上；
栅极绝缘层，位于所述有源层之上；
栅极和栅线，位于所述栅极绝缘层之上；
钝化层，覆盖所述有源层、栅极绝缘层、栅极及栅线，其上设置有过孔；
源极、漏极、数据线及像素电极，其中，所述源极由位于源极区域的源漏金属薄膜和透明导电薄膜构成，所述漏极由位于漏极区域的源漏金属薄膜和透明导电薄膜构成，所述数据线由位于数据线区域的源漏金属薄膜和透明导电薄膜构成，所述像素电极为位于所述像素电极区域的透明导电薄膜，所述漏极通过所述过孔与所述有源层接触。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板为顶发射型，所述源漏金属薄膜位于透明导电薄膜之下，所述漏极通过位于漏极区域的源漏金属薄膜并借助所述过孔与有源层接触。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板为底发射型，所述源漏金属薄膜位于透明导电薄膜之上，所述漏极通过位于所述漏极区域的透明导电薄膜并借助所述过孔与有源层接触。
9.根据权利要求6所述的阵列基板，其特征在于，还包括：
像素定义层。
10.一种显示装置，其特征在于，包括如权利要求6-9任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410289560.3A CN104078423A (zh) | 2014-06-24 | 2014-06-24 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| PCT/CN2014/088530 WO2015196633A1 (zh) | 2014-06-24 | 2014-10-14 | 一种阵列基板的制造方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410289560.3A CN104078423A (zh) | 2014-06-24 | 2014-06-24 | 一种阵列基板的制造方法、阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104078423A true CN104078423A (zh) | 2014-10-01 |
Family
ID=51599608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410289560.3A Pending CN104078423A (zh) | 2014-06-24 | 2014-06-24 | 一种阵列基板的制造方法、阵列基板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104078423A (zh) |
| WO (1) | WO2015196633A1 (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015196633A1 (zh) * | 2014-06-24 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN105765709A (zh) * | 2015-10-29 | 2016-07-13 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN108682653A (zh) * | 2018-04-28 | 2018-10-19 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN109037241A (zh) * | 2018-07-27 | 2018-12-18 | 武汉华星光电技术有限公司 | Ltps阵列基板及其制造方法、显示面板 |
| WO2019000488A1 (zh) * | 2017-06-28 | 2019-01-03 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
| US10896921B2 (en) | 2018-04-28 | 2021-01-19 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate |
| WO2021081992A1 (en) * | 2019-11-01 | 2021-05-06 | Boe Technology Group Co., Ltd. | Thin film transistor, fabricating method thereof, and display apparatus |
| WO2023226688A1 (zh) * | 2022-05-27 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| WO2024124566A1 (zh) * | 2022-12-16 | 2024-06-20 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048532B (zh) * | 2020-01-03 | 2022-09-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、其制作方法及显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446925B (zh) * | 2010-09-30 | 2015-05-20 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
| CN102543860B (zh) * | 2010-12-29 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板的制造方法 |
| CN102651337A (zh) * | 2011-05-13 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种多晶硅tft阵列基板的制造方法 |
| CN102646717B (zh) * | 2012-02-29 | 2015-01-21 | 京东方科技集团股份有限公司 | 阵列基板和其制造方法以及显示装置 |
| CN103545252B (zh) * | 2013-09-27 | 2015-12-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示装置 |
| CN103715200A (zh) * | 2013-12-19 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN104078423A (zh) * | 2014-06-24 | 2014-10-01 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2014
- 2014-06-24 CN CN201410289560.3A patent/CN104078423A/zh active Pending
- 2014-10-14 WO PCT/CN2014/088530 patent/WO2015196633A1/zh active Application Filing
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015196633A1 (zh) * | 2014-06-24 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN105765709A (zh) * | 2015-10-29 | 2016-07-13 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN105765709B (zh) * | 2015-10-29 | 2018-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| WO2019000488A1 (zh) * | 2017-06-28 | 2019-01-03 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
| US10896921B2 (en) | 2018-04-28 | 2021-01-19 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate |
| CN108682653A (zh) * | 2018-04-28 | 2018-10-19 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN108682653B (zh) * | 2018-04-28 | 2021-11-23 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN109037241A (zh) * | 2018-07-27 | 2018-12-18 | 武汉华星光电技术有限公司 | Ltps阵列基板及其制造方法、显示面板 |
| CN109037241B (zh) * | 2018-07-27 | 2021-10-08 | 武汉华星光电技术有限公司 | Ltps阵列基板及其制造方法、显示面板 |
| WO2021081992A1 (en) * | 2019-11-01 | 2021-05-06 | Boe Technology Group Co., Ltd. | Thin film transistor, fabricating method thereof, and display apparatus |
| CN113141780A (zh) * | 2019-11-01 | 2021-07-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法和显示装置 |
| US11367792B2 (en) | 2019-11-01 | 2022-06-21 | Hefei Xinsheng Optoelectronics Technology Co., Ltd | Thin film transistor, fabricating method thereof, and display apparatus |
| WO2023226688A1 (zh) * | 2022-05-27 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| WO2024124566A1 (zh) * | 2022-12-16 | 2024-06-20 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015196633A1 (zh) | 2015-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078423A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| CN104078424A (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| US8912538B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| US9634043B2 (en) | Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof | |
| CN104022076A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104091810A (zh) | 阵列基板及其制作方法、显示装置 | |
| US9748276B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN104637438A (zh) | 柔性显示器及其制造方法 | |
| JP2010087493A (ja) | 薄膜トランジスタの作製方法、及び表示装置の作製方法 | |
| CN103730346A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| WO2020024734A1 (zh) | 静电保护电路、阵列基板及显示装置 | |
| US10777581B2 (en) | Method for manufacturing IGZO thin-film transistor | |
| CN104241394A (zh) | 一种薄膜晶体管及相应的制备方法、显示基板和显示装置 | |
| CN103018990A (zh) | 一种阵列基板和其制备方法、及液晶显示装置 | |
| US11837609B2 (en) | Electro-static discharge protection circuit, display panel and display device | |
| KR20150007000A (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN102629590A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| US20170148821A1 (en) | Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel | |
| TW201503374A (zh) | 氧化物半導體薄膜電晶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141001 |
|
| RJ01 | Rejection of invention patent application after publication |