CN102646717B - 阵列基板和其制造方法以及显示装置 - Google Patents
阵列基板和其制造方法以及显示装置 Download PDFInfo
- Publication number
- CN102646717B CN102646717B CN201210050164.6A CN201210050164A CN102646717B CN 102646717 B CN102646717 B CN 102646717B CN 201210050164 A CN201210050164 A CN 201210050164A CN 102646717 B CN102646717 B CN 102646717B
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- layer
- pixel electrode
- active layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 95
- 230000008569 process Effects 0.000 claims abstract description 66
- 239000000203 mixture Substances 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 26
- 239000012212 insulator Substances 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 65
- 238000005516 engineering process Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 239000004567 concrete Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，提供了一种阵列基板和其制造方法以及显示装置。该阵列基板包括：在基板的一面上依次设置的有源层、第一绝缘层、栅极、栅极绝缘层、像素电极和源漏极；其中，所述第一绝缘层仅仅设置在所述有源层的图案上，所述像素电极与漏极直接电连接。本发明中通过采用半曝光工艺，使得有源层、第一绝缘层以及栅极仅通过一次构图工艺处理制得，而像素电极和栅绝缘层的过孔设置也通过一次构图工艺处理制得，最终整个阵列基板通过3-mask完成，简化了生产工艺。同时采用该工艺可以使漏极与像素电极直接电连接，避免了保护层多个过孔的设置，节约了生产成本并提高了产品良率。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板和其制造方法以及显示装置。
背景技术
在液晶显示领域中，薄膜晶体管的有源层一直使用稳定性、加工性等性能均表现优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料迁移率很低，而多晶硅材料虽然有较高的迁移率，但用其制造的器件均匀性较差、良率低、单价高。所以近年来，将透明氧化物半导体膜用于沟道形成区块来制造薄膜晶体管(TFT，ThinFilm Transistor)等器件的半导体有源物，并应用于电子器件及光器件的技术受到广泛关注。其中，利用以铟、镓、锌、氧为构成元素的非晶质In-Ga-Zn-O系材料(a-IGZO)的场效应型晶体管因其具有较高迁移率，较大开关比，而得到了最多的关注。
现有氧化物TFT技术其顶栅结构截面如图1所示。基板101上首先沉积氧化物层102，栅极104位于氧化物层上且与氧化物层间由第一绝缘层103隔开，第一绝缘层103覆盖整个基板表面。源漏电极106均由电阻较小的金属材料组成，直接设置在栅绝缘层(GI，Gate Insulation)105上并通过栅绝缘层中的过孔与氧化物层连接。像素电极108设置在保护层(PVX，又称钝化层)107上，且保护层上开有过孔，使像素电极与漏极金属(包括数据线)相连。
由于现有技术中像素电极与数据线间隔保护层设置，为保证两者的连接，需在保护层上设置多个过孔，工艺难度大。若采用先沉积像素电极的导电膜，如ITO(Indium Tin Oxides，氧化铟锡)等，然后在其上直接沉积源漏金属层令两者直接连接，该方式可以省略在保护层上设置多个过孔的工艺，但对ITO湿刻时使用的刻蚀液会对有源层IGZO产生不良影响。
此外，现有的氧化物TFT阵列基板的制造工艺需进行6次掩膜(mask)曝光，分别为形成氧化物层(IGZO)、栅极(Gate)、栅极绝缘层(GI)和第一绝缘层的过孔设置、数据线和源漏极(S/D)、钝化层(PVX)、以及透明像素电极(ITO)的过程。多次的构图工艺处理加大了工艺的难度，容易出现由于对位精度不足引起的不良，产品良率下降。
发明内容
(一)要解决的技术问题
针对现有技术的缺点，本发明为了解决现有技术中阵列基板工艺复杂、性能不佳的问题，提供了一种阵列基板和其制造方法以及显示装置。
(二)技术方案
为此解决上述技术问题，本发明具体采用如下方案进行：
首先，本发明提供一种阵列基板，所述阵列基板包括：在基板的一面上依次设置的有源层、第一绝缘层、栅极、栅极绝缘层、像素电极和源漏极；其中，所述第一绝缘层仅仅设置在所述有源层的图案上，所述像素电极与漏极直接电连接。
优选地，所述有源层为透明氧化物半导体膜。
优选地，所述透明氧化物为铟镓锌氧化物。
优选地，所述源漏极通过所述栅极绝缘层和所述第一绝缘层中的过孔与所述有源层电连接。
另一方面，本发明还同时提供一种阵列基板的制造方法，所述方法包括步骤：在基板上依次形成有源层、第一绝缘层和栅极层；进行第一次构图工艺处理，得到有源层、第一绝缘层以及栅极的图案；在经上述处理后的基板上依次形成栅极绝缘层和像素电极层，进行第二次构图工艺处理，得到像素电极和过孔的图案；形成源漏极层，进行第三次构图工艺处理，得到源漏极图案。
优选地，第一次及第二次构图工艺处理时，采用半透膜或灰度掩膜进行构图。
优选地，第一次构图工艺处理时，在对光刻胶进行曝光显影后，进行栅极层的第一次刻蚀、第一绝缘层的刻蚀和有源层的刻蚀形成有源层和第一绝缘层的图案；随后灰化光刻胶，进行栅极层的第二次刻蚀形成栅极的图案。
优选地，第二次构图工艺处理时，在对光刻胶进行曝光显影后，进行像素电极层的第一次刻蚀和栅极绝缘层的刻蚀，得到栅极绝缘层中的过孔；随后灰化光刻胶，进行像素电极层的第二次刻蚀和第一绝缘层的刻蚀，得到像素电极的图案和第一绝缘层中的过孔。
优选地，形成所述栅极绝缘层和所述第一绝缘层的方法均为采用等离子化学气相沉积法沉积氧化硅，所使用的反应气体中包括硅烷，并且形成所述栅极绝缘层时所使用的硅烷的流量大于形成所述第一绝缘层时所使用的硅烷流量。
更进一步地，本发明还同时提供一种显示装置，所述显示装置包括如上所述的阵列基板。
(三)有益效果
本发明提供了一种新的氧化物TFT阵列基板顶栅结构及其制造方法。本发明中通过采用半曝光工艺，使得氧化物层、第一绝缘层以及栅极仅通过一次构图工艺处理制得，而像素电极和栅绝缘层的过孔设置也通过一次构图工艺处理制得，最终整个阵列基板通过3-mask完成，简化了生产工艺。同时采用该工艺可以使漏极与像素电极直接电连接，避免了保护层多个过孔的设置，节约了生产成本并提高了产品良率。
附图说明
图1为现有技术中顶栅结构的阵列基板的截面结构示意图；
图2为本发明的实施例中顶栅结构的阵列基板的截面结构示意图；
图3-图11为本发明的实施例中顶栅结构的阵列基板的制造过程中的各中间状态的截面结构示意图；
其中，101、201：基板；102、202：有源层图案；202a：有源层；103、203a：第一绝缘层；203：第一绝缘层图案；104、204：栅极；204a、204b：制备过程中的栅极层；105、205：栅极绝缘层；106：源漏极层；206-1：源极；206-2：漏极；107：保护层；108、208：像素电极；208a：像素电极层；PR：光刻胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明中的构图工艺，指光刻工艺，包括涂胶、曝光、显影、刻蚀等工艺过程。因涂胶(涂布光刻胶)等工艺为本领域的常规技术手段，本发明在描述具体构图工艺处理过程时，并不对涂布光刻胶等过程进行具体描述，本领域的技术人员可以理解，未描述相关过程，并不意味着本发明各实施例不存在或省略了相关步骤。
本技术采用像素电极与栅极绝缘层一次构图工艺处理制备的工艺，使像素电极与漏极直接接触，避免在保护层上设置多个过孔。同时采用半曝光工艺，使有源层、第一绝缘层以及栅极结构通过一次构图工艺处理制备完成。本发明的技术方案使得整个阵列基板的制备工艺由原来的6-mask减为3-mask，降低了工艺的复杂度，减少了由于对位不准引起的产品不良。
参照附图2，对本发明的实施例中阵列基板的结构进行说明。图2为本发明的实施例中阵列基板上薄膜晶体管局部剖面图，由该截面图可知，本发明的阵列基板中，TFT为顶栅结构，在基板201的一面上(图2中自下而上)，依次形成有源层图案202、第一绝缘层图案203、栅极204，之上是栅极绝缘(GI)层205、像素电极208和源漏极(包括源极206-1和漏极206-2)。其中，基板201可以为透明基板或者不透明基板；在阵列基板用于制造液晶显示面板时，需要为透明基板，在用于制造OLED面板时，可以使用不透明基板。区别于现有技术，本发明实施例中第一绝缘层并未覆盖全部基板，仅仅形成在有源层图案202上，同时像素电极208与漏极206-2直接电连接。本发明实施例的有源层优选为氧化物半导体，比如IGZO。上述结构不需要在阵列基板上设置保护层PVX，在进行Cell工艺(阵列基板与彩膜基板间形成液晶盒的工艺)时直接涂液晶取向层的PI液(PI液是用来制作液晶取向层的化学液体，印刷在导电玻璃上经过烘烤后成为取向层，可以给液晶分子提供一个预倾角，使得液晶分子的旋转方向一致性更好)，进行后续工段即可。
以下进一步结合图3-图11介绍上述阵列基板结构的制造工艺。
首先参见图3，透明基板201上依次形成(比如沉积)有源层202a的薄膜(比如氧化物IGZO薄膜，此处以IGZO为例进行说明)、第一绝缘层203a的薄膜和栅极层204a的金属，涂覆光刻胶PR后(图3)，对其进行半曝光，可采用半透膜Half Tone或者灰度掩膜Gray Tone技术，显影后进行栅极层的湿刻、第一绝缘层薄膜的干刻、有源层的干刻，其形成的截面结构如图4所示(基板201上形成刻蚀后的有源层图案202、第一绝缘层图案203和栅极层204b，以及半刻蚀的光刻胶PR)。随后灰化光刻胶PR(即刻蚀掉一定厚度的光刻胶)，暴露出部分栅极层204b(图5)，然后进行第二次栅极层湿刻形成包括栅极的图案。进一步地，可以将公共电极线设置在栅极的同一层，在形成包括栅极的图案的同时形成公共电极线。上述过程为本发明制造方法中的第一次构图工艺处理，通过该过程得到了有源层202、第一绝缘层203以及栅极204的图案，截面图见图6。其中，第一绝缘层材料可使用氧化硅；栅极层的材料可以为钼(Mo)、钛(Ti)、铬(Cr)、铝(Al)、铝钕(AlNd)或其组合(即两种以上上述金属的合金)。
随后，在经上述处理后的基板上依次形成(比如沉积)栅极绝缘层205、像素电极层208a的透明导电膜(其可以为ITO、IZO等任何适于做像素电极的材料，此处以ITO为例进行说明)以及光刻胶PR(图7)，然后进行第二次构图工艺处理工艺。本次构图工艺处理仍采用半曝光技术，曝光后进行第一次ITO湿刻后的截面图为图8。然后进行栅极绝缘层的干刻，本次干刻相对于现有技术的区别在于对过孔的刻蚀仅停留在栅极绝缘层，并不将第一绝缘层同时刻蚀掉。由于ITO刻蚀液中的水会影响IGZO的性能，同时ITO刻蚀液对IGZO的刻蚀速率也很高，若ITO刻蚀液接触到有源层的IGZO会严重影响IGZO的性能和图案。为避免后续的ITO刻蚀工艺引起产品不良，必须保证IGZO不暴露在刻蚀液中，因而通过有源层之上的第一绝缘层对有源层的IGZO形成保护。上述过程完成后的截面图为图9。
栅极绝缘层干刻完成后，进行光刻胶PR的灰化和ITO的第二次湿刻，得到图10的结构。随后再对第一绝缘层203进行干刻，使得过孔位置处的IGZO暴露出来；第一绝缘层干刻的同时，暴露在外的栅极绝缘层也同时会被刻掉一部分，因而最终未被ITO覆盖栅极绝缘层的厚度略低于ITO覆盖区域下的栅极绝缘厚度，结构如图11所示。本发明实施例中，第一绝缘层和栅极绝缘层可以均采用氧化硅材料，制备方法可以利用等离子化学气相沉积(PECVD)技术进行沉积，比如在一定压力、较高温度的条件下，由气体SiH4和N2O按一定比例共同沉积而成。为使被刻蚀掉的栅极绝缘层厚度较小，即被ITO覆盖区域和未被ITO覆盖区域的栅极绝缘层高度差较小，从而达到不影响产品性能的目的，在沉积栅极绝缘层时，使用的SiH4(硅烷)的流量大于第一绝缘层沉积时SiH4流量，使得成膜后栅极绝缘层膜的刻蚀速率低于第一绝缘层的刻蚀速率。
然后溅射源漏极层的金属，通过第三次沟通工艺后，得到源漏极图案，最后得到图2的结构。其中，源漏极层的的材料也可以为钼(Mo)、钛(Ti)、铬(Cr)、铝(Al)、铝钕(AlNd)或其组合(即两种以上上述金属的合金)。
至此，氧化物TFT阵列基板制备完成，全部工艺共经历了三次构图工艺处理，相较于原有技术中的六次，大大缩减了工艺段，降低了难度，简化了生产过程。
本发明更进一步地提供一种显示装置，包括如上所述的阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明提供了一种新的氧化物TFT阵列基板顶栅结构及其制造方法。本发明中通过采用半曝光工艺，使得氧化物层、第一绝缘层以及栅极仅通过一次构图工艺处理制得，而像素电极和栅绝缘层的过孔设置也通过一次构图工艺处理制得，最终整个阵列基板通过3-mask完成，简化了生产工艺。同时采用该工艺可以使漏极与像素电极直接电连接，避免了保护层多个过孔的设置，节约了生产成本并提高了产品良率。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的实际保护范围应由权利要求限定。
Claims (9)
1.一种阵列基板的制造方法，其特征在于，所述方法包括步骤：
在基板上依次形成有源层、第一绝缘层和栅极层；进行第一次构图工艺处理，得到包括有源层、第一绝缘层以及栅极的图案；
在经上述处理后的基板上依次形成栅极绝缘层和像素电极层，进行第二次构图工艺处理，得到像素电极和过孔的图案；
形成源漏极层，进行第三次构图工艺处理，得到源漏极图案；
形成所述栅极绝缘层和所述第一绝缘层的方法均为采用等离子化学气相沉积法沉积氧化硅，所使用的反应气体中包括硅烷，并且形成所述栅极绝缘层时所使用的硅烷的流量大于形成所述第一绝缘层时所使用的硅烷流量。
2.根据权利要求1所述的方法，其特征在于，第一次及第二次构图工艺处理时，采用半透膜或灰度掩膜进行构图。
3.根据权利要求2所述的方法，其特征在于，第一次构图工艺处理时，在对涂布的光刻胶进行曝光显影后，进行栅极层的第一次刻蚀、第一绝缘层的刻蚀和有源层的刻蚀形成有源层和第一绝缘层的图案；
随后灰化光刻胶，进行栅极层的第二次刻蚀形成包括栅极的图案。
4.根据权利要求2所述的方法，其特征在于，第二次构图工艺处理时，在对涂布的光刻胶进行曝光显影后，进行像素电极层的第一次刻蚀和栅极绝缘层的刻蚀，得到栅极绝缘层中的过孔；
随后灰化光刻胶，进行像素电极层的第二次刻蚀和第一绝缘层的刻蚀，得到像素电极的图案和第一绝缘层中的过孔。
5.一种阵列基板，其特征在于，所述阵列基板由权利要求1-4中任一项所述的方法制造，包括：
在基板的一面上依次设置的有源层、第一绝缘层、栅极、栅极绝缘层、像素电极和源漏极；其中，所述第一绝缘层仅仅设置在所述有源层的图案上，所述像素电极与漏极直接电连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述有源层为透明氧化物半导体膜。
7.根据权利要求6所述的阵列基板，其特征在于，所述透明氧化物为铟镓锌氧化物。
8.根据权利要求5所述的阵列基板，其特征在于，所述源漏极通过所述栅极绝缘层和所述第一绝缘层中的过孔与所述有源层电连接。
9.一种显示装置，其特征在于，所述显示装置包括如权利要求5-8中任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210050164.6A CN102646717B (zh) | 2012-02-29 | 2012-02-29 | 阵列基板和其制造方法以及显示装置 |
| PCT/CN2012/084957 WO2013127201A1 (zh) | 2012-02-29 | 2012-11-21 | 阵列基板和其制造方法以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210050164.6A CN102646717B (zh) | 2012-02-29 | 2012-02-29 | 阵列基板和其制造方法以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102646717A CN102646717A (zh) | 2012-08-22 |
| CN102646717B true CN102646717B (zh) | 2015-01-21 |
Family
ID=46659426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210050164.6A Active CN102646717B (zh) | 2012-02-29 | 2012-02-29 | 阵列基板和其制造方法以及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102646717B (zh) |
| WO (1) | WO2013127201A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646717B (zh) * | 2012-02-29 | 2015-01-21 | 京东方科技集团股份有限公司 | 阵列基板和其制造方法以及显示装置 |
| CN103681773A (zh) * | 2013-12-27 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种有机电致发光显示器件、其制备方法及显示装置 |
| CN104078423A (zh) * | 2014-06-24 | 2014-10-01 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN104112711B (zh) * | 2014-07-22 | 2017-05-03 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板的制作方法 |
| CN104362153B (zh) * | 2014-09-17 | 2017-07-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104377246A (zh) * | 2014-10-08 | 2015-02-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN105097845A (zh) | 2015-08-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN105762195B (zh) * | 2016-03-04 | 2019-07-26 | 武汉华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制备方法 |
| CN105914183B (zh) * | 2016-06-22 | 2019-04-30 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| CN106206319A (zh) * | 2016-08-12 | 2016-12-07 | 京东方科技集团股份有限公司 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
| CN108831895B (zh) * | 2018-08-28 | 2023-10-13 | 武汉华星光电技术有限公司 | 显示面板及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350313A (zh) * | 2007-07-16 | 2009-01-21 | 三星Sdi株式会社 | 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3070503B2 (ja) * | 1997-02-07 | 2000-07-31 | セイコーエプソン株式会社 | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 |
| JP2848071B2 (ja) * | 1991-11-25 | 1999-01-20 | カシオ計算機株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP3402400B2 (ja) * | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| KR100964227B1 (ko) * | 2008-05-06 | 2010-06-17 | 삼성모바일디스플레이주식회사 | 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법 |
| KR20110028393A (ko) * | 2008-08-29 | 2011-03-17 | 가부시키가이샤 아루박 | 전계 효과형 트랜지스터의 제조 방법 및 제조 장치 |
| JP4415062B1 (ja) * | 2009-06-22 | 2010-02-17 | 富士フイルム株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| KR20110066746A (ko) * | 2009-12-11 | 2011-06-17 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이기판 및 그 제조방법 |
| CN102148195B (zh) * | 2010-04-26 | 2013-05-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102646717B (zh) * | 2012-02-29 | 2015-01-21 | 京东方科技集团股份有限公司 | 阵列基板和其制造方法以及显示装置 |
-
2012
- 2012-02-29 CN CN201210050164.6A patent/CN102646717B/zh active Active
- 2012-11-21 WO PCT/CN2012/084957 patent/WO2013127201A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350313A (zh) * | 2007-07-16 | 2009-01-21 | 三星Sdi株式会社 | 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开平11-223834A 1999.08.17 * |
| JP特开平5-142576A 1993.06.11 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013127201A1 (zh) | 2013-09-06 |
| CN102646717A (zh) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102646717B (zh) | 阵列基板和其制造方法以及显示装置 | |
| CN102034750B (zh) | 阵列基板及其制造方法 | |
| CN102709239B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102270604B (zh) | 阵列基板的结构及其制造方法 | |
| CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
| CN108110010A (zh) | 阵列基板及其制备方法、触控显示面板 | |
| CN105226015B (zh) | 一种tft阵列基板及其制作方法 | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
| CN104678643B (zh) | 显示基板及显示面板的制作方法 | |
| CN103314431A (zh) | 制造氧化物薄膜晶体管阵列的方法和结合其的装置 | |
| CN101807586B (zh) | Tft-lcd阵列基板及其制造方法 | |
| JP2015521383A (ja) | 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置 | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN102768990B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104835782A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103545319A (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
| WO2013139135A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| US9240424B2 (en) | Thin film transistor array substrate and producing method thereof | |
| CN104505372B (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN101419973B (zh) | 一种三次光刻实现的tft像素结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |