CN106206319A - 薄膜晶体管和显示基板及其制作方法、显示装置 - Google Patents
薄膜晶体管和显示基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN106206319A CN106206319A CN201610665688.4A CN201610665688A CN106206319A CN 106206319 A CN106206319 A CN 106206319A CN 201610665688 A CN201610665688 A CN 201610665688A CN 106206319 A CN106206319 A CN 106206319A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- region
- insulating barrier
- electrode
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 90
- 230000004888 barrier function Effects 0.000 claims abstract description 89
- 230000008569 process Effects 0.000 claims abstract description 51
- 238000000059 patterning Methods 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 88
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 31
- 230000007704 transition Effects 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000000717 retained effect Effects 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 117
- 238000005516 engineering process Methods 0.000 description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Abstract
本发明涉及显示技术领域，公开了一种薄膜晶体管和显示基板及其制作方法、显示装置。所述制作方法通过一次构图工艺同时形成薄膜晶体管的有源层、栅电极以及位于有源层和栅电极之间的第一绝缘层，能够减少制作显示基板的构图工艺次数，提高对位精度，提升产品的良率。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管和显示基板及其制作方法、显示装置。
背景技术
在平板显示技术领域，薄膜晶体管液晶显示器件(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。TFT-LCD包括对盒的阵列基板和彩膜基板，阵列基板包括多条栅线和多条数据线，多条栅线和多条数据线交叉分布限定出多个像素区域，每一像素区域包括薄膜晶体管和像素电极，薄膜晶体管的栅电极与栅线电性连接，漏电极与数据线电性连接，像素电极与薄膜晶体管的漏电极电性连接，通过栅线逐行打开每一行的薄膜晶体管，并通过数据线传输像素电压至像素电极，形成驱动液晶分子偏转的电场。
如图1所示，以顶栅型薄膜晶体管阵列基板为例，阵列基板的制作过程为：首先在基底100上形成有源层1；在有源层1上形成栅电极2；在有源层1和栅电极2之间形成第一绝缘层101，且第一绝缘层101覆盖整个基底100；在栅电极2上形成第二绝缘层102，形成贯穿第一绝缘层101和第二绝缘层102的第一过孔；在第二绝缘层102上形成源电极3和漏电极4，源电极3和漏电极4分别通过所述第一过孔与有源层1电性接触；形成覆盖整个基底100的第三绝缘层104，在第三绝缘层104中形成第二过孔；在第三绝缘层104上形成像素电极5，像素电极5通过所述第二过孔与漏电极4电性接触。
现有薄膜晶体管阵列基板的制作工艺需进行6次构图工艺，多次的构图工艺加大了工艺的难度，容易出现由于对位精度不足引起的不良，产品良率下降。
发明内容
本发明提供一种薄膜晶体管和显示基板及其制作方法、显示装置，用以解决现有技术中显示基板需要通过多次掩膜曝光工艺制得，容易出现对位精度低，产品良率下降的问题。
为解决上述技术问题，本发明实施例中提供一种薄膜晶体管的制作方法，所述薄膜晶体管包括基底，以及设置在所述基底上的有源层、栅电极、位于有源层和栅电极之间的第一绝缘层，通过一次构图工艺形成所述有源层、栅电极和第一绝缘层。
本发明实施例中还提供一种显示基板的制作方法，包括采用如上所述的制作方法形成薄膜晶体管。
本发明实施例中还提供一种薄膜晶体管，采用如上所述的制作方法制得。
本发明实施例中还提供一种一种显示基板，包括如上所述的薄膜晶体管。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过一次构图工艺同时形成薄膜晶体管的有源层、栅电极以及位于有源层和栅电极之间的第一绝缘层，能够减少制作显示基板的构图工艺次数，提高对位精度，提升产品的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有技术中显示基板的结构示意图；
图2表示本发明实施例中显示基板的结构示意图一；
图3-图8表示图2中显示基板的制作过程示意图；
图9表示本发明实施例中显示基板的结构示意图二；
图10表示本发明实施例中显示基板的制作流程图。
具体实施方式
现有技术中，包括薄膜晶体管的显示基板，其制作工艺需进行多次构图工艺，至少包括：形成有源层的构图工艺、形成栅电极的构图工艺，形成源电极和漏电极的构图工艺，形成显示用电极的构图工艺。多次构图工艺会导致对位精度低，产品良率下降的问题。
为了解决上述技术问题，本发明通过一次构图工艺同时形成薄膜晶体管的有源层、栅电极以及位于有源层和栅电极之间的第一绝缘层，能够减少制作显示基板的构图工艺次数，提高对位精度，提升产品的良率。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
结合图3和图4所示，本实施例中提供一种薄膜晶体管的制作方法，所述薄膜晶体管包括基底100，以及设置在基底100上的有源层1、栅电极2、位于有源层1和栅电极2之间的第一绝缘层101。所述制作方法通过一次构图工艺形成有源层1、栅电极2和第一绝缘层101，以减少制作薄膜晶体管的构图工艺次数，提高对位精度，提升产品的良率。
所述薄膜晶体管可以为顶栅型薄膜晶体管、底栅型薄膜晶体管、共面型薄膜晶体管或其他类型的薄膜晶体管。薄膜晶体管的有源层1可以由硅半导体或金属氧化物半导体制得。栅电极2可以由Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金制得，栅电极2可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。第一绝缘层101的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，第一绝缘层101的材料可以是SiNx，SiOx或Si(ON)x。
在一个具体的实施方式中，通过一次构图工艺形成所述有源层、栅电极和第一绝缘层的步骤具体包括：
依次形成半导体层、第一绝缘层和栅金属层，对所述半导体层、绝缘层和栅金属层进行一次构图工艺形成所述有源层、栅电极和第一绝缘层的图形，对于所述薄膜晶体管，所述第一绝缘层在所述基底上的正投影落入所述有源层在所述基底上的正投影内。
结合图3和图4所示，对所述半导体层、第一绝缘层和栅金属层进行一次构图工艺形成所述有源层、栅电极和第一绝缘层的步骤可以包括：
在所述栅金属层上涂覆第一光刻胶200；
采用半色调或灰色调掩膜板对第一光刻胶200进行曝光，显影，形成第一光刻胶200的图形，包括光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层1所在的区域，所述光刻胶部分保留区域对应有源层1不与栅电极2位置对应的区域，所述光刻胶不保留区域对应其他区域；
去除所述光刻胶不保留区域的半导体层、第一绝缘层和栅金属层；
通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，并去除所述光刻胶部分保留区域的栅金属层；
剥离剩余的光刻胶，形成有源层1、栅电极2和第一绝缘层101的图形。
该实施方式中，栅电极2位于有源层1的上方(即位于有源层1背向基底100的一侧)，薄膜晶体管可以为顶栅型薄膜晶体管或顶栅共面型薄膜晶体管。
在另一个具体的实施方式中，参见图9所示，栅电极2位于有源层1的下方(即位于有源层1靠近基底100的一侧)，则，通过一次构图工艺形成所述有源层、栅电极和第一绝缘层的步骤具体包括：
依次形成栅金属层、第一绝缘层和半导体层，对所述栅金属层、第一绝缘层和半导体层进行一次构图工艺形成所述有源层、栅电极和第一绝缘层的图形，对于所述薄膜晶体管，所述第一绝缘层在所述基底上的正投影落入所述有源层在所述基底上的正投影内。
其中，对所述栅金属层、第一绝缘层和半导体层进行一次构图工艺形成所述有源层、栅电极和第一绝缘层的步骤可以包括：
在所述半导体层上涂覆光刻胶；
采用掩膜板对所述光刻胶进行曝光，显影，形成光刻胶的图形，包括光刻胶保留区域和光刻胶不保留区域，所述光刻胶保留区域对应有源层所在的区域，所述光刻胶不保留区域对应其他区域；
去除所述光刻胶不保留区域的栅金属层、第一绝缘层和半导体层；
剥离剩余的光刻胶，形成有源层1、栅电极2和第一绝缘层101的图形。
该实施方式中，栅电极2位于有源层1的下方，薄膜晶体管可以为底栅型薄膜晶体管。具体通过干法刻蚀去除第一绝缘层和半导体层，通过湿法刻蚀去除栅金属层，并通过底层过刻刻蚀栅金属层，形成图9中栅电极2的图形，具体为：通过延长栅金属层的刻蚀时间来实现底层过刻，形成栅电极2，使得栅电极2在基底100上的第一正投影完全落入有源层1在基底100上的第二正投影内，所述第一正投影的边缘位于所述第二正投影的边缘的内侧，不交叠。
薄膜晶体管的制作方法还包括形成源电极和漏电极的步骤。参见图1所示，当源电极3和漏电极4位于有源层1和栅电极2的上方时，在通过一次构图工艺形成有源层1、栅电极2以及位于有源层1和栅电极2之间的第一绝缘层101之后，还需形成薄膜晶体管的源电极3和漏电极4。基于此，则所述制作方法还包括：
形成覆盖整个基底100的第二绝缘层102，参见图5所示；
形成贯穿第一绝缘层101和第二绝缘层102的第一过孔8，露出有源层1，参见图7所示；
形成源电极3和漏电极4，源电极3和漏电极4通过第一过孔8与有源层1电性接触，结合图2和图7所示。
进一步地，当栅电极2位于有源层1的上方时，第二绝缘层102为覆盖栅电极2的栅绝缘层，栅绝缘层102的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，栅绝缘层102的材料可以是SiNx，SiOx或Si(ON)x。
而当源电极和漏电极位于有源层和栅电极的下方时，在通过一次构图工艺形成有源层、栅电极以及位于有源层和栅电极之间的第一绝缘层之前，首先在基底上形成源电极和漏电极。进一步地，为了简化制作工艺，设置有源层1的两端分别搭接在源电极和漏电极上，并通过一次构图工艺形成有源层、栅电极以及位于有源层和栅电极之间的第一绝缘层，具体过程已在上面内容中介绍，在此不再赘述。
结合图2-图6所示，以顶栅共面型薄膜晶体管为例，本实施例中的制作方法具体包括：
提供一透明的基底100，例如：玻璃基底、石英基底；
在基底100上依次形成半导体层、第一绝缘层和栅金属层，在所述栅金属层上涂覆第一光刻胶200，采用半色调或灰色调掩膜板对第一光刻胶200进行曝光，显影，形成第一光刻胶200的图形，包括光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层1所在的区域，所述光刻胶部分保留区域对应有源层1不与栅电极2位置对应的区域，所述光刻胶不保留区域对应其他区域；去除所述光刻胶不保留区域的半导体层、第一绝缘层和栅金属层；通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，并去除所述光刻胶部分保留区域的栅金属层；剥离剩余的光刻胶，形成有源层1、栅电极2和第一绝缘层101的图形，结合图3和图4所示。对于所述薄膜晶体管，第一绝缘层101在基底100上的正投影落入有源层1在基底100上的正投影内；
形成覆盖栅电极2的栅绝缘层102，参见图5所示；
形成贯穿第一绝缘层101和栅绝缘层102的第一过孔8，露出有源层1，参见图6所示；
形成源电极3和漏电极4，源电极3和漏电极4通过第一过孔8与有源层1电性接触，结合图2和图6所示。
至此完成薄膜晶体管的制作。
实施例二
基于同一发明构思，本实施例中提供一种显示基板的制作方法，包括实施例一中的制作方法形成薄膜晶体管，从而能够减少制作显示基板的构图工艺次数，提高对位精度，提升产品的良率。
所述显示基板可以为液晶显示装置的阵列基板，也可以为OLED显示装置的显示基板。
为了实现显示，所述制作方法还包括形成显示用电极的步骤，所述显示用电极与薄膜晶体管的漏电极电性连接，像素电压通过薄膜晶体管传输至显示用电极，实现显示。对于薄膜晶体管阵列基板，所述显示用电极为像素电极；对于OLED显示基板，所述显示用电极为OLED的底电极。
当源电极和漏电极位于有源层和栅电极的上方时，如图10所示，为了简化制作工艺，所述制作方法还包括：
依次形成第二绝缘层和导电层，对所述第二绝缘层和导电层进行一次构图工艺形成导电层的过渡图形和位于所述第二绝缘层中的第二过孔，所述过渡图形由所述导电层制得，且至少对应显示用电极所在的区域。
上述步骤通过一次构图工艺形成所述过渡图形和位于第二绝缘层中的第二过孔，以进一步减少制作显示基板的构图工艺次数。由于所述过渡图形至少对应显示用电极所在的区域，则后续形成的漏电极可以接触设置在显示用电极上，并通过一次构图工艺同时形成显示用电极、源电极和漏电极，具体将在下面的内容中介绍。同时，源电极和漏电极还可以通过所述第二过孔与薄膜晶体管的有源层电性接触。
本实施例中，对所述第二绝缘层和导电层进行一次构图工艺形成所述过渡图形和位于所述第二绝缘层中的第二过孔的步骤具体包括：
在导电层103上涂覆第二光刻胶201，参见图5所示；
对第二光刻胶201进行曝光，显影，形成第二光刻胶201的图形，包括光刻胶保留区域和光刻胶不保留区域，所述光刻胶不保留区域对应所述第二过孔所在的区域，所述光刻胶保留区域至少对应所述过渡图形所在的区域，如图5所示；
去除所述光刻胶不保留区域的第二绝缘层102和导电层103，在第二绝缘层102中形成第二过孔；
剥离剩余的光刻胶，形成过渡图形6，参见图6所示。
当栅电极2位于有源层1的上方时，可选的，结合图5和图6所示，对第二绝缘层102和导电层10进行一次构图工艺的步骤还包括：
在第一绝缘层101中形成第三过孔，所述第三过孔和第二过孔的位置对应，形成第一过孔8，第一过孔8贯穿第一绝缘层101和第二绝缘层102，露出有源层1，从而后续形成的源电极和漏电极可以通过第一过孔8与有源层1电性接触。
而当有源层1位于栅电极2的上方时，如图9所示，源电极3和漏电极4与有源层1之间仅具有第二绝缘层102一层绝缘层，源电极3和漏电极4通过第二绝缘层102中的第二过孔即可与有源层1电性接触。
上述步骤在绝缘层中形成过孔露出有源层1的同时，形成一导电的过渡图形。本实施例中可以利用所述过渡图形来制作显示用电极，以简化制作工艺。
进一步地，如图10所示，所述制作方法还包括：
通过一次构图工艺形成显示用电极、源电极和漏电极，所述源电极和漏电极通过所述第二绝缘层中的第二过孔与所述有源层电性接触，且所述漏电极接触设置在所述显示用电极上。
具体的，所述显示用电极可以由上述步骤形成的过渡图形制得。当栅电极2位于有源层1的上方时，源电极3和漏电极4通过贯穿第一绝缘层101和第二绝缘层102的第一过孔与有源层电性接触，如图2所示。当栅电极2位于有源层1的下方时，源电极3和漏电极4通过第二绝缘层102中的第二过孔与有源层1电性接触，如图9所示。
当所述显示用电极由上述步骤形成的过渡图形制得时，通过一次构图工艺形成显示用电极、源电极和漏电极的步骤具体包括：
形成覆盖过渡图形6的源漏金属层105；
在源漏金属层105上涂覆第三光刻胶202；
对第三光刻胶202进行曝光，显影，形成第三光刻胶202的图形，包括光刻胶部分保留区域、光刻胶完全保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应所述源电极和漏电极所在的区域，所述光刻胶部分保留区域对应像素电极所在的区域，所述光刻胶不保留区域对应其他区域，如图7所示；
去除所述光刻胶不保留区域的源漏金属层和导电层，参见图8所示；
通过灰化工艺去除光刻胶部分保留区域的第三光刻胶202，如图8所示；
去除光刻胶部分保留区域的源漏金属层，形成显示用电极5，并剥离剩余的光刻胶，形成源电极3和漏电极4，结合图2和图8所示。
通过上述步骤形成的显示基板，显示用电极5接触设置在漏电极4上，源电极3的下方接触设置有与源电极3图形一致的导电层图形7。
本实施例中在通过第一次构图工艺形成有源层、栅电极以及位于有源层和栅电极之间的第一绝缘层的基础上，进一步简化在有源层和栅电极的上方形成显示用电极的工艺，仅通过三次构图工艺就完成了薄膜晶体管和显示用电极的制作。对于纵向电场型薄膜晶体管阵列基板，所述显示用电极为像素电极，仅仅通过三次构图工艺就完成了阵列基板的制作。
上述技术方案中，源电极和漏电极位于有源层和栅电极的上方，通过在第二绝缘层中形成第二过孔形成一过渡图形，并对所述过渡图形和源漏金属层进行构图工艺形成显示用电极、源电极和漏电极，从而缺省了单独制作显示用电极的构图工艺，简化制作工艺。
当然，本发明的技术方案也适用于源电极和漏电极位于有源层和栅电极的下方的情形，例如：对于薄膜晶体管阵列基板，首先在基底上依次形成透明的导电层和源漏金属层，对所述导电层和源漏金属层进行一次构图工艺形成像素电极、源电极和漏电极，漏电极接触设置在像素电极上方，源电极的下方接触设置有与源电极图形一致的导电层图形；然后通过第一次构图工艺形成有源层、栅电极以及位于有源层和栅电极之间的第一绝缘层，在此不再详述。
本领域技术人员可以根据显示基板的具体结构在上述制作工艺的基础上做合理调整，其也属于本发明的保护范围。
实施例三
本实施例中还提供一种薄膜晶体管，采用上述的制作方法制得，能够降低薄膜晶体管的制作成本，提升产品的良率。
可选的，参见图2所示，位于有源层1和栅电极2之间的第一绝缘层101在基底100上的正投影落入有源层1在基底100上的正投影中，从而能够通过一次构图工艺同时形成有源层1、栅电极2和第一绝缘层101。
本实施例中还提供一种显示基板和显示装置，所述显示基板包括如上所述的薄膜晶体管，所述显示装置包括所述显示基板，以降低成本，提升产品良率。
当薄膜晶体管的源电极和漏电极设置在栅电极和有源层上方时，设置漏电极接触设置在所述显示用电极上。源电极与一导电层图形接触设置，两者图形一致。其中，所述导电层图形与所述显示用电极为同层结构，并通过对同一膜层的构图工艺制得。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (15)
1.一种薄膜晶体管的制作方法，所述薄膜晶体管包括基底，以及设置在所述基底上的有源层、栅电极、位于有源层和栅电极之间的第一绝缘层，其特征在于，通过一次构图工艺形成所述有源层、栅电极和第一绝缘层。
2.根据权利要求1所述的制作方法，其特征在于，通过一次构图工艺形成所述有源层、栅电极和第一绝缘层的步骤包括：
依次形成半导体层、第一绝缘层和栅金属层，对所述半导体层、第一绝缘层和栅金属层进行一次构图工艺形成所述有源层、栅电极和第一绝缘层的图形，对于所述薄膜晶体管，所述第一绝缘层在所述基底上的正投影落入所述有源层在所述基底上的正投影内。
3.根据权利要求2所述的制作方法，其特征在于，对所述半导体层、第一绝缘层和栅金属层进行一次构图工艺形成所述有源层、栅电极和第一绝缘层的步骤包括：
在所述栅金属层上涂覆光刻胶；
采用半色调或灰色调掩膜板对所述光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层所在的区域，所述光刻胶部分保留区域对应所述有源层不与所述栅电极位置对应的区域，所述光刻胶不保留区域对应其他区域；
去除所述光刻胶不保留区域的半导体层、第一绝缘层和栅金属层；
通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，并去除所述光刻胶部分保留区域的栅金属层；
剥离剩余的光刻胶，形成所述有源层、栅电极和第一绝缘层的图形。
4.根据权利要求2或3所述的制作方法，其特征在于，所述制作方法还包括：
形成覆盖所述栅电极的栅绝缘层；
形成贯穿所述第一绝缘层和栅绝缘层的第一过孔，露出有源层；
形成源电极和漏电极，所述源电极和漏电极通过所述第一过孔与所述有源层电性接触。
5.一种显示基板的制作方法，其特征在于，包括采用权利要求1-4任一项所述的制作方法形成薄膜晶体管。
6.根据权利要求5所述的制作方法，其特征在于，所述制作方法还包括：
依次形成第二绝缘层和导电层，对所述第二绝缘层和导电层进行一次构图工艺形成导电层的过渡图形和位于所述第二绝缘层中的第二过孔，所述过渡图形由所述导电层制得，且至少对应显示用电极所在的区域。
7.根据权利要求6所述的制作方法，其特征在于，对所述第二绝缘层和导电层进行一次构图工艺的步骤包括：
在所述导电层上涂覆光刻胶；
对所述光刻胶进行曝光，显影，形成光刻胶保留区域和光刻胶不保留区域，所述光刻胶不保留区域对应所述第二过孔所在的区域，所述光刻胶保留区域至少对应所述过渡图形所在的区域；
去除所述光刻胶不保留区域的第二绝缘层和导电层，形成第二过孔；
剥离剩余的光刻胶，形成所述过渡图形。
8.根据权利要求6所述的制作方法，其特征在于，所述制作方法还包括：
通过一次构图工艺形成显示用电极、源电极和漏电极，所述源电极和漏电极通过所述第二过孔与所述有源层电性接触，且所述漏电极接触设置在所述显示用电极上。
9.根据权利要求8所述的制作方法，其特征在于，形成显示用电极、源电极和漏电极的步骤具体包括：
形成覆盖所述过渡图形的源漏金属层；
在所述源漏金属层上涂覆光刻胶；
对所述光刻胶进行曝光，显影，形成光刻胶部分保留区域、光刻胶完全保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应所述源电极和漏电极所在的区域，所述光刻胶部分保留区域对应显示用电极所在的区域，所述光刻胶不保留区域对应其他区域；
去除所述光刻胶不保留区域的源漏金属层和导电层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶，并去除光刻胶部分保留区域的源漏金属层，形成显示用电极；
剥离剩余的光刻胶，形成所述源电极和漏电极。
10.根据权利要求6所述的制作方法，其特征在于，所述栅电极位于所述有源层的上方，对所述第二绝缘层和透明导电层进行一次构图工艺的步骤还包括：
在所述第一绝缘层中形成第三过孔，所述第三过孔和第二过孔的位置对应，露出有源层。
11.一种薄膜晶体管，其特征在于，采用权利要求1-4任一项所述的制作方法制得。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述第一绝缘层在所述薄膜晶体管的基底上的正投影落入所述有源层在所述薄膜晶体管的基底上的正投影中。
13.一种显示基板，其特征在于，包括权利要求11或12所述的薄膜晶体管。
14.根据权利要求13所述的显示基板，其特征在于，所述显示基板还包括显示用电极，所述漏电极接触设置在所述显示用电极上；
所述源电极与一导电层图形接触设置，两者图形一致；所述导电层图形与所述显示用电极为同层结构。
15.一种显示装置，其特征在于，包括权利要求13或14所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610665688.4A CN106206319A (zh) | 2016-08-12 | 2016-08-12 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610665688.4A CN106206319A (zh) | 2016-08-12 | 2016-08-12 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206319A true CN106206319A (zh) | 2016-12-07 |
Family
ID=57515263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610665688.4A Pending CN106206319A (zh) | 2016-08-12 | 2016-08-12 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206319A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333475A (zh) * | 2000-05-12 | 2002-01-30 | 株式会社日立制作所 | 液晶显示装置及其制造方法 |
| CN102637648A (zh) * | 2011-07-15 | 2012-08-15 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制造方法 |
| CN102646717A (zh) * | 2012-02-29 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板和其制造方法以及显示装置 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN105762112A (zh) * | 2016-04-28 | 2016-07-13 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
-
2016
- 2016-08-12 CN CN201610665688.4A patent/CN106206319A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333475A (zh) * | 2000-05-12 | 2002-01-30 | 株式会社日立制作所 | 液晶显示装置及其制造方法 |
| CN102637648A (zh) * | 2011-07-15 | 2012-08-15 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制造方法 |
| CN102646717A (zh) * | 2012-02-29 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板和其制造方法以及显示装置 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN105762112A (zh) * | 2016-04-28 | 2016-07-13 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN105097947B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN104393001B (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN104393000B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| CN103219284B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| WO2016201609A1 (zh) | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 | |
| CN106252217A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN103018977B (zh) | 一种阵列基板及其制造方法 | |
| CN103794555A (zh) | 制造阵列基板的方法 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103915451B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN105552028A (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN110190028A (zh) | 薄膜晶体管阵列基板制备方法 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2016201778A1 (zh) | 阵列基板及其制造方法 | |
| TW474023B (en) | Thin film transistor process of liquid crystal display | |
| EP2819155A1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN105514173A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |
|
| RJ01 | Rejection of invention patent application after publication |