WO2013139135A1 - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- WO2013139135A1 WO2013139135A1 PCT/CN2012/084701 CN2012084701W WO2013139135A1 WO 2013139135 A1 WO2013139135 A1 WO 2013139135A1 CN 2012084701 W CN2012084701 W CN 2012084701W WO 2013139135 A1 WO2013139135 A1 WO 2013139135A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gate
- common electrode
- electrode line
- array substrate
- pattern
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 27
- 239000010949 copper Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910016027 MoTi Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
提供一种阵列基板制作方法，涉及显示技术领域，包括以下歩骤：S1：在基板（1）上形成包括第一栅极（2）的图形；S2：在歩骤S1之后的基板（1）上在所述第一栅极（2）上方形成第二栅极（4），并对所述第二栅极（4）的表面进行氧化处理形成栅绝缘层；其中，所述第一栅极（2）和第二栅极（4）共同形成栅极；S3：在歩骤S2之后的基板上形成包括有源层、源漏电极、数据线、钝化层、像素电极的图形的层级结构。还提供了一种阵列基板和显示装置。
Description
阵列基板及其制作方法、 显示装置 技术领域
本发明涉及一种阵列基板及其制作方法、 显示装置。 背景技术
现有的阵列基板制作方法中在制作栅极、 公共电极线和栅绝缘层时分别 沉积栅极和栅绝缘层的材料制作而成。 栅极和公共电极线一般为同种材料， 且在同一层中形成。现有方法中，栅极和栅绝缘层要釆用不同材料分别制作， 该制作工艺较复杂， 工艺成本较高。 发明内容
本发明的实施例以更简单的工艺形成栅绝缘层， 以节省阵列基板的制作 成本。
本发明的一个方面提供了一种阵列基板制作方法， 包括以下步骤： S1 : 在基板上形成包括第一栅极的图形；
S2: 在步骤 S1之后的基板上在所述第一栅极上方形成第二栅极， 并对 所述第二栅极的表面进行氧化处理形成栅绝缘层； 其中， 所述第一栅极和第 二栅极共同形成栅极；
S3: 在步骤 S2之后的基板上形成包括有源层、 源漏电极、 数据线、 钝 化层、 像素电极的图形的层级结构。
在该制作方法中， 例如， 所述步骤 S1 还可以包括： 在制作第一栅极的 同时， 在基板上形成第一公共电极线的图形；
所述步骤 S2还可以包括： 在制作第二栅极的同时， 在步骤 S1之后的基 板上在所述第一公共电极线的上方还形成第二公共电极线， 并对所述第二公 共电极线的表面进行氧化处理形成栅绝缘层； 其中， 所述第一公共电极线和 第二公共电极线共同形成公共电极线。
在该制作方法中， 例如， 所述第二栅极和所述第二公共电极线的材料可 以为金属铜。
在该制作方法中， 例如， 所述步骤 S1 中形成第一栅极和第一公共电极 线的图形的金属可以包括 Ta、 Cr、 Mo、 Ti或其合金。
在该制作方法中， 例如， 所述步骤 S2可以包括：
S2.1 : 在步骤 S1之后的基板上沉积金属薄膜；
S2.2: 通过构图工艺形成覆盖所述第一栅极的图形的金属电极图形；
S2.3: 通过氧化工艺将所述金属电极表面氧化成金属氧化物， 被氧化后 的金属氧化物形成所述栅绝缘层图形， 未被氧化的金属电极形成所述第二栅 极的图形。
在该制作方法中， 例如， 在步骤 S2.2中， 所述金属电极图形还覆盖所述 第一公共电极线； 在步骤 S2.3中， 未被氧化的金属电极还形成第二公共电极 线的图形。
在该制作方法中， 例如， 上述金属薄膜的厚度为 2000A ~ 6000A。
在该制作方法中， 例如， 所述步骤 S2.3中通过热氧化或等离子氧化工艺 将所述金属电极表面氧化成金属氧化物。
本发明的另一个方面还提供了一种阵列基板， 包括位于基板上的栅极及 覆盖在所述栅极上的栅绝缘层， 所述栅极包括第一栅极和覆盖所述第一栅极 的第二栅极， 所述栅绝缘层为所述第二栅极的金属表面氧化得到的金属氧化 物绝缘层。
例如， 该阵列基板还可以包括位于所述基板上的公共电极线及覆盖在该 公共电极线上的栅绝缘层； 所述公共电极线包括第一公共电极线和覆盖该第 一公共电极线的第二公共电极线， 而且所述第二公共电极线上方的栅绝缘层 为所述第二公共电极线的金属表面氧化得到的金属氧化物绝缘层。
在该阵列基板中， 所述第二栅极和所述第二公共电极线的材料可以为金 属铜。
本发明的再一个方面还提供了一种显示装置， 包括上述的阵列基板。 本发明实施例的阵列基板制作方法中釆用对第二层栅极表面进行氧化处 理的方式使得第二层栅极表面形成以氧化物为材料的栅绝缘层， 未被氧化的 第二栅极与其下层的第一栅极共同形成栅极。 因此不需要额外的栅绝缘层材 料， 达到了节省栅绝缘层的材料的有益效果， 从而解决了 TFT-LCD较高的 工艺成本的技术问题。
附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1是本发明实施例中玻璃基板上形成第一层栅电极及第一层公共电极 线的结构示意图；
图 2是图 1中基板的基础上形成金属（Cu ) 电极后的结构示意图； 图 3是图 2中基板的基础上形成栅极、 公共电极线及栅绝缘层的结构示 意图。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
除非另作定义， 此处使用的技术术语或者科学术语应当为本发明所属领 域内具有一般技能的人士所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的 "第一" 、 "第二" 以及类似的词语并不表示任何顺序、 数量或者重要性，而只是用来区分不同的组成部分。同样， "一个 "或者 "一" 等类似词语也不表示数量限制， 而是表示存在至少一个。 "连接" 或者 "相 连" 等类似的词语并非限定于物理的或者机械的连接， 而是可以包括电性的 连接， 不管是直接的还是间接的。 "上" 、 "下" 、 "左" 、 "右" 等仅用 于表示相对位置关系， 当被描述对象的绝对位置改变后， 则该相对位置关系 也相应地改变。
本发明实施例的阵列基板包括多条栅线和多条数据线， 这些栅线和数据 线彼此交叉由此限定了排列为矩阵的像素单元， 每个像素单元包括作为开关 元件的薄膜晶体管和用于控制液晶的排列的像素电极。 例如， 每个像素的薄 膜晶体管的栅极与相应的栅线电连接或一体形成， 源极与相应的数据线电连 接或一体形成， 漏极与相应的像素电极电连接或一体形成。 下面的描述主要
针对单个或多个像素单元进行， 但是其他像素单元可以相同地形成。
在每个像素单元中， 像素电极与对置电极（形成于阵列基板上或与阵列 基板相对的对置基板上）构成液晶电容之外， 还可以提供存储电容以改善液 晶电容保持电荷的能力， 改善显示效果。
一般情况下， 存储电容的实现方式大致有两种： 一种是在基板上形成公 共电极线， 在公共电极线和像素电极之间形成存储电容（Cst on Common ) ； 另一种是在栅线和像素电极之间形成存储电容（Cst on Gate ) , 此时可以不 用单独设置公共电极线。
在下面的实施例中， 以 Cst on Common的阵列基板为例， 来介绍本发明 所提供的阵列基板的制作方法。
本实施例中制作阵列基板的过程具体描述如下。
如图 1所示， 在玻璃基板 1上形成包括第一栅极 2和第一公共电极线 3 的图形。 该步骤可以釆用传统的工艺完成。 在该步骤同时也形成栅线（图中 未示出） ， 该栅线与栅极连接或一体形成。
作为基底的玻璃基板 1也可以替换为石英等透明材质的基板。 在玻璃基 板 1上通过溅射或热蒸发的方法沉积厚度约为 100A ~ 2000A的 Ta、 Cr、 Mo、 Ti等金属或者其合金的薄膜。 在该薄膜上涂覆光刻胶， 经过曝光、 显影及刻 蚀等步骤后形成如图 1所示的第一栅极 2和第一公共电极线 3。 先形成第一 栅极 2和第一公共电极线 3是防止下一步中金属 ( Cu )和玻璃基板 (主要成 分二氧化硅）之间在后续的高温工艺发生互扩散导致金属（Cu ) 电阻变大； 并且金属 （Cu )和玻璃之间的粘结性较差会出现剥离的现象。
如图 2和 3所示， 在步骤 1之后的基板上形成包括第二栅极、 第二公共 电极线以及覆盖第二栅极和第二公共电极线的栅绝缘层的图形。 具体可以如 下形成。
在步骤 S1之后的玻璃基板 1上通过溅射或热蒸发的方式沉积金属薄膜， 本实施例中釆用铜， 其厚度可以约为 2000A ~6000A。
通过曝光、 显影、 刻蚀、 剥离等一系列构图工艺形成覆盖第一栅极 2和 第一公共电极线 3的铜电极 4和铜电极 5的图形， 如图 2所示。 例如， 在铜 薄膜上涂覆一层光刻胶， 通过掩膜板对光刻胶曝光显影， 保留第一栅极 2和 第一公共电极线 3上的光刻胶， 得到光刻胶图形， 利用该光刻胶图形作为刻
蚀掩模， 刻蚀掉暴露出的铜， 形成分别覆盖在第一栅极 2和第一公共电极线 3的铜电极 4和铜电极 5的图形。
例如， 通过热氧化或等离子 （plasma )氧化工艺将铜电极 4和 5表面氧 化成铜的氧化物 CuOx。 氧化后如图 3所示， 被氧化后的 CuOx形成栅绝缘层 6的图形， 未被氧化的铜电极 4和 5形成所述第二栅极和第二公共电极线图 形。 第一栅极 2和第二栅极（铜电极 4 )共同形成栅极， 第一公共电极线 3 和第二公共电极线（铜电极 5 )共同形成公共电极线。
在上述步骤之后的基板上形成包括有源层、 源漏电极、数据线、钝化层、 像素电极的图形层次结构。 像素电极与公共电极线部分重叠从而形成存储电 容。 该步骤也可以釆用传统的工艺来完成， 例如如下所述。
在完成上述步骤之后的基板上，通过等离子体增强化学气相沉积（ Plasma Enhanced Chemical Vapor Deposition, PECVD ) 方法连续沉积厚度例如为 1000 A ~ 3000A的半导体层、 500A ~ 1000 A欧姆接触层， 半导体层对应的反 应气体可以是 Si¾, H2或 SiH2Cl2, ¾。欧姆接触层对应的反应气体可为 Si¾, PH3, ¾或 SiH2Cl2, PH3, ¾。 通过溅射或热蒸发形成厚度 500A ~ ΙΟΟΟθΑ 的緩冲层 Mo, Ta, Ti, Ni, MoTi, Mo b等金属或者合金， 釆用双色调（半 色调或灰色调）掩模板曝光显影，经过多步刻蚀之后形成半导体层图形、 TFT 沟道、 源电极、 漏电极和数据扫描线。
然后，在完成上述步骤的基板上通过 PECVD方法沉积厚度约为 700A ~ 5000A的钝化层以覆盖上述结构， 并在钝化层形成过孔。 钝化层可以选用氧 化物、 氮化物或者氧氮化合物， 对应的反应气体可以为 Si¾, NH3 , N2或 Si¾Cl2, 丽 3 , N2。
接下来， 在基板上例如通过溅射或热蒸发的方法沉积一层厚度约为 300A ~ 600A的透明导电层， 透明导电层可以为 ITO或者 IZO, 也可以是其 它的金属及金属氧化物； 通过一次光刻形成透明像素电极。
由于釆用了上述制作方法， 本发明实施例中提供的阵列基板的栅极包括 第一栅极和覆盖第一栅极的第二栅极， 公共电极线包括第一公共电极线和覆 盖第一公共电极线的第二公共电极线， 栅绝缘层为覆盖在第二栅极和第二公 共电极线的金属氧化物。 优选地， 第二栅极和第二公共电极线的材料为金属 铜， 氧化后形成铜的氧化物 CuOx为栅绝缘层。
极线和栅绝缘层， 相对于传统的制作工艺节省了工艺流程和成本。
在上述实施例中， 并未明确标示出栅线的制作过程； 不过， 本领域技术 人员均可以明确得知， 栅线和 TFT的栅极是一体制作的， 因此利用上述方案 来完成栅线制作过程的方案同样属于本发明的保护范围之内。 而且， 栅线例 如与公共电极线彼此平行延伸。
上述实施例以 Cst on Common的阵列基板为例进行的介绍， 而在另一个 实施例中， 则可以形成 Cst on Gate阵列基板， 即在栅线和像素电极之间形成 存储电容， 而没有形成公共电极线（即第一公共电极线和第二公共电极线）。
上述方法实施例中仅是以 TN (扭曲向列 )型阵列基板的制作过程为例， 除此之外， 本发明实施例中提供的方案还可以适用于 IPS (平面内开关）型、 FFS (边缘场开关）型等阵列基板的制作。
本发明还提供了一种包括上述阵列基板的显示装置，该显示装置可以为： 液晶面板、 电子纸、 OLED (有机发光二极管） 面板、 液晶电视、 液晶显示 器、 数码相框、 手机、 平板电脑等任何具有显示功能的产品或部件。
以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。
Claims
1、 一种阵列基板制作方法， 包括以下步骤：
S1 : 在基板上形成包括第一栅极的图形；
S2: 在步骤 S1之后的基板上在所述第一栅极上方形成第二栅极， 并对 所述第二栅极的表面进行氧化处理形成栅绝缘层；
其中， 所述第一栅极和第二栅极共同形成栅极；
S3: 在步骤 S2之后的基板上形成包括有源层、 源漏电极、 数据线、 钝 化层、 像素电极的图形的层级结构。
2、 如权利要求 1所述的阵列基板制作方法， 其中， 所述步骤 S2包括：
S2.1 : 在步骤 S1之后的基板上沉积金属薄膜；
S2.2: 通过构图工艺形成覆盖所述第一栅极的图形的金属电极图形； S2.3: 通过氧化工艺将所述金属电极表面氧化成金属氧化物， 被氧化后 的金属氧化物形成所述栅绝缘层图形， 未被氧化的金属电极形成所述第二栅 极的图形。
3、 如权利要求 1或 2所述的阵列基板制作方法， 其中， 所述步骤 S1还 包括： 在制作第一栅极的同时， 在基板上形成第一公共电极线的图形； 所述步骤 S2还包括： 在制作第二栅极的同时， 在步骤 S1之后的基板上 在所述第一公共电极线的上方还形成第二公共电极线， 并对所述第二公共电 极线的表面进行氧化处理形成栅绝缘层；
其中， 所述第一公共电极线和第二公共电极线共同形成公共电极线。
4、 如权利要求 3所述的阵列基板制作方法， 其中， 所述步骤 S2.2还包 括： 所述金属电极还覆盖所述第一公共电极线的图形；
所述步骤 S2.3还包括：未被氧化的金属电极还形成所述第二公共电极线 的图形。
5、如权利要求 4所述的阵列基板制作方法， 其中， 所述第二栅极和所述 第二公共电极线的材料为金属铜。
6、 如权利要求 3或 4所述的阵列基板制作方法， 其中， 所述步骤 S1中 形成第一栅极和第一公共电极线的图形的金属包括 Ta、 Cr、 Mo、 Ti或其合 金。
7、如权利要求 3或 4所述的阵列基板制作方法， 其中，金属薄膜的厚度 为 2000A ~ 6000A。
8、 如权利要求 3或 4所述的阵列基板制作方法， 其中， 所述步骤 S2.3 中通过热氧化或等离子氧化工艺将所述金属电极表面氧化成金属氧化物。
9、一种阵列基板， 包括位于基板上的栅极及覆盖在所述栅极上的栅绝缘 层， 其中， 所述栅极包括第一栅极和覆盖所述第一栅极的第二栅极， 所述栅 绝缘层为所述第二栅极的金属表面氧化得到的金属氧化物绝缘层。
10、 如权利要求 9所述的阵列基板， 其中， 该阵列基板还包括位于所述 基板上的公共电极线及覆盖在该公共电极线上的栅绝缘层； 所述公共电极线 包括第一公共电极线和覆盖该第一公共电极线的第二公共电极线， 而且所述 第二公共电极线上方的栅绝缘层为所述第二公共电极线的金属表面氧化得到 的金属氧化物绝缘层。
11、如权利要求 9或 10所述的阵列基板， 其中， 所述第二栅极和所述第 二公共电极线的材料为金属铜。
12、 一种显示装置， 包括如权利要求 9-11任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/125,648 US9786506B2 (en) | 2012-03-23 | 2012-11-15 | Array substrate, manufacturing method therefor and display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210080924.8 | 2012-03-23 | ||
| CN2012100809248A CN102629592A (zh) | 2012-03-23 | 2012-03-23 | 阵列基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013139135A1 true WO2013139135A1 (zh) | 2013-09-26 |
Family
ID=46587820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2012/084701 WO2013139135A1 (zh) | 2012-03-23 | 2012-11-15 | 阵列基板及其制作方法、显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9786506B2 (zh) |
| CN (1) | CN102629592A (zh) |
| WO (1) | WO2013139135A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629592A (zh) | 2012-03-23 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| TWI651574B (zh) * | 2015-01-12 | 2019-02-21 | 友達光電股份有限公司 | 顯示面板及其製造方法 |
| CN104966674A (zh) * | 2015-07-09 | 2015-10-07 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板的制备方法及相关装置 |
| CN105632896B (zh) * | 2016-01-28 | 2018-06-15 | 深圳市华星光电技术有限公司 | 制造薄膜晶体管的方法 |
| CN105977151A (zh) * | 2016-06-03 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN107272245A (zh) * | 2017-08-22 | 2017-10-20 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
| CN108735763A (zh) * | 2018-05-29 | 2018-11-02 | 深圳市华星光电技术有限公司 | 一种tft阵列基板、显示面板 |
| CN110867410A (zh) * | 2019-10-25 | 2020-03-06 | 惠州市华星光电技术有限公司 | 一种显示面板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1726600A (zh) * | 2002-12-11 | 2006-01-25 | 三星电子株式会社 | 用于x射线检测器的薄膜晶体管阵列面板 |
| CN101131936A (zh) * | 2007-09-21 | 2008-02-27 | 北京大学 | 一种利用外延工艺制备鳍形场效应晶体管的方法 |
| CN102629592A (zh) * | 2012-03-23 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124162A (ja) * | 1982-12-29 | 1984-07-18 | Sharp Corp | 薄膜トランジスタ |
| JP3392440B2 (ja) * | 1991-12-09 | 2003-03-31 | 株式会社東芝 | 多層導体層構造デバイス |
| KR950010661B1 (ko) * | 1992-11-07 | 1995-09-21 | 엘지전자주식회사 | 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조 |
| JP2002208592A (ja) * | 2001-01-09 | 2002-07-26 | Sharp Corp | 絶縁膜の形成方法、半導体装置、製造装置 |
| JP2003228081A (ja) * | 2002-01-31 | 2003-08-15 | Nec Corp | 液晶表示装置及びその製造方法 |
| TW200731589A (en) | 2006-02-06 | 2007-08-16 | Yang Jae Woo | Organic thin film transistor using ultra-thin metal oxide as gate dielectric and fabrication method thereof |
| KR101244895B1 (ko) * | 2006-04-06 | 2013-03-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| JP2008021838A (ja) * | 2006-07-13 | 2008-01-31 | Dainippon Printing Co Ltd | 有機半導体素子の製造方法 |
| KR20080008562A (ko) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
| CN101211929A (zh) * | 2006-12-29 | 2008-07-02 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
| KR101319944B1 (ko) * | 2007-03-29 | 2013-10-21 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판의 제조 방법 |
| CN101995714B (zh) * | 2009-08-28 | 2012-10-17 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
-
2012
- 2012-03-23 CN CN2012100809248A patent/CN102629592A/zh active Pending
- 2012-11-15 US US14/125,648 patent/US9786506B2/en active Active
- 2012-11-15 WO PCT/CN2012/084701 patent/WO2013139135A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1726600A (zh) * | 2002-12-11 | 2006-01-25 | 三星电子株式会社 | 用于x射线检测器的薄膜晶体管阵列面板 |
| CN101131936A (zh) * | 2007-09-21 | 2008-02-27 | 北京大学 | 一种利用外延工艺制备鳍形场效应晶体管的方法 |
| CN102629592A (zh) * | 2012-03-23 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140110719A1 (en) | 2014-04-24 |
| US9786506B2 (en) | 2017-10-10 |
| CN102629592A (zh) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| WO2013139135A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US9240485B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| US9647013B2 (en) | Manufacturing method of TFT array substrate | |
| WO2016041304A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| JP6818554B2 (ja) | アレイ基板の製造方法、アレイ基板および表示装置 | |
| US9646997B2 (en) | Array substrate, method for manufacturing the same and display device | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| US7858412B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| WO2014206035A1 (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| WO2013127200A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| US9379147B2 (en) | Thin-film transistor array substrate and manufacturing method thereof | |
| JP2015501549A (ja) | 薄膜トランジスターアレイ基板 | |
| WO2013127201A1 (zh) | 阵列基板和其制造方法以及显示装置 | |
| WO2015039381A1 (zh) | 阵列基板及其制备方法与显示装置 | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| EP3185287B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| US20170003529A1 (en) | Array substrate, method for manufacturing the same and liquid crystal display device | |
| WO2015024337A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
| TW200828593A (en) | TFT substrate and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12872062 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 14125648 Country of ref document: US |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 32PN | Ep: public notification in the ep bulletin as address of the adressee cannot be established |
Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 01.12.2014) |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 12872062 Country of ref document: EP Kind code of ref document: A1 |