CN110867410A - 一种显示面板及其制作方法 - Google Patents
一种显示面板及其制作方法 Download PDFInfo
- Publication number
- CN110867410A CN110867410A CN201911028745.8A CN201911028745A CN110867410A CN 110867410 A CN110867410 A CN 110867410A CN 201911028745 A CN201911028745 A CN 201911028745A CN 110867410 A CN110867410 A CN 110867410A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- manufacturing
- display panel
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 95
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 22
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical group 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 5
- 239000005751 Copper oxide Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910000431 copper oxide Inorganic materials 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims 2
- 229910052714 tellurium Inorganic materials 0.000 claims 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000011701 zinc Substances 0.000 claims 1
- 239000011787 zinc oxide Substances 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- SKJCKYVIQGBWTN-UHFFFAOYSA-N (4-hydroxyphenyl) methanesulfonate Chemical compound CS(=O)(=O)OC1=CC=C(O)C=C1 SKJCKYVIQGBWTN-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LAJZODKXOMJMPK-UHFFFAOYSA-N tellurium dioxide Chemical compound O=[Te]=O LAJZODKXOMJMPK-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示面板及其制作方法，该方法板包括：在衬底基板上制作第一金属层，对所述第一金属层进行图案化处理得到第一金属部；对所述第一金属部的表面进行氧化处理，使所述第一金属部的表面发生氧化反应，以形成栅绝缘层；其中未发生氧化反应的第一金属部形成栅极；在所述栅绝缘层上制作半导体层，所述半导体层用于形成沟道。本发明的显示面板及其制作方法，能够提高生产效率以及降低生产成本。
Description
【技术领域】
本发明涉及显示技术领域，特别是涉及一种显示面板及其制作方法。
【背景技术】
现有的显示面板的薄膜晶体管结构包括金属栅极、非金属栅极绝缘层、半导体层、金属源漏极以及非金属钝化层。
现有的栅极绝缘层设于栅极和未被栅极覆盖的衬底基板上，通常采用化学气相沉积(CVD)工艺制作栅极绝缘层、半导体层以及钝化层，但由于CVD工艺的沉积速率较低，且CVD机台比较昂贵，从而降低了生产效率以及增加了生产成本。
因此，有必要提供一种显示面板及其制作方法，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种显示面板及其制作方法，能够提高生产效率以及降低生产成本。
为解决上述技术问题，本发明提供一种显示面板的制作方法，包括：
在衬底基板上制作第一金属层，对所述第一金属层进行图案化处理得到第一金属部；
对所述第一金属部的表面进行氧化处理，使所述第一金属部的表面发生氧化反应，以形成栅绝缘层；其中未发生氧化反应的第一金属部形成栅极；
在所述栅绝缘层上制作半导体层，所述半导体层用于形成沟道。
本发明还提供一种显示面板，包括：
衬底基板；
栅极，设于所述衬底基板上，所述栅极的材料为金属材料；
栅绝缘层，包覆在所述栅极外，其中所述栅绝缘层的材料为金属氧化物，所述栅绝缘层和所述栅极具有相同的金属元素；
半导体层，设于所述栅绝缘层上。
本发明的显示面板及其制作方法，通过对所述第一金属部的表面进行氧化处理，使所述第一金属部的表面发生氧化反应，以形成栅绝缘层；其中未发生氧化反应的第一金属部形成栅极；由于对第一金属部进行氧化处理得到栅绝缘层，因此减少了CVD制程工序，从而提高了生产效率，此外还降低了生产成本。
【附图说明】
图1为现有显示面板的结构示意图；
图2为本发明实施例一的显示面板的制作方法的第一步的结构示意图；
图3为本发明实施例一的显示面板的制作方法的第二步的结构示意图；
图4为本发明实施例一的显示面板的制作方法的第三步至第六步的结构示意图；
图5为本发明实施例二的显示面板的制作方法的第四步的结构示意图；
图6为本发明实施例二的显示面板的制作方法的第五步和第六步的结构示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
如图1所示，现有的显示面板的截面结构包括衬底基板11、第一金属层12、半导体层13、第二金属层14、钝化层15、像素电极16。其中第一金属层12包括栅极121，第二金属层14包括源极141和漏极142。像素电极16与漏极142电性连接。
请参照图2至4，图2为本发明实施例一的显示面板的制作方法的第一步的结构示意图。
本实施例的显示面板的制作方法包括：
S101、在衬底基板上制作第一金属层，对所述第一金属层进行图案化处理得到栅极；
例如，如图2所示，在衬底基板11上制作第一金属层12，对所述第一金属层12进行图案化处理得到第一金属部121。
S102、对所述第一金属部的表面进行氧化处理，使所述第一金属部的表面发生氧化反应，以形成栅绝缘层；
例如，如图3所示，对所述第一金属部121的表面进行氧化处理，使所述第一金属部121的表面发生氧化反应，以形成栅绝缘层22。其中未发生氧化反应的第一金属部形成栅极21。也即位于所述栅绝缘层22内部的第一金属部形成栅极21。
当第一金属层12的材料为铝时，在一实施方式中，可采用相对较低的温度下对所述第一金属部121的表面进行氧化处理，使所述第一金属部121的表面发生氧化反应，形成氧化铝(Al2O3)。在另一实施方式中，在预设高温范围内(比如500℃至1000℃)，对所述第一金属部的表面进行氧化处理，使所述第一金属部121的表面发生氧化反应，形成α相氧化铝。
当第一金属层12的材料为铜时，对所述第一金属部121的表面进行氧化处理，使所述第一金属部121的表面发生氧化反应，形成氧化铜。
由于氧化铝和氧化铜的耐酸碱性相对比较弱，为了避免栅绝缘层受损，后续蚀刻工艺中可优选采用干法刻蚀。优选地，所述栅绝缘层23的材料α相氧化铝，由于α相氧化铝的耐酸碱性更强，因此可以进一步提高绝缘效果，后续蚀刻工艺中可优选采用干法或湿法刻蚀。
当然可以理解的，本实施例的第一金属层的材料不限于此，只要氧化后形成的金属氧化物具有绝缘性能均可。
S103、在所述栅绝缘层上制作半导体层，所述半导体层用于形成沟道。
例如，如图4所示，在所述栅绝缘层23上制作半导体层23，所述半导体层23用于形成沟道。在一实施方式中，所述半导体层23可采用物理气相沉积工艺制作得到的，由于采用物理气相沉积工艺制作半导体层，可以进一步减少化学气相沉积工艺的工序，进一步提高了制程效率。比如所述半导体层23的材料可包括铟镓锌氧化物、铟锌碲氧化物以及铟镓锌碲氧化物中的至少一种。当然可以理解的，所述半导体层23也可采用现有工艺制作。
S104、在所述半导体层上制作第二金属层，对所述第二金属层进行图案化处理得到源极和漏极；
例如，如图4所示，可在所述半导体层23上制作一第一绝缘层14’，之后在该第一绝缘层14’上制作第二金属层14，对所述第二金属层14进行图案化处理得到源极141和漏极142。所述第一绝缘层14’的材料可为氧化硅或是氮化硅。第一绝缘层14’可设置有连接孔。源极141和漏极142通过连接孔与半导体层23连接。
S105、在所述源极和漏极上制作钝化层，所述钝化层上设置有过孔。
例如，如图4所示，在所述源极141和漏极142上制作钝化层15，所述钝化层15中可设置有过孔(图中未标出)。
S106、在所述钝化层上制作像素电极。
例如，如图4所示，在所述钝化层15和所述过孔内制作整层导电层，然后对该导电层进行图案化处理得到像素电极16。像素电极16通过过孔与漏极连接。
如图4所示，本实施例还提供一种显示面板包括衬底基板11、栅极21、栅绝缘层22、半导体层23，此外还可包括依次设于所述半导体层23上的第一绝缘层14’、源极141和漏极142、钝化层15以及像素电极16。
栅极21设于所述衬底基板11上。所述栅极21的材料为金属材料。
栅绝缘层22覆盖在所述栅极21外，也即所述栅极21位于所述栅绝缘层22内。所述栅绝缘层22的材料为金属氧化物，所述栅绝缘层22和所述栅极21具有相同的金属元素。在一实施方式中，所述栅极21的材料包括铝和铜中的至少一种，所述栅绝缘层23的材料包括氧化铝、α相氧化铝以及氧化铜铜中的至少一种。
半导体层23设于所述栅绝缘层22上。比如所述半导体层23的材料可包括铟镓锌氧化物、铟锌碲氧化物以及铟镓锌碲氧化物中的至少一种。
由于对第一金属部进行氧化处理得到栅绝缘层，因此减少了CVD制程工序，从而提高了生产效率，此外降低了生产成本。
请参照图5至6，图5为本发明实施例二的显示面板的制作方法的第四步的结构示意图。
本实施例的显示面板的制作方法与上一实施例的不同之处在于：第四步至第六步的步骤不同，具体替换为：
S204、在所述半导体层上制作第二金属层，对所述第二金属层进行图案化处理分别得到第二金属部和第三金属部；
例如，如图5所示，可在所述半导体层23上制作一第一绝缘层14’，之后在该第一绝缘层14’上制作第二金属层24，对所述第二金属层24进行图案化处理分别得到第二金属部242和第三金属部243。
S205、对所述第二金属部的表面进行氧化处理，使所述第二金属部的表面发生氧化反应，以形成第一钝化层；并对所述第三金属部的表面进行氧化处理，使所述第三金属部的表面发生氧化反应，以形成第二钝化层。
例如，如图6所示，可同时对所述第二金属部242和所述第三金属部243的表面进行氧化处理，使所述第二金属部242和第三金属部243的表面均发生氧化反应，分别形成第一钝化层31和第二钝化层33。其中未发生氧化反应的第二金属部242形成源极32；其中未发生氧化反应的第三金属部243形成漏极33。也即位于所述第一钝化层31内部的第二金属部形成源极32；其中位于所述第二钝化层内部33的第二金属部形成漏极34。所述第二钝化层33中可设置有过孔(图中未标出)。
其中所述第二金属层24的材料包括铝或铜，所述第一钝化层31和所述第二钝化层33的材料均包括氧化铝、α相氧化铝以及氧化铜中的至少一种，具体氧化过程与第一金属部的氧化过程相同，在此不再赘述。
S206、在所述过孔内和所述第二钝化层上制作像素电极。
例如，如图6所示，在所述第二钝化层33和所述过孔内制作整层导电层，然后对该导电层进行图案化处理得到像素电极16。像素电极16通过过孔与漏极34连接。
如图6所示，本实施例还提供一种显示面板，本实施例的显示面板与上一实施例的区别在于：本实施例的显示面板中的第一绝缘层14’以上的结构与上一实施例不同，其中本实施例的显示面板还包括设于第一绝缘层14’上的源极32和漏极34、第一钝化层31、第二钝化层33以及像素电极16。
源极32和漏极34均设于第一绝缘层14’上，源极32和漏极34均通过连接孔与半导体层23连接。所述源极32的材料和漏极34的材料均为金属材料。
第一钝化层31包覆在所述源极32外，也即所述源极32位于所述第一钝化层31内。
第二钝化层33包覆在所述漏极34外，也即所述漏极34位于所述第二钝化层33内。第二钝化层33开设有过孔。所述第一钝化层31的材料和所述第二钝化层33的材料均为金属氧化物，且所述第一钝化层31、所述第二钝化层33、所述源极32以及所述漏极34具有相同的金属元素。
像素电极16设于所述第二钝化层33上和所述过孔内，像素电极16通过过孔与漏极34连接。
可以理解的，本发明的显示面板的制作方法可采用上述方法制作。
在上一实施例的基础上，由于对第二金属部和第三金属部进行氧化处理得到钝化层，因而进一步减少了CVD制程工序，从而进一步提高了生产效率，此外进一步降低了生产成本。
本发明的显示面板及其制作方法，通过对所述第一金属部的表面进行氧化处理，使所述第一金属部的表面发生氧化反应，以形成栅绝缘层；其中位于所述栅绝缘层内部的第一金属部形成栅极；由于对第一金属部进行氧化处理得到栅绝缘层，减少了CVD制程工序，从而提高了生产效率，此外还降低了生产成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种显示面板的制作方法，其特征在于，包括：
在衬底基板上制作第一金属层，对所述第一金属层进行图案化处理得到第一金属部；
对所述第一金属部的表面进行氧化处理，使所述第一金属部的表面发生氧化反应，以形成栅绝缘层；其中未发生氧化反应的第一金属部形成栅极；
在所述栅绝缘层上制作半导体层，所述半导体层用于形成沟道。
2.根据权利要求1所述的显示面板的制作方法，其特征在于，所述第一金属层的材料包括铝和铜中的至少一种，所述栅绝缘层的材料包括氧化铝、α相氧化铝以及氧化铜中的至少一种。
3.根据权利要求1所述的显示面板的制作方法，其特征在于，所述方法还包括：
在所述半导体层上制作第二金属层，对所述第二金属层进行图案化处理分别得到第二金属部和第三金属部；
对所述第二金属部的表面进行氧化处理，使所述第二金属部的表面发生氧化反应，以形成第一钝化层，其中未发生氧化反应的第二金属部形成源极；
对所述第三金属部的表面进行氧化处理，使所述第三金属部的表面发生氧化反应，以形成第二钝化层，其中未发生氧化反应的第三金属部形成漏极。
4.根据权利要求3所述的显示面板的制作方法，其特征在于，所述第二金属层的材料包括铝和铜中的至少一种，所述第一钝化层和所述第二钝化层的材料均包括氧化铝、α相氧化铝以及氧化铜中的至少一种。
5.根据权利要求3所述的显示面板的制作方法，其特征在于，所述方法还包括：
在所述第二钝化层上设置过孔；
在所述过孔内和所述第二钝化层上制作像素电极，所述像素电极通过所述过孔与所述漏极连接。
6.根据权利要求1所述的显示面板的制作方法，其特征在于，
所述半导体层是采用物理气相沉积工艺制作得到的。
7.根据权利要求6所述的显示面板的制作方法，其特征在于，
所述半导体层的材料包括铟镓锌氧化物、铟锌碲氧化物以及铟镓锌碲氧化物中的至少一种。
8.一种显示面板，其特征在于，包括：
衬底基板；
栅极，设于所述衬底基板上，所述栅极的材料为金属材料；
栅绝缘层，包覆在所述栅极外，其中所述栅绝缘层的材料为金属氧化物，所述栅绝缘层和所述栅极具有相同的金属元素；
半导体层，设于所述栅绝缘层上。
9.根据权利要求8所述的显示面板，其特征在于，所述栅极的材料包括铝和铜中的至少一种，所述栅绝缘层的材料包括氧化铝、α相氧化铝以及氧化铜中的至少一种。
10.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括：
源极和漏极，均设于所述半导体层上；所述源极的材料和所述漏极的材料均为金属材料；
第一钝化层，包覆在所述源极外；
第二钝化层，包覆在所述漏极外，其中所述第一钝化层的材料和所述第二钝化层的材料均为金属氧化物，所述第二钝化层上设置有过孔，所述第一钝化层、所述第二钝化层、所述源极以及所述漏极具有相同的金属元素。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911028745.8A CN110867410A (zh) | 2019-10-25 | 2019-10-25 | 一种显示面板及其制作方法 |
| PCT/CN2019/127786 WO2021077601A1 (zh) | 2019-10-25 | 2019-12-24 | 一种显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911028745.8A CN110867410A (zh) | 2019-10-25 | 2019-10-25 | 一种显示面板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110867410A true CN110867410A (zh) | 2020-03-06 |
Family
ID=69654768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911028745.8A Pending CN110867410A (zh) | 2019-10-25 | 2019-10-25 | 一种显示面板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110867410A (zh) |
| WO (1) | WO2021077601A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017881A (zh) * | 2006-02-06 | 2007-08-15 | 梁在宇 | 使用超薄金属氧化物栅极介电层的有机薄膜晶体管及其制造方法 |
| CN102522429A (zh) * | 2011-12-28 | 2012-06-27 | 华南理工大学 | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 |
| CN102629592A (zh) * | 2012-03-23 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI474409B (zh) * | 2012-02-14 | 2015-02-21 | Innocom Tech Shenzhen Co Ltd | 薄膜電晶體及其製作方法及顯示器 |
| CN103515508A (zh) * | 2012-06-19 | 2014-01-15 | 茂邦电子有限公司 | 发光二极管封装及其所使用的散热模块 |
| TWI538270B (zh) * | 2013-11-21 | 2016-06-11 | 元太科技工業股份有限公司 | 電晶體結構及其製作方法 |
| CN106952948A (zh) * | 2016-01-06 | 2017-07-14 | 中华映管股份有限公司 | 主动元件及其制作方法 |
| CN108231674A (zh) * | 2018-02-05 | 2018-06-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN109148539A (zh) * | 2018-08-29 | 2019-01-04 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及制备方法、显示装置 |
-
2019
- 2019-10-25 CN CN201911028745.8A patent/CN110867410A/zh active Pending
- 2019-12-24 WO PCT/CN2019/127786 patent/WO2021077601A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017881A (zh) * | 2006-02-06 | 2007-08-15 | 梁在宇 | 使用超薄金属氧化物栅极介电层的有机薄膜晶体管及其制造方法 |
| CN102522429A (zh) * | 2011-12-28 | 2012-06-27 | 华南理工大学 | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 |
| CN102629592A (zh) * | 2012-03-23 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021077601A1 (zh) | 2021-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6642931B2 (ja) | 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法 | |
| CN105762195B (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
| WO2017202115A1 (zh) | 薄膜晶体管及其制作方法、衬底基板及显示装置 | |
| CN103903987B (zh) | 基于自对准的悬浮石墨烯晶体管制造方法 | |
| US10170506B2 (en) | LTPS array substrate and method for producing the same | |
| WO2016169162A1 (zh) | 一种制作阵列基板的方法及其阵列基板和显示装置 | |
| CN100396609C (zh) | 微小线宽金属硅化物的制作方法 | |
| CN104362180A (zh) | 一种薄膜晶体管及其制作方法、显示基板和显示装置 | |
| CN110867410A (zh) | 一种显示面板及其制作方法 | |
| CN105514122A (zh) | Tft阵列基板及其制造方法 | |
| CN105810574A (zh) | 金属绝缘体半导体（mis）接触及其形成方法以及晶体管 | |
| CN106033731B (zh) | 半导体元件及其制作方法 | |
| CN109545750B (zh) | 薄膜晶体管基板的制作方法及其薄膜晶体管基板 | |
| CN112242406A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110047848B (zh) | 一种阵列基板及其制备方法 | |
| CN104362098A (zh) | 氧化物薄膜晶体管及其制备方法 | |
| KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20060216895A1 (en) | Power semiconductor device having buried gate bus and process for fabricating the same | |
| JPS62154784A (ja) | 半導体装置 | |
| JP2002033294A (ja) | Ｍｏｓトランジスタを改善するための勾配型／階段型シリサイドプロセス | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JP2013122947A (ja) | 半導体装置の製造方法 | |
| TWI600164B (zh) | 微電子結構及其形成方法（一） | |
| CN109148299B (zh) | 半导体装置及其制造方法 | |
| CN104779202A (zh) | 一种制作阵列基板的方法及其阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200306 |