CN109148299B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109148299B
CN109148299B CN201710505687.8A CN201710505687A CN109148299B CN 109148299 B CN109148299 B CN 109148299B CN 201710505687 A CN201710505687 A CN 201710505687A CN 109148299 B CN109148299 B CN 109148299B
Authority
CN
China
Prior art keywords
layer
contact hole
metal silicide
low
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710505687.8A
Other languages
English (en)
Other versions
CN109148299A (zh
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710505687.8A priority Critical patent/CN109148299B/zh
Publication of CN109148299A publication Critical patent/CN109148299A/zh
Application granted granted Critical
Publication of CN109148299B publication Critical patent/CN109148299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Abstract

本发明公开了半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，包括位于衬底上的一个或多个半导体鳍片；位于鳍片上的栅极结构；位于鳍片中在栅极结构至少一侧的有源区；以及至少覆盖有源区的层间电介质层；在层间电介质层和栅极结构之上形成硬掩模层；通过刻蚀形成在有源区上方的穿过硬掩膜层并延伸到有源区的接触孔；在接触孔的底部沉积第一金属硅化物层；在接触孔的侧壁上形成侧壁电介质层。由于在接触孔的底部设置金属硅化物层，能够接触电阻，在接触孔的侧壁上形成的侧壁电介质层能够有效避免接触件与栅极之间的漏电现象发生，并减小接触件与栅极之间的寄生电容，能够提高半导体装置的性能。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及半导体装置及其制造方法。
背景技术
鳍式场效应晶体管(Fin Field-Effect Transistor，简称为FinFET)是一种新的互补式金氧半导体(CMOS)晶体管，具有较好的短沟道效应控制能力、较高的驱动电流和较低的耗电量，具有功耗低，面积小的优点，其有希望延续摩尔定律，已经开始14纳米节点推进。目前，在鳍式场效应晶体管形成有源区的接触件的工艺中，通常采用自对准技术刻蚀出到达有源区的接触孔，并在接触孔中填充导电材料，形成接触件。在接触关键尺寸小于或等于24nm时，在接触孔内填充导电材料形成接触件后，接触件与源极或漏极之间的接触电阻变大，容易发生栅极与接触件之间的漏电现象，并且接触件与栅极之间的寄生电容较小，影响产品的质量。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。
本发明一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明一个实施例的目的之一是：提供一种半导体装置，从而减小接触件与源极和漏极之间接触电阻以及接触件与栅极之间的寄生电容。
根据本发明的第一方法，提供了一种半导体装置的制造方法，其特征在于，包括以下步骤：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的一个或多个半导体鳍片；位于所述鳍片上的栅极结构；位于所述鳍片中在所述栅极结构至少一侧的有源区；以及至少覆盖所述有源区的层间电介质层；在所述层间电介质层和所述栅极结构之上形成硬掩模层；利用图案化的掩模通过刻蚀形成在所述有源区上方的穿过所述硬掩膜层并延伸到所述有源区的接触孔；在所述接触孔的底部沉积第一金属硅化物层；在所述接触孔的侧壁上形成侧壁电介质层。
在一些实施例中，以导电材料填充所述接触孔以形成到所述第一金属硅化物层的接触件。
在一些实施例中，所述在所述接触孔的侧壁上形成侧壁电介质层的步骤包括：通过沉积工艺在所述接触孔的侧壁、所述第一金属硅化物层和所述硬掩模层上形成低K材料层；对所述低K材料层进行刻蚀处理，去除在所述硬掩模层上的以及在所述第一金属硅化物层上的低K材料层；其中，在所述接触孔的侧壁上保留的低K材料层作为所述侧壁电介质层。
在一些实施例中，所述去除在所述第一金属硅化物层上的低K材料层的步骤包括：在形成低K材料层之后，对所述接触孔侧壁上的低K材料层进行表面刻蚀处理，并以其作为掩模刻蚀在所述第一金属硅化物层上的低K材料层。
在一些实施例中，在对所述低K材料层进行刻蚀处理之后，所述方法还包括：在所述第一金属硅化物层上沉积第二金属硅化物层。
在一些实施例中，在所述接触孔的侧壁上保留的低K材料层的厚度为2－10nm；所述第一金属硅化物层的厚度为1－3nm，所述第二金属硅化物层的厚度为1－2nm。
在一些实施例中，所述低K材料层的材料包括：SiCON、SiBOCN、SiCN；所述低K材料层的k值为3－5；所述第一金属硅化物层和所述第二金属硅化物层的材料包括：钛硅化合物。
在一些实施例中，所述接触孔的深度为5－30nm，所述接触孔的宽度为30－40nm。
在一些实施例中，所述栅极结构包括：包绕所述鳍片的至少一部分的栅极电介质；在所述栅极电介质上的金属栅极；以及在所述金属栅极两侧的间隔物。
在一些实施例中，去除所述图案化的掩模。
根据本发明的第二方面，提供一种半导体装置，包括：半导体衬底；位于所述半导体衬底上的一个或多个鳍片；位于所述鳍片上的栅极结构；位于所述鳍片上在所述栅极结构两侧的源极和漏极；覆盖在所述源极和所述漏极上的层间电介质层；以及在所述层间电介质层和所述栅极结构上的硬掩模层；在所述源极或所述漏极上方穿过所述硬掩膜层并延伸到所述源极或所述漏极的接触孔；在所述接触孔的侧壁上的低K材料层；在所述接触孔的底部沉积成的金属硅化物层；在所述接触孔中接触所述金属硅化物层的金属连接件。
在一些实施例中，所述低K材料层的材料包括：SiCON、SiBOCN、SiCN；所述低K材料层的k值为3－5；所述金属硅化物层的材料包括：钛硅化合物。
在一些实施例中，所述栅极结构为高k金属栅极结构。
在一些实施例中，所述接触孔的深度为3－30nm，所述接触孔的宽度为30－40nm。
在一些实施例中，所述低K材料层的厚度为2－10nmm，k值为3－5；所述金属硅化物层的厚度为1.5－5nm。
本发明中，在接触孔的底部沉积金属硅化物层，在接触孔的侧壁上形成侧壁电介质层，金属硅化物层能够减小接触件与源极和漏极之间的接触电阻，侧壁电介质层能够有效避免接触件与栅极之间的漏电现象发生，并且，由于添加了侧壁电介质层，减小了接触件与栅极之间的寄生电容，能够提高半导体装置的性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一些实施例的半导体装置的制造方法的流程图。
图2是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图3是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图4是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图5是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图6是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图7是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。下文中的“第一”、“第二”等，仅仅为描述上相区别，并没有其它特殊的含义。
图1是示出根据本发明一些实施例的半导体装置的制造方法的流程图。图2至图7分别是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的若干阶段的结构的横截面示意图。下面结合图1以及图2至图7描述本发明实施例的半导体装置的制造过程。
步骤S11，提供衬底结构，衬底结构包括：衬底，位于衬底上的一个或多个半导体鳍片。如图2、3所示，衬底结构包括：衬底(例如硅衬底)20、位于该衬底20上的2个鳍片22、23，鳍片的材料可以为硅。
位于鳍片上的栅极可以有多种结构，例如，栅极结构包括：包绕鳍片的至少一部分的栅极电介质、在栅极电介质上的金属栅极和在金属栅极两侧的间隔物。栅极可以采用多种工艺方法进行制造，例如，采用HKMG(high-k绝缘层-金属蹦极)制造工艺等。
在一些实施例中，位于鳍片23上的栅极结构包括：栅极30、功函数调节层31、高K电介质层32、栅极电介质3和间隔物34。位于鳍片22上的栅极结构包括：栅极40、功函数调节层41、高K电介质层42、栅极绝缘物43和间隔物44。
在栅极结构至少一侧具有有源区。半导体装置可为NMOS型或PMOS型。有源区可以包括源极51和漏极52、源极53和漏极54。在源极51和漏极52、源极53和漏极54上覆盖有源区的层间电介质层26。层间电介质层26可以为氧化硅。在一个实施例中，衬底结构还可以包括第一绝缘物24和第二绝缘物27，在层间电介质层26和栅极结构之上形成氮化硅层21。
步骤S12，在层间电介质层26和栅极结构之上形成硬掩模层。
步骤S13，利用图案化的掩模通过刻蚀形成在有源区上方的穿过硬掩膜层并延伸到有源区的接触孔。如图2所示，可以采用干刻蚀法，在经过刻蚀后，在源极51和漏极52，以及源极53和漏极54的上方形成了延伸到源极51、漏极52、源极53和漏极54的接触孔12。接触孔的尺寸可以根据不同的需求进行设置，例如，接触孔的深度为5－30nm，第一接触孔的宽度为30－40nm。
在一些实施例中，对衬底结构进行刻蚀以形成接触孔的执行条件可以根据不同的工艺要求进行设置。例如，将C4F8、C4F6连同氧气和载流气体通入反应腔室，在10毫托至100毫托的压强下，在100w至2000w的功率下执行，例如10000W；其中，C4F8的气体流量范围为10sccm至50sccm，例如20sccm；C4F6的气体流量范围为10sccm至50sccm，例如30sccm；氧气的气体流量范围为5sccm至30sccm，例如15sccm；载流气体的气体流量范围为50sccm至1000sccm，例如500sccm。
步骤S14，在接触孔的底部沉积第一金属硅化物层。如图3所示，在接触孔12的底部沉积第一金属硅化物层14。
在步骤S15，在接触孔的侧壁上形成侧壁电介质层。
如图4所示，可以通过多种工艺形成在接触孔侧壁上的侧壁电介质层。例如，通过沉积工艺在接触孔12的侧壁、第一金属硅化物层14和硬掩模层21上形成低K材料层，分别为第一低K材料层15、第二低K材料层16和第三低K材料层17。
低K材料层的材料包括：SiCON、SiBOCN、SiCN等。低K材料层的，K值为3－5，例如4。第一低K材料层15、第二低K材料层16和第三低K材料层17的厚度为2－10nm，例如8nm。
如图5所示，可以采用干刻法对低K材料层进行刻蚀处理，去除在硬掩模层21上的第一低K材料层15以及在第一金属硅化物层14上的第三低K材料层17。在接触孔的侧壁上保留的第二低K材料层16作为侧壁电介质层，在接触孔12的侧壁上保留的低K材料层的厚度为2－10nm。
在步骤S15中，可以对接触孔侧壁上的第二低K材料层16进行表面刻蚀处理，保证接触孔的尺寸以及侧壁的光洁度，并以第二低K材料层16作为掩模刻蚀在第一金属硅化物层14上的第三低K材料层17。
在一些实施例中，如图6所示，在第一金属硅化物层14上沉积第二金属硅化物层18，用于补偿在刻蚀第三低K材料层17后第一金属硅化物层14的材料损失。第一金属硅化物层和第二金属硅化物层的材料可以包括钛硅化合物等。
如图7所示，以导电材料填充第一接触孔以形成到第二金属硅化物层18的接触件19。导电材料可以为钨等。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。在接触孔的底部沉积金属硅化物层，在接触孔的侧壁上形成低K材料层，金属硅化物层能够减小接触件与源极或漏极之间的接触电阻，低K材料层使得接触孔的孔径较小，并使接触件距离栅极较远，能够有效避免接触件与栅极之间的漏电现象发生，并且，低K材料层可以减小接触件与栅极之间的寄生电容，提高了产品的质量。
本发明还提供了一种半导体装置，例如如图7所示，该半导体装置可以包括：半导体衬底20；位于半导体衬底上的一个或多个鳍片22、23；位于鳍片上的栅极结构；位于鳍片22、23上在栅极结构两侧的源极51、53和漏极52、54。覆盖在源极51、53和漏极52、54上的层间电介质层26，以及在层间电介质层26和栅极结构上的硬掩模层；在源极51、53或漏极52、54上方穿过硬掩膜层并延伸到源极51、53或漏极52、54的接触孔12；在接触孔的侧壁上的低K材料层(第二低K材料层16)；在接触孔的底部沉积成的金属硅化物层，金属硅化物层可以由第一金属硅化物层14和第二金属硅化物层18组成；在接触孔中接触金属硅化物层的金属连接件19。
在一些实施例中，低K材料层的材料包括：SiCON、SiBOCN、SiCN等；低K材料层16的k值为3－5；第一金属硅化物层14和第二金属硅化物层18的材料包括：钛硅化合物等。栅极结构为高k金属栅极结构。
上述实施例中的半导体装置的制造方法及半导体装置，在接触孔的底部沉积金属硅化物层，在接触孔的侧壁上形成侧壁电介质层，金属硅化物层能够减小接触件与源极和漏极之间的接触电阻，侧壁电介质层能够有效避免接触件与栅极之间的漏电现象发生，并减小接触件与栅极之间的寄生电容，能够提高半导体装置的性能。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (7)

1.一种半导体装置的制造方法，其特征在于，包括以下步骤：
提供衬底结构，所述衬底结构包括：
衬底；
位于所述衬底上的一个或多个半导体鳍片；
位于所述鳍片上的栅极结构；
位于所述鳍片中在所述栅极结构至少一侧的有源区；以及至少覆盖所述有源区的层间电介质层；
在所述层间电介质层和所述栅极结构之上形成硬掩模层；
利用图案化的掩模通过刻蚀形成在所述有源区上方的穿过所述硬掩模 层并延伸到所述有源区的接触孔；
在所述接触孔的底部沉积第一金属硅化物层；
在所述接触孔的侧壁上形成侧壁电介质层，包括：
通过沉积工艺在所述接触孔的侧壁、所述第一金属硅化物层和所述硬掩模层上形成低K材料层；
对所述低K材料层进行刻蚀处理，去除在所述硬掩模层上的以及在所述第一金属硅化物层上的低K材料层，其中，在所述接触孔的侧壁上保留的低K材料层作为所述侧壁电介质层；
在对所述低K材料层进行刻蚀处理之后，在所述第一金属硅化物层上沉积第二金属硅化物层；
其中，所述低K材料层的材料包括：SiCON、SiBOCN、SiCN；所述低K材料层的k值为3－5；所述第一金属硅化物层和所述第二金属硅化物层的材料包括：钛硅化合物；所述在所述接触孔的侧壁上保留的低K材料层的厚度为2－10nm；所述第一金属硅化物层的厚度为1－3nm，所述第二金属硅化物层的厚度为1－2nm；所述接触孔的深度为5－30nm，所述接触孔的宽度为30－40nm。
2.如权利要求1所述的方法，其特征在于，还包括：
以导电材料填充所述接触孔以形成到所述第一金属硅化物层的接触件。
3.如权利要求2所述的方法，其特征在于，所述去除在所述第一金属硅化物层上的低K材料层的步骤包括：
在形成低K材料层之后，对所述接触孔侧壁上的低K材料层进行表面刻蚀处理，并以其作为掩模刻蚀在所述第一金属硅化物层上的低K材料层。
4.如权利要求1所述的方法，其特征在于：
所述栅极结构包括：
包绕所述鳍片的至少一部分的栅极电介质；
在所述栅极电介质上的金属栅极；
以及在所述金属栅极两侧的间隔物。
5.如权利要求1所述的方法，其特征在于，还包括：
去除所述图案化的掩模。
6.一种半导体装置，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的一个或多个鳍片；
位于所述鳍片上的栅极结构；
位于所述鳍片上在所述栅极结构两侧的源极和漏极；
覆盖在所述源极和所述漏极上的层间电介质层；以及
在所述层间电介质层和所述栅极结构上的硬掩模层；
在所述源极或所述漏极上方穿过所述硬掩模 层并延伸到所述源极或所述漏极的接触孔；
在所述接触孔的侧壁上的低K材料层；
在所述接触孔的底部沉积成的金属硅化物层；所述金属硅化物层由第一金属硅化物层和第二金属硅化物层组成；
在所述接触孔中接触所述金属硅化物层的金属连接件；
其中，所述低K材料层的材料包括：SiCON、SiBOCN、SiCN；所述低K材料层的k值为3－5；所述金属硅化物层的材料包括：钛硅化合物；所述在所述接触孔的侧壁上保留的低K材料层的厚度为2－10nm；所述第一金属硅化物层的厚度为1－3nm，所述第二金属硅化物层的厚度为1－2nm；所述接触孔的深度为5－30nm，所述接触孔的宽度为30－40nm。
7.如权利要求6所述的半导体装置，其特征在于：
所述栅极结构为高k金属栅极结构。
CN201710505687.8A 2017-06-28 2017-06-28 半导体装置及其制造方法 Active CN109148299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710505687.8A CN109148299B (zh) 2017-06-28 2017-06-28 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710505687.8A CN109148299B (zh) 2017-06-28 2017-06-28 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN109148299A CN109148299A (zh) 2019-01-04
CN109148299B true CN109148299B (zh) 2022-03-11

Family

ID=64805473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710505687.8A Active CN109148299B (zh) 2017-06-28 2017-06-28 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN109148299B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877810A (zh) * 2005-06-09 2006-12-13 三星电子株式会社 多层半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235578B1 (ko) * 2014-11-19 2021-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102342079B1 (ko) * 2015-05-20 2021-12-21 삼성전자주식회사 반도체 장치 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877810A (zh) * 2005-06-09 2006-12-13 三星电子株式会社 多层半导体器件及其制造方法

Also Published As

Publication number Publication date
CN109148299A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
US10020230B2 (en) FinFETs with multiple threshold voltages
JP4767946B2 (ja) 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路
US9548305B2 (en) Semiconductor devices and methods of manufacture thereof
US8896068B2 (en) Semiconductor device including source/drain regions and a gate electrode, and having contact portions
US8759208B2 (en) Method for manufacturing contact holes in CMOS device using gate-last process
TWI650804B (zh) 半導體元件及其製作方法
US20150091089A1 (en) Air-spacer mos transistor
JP5759550B2 (ja) 置換金属ゲートを有するトランジスタ及びその製造方法
US10084060B2 (en) Semiconductor structure and manufacturing method of the same
US7858484B2 (en) Semiconductor device and method for producing the same
JP2005197753A (ja) ゲート構造を有する半導体デバイス及びその製造方法
US10832955B2 (en) Methods and structures for forming uniform fins when using hardmask patterns
US9159798B2 (en) Replacement gate process and device manufactured using the same
US20090020828A1 (en) Semiconductor device and its manufacturing method
US8802518B2 (en) Semiconducor device and method for manufacturing the same
CN106611711A (zh) 半导体器件的形成方法
CN108091570B (zh) 半导体装置及其制造方法
CN109148299B (zh) 半导体装置及其制造方法
JP5534407B2 (ja) 金属電極を有する半導体素子の形成、及び半導体素子の構造
KR20050028514A (ko) 모스 트랜지스터의 게이트를 갖는 반도체 소자 및 그형성방법
CN109285779B (zh) 半导体结构及其形成方法
JP2006066757A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant