JP2002208592A - 絶縁膜の形成方法、半導体装置、製造装置 - Google Patents

絶縁膜の形成方法、半導体装置、製造装置

Info

Publication number
JP2002208592A
JP2002208592A JP2001001042A JP2001001042A JP2002208592A JP 2002208592 A JP2002208592 A JP 2002208592A JP 2001001042 A JP2001001042 A JP 2001001042A JP 2001001042 A JP2001001042 A JP 2001001042A JP 2002208592 A JP2002208592 A JP 2002208592A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor
forming
film
active species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001001042A
Other languages
English (en)
Inventor
Yukihiko Nakada
行彦 中田
Takashi Itoga
隆志 糸賀
Tetsuya Okamoto
哲也 岡本
Toshimasa Hamada
敏正 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001001042A priority Critical patent/JP2002208592A/ja
Priority to TW90133222A priority patent/TW573052B/zh
Priority to US10/037,558 priority patent/US6620744B2/en
Priority to KR1020020000891A priority patent/KR20020060084A/ko
Publication of JP2002208592A publication Critical patent/JP2002208592A/ja
Priority to KR10-2004-0010771A priority patent/KR100481835B1/ko
Pending legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B35/00—Screw-bolts; Stay-bolts; Screw-threaded studs; Screws; Set screws
    • F16B35/04—Screw-bolts; Stay-bolts; Screw-threaded studs; Screws; Set screws with specially-shaped head or shaft in order to fix the bolt on or in an object
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H12/00—Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
    • E04H12/22—Sockets or holders for poles or posts
    • E04H12/2292—Holders used for protection, repair or reinforcement of the post or pole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 プラズマCVD法のような堆積法を用いると半
導体の表面がそのまま半導体と絶縁膜（ゲート絶縁膜）
との界面となり、イオン損傷が避けられないため、界面
準位密度が大きくなり、薄膜トランジスタに用いた場
合、良好な素子特性を得ることができなかった。 【解決手段】 半導体の表面に絶縁膜を形成する方法に
おいて、全工程の基板温度が６００℃以下で、かつ前記
半導体の表面を酸素原子活性種を含む雰囲気中で酸化さ
せ、第１の絶縁膜を形成する工程と、大気に晒さずに前
記第1の絶縁膜上に堆積法により第２の絶縁膜を形成す
る工程とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ（Ｍｅｔａ
ｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を
持つ電界効果トランジスタ：ＦＥT（Ｆｉｅｌｄ Ｅｆ
ｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や多結晶シリコン薄
膜トランジスタに用いられる半導体と絶縁膜の組み合わ
せ構造を形成するための半導体上への絶縁膜の形成方法
と、それを用いた半導体装置および絶縁膜を形成するた
めの製造装置に関する。
【０００２】
【従来の技術】ＦＥＴはＬＳＩに広く用いられている
が、このＬＳＩの高性能化のため、ますます薄く低温で
形成できる良好な絶縁膜と良好な半導体−絶縁膜の界面
特性が要求されている。単結晶シリコンの場合、従来は
７００℃から１０００℃の高温で熱酸化する方法が一般
的であった。熱酸化では半導体の表面(半導体層の表面)
から内部に酸化反応が進行していくため、半導体層（半
導体）と、半導体層の表面が熱酸化することによって形
成された酸化シリコン膜からなる絶縁膜（ゲート絶縁
膜）の界面が元の半導体層の内側に形成されるため、元
の半導体層の表面状態の影響を受けにくく、非常に良好
な界面が形成される長所がある。しかし、高温で処理す
るためシリコンウエハーに反りが発生しやすい。低温に
すると反りは改善するが、酸化速度が急激に低下し、実
用的でない。また、絶縁膜をプラズマＣＶＤ(Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)で成膜
する方法があるが、良好な界面特性を形成し難い。最も
重大な問題はプラズマによるイオン損傷を避けられない
ことである。
【０００３】一方、液晶表示装置の観点からは、大型
化、高精細化、高機能化に伴って薄膜トランジスタ（Ｔ
ｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｉｔｏｒ：ＴＦＴ）
の高精細化に対する要求が厳しくなっており、従来のア
モルファスシリコン膜を用いたＴＦＴ（薄膜トランジス
タ）に代って、ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜を用
いたＴＦＴに対するニーズが高まっている。ＴＦＴの性
能や信頼性を左右するゲート絶縁膜はプラズマＣＶＤ法
により形成されている。しかし、ゲート絶縁膜をプラズ
マＣＶＤ法で成膜するとプラズマによる損傷を避けられ
ず、特にトランジスタの閾値電圧を高精度に制御するこ
とはできず、信頼性にも問題がある。Ｐｏｌｙ−Ｓｉ
ＴＦＴによく用いられているＴＥＯＳ（Ｔｅｔｒａ Ｅ
ｔｈｙｌＯｒｔｈｏ Ｓｉｌｉｃａｔｅ）とO2ガスを用
い、プラズマCVD法で成膜したＳｉＯ2は、ガス原料に含
まれる炭素が膜中に含まれ、３５０℃程度以上で成膜し
ても１．１×１０20 原子／ｃｍ3以下にすることは困
難である。特に成膜温度を２００℃程度にした場合、膜
中の炭素は１．１×１０21 原子／ｃｍ3と1桁増加し、
低温化するのは困難である。
【０００４】また、ＳｉＮ4とN2Ｏ系ガスを用いたプラ
ズマCVD法で成膜した場合、界面部に窒素濃度が1原子％
以上と非常に多く含まれ、界面の固定電荷密度を５×１
０11ｃｍ‐2以下にはできず、ゲート絶縁膜として使用
できなかった。
【０００５】また、プラズマCVD法によるイオンダメー
ジを減少させ、高品質の絶縁膜を得る方法として、ＥＣ
ＲプラズマＣＶＤ法や、酸素プラズマによる酸化法等が
開発されている。しかしながら、半導体の表面近くでプ
ラズマを用いるため、イオン損傷を完全に回避すること
は難しい。
【０００６】また、低圧水銀ランプ、エキシマランプ等
の光を用いた洗浄装置はすでに量産に用いられている。
また、光を用い２５０℃の低温でシリコンを酸化する研
究もなされているが、成膜速度が０．３ｎｍ／分と非常
に遅く、実用的にゲート絶縁膜全部を形成できる状況に
は無い（Ｊ．Ｚｈａｎｇ ｅｔ ａｌ．，Ａ．Ｐ．
Ｌ．，７１（２０），１９９７，Ｐ２９６４）。
【０００７】また、特開平４−３２６７３１に開示され
ているように、オゾンを含む雰囲気で酸化する方法も提
案されている。しかし、後述するように、光によりオゾ
ンをつくり、そのオゾンを光分解して酸素原子活性種を
作成する2段階反応のため、効率が悪く酸化速度が遅
い。
【０００８】
【発明が解決しようとする課題】上述するように堆積法
（プラズマCVD法等）を用いると半導体上に早く厚く絶
縁膜を形成できるが、元の半導体の表面がそのまま半導
体と絶縁膜（ゲート絶縁膜）との界面となること、イオ
ン損傷が避けられないことより、界面準位密度が大きく
なり、良好な素子特性を得ることができない。
【０００９】一方、酸化法（酸素プラズマによる酸化法
等）により半導体上に絶縁膜を形成すると、半導体の表
面から内部に酸化反応が進行し、半導体層（半導体）と
絶縁膜の界面がもとの半導体層の内側に形成されるた
め、元の半導体の表面状態の影響を受けにくく、非常に
良好な界面が形成される長所がある。しかし、高温で処
理するためシリコンウエハーに反りが発生しやすい。低
温にすると反りは改善されるが、酸化速度が急激に低下
し、絶縁膜を実用的な速度で形成できない。
【００１０】本発明の目的は、基板温度６００℃以下の
低温で、プラズマによる損傷がなく、高速に酸化するこ
とにより、半導体とゲート絶縁膜との良好な界面を形成
すると共に、早く厚く実用に耐える絶縁膜を形成する方
法を提供すると共に、この方法により形成した多結晶シ
リコンＴＦＴ及び絶縁膜の製造装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記問題を解決するため
に、本発明の絶縁膜を形成する方法は、半導体に絶縁膜
を形成する方法において、全工程の基板温度が６００℃
以下で、かつ前記半導体の表面を酸素原子活性種を含む
雰囲気中で酸化させた酸化膜からなる第１の絶縁膜を形
成する工程と、大気に晒さずに前記第1の絶縁膜上に堆
積法により第２の絶縁膜を形成する工程とからなること
を特徴とする。
【００１２】前記酸素原子活性種を、波長１７５ｎｍ以
下の波長をもつ光を酸素ガスを含む雰囲気に照射するこ
とにより形成したことを特徴とする。
【００１３】前記酸素原子活性種を、キセノンエキシマ
ランプからの波長１７２ｎｍの光を酸素ガスを含む雰囲
気に照射することにより形成したことを特徴とする。
【００１４】前記酸素原子活性種を、キセノンエキシマ
ランプからの波長１７５ｎｍ以下の光を酸素ガス分圧が
０．０５ｔｏｒｒから５０ｔｏｒｒの雰囲気に照射する
ことにより形成したことを特徴とする。
【００１５】波長１７５ｎｍ以下の波長を持つ光を、酸
素を含まない雰囲気で前記半導体の表面に照射して該半
導体の表面を洗浄する工程の後、前記第１の絶縁膜を形
成することを特徴とする。
【００１６】前記酸素原子活性種をプラズマで形成し、
該プラズマの発生場所と、酸化する前記半導体の表面が
３ｃｍ以上離れたリモートプラズマＣＶＤ法により前記
第１の絶縁膜を形成したことを特徴とする。
【００１７】前記半導体の表面を、前記酸素原子活性種
を含む雰囲気中で酸化する工程において、半導体温度が
１００℃から５００℃の範囲にあることを特徴とする。
【００１８】請求項１記載の絶縁膜の形成方法によっ
て、形成された前記第１の絶縁膜の膜厚が０．５ｎｍか
ら２０ｎｍの範囲にあることを特徴とする。
【００１９】前記半導体の表面を、前記酸素原子活性種
を含む雰囲気中で酸化する工程において、前記雰囲気中
に水素またはフッ素ガスを混合したことを特徴とする。
【００２０】前記半導体の表面を、前記酸素原子活性種
を含む雰囲気中で酸化させた前記酸化膜からなる前記第
1の絶縁膜を形成する工程、その後、前記酸化膜を前記
半導体の温度と同じ、またはそれ以下の温度で熱アニー
ルする工程の後、大気に晒さずに前記第1の絶縁膜上に
堆積法により前記第２の絶縁膜を形成する工程とからな
ることを特徴とする。
【００２１】前記半導体の表面を、前記酸素原子活性種
を含む雰囲気中で酸化させた前記酸化膜からなる前記第
1の絶縁膜を形成する工程と、前記酸化膜を前記半導体
の温度と同じ、またはそれ以下の温度で水素プラズマ処
理する工程と、大気に晒さずに前記第1の絶縁膜上に堆
積法により前記第２の絶縁膜を形成する工程とからなる
ことを特徴とする。
【００２２】前記第１の絶縁膜上に前記堆積法により前
記第２の絶縁膜を形成する工程が、プラズマＣＶＤ法に
より前記第２の絶縁膜を堆積する工程であることを特徴
とする。
【００２３】前記第１の絶縁膜上に前記プラズマＣＶＤ
法により前記第２の絶縁膜を堆積する工程において、半
導体温度が１００℃から４００℃の範囲で堆積すること
を特徴とする。
【００２４】前記第１の絶縁膜上に前記プラズマＣＶＤ
法により前記第２の絶縁膜を堆積する工程において、少
なくともシラン系ガスと亜酸化窒素ガスを用いて前記第
２の絶縁膜を堆積することを特徴とする。
【００２５】前記第１の絶縁膜上に前記堆積法により前
記第２の絶縁膜を形成する工程が、光CVD法により第２
の絶縁膜を堆積する工程であることを特徴とする。
【００２６】前記半導体が、単結晶シリコンであること
を特徴とする。
【００２７】前記半導体が、多結晶シリコンであること
を特徴とする。
【００２８】前記半導体が、少なくともガラス、金属箔
または樹脂基板上の多結晶シリコンからなるシリコン薄
膜であることを特徴とする。
【００２９】請求項１記載の絶縁膜の形成方法によっ
て、形成された絶縁膜を備えたことを特徴とする。
【００３０】前記半導体装置がシリコン薄膜トランジス
タであることを特徴とする。
【００３１】ガラス又は金属箔、若しくはプラスチック
基板上に形成されたシリコン薄膜からなる半導体と、該
半導体の表面に形成される酸化膜からなる構造を備えた
半導体装置において、前記シリコン薄膜と前記酸化膜界
面での固定電荷密度が１×１０11ｃｍ-2以下、界面準位
密度が１×１０11ｃｍ-2ｅＶ-1以下、かつ窒素濃度が1
原子％以下であると共に、前記シリコン薄膜中の炭素濃
度が１×１０20原子／ｃｍ3以下であることを特徴とす
る。
【００３２】前記半導体装置が薄膜トランジスタである
ことを特徴とする。
【００３３】半導体の表面に絶縁膜を形成する絶縁膜の
製造装置において、少なくとも前記半導体の表面を酸素
原子活性種を含む雰囲気中で酸化させ、第１の絶縁膜を
形成する第１の反応室と、大気に晒さずにこの第1の絶
縁膜上に堆積法により第２の絶縁膜を作成する第２の反
応室とからなることを特徴とする。
【００３４】前記半導体の表面に前記絶縁膜を形成する
絶縁膜の製造装置において、少なくとも前記半導体の表
面を波長１７５ｎｍ以下の波長をもつ光により作成され
た酸素原子活性種を含む雰囲気中で酸化させ、前記第１
の絶縁膜を形成する前記第１の反応室と、大気に晒さず
にこの前記第1の絶縁膜上に堆積法により前記第２の絶
縁膜を作成する前記第２の反応室とからなることを特徴
とする。
【００３５】前記半導体の表面に前記絶縁膜を形成する
絶縁膜の製造装置において、少なくとも前記半導体の表
面をキセノンエキシマランプからの波長１７２ｎｍの光
により作成された酸素原子活性種を含む雰囲気中で酸化
する前記第１の反応室と、大気に晒さずにこの前記第1
の絶縁膜上に堆積法により前記第２の絶縁膜を作成する
前記第２の反応室とからなることを特徴とする。
【００３６】
【発明の実施の形態】（実施形態１）本実施形態に用い
た、光酸化および絶縁膜の成膜を真空を破らず連続して
行う枚葉式光・プラズマＣＶＤ装置の概略を図１に示
す。ロード室１、光により酸化を行う光洗浄／光酸化室
２（第１の反応室）、水素プラズマ／成膜室３（第２の
反応室）およびアンロード室４より成る。
【００３７】まず、（１００）面、Ｐ型、１０〜１５Ω
ｃｍの６インチ丸の基板１００からなる基板１００を洗
浄した後、ロード室１に導入し、真空（３×１０-1Ｐ
ａ）に引いた後、ゲートバルブ１０１を開き、容積（８
００００ｃｍ3）の光洗浄／光酸化室２に基板１００を
移動させ、ゲートバルブ１０１を閉じる。ヒーター１０
２で温度を３５０℃にした基板台１０５に基板１００を
セットした後、キセノンエキシマランプ１１から波長１
７２ｎｍの光を、合成石英の窓１２を通して、基板１０
０の半導体の表面に照射する。合成石英を出たところの
光照射強度は６０ｍＷ／ｃｍ2で、窓１２から基板１０
０までの距離は２５ｍｍに保った。この光照射を２〜３
分行うことによりシリコン表面（基板１００の（１０
０）面）に付着した有機物質を分解でき、光による洗浄
ができる。もちろんこの工程を省いても良い。また、こ
の光洗浄時にフッ素ガスまたは水素ガスを流した方が再
現性の良い洗浄効果が得られる。これは、清浄化された
表面にはシリコン原子のダングリングボンドが半導体の
表面（シリコン表面）に出ているため、フッ素ガスまた
は水素ガスを用いてこのダングリングボンドの終端化に
より表面状態の再現性が確保されるためと考えられる。
【００３８】次に、基板温度を３５０℃に保ち、光洗浄
／光酸化室２内に酸素ガスを５０ｓｃｃｍの流量で導入
し、内部の圧力を５ｔｏｒｒに保った後、波長１７２ｎ
ｍのキセノンエキシマランプの光により、後記（１）式
に示すように、酸素を直接に効率よく反応性の高い酸素
原子活性種に分解でき、この酸素原子活性種により基板
１００の（１００）面が酸化される。３分間で約３ｎｍ
の光酸化による第１の絶縁膜である酸化膜（光酸化層）
（図示せず）が形成できた。
【００３９】その後、基板１００をアノード電極１０４
とカソード電極１０３からなる平行平板型電極を備えた
水素プラズマ／成膜室３へ移動させた後、基板温度を３
５０℃とし、原料ガスであるＳｉＨ4ガスのガス流量を
５ｓｃｃｍ、Ｎ2Ｏガスのガス流量を１０００ｓｃｃ
ｍ、ガス圧を１．３ｔｏｒｒに保ち、ＲＦ電源電力を４
５０Ｗとし、堆積法の一つであるプラズマＣＶＤ法によ
りＳｉＯ2膜を成膜（図示せず）した。３分間で膜厚９
７ｎｍの第２の絶縁膜であるＳｉＯ2膜を成膜できた。
その後、アンロード室４に移動させた後、基板１００を
取り出した。
【００４０】次に、基板１００の（１００）面上に成膜
されたＳｉＯ2膜上にアルミニウム膜をスパッタ法によ
り成膜した後、フォトリソグラフィー法により、アルミ
ニウム膜からなる直径０．８ｎｍの円形ドットパターン
を多数形成し、電気容量測定用試料を作製した。この試
料を用いて、容量−電圧特性を測定した。
【００４１】その結果、界面固定電荷密度は１×１０11
ｃｍ‐2と熱酸化膜（基板１００の（１００）面を熱酸
化することにより成膜されるＳｉＯ2膜）と同等であっ
た。また、第１の絶縁膜である酸化シリコン膜（ＳｉＯ
2膜）３ｎｍを形成せず、基板１００の（１００）面に
ＳｉＮ4とＮ2Ｏ系ガスを用いたプラズマＣＶＤ法で成膜
した場合の酸化シリコン膜と単結晶シリコン基板（基板
１００）との界面固定電荷密度５×１０11／ｃｍ2に比
較して大きく改善できた。
【００４２】更に、オージェ分析を行った結果、基板１
００の単結晶シリコンと光酸化による酸化シリコン膜
（第１の絶縁膜）の界面、および光酸化による酸化シリ
コン膜（第１の絶縁膜）とプラズマＣＶＤ法による酸化
シリコン膜（第２の絶縁膜）の界面で、窒素は検出限界
値以下であった。
【００４３】これは、基板１００の膜面（（１００）
面）上に直接、ＳｉＮ4とＮ2Ｏ系Sガスを用いたプラズ
マＣＶＤ法で酸化シリコン膜を成膜した場合、界面部の
窒素濃度が1原子％以上と非常に多く含まれていたのに
比較し、大きく改善された。シリコン（Ｓｉ）を酸化し
た場合、ＳｉからＳｉＯ2になるが、体積も２倍に増加
するため、ＳｉからＳｉＯ2に変わる移行層が形成され
る。この移行層の形成時に窒素が存在すると、この界面
部分に非常に多くの窒素が取り込まれ、界面での固定電
荷も増加すると考えられる。このため、この移行層を窒
素を含まない雰囲気の酸化により形成することで、界面
の窒素を減少できたと考えられる。
【００４４】次に、膜特性の信頼性を評価するため、電
気容量測定用試料に±２ＭＶ／ｃｍの電界を１５０℃で
３０分間、印加し、ストレス試験を行なった。従来の光
酸化層が無く、ＰＥ−ＣＶＤ法（プラズマＣＶＤ法）に
より成膜したＳｉＯ2膜を基板１００の（１００）面上
に成膜した場合は、フラットバンド電圧が初期値−２．
５Ｖ、＋電圧印加時−２．５Ｖ、−電圧印加時−４．２
Ｖであった。これに対し、本発明を用いた膜は、フラッ
トバンド電圧が初期値−０．８Ｖ、＋電圧印加時−０．
８Ｖ、−電圧印加時−１．２Ｖで大きく信頼性が向上し
た。
【００４５】また、ＳＩＭＳ（Ｓｅｃｏｎｄｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏ Ｓｃｏｐｙ：２次イオ
ン質量分析装置）によりＳｉＯ2膜中の炭素濃度を測定
した。ＳｉＨ4とＮ2Ｏ系ガスを用いてプラズマＣＶＤ法
で成膜したＳｉＯ2膜、および光酸化したＳｉＯ2膜が、
共に炭素濃度１×１０19原子／ｃｍ3以下であった。Ｔ
ＥＯＳとＯ2ガスを用いプラズマＣＶＤ法で成膜したＳ
ｉＯ2膜は、３５０℃程度以上で成膜しても炭素濃度を
１.１×１０20原子／ｃｍ3以下にすることは困難であっ
た。また、２００℃で成膜した場合は、１．２×１０21
原子／ｃｍ3であった。これと比較すると本実施形態で
は炭素濃度を１桁以上低減できた。
【００４６】光洗浄／光酸化室２内のキセノンエキシマ
ランプ１１を用いた本実施形態では、反応式（１）に示
すように、酸素から直接に酸素原子活性種Ｏ(1Ｄ)を効
率よく作成できる。この酸素原子活性種Ｏ(1Ｄ)が、半
導体の表面（基板１００の（１００）面）を酸化する。
このように、キセノンエキシマランプを用いた場合は、
オゾンは反応に関与しない。
【００４７】一方、低圧水銀ランプを用いた場合は、反
応式（２）に示すように、１８５ｎｍの光が酸素からオ
ゾンをつくり、そのオゾンが２５４ｎｍの光で酸素原子
活性種Ｏ(1Ｄ)を形成する。つまり、２段階の反応であ
る。
【００４８】キセノンエキシマランプの方が、低圧水銀
ランプと比較して、１段階反応のため非常に効率よく酸
素原子活性種Ｏ(1Ｄ)を形成でき、酸化速度が速い長所
がある。尚、反応式（１）の反応が起きるのは、１７５
ｎｍ以下の波長の光を用いた場合である。 キセノンエキシマランプ Ｏ2＋ｈν → Ｏ（3Ｐ）＋Ｏ(1Ｄ) （波長１７２ｎｍ） （１） 低圧水銀ランプ Ｏ2＋Ｏ（3Ｐ）＋Ｍ → Ｏ3＋Ｍ （波長１８５ｎｍ） （２） Ｏ3＋ｈν → Ｏ(1Ｄ)＋Ｏ2 （波長２５４ｎｍ） （３） Ｏ（3Ｐ）：3Ｐ順位励起状態にある酸素原子 Ｏ(1Ｄ)：1Ｄ順位励起状態にある酸素原子 Ｍ：Ｏ2、Ｏ（3Ｐ）、Ｏ3以外の酸素化合物ガス ｈ：プランク定数 ν：光の波長 本実施形態では、酸素原子活性種の作製方法として、酸
素ガスへの光照射の例を述べた。
【００４９】しかし、イオン衝撃を避けるため半導体か
ら３ｃｍ以上離れた場所で、マイクロ波、ＥＣＲ等のプ
ラズマにより酸素原子活性種を作製することも可能であ
る。
【００５０】次に、酸化速度を上げるため、酸素ガス圧
力、基板温度を検討した。
【００５１】酸素ガスの光吸収係数は、１７２ｎｍの波
長では２×１０1ａｔｍ-1ｃｍ-1に対し、１８５ｎｍで
は１×１０-1ａｔｍa-1ｃｍ-1と約２００倍異になる。
これは、１７２ｎｍの波長の光が、効率良く、直接に酸
素ラジカルを作り、このために大きく吸収されることを
示している。酸素ガス圧を高くしすぎると、例えば1気
圧にすると光導入窓１２から３ｍｍ以内で吸収され、半
導体の表面から遠い光導入窓１２近傍で酸素原子活性種
が発生する。逆に酸素ガス圧を低くしすぎると、光は吸
収されず酸素原子活性種の発生が少なくなる。このた
め、酸素原子活性種を半導体の表面近傍で多く発生させ
て光酸化速度を上げるには、最適な酸素ガス圧が存在す
る。１７２ｎｍの光を用いた場合の基板温度３００℃、
酸化時間３０分での酸素ガス圧と酸化膜の膜厚の関係を
図２に示す。
【００５２】光導入窓から基板１００までの距離２５ｎ
ｍ、基板温度３５０℃で、データを取得したが計算から
の傾向と良く一致した。このことより、酸化速度をあげ
るには、光導入窓から基板１００の膜面（１００）まで
の距離により最適値は異なるが、酸素ガス分圧は０．０
５ｔｏｒｒから５０ｔｏｒｒの範囲が好適である。
【００５３】酸化には、シリコンと酸素の反応速度によ
り酸化速度が決まる「反応律速」と、酸化種が酸化膜中
を拡散し、酸化シリコン膜（ＳｉＯ2膜）とシリコン
（Ｓｉ）の界面に到達する速度により酸化速度が決まる
「拡散律速」の２つのモードがある。基板温度の上昇に
よりシリコンと酸素の反応速度も上昇するが、特に酸化
種が酸化膜中を拡散する速度が大きくなる。このため、
基板温度を上昇したほうが、酸化速度は向上する。装置
および基板への影響を考慮し、光酸化時の半導体温度は
１００℃から５００℃の範囲が適当で、特に２００℃か
ら３５０℃が好適である。本実施形態においては、半導
体温度は３５０℃とした。
【００５４】基板温度３５０℃で光酸化膜厚を０．５ｎ
ｍから２０ｎｍ変化させ、プラズマＣＶＤ法で成膜した
酸化膜との合計を１００ｎｍにして、界面固定電荷を測
定した。界面固定電荷は、光酸化層なしの場合が、５×
１０11ｃｍ-2になるのと比較し、光酸化層０．５ｎｍの
場合が３×１０11ｃｍ-2、光酸化層３ｎｍの場合が１×
１０11ｃｍ-2、光酸化層２０ｎｍの場合が７×１０10ｃ
ｍ-2であった。このように、光酸化層は０．５ｎｍでも
効果があり、２０ｎｍ程度で効果は飽和してくる。飽和
する膜厚は、前述のＳｉＨ4とＮ2Ｏガスから成膜したＳ
ｉＯ2膜のオージェ分析の窒素分布から求められた移行
層の膜厚２０ｎｍと対応している。このため、光酸化層
の膜厚として、０．５ｎｍから２０ｎｍの範囲が適して
いる。
【００５５】更に、界面特性改善のため、光酸化後に光
洗浄／光酸化室２で温度をあげ、熱アニールを検討し
た。基板温度３５０〜４００℃、１０分間加熱で、光酸
化層３ｎｍの場合、界面固定電荷は１×１０11ｃｍ-2か
ら８×１０10ｃｍ-2に改善された。これは、ＳｉからＳ
ｉＯ2への移行層の結晶性が改善されるためである。こ
こで、本実施形態においては基板温度を３５０〜４００
℃としたが、それ以下の温度としてもよい。
【００５６】しかし、時間がかかるため水素プラズマ処
理を検討した。光洗浄／光酸化室２で基板１００を光酸
化後に、電極間距離が２ｃｍのアノード電極１０４とカ
ソード電極１０３からなる平行平板型電極（アノード電
極１０３とカソード電極１０４の各電極のサイズ（３０
×３０ｃｍ））を備え、容積（８００００ｃｍ3）の水
素プラズマ／成膜室３へ移動させた後、基板温度を３５
０℃とし、水素ガス流量を１０００ｓｃｃｍ、ガス圧を
１．３ｔｏｒｒ、電源電力を４５０Ｗ、水素プラズマ／
成膜室３内の圧力を０．６ｔｏｒｒ、で３分間の水素プ
ラズマ処理を行った。水素は重量が軽いため、イオン衝
撃を起してもイオン損傷を起こさない。また、結晶構造
が変化する移行層に存在するダングリングボンドを水素
が終端化するため、欠陥密度を減少できる長所がある。
その後、同じ水素プラズマ／成膜室３にＳｉＨ4ガス流
量を５ｓｃｃｍ、Ｎ2Ｏガス流量を１０００ｓｃｃｍを
導入してガス圧を１．３ｔｏｒｒに保ち、ＲＦ電源電力
を４５０Ｗとし、ＳｉＯ2膜を成膜した。この水素プラ
ズマ処理により、光酸化層が３ｎｍの場合、界面固定電
荷は１×１０11ｃｍ-2から８×１０10ｃｍ-2に改善され
た。ここで、基板温度を３５０℃としたが、それ以下の
温度としてもよい。
【００５７】他の実施形態として、第２の絶縁膜（Ｓｉ
Ｏ2膜）をＴＥＯＳとＯ2ガスを用いて成膜しても本発明
の目的が達せられる。もちろん、ＳｉＨ4ガスとＮ2Ｏガ
スを用いるプラズマＣＶＤ法によって成膜した場合、Ｔ
ＥＯＳとＯ2ガスを用いた膜と比較して膜中炭素濃度が
減らせる利点がある。
【００５８】次に、ＳｉＨ4ガスとＮ2Ｏガスを用いたプ
ラズマＣＶＤ法によるＳｉＯ2膜（第２の絶縁膜）を、
屈折率、エッチング速度から評価した結果、基板温度を
１００℃から４００℃の範囲で変えて、実用に耐える特
性が得られた。
【００５９】これを踏まえ、実施形態１の方法（光酸
化）で第１の絶縁膜（ＳｉＯ2膜）を形成した後、基板
温度を１００℃から４００℃の範囲でＳｉＨ4ガスとＮ2
Ｏガスを用いたプラズマＣＶＤ法によるＳｉＯ2膜を成
膜した。この後、容量測定用試料を作製し、容量−電圧
特性を測定した。
【００６０】その結果、界面固定電荷密度は１〜２×１
０11ｃｍ-2と実用レベルであり、ＳｉＨ4ガスとＮ2Ｏガ
スを用いて、基板温度を１００℃から４００℃の範囲で
変化させて、第１の絶縁膜を成膜できることが判った。
【００６１】また、もちろん第２の絶縁膜を光ＣＶＤ法
で作成することも可能である。
【００６２】（実施形態２）実施形態１は、単結晶シリ
コンを基板に用いた例であるが、この結果を踏まえ、ガ
ラス基板上に形成する液晶表示用の多結晶シリコン薄膜
トランジスタ（Ｐｏｌｙ−Ｓｉ ＴＦＴ）の製作工程を
説明する。本発明を液晶表示装置用のｎチャンネル型、
ｐチャンネル型の多結晶シリコン薄膜トランジスタに適
用した場合のプロセスフローを図３に、各プロセスにお
ける素子断面を、図４に示す。
【００６３】ガラス基板２００は、大きさ３２０ｎｍ×
４００ｎｍ×１．１ｎｍのガラスを用いた。
【００６４】洗浄したガラス基板２００上に、ＴＥＯＳ
ガスを用い、ＰＥ−ＣＶＤ法（プラズマＣＶＤ法）によ
り２００ｎｍの酸化シリコン膜（ＳｉＯ2膜）をベース
コート膜２０１として形成した。その後ＳｉＨ4および
Ｈ2ガスを用いＰＥ−ＣＶＤ法によりアモルファスシリ
コン膜を５０ｎｍ成膜した。このアモルファスシリコン
膜は５〜１５原子％の水素を含むため、そのままレーザ
ーを照射すると、水素が気体となり急激に体積膨張し
て、膜が吹き飛ぶ。このため、アモルファスシリコン膜
を形成したガラス基板２００を、水素の結合が切れる３
５０℃以上、約１時間保って水素を逃がした。
【００６５】その後、キセノンクロライド（ＸｅＣｌ）
エキシマレーザー光源から波長３０８ｎｍのパルス光
（６７０ｍＪ／パルス）を、光学系により０．８ｍｍ×
１３０ｍｍに成形して３６０ｍJ／ｃｍ2の強度で、前記
ガラス基板２００上のアモルファスシリコン膜に照射し
た。アモルファスシリコンは、レーザー光を吸収して溶
融し液相になった後、温度が下がり固化し多結晶シリコ
ンが得られた。レーザー光は２００Ｈｚのパルスであ
り、溶融と固化は１パルスの時間内で終わる。このた
め、レーザー照射により、１パルス毎に溶融＋固化を繰
り返すことになる。基板を移動させながらレーザー照射
することにより、大面積を結晶化できる。特性のバラツ
キを抑えるため、個々のレーザー光の照射領域を９５〜
９７．５％重ね合わせて照射した。
【００６６】この多結晶シリコンを、フォトリソ工程、
エッチング工程により、ソース、チャネル、ドレインに
対応する島状多結晶シリコン２１６にパターンニング
し、ｎチャネルＴＦＴ領域２０２、ｐチャネルＴＦＴ領
域２０３、画素部ＴＦＴ領域２０４を形成した。（図４
（ａ））これから、Ｐｏｌｙ−Ｓｉ ＴＦＴの最も重要
な界面および絶縁膜の形成に本発明を適用する。
【００６７】これに用いた枚葉式の光酸化法による薄膜
形成装置とプラズマＣＶＤ法による薄膜形成装置との融
合型の薄膜形成装置である本発明の絶縁膜の製造装置の
概略を図５に示す。
【００６８】上記のベースコート膜２０１上に島状多結
晶シリコン２１６をもつガラス基板２００を、ロード室
２１に導入後、真空に排気し、ゲートバルブ１０１を開
き、光洗浄室２２に移動させ、ゲートバルブ１０１を閉
じる。温度を３５０℃にした基板台１０５に基板２００
をセットした後、光源であるキセノンエキシマランプ１
１から１７２ｎｍの波長の光を、合成石英の窓１２を通
して、シリコン表面（島状多結晶シリコンの表面）に照
射することにより、シリコン表面を光洗浄する。ここ
で、光源としては低圧水銀ランプでも光洗浄が可能であ
るが、エキシマランプ１１のほうが洗浄効果が高い。合
成石英の窓１２を出たところの光照射強度は６０ｍＷ／
ｃｍ2で、窓１２からシリコン表面までの距離は２５ｍ
ｍに保った。この光照射を２〜３分間行うことにより半
導体の表面（シリコン表面）に付着した有機物質を分解
する光洗浄が行える。また、この光洗浄時にフッ素ガス
または水素ガスを流したほうが再現性の良い洗浄効果が
得られる。
【００６９】その後、ゲートバルブ１０１を開けて、光
酸化室２３（第１の絶縁膜を形成するための第１の反応
室）に移動させ、ゲートバルブ１０１を閉じる。そし
て、温度を３５０℃にした基板台（図示せず）に基板２
００をセットし、酸素ガスを導入し、光酸化室２３内を
５ｔｏｒｒに保つ。更に、波長１７２ｎｍの光を発する
キセノンエキシマランプ１１の光により、効率よく酸素
ガスを直接、反応性の高い酸素原子活性種に分解でき、
この酸素原子活性種により島状多結晶シリコン２１６が
酸化され、ゲート絶縁膜２０５（第1の絶縁膜）となる
ＳｉＯ2からなる光酸化膜が形成される。３分間で約３
ｎｍの第１ゲート絶縁膜２０５（第1の絶縁膜）が形成
できた。
【００７０】その後、界面改善アニール処理として、ゲ
ートバルブ１０１を開けて、ガラス基板２００を水素プ
ラズマ室２４に移動させ、ゲートバルブ１０１を閉じ
る。基板温度を３５０℃、Ｈ2ガスをガス流量１０００
ｓｃｃｍ、ガス圧を１．３ｔｏｒｒに保ち、水素プラズ
マ室２４内の圧力を０．６ｔｏｒｒとし、ＲＦ電源電力
を４５０Ｗで、光酸化膜に対して３分間の水素プラズマ
処理を行った。
【００７１】次に、成膜室２５（第２の絶縁膜を形成す
るための第２の反応室）へガラス基板２００を移動させ
た後、基板温度３５０℃とし、ＳｉＨ4ガス流量を３０
ｓｃｃｍ、Ｎ2Ｏガス流量を６０００ｓｃｃｍ、成膜室
２５内の圧力を２ｔｏｒｒ、ＲＦ電源電力を４５０Ｗと
し、プラズマＣＶＤ法によりＳｉＯ2膜からなる第２ゲ
ート絶縁膜２０６（第２の絶縁膜）を成膜した。３分間
で膜厚９７ｎｍの第２ゲート絶縁膜２０６を成膜した。
【００７２】その後、アンロード室２６に移動させた
後、基板２００を取り出した（図４（ｂ））。
【００７３】本発明の絶縁膜の製造装置により、光洗浄
工程、光酸化工程、界面改善アニール工程およびプラズ
マＣＶＤ法による第１ゲート絶縁膜２０５の成膜工程
を、連続して真空中で、しかも生産性を落とさずに行な
える。これにより、半導体と第１ゲート絶縁膜２０５と
の良好な界面を形成すると共に、早く厚く実用に耐える
絶縁膜を形成できた。
【００７４】この後は、従来と同じ工程によりＰｏｌｙ
−Ｓｉ ＴＦＴを形成した。
【００７５】まず、基板１００を基板温度３５０℃で、
２時間、窒素ガス中でのアニールにより、ＳｉＯ2膜か
らなる第１ゲート絶縁膜２０５の高密度化を行なう。高
密度化処理で、ＳｉＯ2膜の密度が高くなりリーク電
流、耐圧が向上する。
【００７６】その後、スパッタ法によりＴｉをバリア金
属として１００ｎｍ成膜した後、同様にスパッタ法によ
りＡｌを４００ｎｍ成膜した。このＡｌからなる金属層
を、フォトリソグラフィー法によりパターニングを行
い、ゲート電極２０７を形成した。
【００７７】その後、フォトリソ工程でｐチャネルＴＦ
Ｔ２５０のみをフォトレジストで覆った。次に、イオン
ドーピング法により、ゲート電極２０７をマスクとし
て、燐を８０ｋｅＶで６×１０15／ｃｍ2をｎチャネル
ＴＦＴ２６０のｎ+ソース・ドレインコンタクト部２０９
にドープした。
【００７８】その後、フォトリソ工程でｎチャネルＴＦ
Ｔ領域２０２および画素部ＴＦＴ領域２０４のｎチャネ
ルＴＦＴ２６０をフォトレジストで覆い、イオンドーピ
ング法により、ゲート電極２０７をマスクとして、ボロ
ンを６０ｋｅＶで１×１０16／ｃｍ2をｐチャネル領域
２０３のｐチャネルＴＦＴ２５０のＰ+ソース・ドレイン
コンタクト部２１０にドープした。
【００７９】その後、基板２００を基板温度３５０℃で
２時間アニールし、イオンドープした燐とボロンを活性
化した。そして、ＴＥＯＳガスを用いたプラズマＣＶＤ
法でＳｉＯ2からなる層間絶縁膜２０８を成膜した（図
４（ｃ））。
【００８０】次に、第２ゲート絶縁膜２０６、層間絶縁
膜２０８にｎ+ソース・ドレインコンタクト部２０９およ
びＰ+ソース・ドレインコンタクト部２１０へのコンタク
トホールをパターニングした。そして、Ｔｉをバリア金
属（図示せず）として１００ｎｍスパッタした後、Ａｌ
を４００ｎｍスパッタし、フォトリソグラフィー法によ
りソース電極２１３、ドレイン電極２１２をパターニン
グした。（図４（ｄ））更に、プラズマＣＶＤ法でＳｉ
Ｏ2膜からなる保護膜２１１を３００ｎｍ成膜し、画素
部ＴＦＴ２０４領域のｎチャネルＴＦＴ２６０のドレイ
ン部２１２にＩＴＯからなる画素電極２１４(後述する)
との接続用のコンタクトホールをパターニングした。
【００８１】この後、枚様式マルチチヤンバスパッタ装
置内で、基板温度３５０℃、Ｈ2ガス流量を１０００ｓ
ｃｃｍ、ガス圧を１．３ｔｏｒｒ、ＲＦ電源電力を４５
０Ｗで、３分間、水素プラズマ処理を行った。
【００８２】その後、別の反応室に移動させ、ＩＴＯを
１５０ｎｍ成膜した。ＩＴＯを画素電極２１４としてフ
ォトリソグラフィー法によりパターニングすることによ
りＴＦＴ基板２１５は完成した（図４（ｅ））。
【００８３】このＴＦＴ基板２１５およびカラーフィル
タが形成されたガラス基板（図示せず）に対し、ポリイ
ミドを塗布し、ラビングした後、これらの基板を貼り合
わせた。この貼り合わせた基板を、各パネルに分断し
た。
【００８４】これらのパネルを真空槽に入れ、皿に入れ
た液晶の中にパネルの注入口を浸し、槽に空気を導入す
ることにより、その圧力で液晶をパネルに注入した。注
入口を樹脂で封止することにより、液晶パネルは完成し
た。
【００８５】その後、偏向版の貼り付け、周辺回路、バ
ックライト、ベゼル等の取り付けにより、液晶モジュー
ルが完成した。
【００８６】この液晶モジュールは、パソコン、モニタ
ー、テレビ、携帯端末等に使用できる。
【００８７】このとき、ＴＦＴの閾値電圧は、従来の光
酸化層（光酸化膜）が無くプラズマＣＶＤ法によりＳｉ
Ｏ2を成膜した場合は１．９Ｖ±０．８Ｖであったが、
本発明によるシリコン酸化膜と多結晶シリコン（島状多
結晶シリコン）の界面特性と、絶縁膜バルク特性の改善
により、１．５Ｖ±０．６Ｖに改善された。閾値電圧の
バラツキが減少したため、良品率が大きく向上した。ま
た、駆動電圧を下げられ消費電力を１０％低減できた。
なお、光洗浄および光酸化により、清浄なＳｉＯ2／Ｓ
ｉ（シリコン酸化膜と多結晶シリコン）の界面が形成で
きるため、Ｎａイオン等による汚染がなく閾値電圧の変
化が減少し、信頼性が向上した。
【００８８】（実施形態３）実施形態１は単結晶シリコ
ンを基板に用いた例であるが、実施形態２は本発明を液
晶表示装置に用いるｎチャンネル型とｐチャンネル型の
多結晶シリコン薄膜トランジスタの製造に適用した例を
述べた。本実施形態３では本発明をプラスチック基板上
に、ｎチャンネル型とｐチャンネル型の多結晶シリコン
薄膜トランジスタを形成した例を示す。
【００８９】まず、ポリエーテルサルフォン（ＰＥＳ）
の厚さ２０ｎｍ、大きさ１２７ｍｍ×１２７ｍｍの基板
を、プラスチック基板の膨張を抑制するため、２００
℃、１５時間アニールした。
【００９０】その後、プラスチック基板から放出される
ガスおよび薬品による損傷を防ぐため、裏面にスパッタ
法により、２００℃でＳｉＯ2膜を３００ｎｍ成膜し
た。
【００９１】表面にスパッタ法で、ベースコート膜とし
てＳｉＯ2膜を４００ｎｍとアモルファスシリコン膜を
５０ｎｍ、真空を破らずに連続して成膜した。ここで、
スパッタ法によるアモルファスシリコン膜は水素を含ま
ないため、脱水素アニールは必要無い。
【００９２】その後、キセノンクロライド（ＸｅＣｌ）
エキシマレーザー光源から波長３０８ｎｍのパルス光
（６７０ｍＪ／パルス）を、光学系により０．８ｍｍ×
１３０ｍｍに成形して３６０ｍＪ／ｃｍ2の強度で、プ
ラスチック基板上のアモルファスシリコン膜に、基板を
移動させながら照射し、プラスチック基板の前面を結晶
化した。このとき、レーザー光の照射領域を９７．５％
重ね合わせて照射した。更に、ベースコート膜の膜厚を
３００ｎｍ以上にすることにより、パルス光によるプラ
スチック基板の損傷無しに、アモルファスシリコン膜を
結晶化（多結晶シリコン）することができる。
【００９３】この多結晶シリコンを、フォトリソ工程、
エッチング工程により、島状多結晶シリコンにパターン
ニングする。
【００９４】これから、Ｐｏｌｙ−Ｓｉ ＴＦＴの最も
重要な界面および絶縁膜の形成に本発明を適用する。こ
れに用いた絶縁膜の製造装置は、実施形態１に用いたも
のと同じで図１に示す。
【００９５】上記のベースコート膜上に島状多結晶シリ
コンをもつPESを用いたプラスチック基板からなる基板
１００を、ロード室１に導入後真空に排気した後、光洗
浄／光酸化室２（第１の絶縁膜を形成するための第１の
反応室）に移動させ、ゲートバルブ１０１を閉じる。基
板温度を２００℃にした基板台１０５に基板１００をセ
ットした後、キセノンエキシマランプ１１から１７２ｎ
ｍの光を、合成石英の窓１２を通して、半導体であるシ
リコン表面（島状多結晶シリコンの表面）に照射するこ
とによって、シリコン表面の光洗浄を行った。ここで、
合成石英の窓１２を出たところの光照射強度は６０ｍｗ
／ｃｍ2で、窓からシリコン表面までの距離は２５ｍｍ
とした。
【００９６】その後、光洗浄／光酸化室２内に酸素ガス
を導入し、内部の圧力を５ｔｏｒｒとした。更に、キセ
ノンエキシマランプ１１からの波長１７２ｎｍの光によ
り、酸素ガスを直接、効率よく反応性高い酸素原子活性
種に分解し、この酸素原子活性種によって島状多結晶シ
リコンを酸化した。６分間で約３ｎｍのシリコン酸化膜
が形成できた。
【００９７】その後、ゲートバルブ１０１を開けて、基
板１００を水素プラズマ／成膜室３（第２の絶縁膜を形
成するための第２の反応室）に移動させ、基板温度２０
０℃、Ｈ2ガス１０００ｓｃｃｍ、ガス圧１．３ｔｏｒ
ｒに保ち、ＲＦ電源電力を４５０Ｗとし、光酸化膜を３
分間水素プラズマ処理した。
【００９８】その後、同一の水素プラズマ／成膜室３内
において、基板温度を２００℃、ＳｉＨ4ガス流量を５
ｓｃｃｍ、Ｎ2Ｏガス流量を１０００ｓｃｃｍ、ガス圧
を１．３ｔｏｒｒに保ち、ＲＦ電源電力を４５０Ｗと
し、プラズマＣＶＤ法によりＳｉＯ2膜を成膜した。３
分間で膜厚９７ｎｍのＳｉＯ2膜を成膜できた。その
後、基板１００をアンロード室４に移動させた後、取り
出した。
【００９９】この後は、基板温度を２００℃以下にした
以外は、基本的に実施形態２と同じ工程によりＰｏｌｙ
−Ｓｉ ＴＦＴを形成した。また、液晶工程、モジュー
ル工程も基本的に実施形態２と同等である。
【０１００】このプラスチック基板を用いた液晶モジュ
ールは、軽量、フレキシブル、割れにくい等の大きな特
長をもち、パソコン、モニター、テレビ、携帯端末等に
用いられる。
【０１０１】本発明は、材料としては、実施形態１の単
結晶シリコン、実施形態２のガラス基板上の多結晶シリ
コン、実施形態３のプラスチック基板上の多結晶シリコ
ン等に適用できる。
【０１０２】また、本発明を適用する半導体装置とし
て、実施形態２、３の薄膜トランジスタの他に、本発明
により従来技術では実現不可能であった、単結晶シリコ
ン、或いは多結晶シリコンからなるシリコン材料とシリ
コン酸化膜界面での固定電荷密度１×１０11ｃｍ-2以
下、界面準位密度が１×１０11ｃｍ-2ｅＶ-1以下かつ窒
素濃度が1原子％以下であると共に、シリコン材料中の
炭素濃度が１×１０20原子／ｃｍ3以下であることを実
現でき、単結晶シリコンＭＯＳ型トランジスタ等、広範
囲な半導体装置に適用できる。
【０１０３】また、少なくとも単結晶シリコン、或いは
多結晶シリコンからなる半導体の表面を酸素原子活性種
を含む雰囲気中で酸化する反応室と、大気に晒さずにこ
の第1の絶縁膜上に堆積法により第２の絶縁膜を形成す
る反応室とからなる絶縁膜の製造装置も、本発明を実施
するための従来に無い絶縁膜の製造装置である。
【０１０４】
【発明の効果】本発明の製造方法によれば、基板温度６
００℃以下の低温で、単結晶シリコン及び多結晶シリコ
ンからなる半導体の表面を酸素原子活性種によりプラズ
マ損傷なく高速に酸化することにより、半導体とゲート
絶縁膜との良好な界面を形成すると共に、早く厚く実用
に耐える絶縁膜を形成することが出来る。このため、こ
の方法により形成した多結晶シリコンTFTは、安価に特
性が向上する。また、良好な界面特性が再現性よく実現
でき、特性ばらつきが低減すると共に、良品率が向上し
た。
【０１０５】また、従来は、ガラス、金属箔または樹脂
基板上のシリコン薄膜とシリコン酸化膜において、固定
電荷密度１×１０11ｃｍ-2以下、界面準位密度が１×１
０11ｃｍ-2ｅＶ-1以下かつ窒素濃度が1原子％以下シリ
コン薄膜中の炭素濃度が１×１０20原子／ｃｍ3以下の
全てを満たす高性能な半導体装置は無く、本発明により
初めて実現できた。このため、薄膜トランジスタ以外の
多くの半導体装置に適用でき、高性能化が図れる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る絶縁膜の製造装置の概
略断面図である。
【図２】光照射による活性種生成割合の圧力依存性を表
すグラフである。
【図３】本発明を多結晶シリコン薄膜トランジスタの製
造に適用した場合のプロセスフロー図である。
【図４】本発明を多結晶シリコン薄膜トランジスタの製
造に適用した場合の各プロセスにおける素子断面であ
る。
【図５】本発明の実施形態２に係る絶縁膜の製造装置で
ある。
【符号の説明】
１ ロード室 ２ 光洗浄／光酸化室 ３ 水素プラズマ／成膜室 ４ アンロード室 １１ キセノンエキシマランプ １２ 合成石英 ２１ ロード室 ２２ 光洗浄室 ２３ 光酸化室 ２４ 水素プラズマ室 ２５ 成膜室 ２６ アンロード室 １００ 基板 １０１ ゲートバルブ １０２ ヒーター １０３ カソード電極 １０４ アノード電極 １０５ 基板台 ２００ ガラス基板 ２０１ ベースコート膜 ２０２ ｎチャネルＴＦＴ領域 ２０３ ｐチャネルＴＦＴ領域 ２０４ 画素部ＴＦＴ領域 ２０５ 第１ゲート絶縁膜 ２０６ 第２ゲート絶縁膜 ２０７ ゲート電極 ２０８ 層間絶縁膜 ２０９ ｎ+ソース・ドレインコンタクト部 ２１０ Ｐ+ソース・ドレインコンタクト部 ２１１ 保護膜 ２１４ 画素電極 ２１５ ＴＦＴ基板 ２５０ ｐチャネルＴＦＴ ２６０ ｎチャネルＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 (72)発明者 岡本 哲也 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 浜田 敏正 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F058 BA20 BD01 BD04 BF07 BF23 BF29 BF54 BF73 BF78 BJ01 5F110 AA14 AA26 AA28 BB02 BB04 CC02 DD02 DD13 DD18 DD25 EE03 EE04 EE14 EE28 EE44 FF02 FF05 FF07 FF09 FF22 FF30 FF35 FF36 GG02 GG13 GG33 GG43 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL11 HL23 NN03 NN04 NN23 NN35 NN72 PP03 PP04 PP05 PP06 PP35 QQ09 QQ11 QQ25

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体に絶縁膜を形成する方法におい
    て、全工程の基板温度が６００℃以下で、かつ前記半導
    体の表面を酸素原子活性種を含む雰囲気中で酸化させた
    酸化膜からなる第１の絶縁膜を形成する工程と、大気に
    晒さずに前記第１の絶縁膜上に堆積法により第２の絶縁
    膜を形成する工程とからなることを特徴とする絶縁膜の
    形成方法。
  2. 【請求項２】 前記酸素原子活性種を、波長１７５ｎｍ
    以下の波長をもつ光を酸素ガスを含む雰囲気に照射する
    ことにより形成したことを特徴とする請求項１記載の絶
    縁膜の形成方法。
  3. 【請求項３】 前記酸素原子活性種を、キセノンエキシ
    マランプからの波長１７２ｎｍの光を酸素ガスを含む雰
    囲気に照射することにより形成したことを特徴とする請
    求項２記載の絶縁膜の形成方法。
  4. 【請求項４】 前記酸素原子活性種を、キセノンエキシ
    マランプからの波長１７５ｎｍ以下の光を酸素ガス分圧
    が０．０５ｔｏｒｒから５０ｔｏｒｒの雰囲気に照射す
    ることにより形成したことを特徴とする請求項２記載の
    絶縁膜の形成方法。
  5. 【請求項５】 波長１７５ｎｍ以下の波長を持つ光を、
    酸素を含まない雰囲気で前記半導体の表面に照射して該
    半導体の表面を洗浄する工程の後、前記第１の絶縁膜を
    形成することを特徴とする請求項２の絶縁膜の形成方
    法。
  6. 【請求項６】 前記酸素原子活性種をプラズマで形成
    し、該プラズマの発生場所と、酸化する前記半導体の表
    面が３ｃｍ以上離れたリモートプラズマＣＶＤ法により
    前記第１の絶縁膜を形成したことを特徴とする請求項１
    記載の絶縁膜の形成方法。
  7. 【請求項７】 前記半導体の表面を、前記酸素原子活性
    種を含む雰囲気中で酸化する工程において、半導体温度
    が１００℃から５００℃の範囲にあることを特徴とする
    請求項１記載の絶縁膜の形成方法。
  8. 【請求項８】 請求項１記載の絶縁膜の形成方法によっ
    て、形成された前記第１の絶縁膜の膜厚が０．５ｎｍか
    ら２０ｎｍの範囲にあることを特徴とする請求項１記載
    の絶縁膜の形成方法。
  9. 【請求項９】 前記半導体の表面を、前記酸素原子活性
    種を含む雰囲気中で酸化する工程において、前記雰囲気
    中に水素またはフッ素ガスを混合したことを特徴とする
    請求項１記載の絶縁膜の形成方法。
  10. 【請求項１０】 前記半導体の表面を、前記酸素原子活
    性種を含む雰囲気中で酸化させた前記酸化膜からなる前
    記第1の絶縁膜を形成する工程、その後、前記酸化膜を
    前記半導体の温度と同じ、またはそれ以下の温度で熱ア
    ニールする工程の後、大気に晒さずに前記第1の絶縁膜
    上に堆積法により前記第２の絶縁膜を形成する工程とか
    らなることを特徴とする請求項１記載の絶縁膜の形成方
    法。
  11. 【請求項１１】 前記半導体の表面を、前記酸素原子活
    性種を含む雰囲気中で酸化させた前記酸化膜からなる前
    記第1の絶縁膜を形成する工程と、前記酸化膜を前記半
    導体の温度と同じ、またはそれ以下の温度で水素プラズ
    マ処理する工程と、大気に晒さずに前記第1の絶縁膜上
    に堆積法により前記第２の絶縁膜を形成する工程とから
    なることを特徴とする請求項１記載の絶縁膜の形成方
    法。
  12. 【請求項１２】 前記第１の絶縁膜上に前記堆積法によ
    り前記第２の絶縁膜を形成する工程が、プラズマＣＶＤ
    法により前記第２の絶縁膜を堆積する工程であることを
    特徴とする請求項１記載の絶縁膜の形成方法。
  13. 【請求項１３】 前記第１の絶縁膜上に前記プラズマＣ
    ＶＤ法により前記第２の絶縁膜を堆積する工程におい
    て、半導体温度が１００℃から４００℃の範囲で堆積す
    ることを特徴とする請求項１２記載の絶縁膜の形成方
    法。
  14. 【請求項１４】 前記第１の絶縁膜上に前記プラズマＣ
    ＶＤ法により前記第２の絶縁膜を堆積する工程におい
    て、少なくともシラン系ガスと亜酸化窒素ガスを用いて
    前記第２の絶縁膜を堆積することを特徴とする請求項１
    ２、または請求項１３記載の絶縁膜の形成方法。
  15. 【請求項１５】 前記第１の絶縁膜上に前記堆積法によ
    り前記第２の絶縁膜を形成する工程が、光ＣＶＤ法によ
    り第２の絶縁膜を堆積する工程であることを特徴とする
    請求項１記載の絶縁膜の形成方法。
  16. 【請求項１６】 前記半導体が、単結晶シリコンである
    ことを特徴とする請求項１記載の絶縁膜の形成方法。
  17. 【請求項１７】 前記半導体が、多結晶シリコンである
    ことを特徴とする請求項１記載の絶縁膜の形成方法。
  18. 【請求項１８】 前記半導体が、少なくともガラス、金
    属箔または樹脂基板上の多結晶シリコンからなるシリコ
    ン薄膜であることを特徴とする請求項１記載の絶縁膜の
    形成方法。
  19. 【請求項１９】 請求項１記載の絶縁膜の形成方法によ
    って、形成された絶縁膜を備えたことを特徴とする半導
    体装置。
  20. 【請求項２０】前記半導体装置がシリコン薄膜トランジ
    スタであることを特徴とする請求項１９記載の半導体装
    置。
  21. 【請求項２１】 ガラス又は金属箔、若しくはプラスチ
    ック基板上に形成されたシリコン薄膜からなる半導体
    と、該半導体の表面に形成される酸化膜からなる構造を
    備えた半導体装置において、前記シリコン薄膜と前記酸
    化膜界面での固定電荷密度が１×１０11ｃｍ-2以下、界
    面準位密度が１×１０11ｃｍ-2ｅＶ-1以下、かつ窒素濃
    度が1原子％以下であると共に、前記シリコン薄膜中の
    炭素濃度が１×１０20原子／ｃｍ3以下であることを特
    徴とする半導体装置。
  22. 【請求項２２】 前記半導体装置が薄膜トランジスタで
    あることを特徴とする請求項２０記載の半導体装置。
  23. 【請求項２３】 半導体の表面に絶縁膜を形成する絶縁
    膜の製造装置において、少なくとも前記半導体の表面を
    酸素原子活性種を含む雰囲気中で酸化させ、第１の絶縁
    膜を形成する第１の反応室と、大気に晒さずにこの第1
    の絶縁膜上に堆積法により第２の絶縁膜を作成する第２
    の反応室とからなることを特徴とする絶縁膜の製造装
    置。
  24. 【請求項２４】 前記半導体の表面に前記絶縁膜を形成
    する絶縁膜の製造装置において、少なくとも前記半導体
    の表面を波長１７５ｎｍ以下の波長をもつ光により作成
    された酸素原子活性種を含む雰囲気中で酸化させ、前記
    第１の絶縁膜を形成する前記第１の反応室と、大気に晒
    さずにこの前記第1の絶縁膜上に堆積法により前記第２
    の絶縁膜を作成する前記第２の反応室とからなることを
    特徴とする請求項２３に記載の絶縁膜の製造装置。
  25. 【請求項２５】 前記半導体の表面に前記絶縁膜を形成
    する絶縁膜の製造装置において、少なくとも前記半導体
    の表面をキセノンエキシマランプからの波長１７２ｎｍ
    の光により作成された酸素原子活性種を含む雰囲気中で
    酸化する前記第１の反応室と、大気に晒さずにこの前記
    第1の絶縁膜上に堆積法により前記第２の絶縁膜を作成
    する前記第２の反応室とからなることを特徴とする請求
    項２４に記載の絶縁膜の製造装置。
JP2001001042A 2001-01-09 2001-01-09 絶縁膜の形成方法、半導体装置、製造装置 Pending JP2002208592A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001001042A JP2002208592A (ja) 2001-01-09 2001-01-09 絶縁膜の形成方法、半導体装置、製造装置
TW90133222A TW573052B (en) 2001-01-09 2001-12-31 Insulating film formation method, semiconductor device, and production apparatus
US10/037,558 US6620744B2 (en) 2001-01-09 2002-01-04 Insulating film formation method, semiconductor device, and production apparatus
KR1020020000891A KR20020060084A (ko) 2001-01-09 2002-01-08 절연막 형성방법, 반도체장치 및 제조장치
KR10-2004-0010771A KR100481835B1 (ko) 2001-01-09 2004-02-18 절연막 형성방법, 반도체장치 및 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001001042A JP2002208592A (ja) 2001-01-09 2001-01-09 絶縁膜の形成方法、半導体装置、製造装置

Publications (1)

Publication Number Publication Date
JP2002208592A true JP2002208592A (ja) 2002-07-26

Family

ID=18869723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001001042A Pending JP2002208592A (ja) 2001-01-09 2001-01-09 絶縁膜の形成方法、半導体装置、製造装置

Country Status (4)

Country Link
US (1) US6620744B2 (ja)
JP (1) JP2002208592A (ja)
KR (2) KR20020060084A (ja)
TW (1) TW573052B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285830A (ja) * 2004-03-26 2005-10-13 Dainippon Printing Co Ltd ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ
JP2007048968A (ja) * 2005-08-10 2007-02-22 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜及びその製造方法
JP2008021838A (ja) * 2006-07-13 2008-01-31 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP5271702B2 (ja) * 2006-05-22 2013-08-21 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
JP2014229709A (ja) * 2013-05-21 2014-12-08 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR101491762B1 (ko) * 2014-07-16 2015-02-11 성균관대학교산학협력단 박막 증착 장치 및 방법
JP2016072351A (ja) * 2014-09-29 2016-05-09 国立研究開発法人物質・材料研究機構 シリコン表面パッシベーション方法及び表面パッシベーション処理されたシリコン
JP2020013883A (ja) * 2018-07-18 2020-01-23 サンケン電気株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587484B1 (en) * 2000-10-10 2003-07-01 Spectrasensor, Inc,. Method and apparatus for determining transmission wavelengths for lasers in a dense wavelength division multiplexer
US6671296B2 (en) * 2000-10-10 2003-12-30 Spectrasensors, Inc. Wavelength locker on optical bench and method of manufacture
EP1453083A4 (en) * 2001-12-07 2007-01-10 Tokyo Electron Ltd INSULATING FILM NITRIDING PROCESS, SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME, AND SURFACE TREATING DEVICE AND METHOD
JP2003224117A (ja) * 2002-01-31 2003-08-08 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の製造装置
US6551947B1 (en) * 2002-06-04 2003-04-22 Sharp Laboratories Of America, Inc. Method of forming a high quality gate oxide at low temperatures
US20030224619A1 (en) * 2002-06-04 2003-12-04 Yoshi Ono Method for low temperature oxidation of silicon
US7342429B2 (en) * 2003-09-11 2008-03-11 International Business Machines Corporation Programmable low-power high-frequency divider
KR100609065B1 (ko) * 2004-08-04 2006-08-10 삼성전자주식회사 산화막 형성 장치 및 방법
US7316942B2 (en) * 2005-02-14 2008-01-08 Honeywell International, Inc. Flexible active matrix display backplane and method
JP5096437B2 (ja) * 2009-09-28 2012-12-12 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
CN102629592A (zh) * 2012-03-23 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9530975B2 (en) * 2012-09-24 2016-12-27 Wake Forest University Method of making an organic thin film transistor
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
US9558932B2 (en) * 2014-06-17 2017-01-31 California Scientific, Inc. Lateral wafer oxidation system with in-situ visual monitoring and method therefor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
TW260806B (ja) * 1993-11-26 1995-10-21 Ushio Electric Inc
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
KR0175017B1 (ko) * 1995-10-23 1999-04-01 윤종용 알루미나 형성장치 및 알루미나 마스크를 이용한 식각 방법
US5998838A (en) * 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
TW200746302A (en) * 1997-03-05 2007-12-16 Hitachi Ltd Method of making semiconductor IC device
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US6162707A (en) * 1998-05-18 2000-12-19 The Regents Of The University Of California Low work function, stable thin films
US20020009861A1 (en) * 1998-06-12 2002-01-24 Pravin K. Narwankar Method and apparatus for the formation of dielectric layers
KR100308213B1 (ko) * 1999-02-12 2001-09-26 윤종용 반도체 장치를 위한 저유전 층간 절연막의 제조 방법
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
US6337289B1 (en) * 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
US6248618B1 (en) * 1999-10-12 2001-06-19 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of dual gate oxides for CMOS devices
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6380104B1 (en) * 2000-08-10 2002-04-30 Taiwan Semiconductor Manufacturing Company Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285830A (ja) * 2004-03-26 2005-10-13 Dainippon Printing Co Ltd ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ
JP2007048968A (ja) * 2005-08-10 2007-02-22 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜及びその製造方法
JP5271702B2 (ja) * 2006-05-22 2013-08-21 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
JP2008021838A (ja) * 2006-07-13 2008-01-31 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
US9647134B2 (en) 2013-05-21 2017-05-09 Japan Display Inc. Thin-film transistor and method for manufacturing the same
JP2014229709A (ja) * 2013-05-21 2014-12-08 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR101491762B1 (ko) * 2014-07-16 2015-02-11 성균관대학교산학협력단 박막 증착 장치 및 방법
CN105473761A (zh) * 2014-07-16 2016-04-06 成均馆大学校产学协力团 用于薄膜沉积的装置和方法
WO2016010185A1 (ko) * 2014-07-16 2016-01-21 성균관대학교산학협력단 박막 증착 장치 및 방법
JP2016072351A (ja) * 2014-09-29 2016-05-09 国立研究開発法人物質・材料研究機構 シリコン表面パッシベーション方法及び表面パッシベーション処理されたシリコン
JP2020013883A (ja) * 2018-07-18 2020-01-23 サンケン電気株式会社 半導体装置
JP7143660B2 (ja) 2018-07-18 2022-09-29 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
TW573052B (en) 2004-01-21
KR100481835B1 (ko) 2005-04-11
US20020090776A1 (en) 2002-07-11
US6620744B2 (en) 2003-09-16
KR20020060084A (ko) 2002-07-16
KR20040026147A (ko) 2004-03-27

Similar Documents

Publication Publication Date Title
JP2002208592A (ja) 絶縁膜の形成方法、半導体装置、製造装置
US9847355B2 (en) Silicon nitride film, and semiconductor device
US7435635B2 (en) Method for crystallizing semiconductor material
JP2004071696A (ja) 半導体装置及びその作製方法
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
KR100512683B1 (ko) 절연막 제조장치
JP2000357798A (ja) 薄膜トランジスタ及びその製造方法
JP4627971B2 (ja) 半導体装置の作製方法
JP2001085701A (ja) 多層構造を有する素子、その素子の製造装置、及びその素子の製造方法
TWI287253B (en) Substrate processing apparatus and substrate processing method
JPH05129202A (ja) 薄膜半導体装置とその製造方法及びシリコン膜
JP3221129B2 (ja) 半導体装置の製法
JPH11284189A (ja) 薄膜半導体装置およびその製造方法、ならびにアクティブマトリックス基板およびその製造方法、液晶装置
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP3462157B2 (ja) 半導体装置の作製方法
JP3279280B2 (ja) 薄膜半導体素子の製造方法
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JPH0969631A (ja) 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置
JP2004146811A (ja) 基板処理装置、及び基板処理方法
JP2003151974A (ja) 光酸化方法、それを用いた半導体装置の製造方法、光酸化装置、および半導体装置の製造装置
JPH06330322A (ja) 絶縁膜の作製方法
JP2002016084A (ja) 半導体装置
JPH11307775A (ja) 薄膜トランジスタの形成方法