JP2003224117A - 絶縁膜の製造装置 - Google Patents

絶縁膜の製造装置

Info

Publication number
JP2003224117A
JP2003224117A JP2002023077A JP2002023077A JP2003224117A JP 2003224117 A JP2003224117 A JP 2003224117A JP 2002023077 A JP2002023077 A JP 2002023077A JP 2002023077 A JP2002023077 A JP 2002023077A JP 2003224117 A JP2003224117 A JP 2003224117A
Authority
JP
Japan
Prior art keywords
insulating film
light source
atmosphere
substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002023077A
Other languages
English (en)
Inventor
Yukihiko Nakada
行彦 中田
Kazufumi Azuma
東　　和文
Tetsuya Okamoto
哲也 岡本
Shinji Goto
真志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2002023077A priority Critical patent/JP2003224117A/ja
Priority to TW091137618A priority patent/TWI246729B/zh
Priority to KR10-2003-0000094A priority patent/KR100512683B1/ko
Priority to CNB031029809A priority patent/CN1235273C/zh
Priority to US10/356,721 priority patent/US20030168004A1/en
Publication of JP2003224117A publication Critical patent/JP2003224117A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】光透過窓による光の減少を低減し、処理基板を
大型化できると共に、酸化速度を向上できる絶縁膜の製
造装置を提供する。 【解決手段】少なくとも酸素を含むＮ２＋Ｏ２混合ガス
１０中に、キセノンエキシマランプ１からの光を照射す
ることにより形成した酸素原子活性種を用いて、基板６
の半導体表面を酸化して該表面に絶縁膜を形成する絶縁
膜の製造装置において、キセノンエキシマランプ１から
の光を吸収しない窒素ガス３で大気圧に封入された光源
部２の雰囲気の圧力と、基板６の表面部のＮ２＋Ｏ２混
合ガス１０の雰囲気の圧力とをほぼ等しく保つガス導入
口８およびガス排出口９を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、少なくとも酸素を
含む雰囲気中に、光源からの光を照射することにより形
成した酸素原子活性種を用いて、半導体表面を酸化して
前記半導体表面に絶縁膜を形成する絶縁膜の製造装置に
関する。
【０００２】
【従来の技術】例えばＭＯＳ（Metal Oxide Semiconduc
tor）構造を持つ電界効果トランジスタ（ＦＥＴ：Field
Effect Transistor）や、多結晶シリコン薄膜トランジ
スタ等に用いられる半導体層と絶縁膜との組み合わせ構
造を形成するため、基板に設けた半導体層上へ絶縁膜を
形成する。ＦＥＴはＬＳＩ（大規模集積回路）に広く用
いられているが、このＬＳＩの高性能化のため、低温で
形成できる薄く良好な絶縁膜と、良好な半導体−絶縁膜
の界面特性とが要求されている。単結晶シリコンの表面
に絶縁膜を形成する場合、従来は７００℃から１０００
℃の高温で熱酸化する方法が一般的であった。熱酸化で
は、半導体の表面から内部に向かって酸化反応が進行し
ていく。このため、半導体層の表面が熱酸化することに
よって形成された酸化シリコン膜からなる絶縁膜（例え
ばゲート絶縁膜）と半導体層との界面が元の半導体層の
内側に形成されるため、元の半導体層の表面状態の影響
を受けにくく、非常に良好な界面が形成される長所があ
る。
【０００３】
【発明が解決しようとする課題】しかし、上記絶縁膜の
形成では、高温で処理するため、シリコンウエハーに反
りが発生しやすい。低温で処理すれば、反りは改善する
が、酸化速度が急激に低下し、実用的でない。また、絶
縁膜をプラズマＣＶＤ（Chemical Vapor Deposition）
で成膜する方法があるが、良好な界面特性を形成し難
い。最も重大な問題は、プラズマによるイオン損傷を避
けられないことである。一方、液晶表示装置の観点から
は、大型化、高精細化、高機能化に伴ってスイッチング
素子として用いられる薄膜トランジスタ（ＴＦＴ：Thin
Film Transistor）の高精細化に対する要求が厳しくな
っており、従来のアモルファスシリコン膜を用いたＴＦ
Ｔに代って、ポリシリコン（多結晶シリコン(Poly-Ｓ
ｉ)）膜を用いたＴＦＴに対するニーズが高まってい
る。ＴＦＴの性能や信頼性を左右するゲート絶縁膜はプ
ラズマＣＶＤ法により形成されている。しかし、ゲート
絶縁膜をプラズマＣＶＤ法で成膜すると、上述のように
プラズマによる損傷を避けられず、特にトランジスタの
閾値電圧を高精度に制御することはできず、信頼性にも
問題がある。ポリシリコンＴＦＴによく用いられている
ＴＥＯＳ（Tetra EthylOrtho Silicate）とＯ２との混
合ガスを用い、プラズマＣＶＤ法で成膜したＳｉＯ２膜
は、ガス原料に含まれる炭素が膜中に含まれ、３５０℃
程度以上で成膜しても炭素濃度を１．１×１０２０原子
／ｃｍ３以下にすることは困難である。特に成膜温度を
２００℃程度にした場合、膜中の炭素濃度は１．１×１
０２１原子／ｃｍ３と１桁増加するので、成膜温度を低
温化するのは困難である。また、ＳｉＮ４とＮ２Ｏ系ガ
スを用いたプラズマＣＶＤ法で成膜した場合、界面部に
窒素濃度が１原子％以上と非常に多く含まれ、固定電荷
密度を５×１０１ １ｃｍ−２以下にはできず、ゲート絶
縁膜として使用できなかった。また、プラズマＣＶＤ法
によるイオンダメージを減少させ、高品質の絶縁膜を得
る方法として、ＥＣＲ（Electron Cycrotron Resonanc
e）プラズマＣＶＤ法や、酸素プラズマによる酸化法等
が開発されている。しかしながら、半導体の表面近くで
プラズマを用いるため、イオン損傷を完全に回避するこ
とは難しい。
【０００４】また、例えば特開平４−３２６７３１号公
報に開示されているように、オゾンを含む雰囲気で酸化
する方法も提案されている。しかし、光によりオゾンを
つくり、そのオゾンを光分解して酸素原子活性種を形成
する２段階反応のため、効率が悪く、酸化速度が遅い。
一方、エキシマランプの光を用い、２５０℃の低温でシ
リコンを酸化する研究もなされている。（J. Zhang et
al., A.P.L., 71(20), 1997, P2964）。また、キセノン
（Ｘｅ）エキシマランプの光を、酸素ガスを含む雰囲気
中に照射することにより、形成された酸素原子活性種で
半導体の表面を酸化させて、半導体の表面に第１層目の
絶縁膜を形成した後、第２層目の絶縁膜を、ＴＥＯＳ＋
Ｏ２ガスまたはＳｉＨ４＋Ｎ２Ｏガスを用いてプラズマ
ＣＶＤ法により成膜する方法が報告されている。 1) Y. Nakata, T. Okamoto, T. Hamada, T. Itoga and
Y. Ishii : Proceedings of Int. Conf. on Rapid Ther
mal Processing for Future Semiconductor Devices (2
001) 2) Y. Nakata, T. Okamoto, T. Hamada, T. Itoga and
Y. Ishii : Proceedings of Int. Workshop on Gate In
sulator 2001 (2001) 3) Y. Nakata, T. Okamoto, T. Hamada, T. Itoga and
Y. Ishii : Proceedings of Asia Display / IDW' 01
p.375 (2001) 4) 中田行彦、糸賀隆志、石井裕：2001年春季第48回応
用物理学関係連合講演会（東京） 光を用いて酸素原子活性種を生成する方法は、イオン損
傷が無く、良好な界面を形成できるという大きな特長を
持っている。しかし、以下に述べるような光酸化する装
置上の課題がある。
【０００５】図８は、従来の光酸化による絶縁膜の製造
装置の概略断面図である。８０１は光源であるキセノン
エキシマランプ、８０２は光源部（ランプハウス）、８
０３は光源部８０２内にほぼ大気圧に封入された窒素ガ
ス（Ｎ２ガス）、８０４は合成石英からなる光透過窓、
８０５は真空反応室（真空槽）、８０６は基板、８０７
は基板台、８０８は真空である。図８に示す従来の装置
のように、キセノンエキシマランプ８０２から発せられ
る波長１７２ｎｍの光を、基板台８０７により基板８０
６が載置保持された反応室８０５に入れて、基板８０６
上の半導体表面を酸化し、該表面に絶縁膜を形成する。
キセノンエキシマランプ８０２からの短波長の光は、空
気中に出ると空気中の酸素分子を酸素原子活性種に分解
して、数ｍｍ厚の空気層で吸収されてしまう。このた
め、通常は合成石英からなる光透過窓８０４を設けた光
源部（ランプハウス）８０２内に波長１７２ｎｍの光を
吸収しない窒素ガス８０３をほぼ大気圧で満たし、光の
吸収を避けている。また、形成する絶縁膜中の不純物を
減少するため、酸化しようとする基板８０６を設置した
反応室８０５内を真空排気した後、酸素ガスを導入して
所望の圧力に保ち、光を光透過窓８０４を通して照射し
て、該光により酸素分子を分解して酸素原子活性種を発
生させ、該半導体表面の酸化を行い、酸化膜を形成す
る。この場合、光透過窓８０４には、ほぼ大気圧とほぼ
真空に近い圧力とのガス圧力差、つまり約１ｋｇ／ｃｍ
２の力がかかる。このため、光透過窓８０４の厚さを、
この力に耐え得るような厚さにする必要がある。下記表
１に示すように、光透過窓８０４を直径３００ｍｍの円
から２５０ｍｍ角の大きさにすると、光透過窓８０４の
厚さは約３０ｍｍ必要になる。図９は光の波長と、合成
石英板（厚さ１ｍｍ、１０ｍｍ、３０ｍｍ）の光透過率
との関係を示す図である。しかし、図９に示すように、
合成石英板の波長１７２ｎｍの光に対する透過率は、合
成石英板の厚さを増加させると急激に低下し、３０ｍｍ
の厚さの場合、約３０％となる。つまり、有効に使える
光が１／３以下となってしまい、酸化速度が大幅に低下
する課題があった。ましてや、１ｍ角程度の大型基板の
製造装置の場合、合成石英の厚さが厚くなりすぎ、実現
不可能であった。
【０００６】
【表１】 本発明の目的は、光透過窓による光の減少を低減し、処
理基板を大型化できると共に、酸化速度を向上できる絶
縁膜の製造装置を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、請求項１記載の絶縁膜の製造装
置は、少なくとも酸素を含む雰囲気中に、光源からの光
を照射することにより形成した酸素原子活性種を用い
て、半導体表面を酸化して前記半導体表面に絶縁膜を形
成する絶縁膜の製造装置において、前記光源部の雰囲気
の圧力と、前記半導体表面部の雰囲気の圧力とをほぼ等
しく保つ手段を有することを特徴とする。請求項１記載
の絶縁膜の製造装置は、光源部の雰囲気の圧力と、半導
体表面部の雰囲気の圧力とをほぼ等しく保つことによ
り、光透過窓を薄くすることができるので、光透過窓に
よる光の減少を低減し、処理基板を大型化できると共
に、酸化速度を向上できる。
【０００８】また、請求項２記載の絶縁膜の製造装置
は、請求項１記載の絶縁膜の製造装置において、前記光
源部と前記半導体表面部との間に、前記光源からの光を
透過する光透過窓が設けられ、前記光源部の雰囲気は、
前記光源からの光を吸収しないガスにより大気圧になっ
ており、少なくとも酸素と前記光源からの光を吸収しな
いガスとを含む混合ガスにより、前記半導体表面部の雰
囲気を大気圧にする手段を有することを特徴とする。請
求項２記載の絶縁膜の製造装置は、圧力隔壁が不要であ
る。
【０００９】また、請求項３記載の絶縁膜の製造装置
は、請求項２記載の絶縁膜の製造装置において、前記半
導体表面部の雰囲気が外気と接続され、前記混合ガスを
用いて前記半導体表面部の雰囲気が大気圧に保たれるこ
とを特徴とする。請求項３記載の絶縁膜の製造装置は、
圧力隔壁が不要である。
【００１０】また、請求項４記載の絶縁膜の製造装置
は、請求項３記載の絶縁膜の製造装置において、複数の
前記基板を載置し、前記光源部の下に移動させる手段を
有することを特徴とする。請求項４記載の絶縁膜の製造
装置は、スループットを向上できる。
【００１１】また、請求項５記載の絶縁膜の製造装置
は、請求項１記載の絶縁膜の製造装置において、前記光
源部と前記半導体表面部の雰囲気を圧力差無しに減圧す
る手段と、前記光源部と前記半導体半導体表面部の雰囲
気を圧力差無しに大気圧に戻す手段とを有することを特
徴とする。請求項５記載の絶縁膜の製造装置は、雰囲気
を減圧するので、基板への不純物の混入を回避できる。
【００１２】また、請求項６記載の絶縁膜の製造装置
は、請求項５記載の絶縁膜の製造装置において、前記光
源部と前記半導体表面部との間に透明板が設けられ、前
記光源部と前記半導体表面部の雰囲気の圧力差が無いよ
うに保たれることを特徴とする。
【００１３】請求項６記載の絶縁膜の製造装置は、透明
板により光源部から発生する不純物の基板への混入を回
避できる。
【００１４】また、請求項７記載の絶縁膜の製造装置
は、請求項１記載の絶縁膜の製造装置において、前記光
源が低圧水銀ランプであることを特徴とする。請求項７
記載の絶縁膜の製造装置は、低圧水銀ランプを用いるの
で、消費電力が少ない。
【００１５】また、請求項８記載の絶縁膜の製造装置
は、請求項１記載の絶縁膜の製造装置において、前記光
源が、キセノンエキシマランプであることを特徴とす
る。請求項８記載の絶縁膜の製造装置は、効率の良いキ
セノンエキシマランプを用いるので、酸化速度が速く、
スループットを向上できる。
【００１６】また、請求項９記載の絶縁膜の製造装置
は、請求項１記載の絶縁膜の製造装置において、前記基
板を収納し、前記光源部の雰囲気の圧力と前記半導体表
面部の雰囲気の圧力をほぼ等しくして前記絶縁膜を形成
するための反応室と、前記基板を収納し、前記絶縁膜上
に第２の絶縁膜を堆積法により形成する第２の反応室と
を含む複数個の反応室と、複数個の前記反応室間で前記
基板を大気に晒さずに移動させる手段とを有することを
特徴とする。請求項９記載の絶縁膜の製造装置は、例え
ば光洗浄工程、光酸化工程、界面改善アニール工程およ
び堆積法による成膜工程等を、連続して真空中で、しか
も生産性を落とさずに行なうことができる。
【００１７】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１８】実施の形態１ 図１は、本実施の形態１の絶縁膜の製造装置の概略断面
図である。１は波長１７２ｎｍの光を発する光源である
キセノンエキシマランプ、２は光源部（ランプハウ
ス）、３は光源部２にほぼ大気圧に封入された窒素ガス
（Ｎ２ガス）、４は合成石英からなる光透過窓、５は反
応室、６は基板、７は基板台、８はガス導入口、９はガ
ス排出口、１０はほぼ大気圧のＮ２＋Ｏ２混合ガス、１
１は空気である。本実施の形態１では、基板６として単
結晶Ｓｉ基板を用いた例を示す。本実施の形態１では、
少なくとも酸素を含む雰囲気（ここでは、Ｎ２＋Ｏ２混
合ガス１０）中に、キセノンエキシマランプ１からの光
を照射することにより形成した酸素原子活性種を用い
て、基板６の半導体表面を酸化して該表面に絶縁膜を形
成する絶縁膜の製造装置において、光源部２の雰囲気
（光源部２内にほぼ大気圧に封入され、キセノンエキシ
マランプ１からの光を吸収しない窒素ガス３）の圧力
と、基板６の表面部の雰囲気（Ｎ２＋Ｏ２混合ガス１
０）の圧力とをほぼ等しく保つ手段（Ｎ２＋Ｏ２混合ガ
ス１０をほぼ大気圧に導入するガス導入口８と、空気１
１を排出するガス排出口９）を有する。また、光源部２
と基板６の表面部との間に、キセノンエキシマランプ１
からの光を透過する光透過窓４が設けられ、光源部２の
雰囲気は、キセノンエキシマランプ１からの光を吸収し
ない窒素ガス３により大気圧になっており、酸素とキセ
ノンエキシマランプ１からの光を吸収しないガスとを含
む混合ガスにより、基板６の表面部の雰囲気を大気圧に
する手段（ガス導入口８と排出口９）を有する。
【００１９】まず、（１００）面、Ｐ型、１０〜１５Ω
ｃｍの直径６インチの円状の単結晶Ｓｉ基板６を洗浄し
た後、光酸化室、すなわち、反応室５に基板を移動させ
る。ヒーターで温度を３００℃にした基板台７に基板６
をセットし、基板６の温度を３００℃に保つ。次に、Ｎ
２＋Ｏ２混合ガス１０として、酸素ガス０．５ｓｃｃ
ｍ、窒素ガス７６０ｓｃｃｍをガスミキシングボックス
を介してガス導入口８から反応室５に流し、ガス排出口
８から空気１１を追い出す。空気１１とＮ２＋Ｏ２混合
ガス１０が置換した状態になるまで約１０分要した。そ
の後、波長１７２ｎｍのキセノンエキシマランプ１の光
の照射により、酸素ガスを直接に効率よく分解し、反応
性の高い酸素原子活性種を生成する。この場合、酸素ガ
ス分圧は約７０Ｐａとなっている。この酸素原子活性種
により基板６の（１００）面が酸化される。９０分間で
厚さ約４．３ｎｍの光酸化による酸化膜（ＳｉＯ２膜）
が形成できた。本実施の形態１での、照射光強度は、基
板６の位置で１１ｍＷ／ｃｍ２であった。また、光透過
窓４と基板６との距離は、５ｍｍであった。光源として
キセノンエキシマランプ１を使用することにより、スル
ープットを向上できる。次に、トンネル電流を無くし、
半導体−絶縁膜の界面準位を測定しやすいように、酸化
膜を形成した基板６上に、別のＣＶＤ装置を用いて、Ｓ
ｉＨ４ガスとＮ ２Ｏガスにより、第２の絶縁膜（ＳｉＯ
２膜）を厚さ約９４ｎｍ成膜した。その後、基板６の
（１００）面上に成膜された第２の絶縁膜のＳｉＯ２膜
上にアルミニウム膜をスパッタ法により成膜した後、フ
ォトリソグラフィー法により、アルミニウム膜からなる
直径０．８ｎｍの円形ドットパターンを多数形成し、電
気容量測定用試料を作製した。この試料を用いて、容量
−電圧特性を測定した。その結果、界面固定電荷密度は
１×１０１１ｃｍ−２と熱酸化膜（基板６の（１００）
面を熱酸化することにより成膜されるＳｉＯ２膜）と同
等であった。
【００２０】反応室（光酸化室）５内のキセノンエキシ
マランプ１を用いた本実施の形態１では、下記反応式
（１）に示すように、酸素から直接に酸素原子活性種Ｏ
(１Ｄ)を効率よく形成できる。この酸素原子活性種Ｏ(
１Ｄ)が、半導体層の表面（基板の（１００）面）を酸
化する。このように、キセノンエキシマランプ１を用い
た場合は、オゾンは反応に関与しない。一方、光源に低
圧水銀ランプを用いた場合は、下記反応式（２）に示す
ように、１８５ｎｍの光が酸素からオゾンをつくり、そ
のオゾンが２５４ｎｍの光で酸素原子活性種Ｏ(１Ｄ)を
形成する。つまり、２段階の反応である。キセノンエキ
シマランプ１の方が、低圧水銀ランプと比較して、１段
階反応であるため、非常に効率良く酸素原子活性種Ｏ(
１Ｄ)を形成でき、酸化速度が速い長所がある。なお、
反応式（１）の反応が起きるのは、１７５ｎｍ以下の波
長の光を用いた場合である。 キセノンエキシマランプ Ｏ２＋ｈν → Ｏ（３Ｐ）＋Ｏ(１Ｄ) （波長１７２ｎｍ） （１） 低圧水銀ランプ Ｏ２＋Ｏ（３Ｐ）＋Ｍ → Ｏ３＋Ｍ （波長１８５ｎｍ） （２） Ｏ３＋ｈν → Ｏ(１Ｄ)＋Ｏ２ （波長２５４ｎｍ） （３） Ｏ（３Ｐ）：３Ｐ順位励起状態にある酸素原子 Ｏ(１Ｄ)：１Ｄ順位励起状態にある酸素原子 Ｍ：Ｏ２、Ｏ（３Ｐ）、Ｏ３以外の酸素化合物ガス ｈ：プランク定数 ν：光の波長 酸化には、シリコンと酸素の反応速度により酸化速度が
決まる「反応律速」と、酸化種が酸化膜中を拡散し、酸
化シリコン膜（ＳｉＯ２膜）とシリコン（Ｓｉ）の界面
に到達する速度により酸化速度が決まる「拡散律速」の
２つのモードがある。基板温度の上昇によりシリコンと
酸素の反応速度も上昇するが、特に酸化種が酸化膜中を
拡散する速度が大きくなる。このため、基板温度を上昇
した方が、酸化速度は向上する。装置および基板への影
響を考慮し、光酸化時の半導体温度は１００℃から５０
０℃の範囲が適当で、特に２００℃から３５０℃が好適
である。本実施の形態１においては、半導体温度は３０
０℃とした。本実施の形態１では、光酸化装置におい
て、光源部２の雰囲気の圧力と、基板６の表面部の雰囲
気の圧力とをほぼ等しく保つことにより、光透過窓４を
薄くすることができるので、光透過窓４による光の減少
を低減し、処理する基板６を大型化できると共に、酸化
速度を向上できる。また、光源部２と基板６の表面部の
雰囲気の圧力は大気圧なので、圧力隔壁が不要である。
また、光源として、低圧水銀ランプを使用する場合は消
費電力が少ない。
【００２１】実施の形態２ 図２は、実施の形態２の絶縁膜の製造装置の概略断面図
である。１２は反応室、１３は複数の基板６を載せ、矢
印Ａ方向に移動させるベルトである。本実施の形態２で
は、基板６の表面部が外気と接続され、Ｎ２＋Ｏ２混合
ガス１０を用いて基板６の表面部の雰囲気が大気圧に保
たれている。また、複数の基板６を載置し、光源部２の
下に移動させる手段であるベルト１３を有する。前記実
施の形態１の場合では、照射光強度は、基板６の位置で
１１ｍＷ／ｃｍ ２であった。照射光強度６０ｍＷ／ｃｍ
２のキセノンエキシマランプが市販されている。また、
界面特性の改善効果がでる光酸化膜の最低厚さは約１ｎ
ｍである。このため、照射光強度６０ｍＷ／ｃｍ２のキ
セノンエキシマランプを用いると、約１分以内で必要な
酸化膜を形成できる。このため、図２に示すように、大
気に開放されたベルト炉、すなわち、矢印Ａ方向に移動
するベルト１３を用いて、基板６を反応室（光酸化室）
１２に移動させながら、光により酸化膜を形成できる。
本実施の形態２では、光源部２と基板６の表面部の雰囲
気の圧力は大気圧なので、圧力隔壁が不要であり、ま
た、スループットを向上できる。
【００２２】実施の形態３ 図３は、実施の形態３の絶縁膜の製造装置の概略断面図
である。１５は真空反応室（真空槽）である。本実施の
形態３では、光源部２と基板６の表面部の雰囲気を減圧
する手段（ガス排気手段。図示せず）と、光源部２と基
板６表面部の雰囲気を大気圧に戻す手段（ガス導入手
段。図示せず）とを有する。本実施の形態３では、雰囲
気を減圧するので、基板６への不純物の混入を回避でき
る。前記実施の形態１、２では、酸化反応を起こす基板
６の表面部をほぼ大気圧に保った場合である。これに対
し、酸化膜中への不純物の混入を避けるため、反応室１
５内を真空に排気する方法がある。この場合、光源部２
と基板６の表面部の圧力差を無くすため、図３に示すよ
うに、キセノンエキシマランプ１自体を、真空反応室１
内に設置する。こうすることにより、減圧時および反応
時等のあらゆる場合で、キセノンエキシマランプ１と基
板６の表面部との圧力差が無く、もちろん、光透過窓自
体が無い。この場合、基板６のセット後、真空排気し、
酸素ガスを導入して反応室１５内の圧力を約７０Ｐａに
保ち、キセノンエキシマランプ１から光を照射すること
により、酸化膜を形成できる。
【００２３】実施の形態４ 図４は、実施の形態４の絶縁膜の製造装置の概略断面図
である。１６は光源のキセノンエキシマランプ１と基板
６との間に設けた透明板である。本実施の形態４では、
光源部２と基板６の表面部との間に透明板１６が設けら
れ、光源部２の雰囲気と基板６の表面部の雰囲気とは透
明板１６の外側で連通されており、光源部２と基板６の
表面部の雰囲気の圧力差が無いように保たれている。本
実施の形態４では、光源と基板６との間に透明板１６を
設けることにより、ランプ電極から発生する不純物の基
板６への混入を回避できる等の効果がある。
【００２４】実施の形態５ 前記実施形態１、２、３、４は、単結晶シリコンを基板
に用いた例であるが、この結果を踏まえ、ガラス基板上
に形成する液晶表示用の多結晶シリコン薄膜トランジス
タ（Poly-Ｓｉ ＴＦＴ）の製作工程を説明する。図５
は、本発明を液晶表示装置用のｎチャンネル型、ｐチャ
ンネル型の多結晶シリコン薄膜トランジスタに適用した
場合のプロセスフロー図、図６（ａ）〜（ｅ）は、それ
ぞれ各プロセスにおける素子断面図である。ガラス基板
２００（図６）は、大きさ３２０ｎｍ×４００ｎｍ×
１．１ｎｍのガラス板を用いた。図６（ａ）に示すよう
に、洗浄したガラス基板２００上に、ＴＥＯＳガスを用
い、ＰＥ−ＣＶＤ法（プラズマＣＶＤ法）により厚さ２
００ｎｍの酸化シリコン膜（ＳｉＯ２膜）をベースコー
ト膜２０１として形成した（図５のＳ１）。その後、Ｓ
ｉＨ４およびＨ２ガスを用い、ＰＥ−ＣＶＤ法によりア
モルファスシリコン膜を厚さ５０ｎｍ成膜した（Ｓ
２）。このアモルファスシリコン膜は、５〜１５原子％
の水素を含むため、そのままレーザーを照射すると、水
素が気体となり、急激に体積膨張して、膜が吹き飛ぶ。
このため、アモルファスシリコン膜を形成したガラス基
板２００を、水素の結合が切れる３５０℃以上で、約１
時間保って水素を逃がした（Ｓ３）。その後、キセノン
クロライド（ＸｅＣｌ）エキシマレーザー光源から波長
３０８ｎｍのパルス光（６７０ｍＪ／パルス）を、光学
系により０．８ｍｍ×１３０ｍｍに成形して３６０ｍJ
／ｃｍ２の強度で、前記ガラス基板２００上のアモルフ
ァスシリコン膜に照射した。アモルファスシリコンは、
レーザー光を吸収して溶融し、液相になった後、温度が
下がり固化し、多結晶シリコンが得られた。レーザー光
は２００Ｈｚのパルスであり、溶融と固化は１パルスの
時間内で終わる。このため、レーザー照射により、１パ
ルス毎に溶融＋固化を繰り返すことになる。ガラス基板
２００を移動させながらレーザー照射することにより、
大面積を結晶化できる。特性のバラツキを抑えるため、
個々のレーザー光の照射領域を９５〜９７．５％重ね合
わせて照射した（Ｓ４）。この多結晶シリコン層を、フ
ォトリソグラフィー工程（Ｓ５）、エッチング工程（Ｓ
６）により、図６（ａ）に示すように、ソース、チャネ
ル、ドレインに対応する島状多結晶シリコン層２１６に
パターンニングし、ｎチャネルＴＦＴ領域２０２、ｐチ
ャネルＴＦＴ領域２０３、画素部ＴＦＴ領域２０４を形
成した（ここまで、図６（ａ））。
【００２５】この後、Poly-Ｓｉ ＴＦＴの最も重要な
界面および絶縁膜の形成（Ｓ７）に本発明を適用する。
図７は、これに用いた枚葉式の光酸化法による薄膜形成
装置と、プラズマＣＶＤ法による薄膜形成装置との融合
型の薄膜形成装置である本発明の絶縁膜の製造装置の概
略を示す断面図である。１はキセノンエキシマランプ、
４は合成石英からなる光透過窓、２１はロード室、２２
は光洗浄室、２３は光酸化室、２４は水素プラズマ室、
２５は成膜室、２６はアンロード室、２００は基板、１
０１ａ〜１０１ｇはゲートバルブ、１０２はヒーター、
１０３はカソード電極、１０４はアノード電極、１０５
は基板台である。図７の装置は、ガラス基板２００を収
納し、光酸化により絶縁膜を形成するための反応室であ
る光酸化室２３と、ガラス基板２００を収納し、絶縁膜
上に第２の絶縁膜を堆積法により形成する第２の反応室
である成膜室２５とを含む複数個の反応室と、複数個の
該反応室間でガラス基板２００を大気に晒さずに移動さ
せる手段であるゲートバルブ１０１ａ〜１０１ｇ等とを
有する。上記のベースコート膜２０１（図６（ａ））上
に島状多結晶シリコン層２１６をもつガラス基板２００
を、ゲートバルブ１０１ａを開き、ロード室２１（図
７）に導入後、真空に排気し、ゲートバルブ１０１ｂを
開き、光洗浄室２２に移動させ、ゲートバルブ１０１ｂ
を閉じる。温度を３５０℃にした基板台１０５に基板２
００をセットした後、光源であるキセノンエキシマラン
プ１から１７２ｎｍの波長の光を、合成石英の光透過窓
４を通して、シリコン表面（島状多結晶シリコン層２１
６の表面）に照射することにより、シリコン表面を光洗
浄する（Ｓ８）。この反応室、すなわち、光洗浄室２２
においては、キセノンエキシマランプ１部とガラス基板
２００部とは、圧力を同一に保つため、貫通する部分が
設けられている。ここで、光源としては低圧水銀ランプ
でも光洗浄が可能であるが、エキシマランプ１の方が洗
浄効果が高い。光透過窓４を出たところの光照射強度は
６０ｍＷ／ｃｍ２で、光透過窓４からシリコン表面まで
の距離は２５ｍｍに保った。その後、ゲートバルブ１０
１ｃを開けて、光酸化室２３（第１の絶縁膜を形成する
ための第１の反応室）に移動させ、ゲートバルブ１０１
ｃを閉じる。この光酸化室２３においては、キセノンエ
キシマランプ１部とガラス基板２００部とは、圧力を同
一に保つため、貫通する部分が設けられている。そし
て、温度を３５０℃にした基板台１０５に基板２００
（図示せず）をセットし、該光酸化室２３内に酸素ガス
を導入し、該光酸化室２３内を７０Ｐａに保つ。更に、
波長１７２ｎｍの光を発するキセノンエキシマランプ１
の光により、効率よく酸素ガスを直接、反応性の高い酸
素原子活性種に分解し、この酸素原子活性種により島状
多結晶シリコン層２１６が酸化され、ゲート絶縁膜２０
５（図６（ｂ）。第１の絶縁膜）となるＳｉＯ２からな
る光酸化膜が形成される。３分間で膜厚約３ｎｍの第１
ゲート絶縁膜２０５（第１の絶縁膜）が形成できた（Ｓ
９）。その後、界面改善アニール処理として、ゲートバ
ルブ１０１ｄを開けて、ガラス基板２００を水素プラズ
マ室２４に移動させ、ゲートバルブ１０１ｄを閉じる。
基板温度を３５０℃、Ｈ２ガスをガス流量１０００ｓｃ
ｃｍ、ガス圧を１７３Ｐａ（１．３Ｔｏｒｒ）に保ち、
水素プラズマ室２４内の圧力を８０Ｐａ（０．６Ｔｏｒ
ｒ）とし、ＲＦ電源電力を４５０Ｗで、光酸化膜に対し
て３分間の水素プラズマ処理を行った（Ｓ１０）。次
に、ゲートバルブ１０１ｅを開けて、成膜室２５（第２
の絶縁膜を形成するための第２の反応室）へガラス基板
２００を移動させた後、ゲートバルブ１０１ｅを閉じ、
基板温度３５０℃とし、ＳｉＨ４ガス流量を３０ｓｃｃ
ｍ、Ｎ２Ｏガス流量を６０００ｓｃｃｍ、成膜室２５内
の圧力を２６７Ｐａ（２Ｔｏｒｒ）、ＲＦ電源電力を４
５０Ｗとし、プラズマＣＶＤ法によりＳｉＯ２膜からな
る第２ゲート絶縁膜２０６（第２の絶縁膜）を成膜し
た。３分間で膜厚９７ｎｍの第２ゲート絶縁膜２０６を
成膜した（Ｓ１１）。その後、ゲートバルブ１０１ｆを
開けて、ガラス基板２００をアンロード室２６に移動さ
せた後、ゲートバルブ１０１ｆを閉じ、ゲートバルブ１
０１ｇを開けて、ガラス基板２００を取り出した（図６
（ｂ））。図７に示す本実施の形態５の絶縁膜の製造装
置により、光洗浄工程（Ｓ８）、光酸化工程（Ｓ９）、
界面改善アニール工程（Ｓ１０）およびプラズマＣＶＤ
法による第１ゲート絶縁膜２０５の成膜工程（Ｓ１１）
を、連続して真空中で、しかも生産性を落とさずに行な
うことができる。これにより、半導体（島状多結晶シリ
コン層２１６）と第１ゲート絶縁膜２０５との良好な界
面を形成すると共に、厚くて実用に耐える絶縁膜を速く
形成できた。
【００２６】この後は、従来と同じ工程によりPoly-Ｓ
ｉ ＴＦＴを形成した。まず、ガラス基板２００を基板
温度３５０℃で、２時間、窒素ガス中でのアニールによ
り、ＳｉＯ２膜からなる第１ゲート絶縁膜２０５の高密
度化を行なう（Ｓ１２）。高密度化処理で、ＳｉＯ２膜
の密度が高くなり、リーク電流、耐圧が向上する。その
後、スパッタ法によりＴｉをバリア金属として１００ｎ
ｍ成膜した後、同様にスパッタ法によりＡｌを４００ｎ
ｍ成膜した（Ｓ１３）。このＡｌからなる金属層を、フ
ォトリソグラフィー法（Ｓ１３）によりパターニングを
行い（Ｓ１５）、図６（ｃ）に示すように、ゲート電極
２０７を形成した。その後、フォトリソグラフィー工程
でｐチャネルＴＦＴ２５０のみをフォトレジスト（図示
せず）で覆った（Ｓ１６）。次に、イオンドーピング法
により、ゲート電極２０７をマスクとして、燐を８０ｋ
ｅＶで６×１０１５／ｃｍ２をｎチャネルＴＦＴ２６０
のｎ＋ソース・ドレインコンタクト部２０９にドープし
た（Ｓ１７）。その後、フォトリソグラフィー工程でｎ
チャネルＴＦＴ領域２０２および画素部ＴＦＴ領域２０
４のｎチャネルＴＦＴ２６０をフォトレジストで覆い
（Ｓ１８）、イオンドーピング法により、ゲート電極２
０７をマスクとして、ボロンを６０ｋｅＶ、１×１０
１６／ｃｍ２でｐチャネル領域２０３（図６（ａ））の
ｐチャネルＴＦＴ２５０（図６（ｃ））のＰ＋ソース・
ドレインコンタクト部２１０にドープした（Ｓ１９）。
その後、ガラス基板２００を基板温度３５０℃で２時間
アニールし、イオンドープした燐とボロンを活性化した
（Ｓ２０）。そして、ＴＥＯＳガスを用いたプラズマＣ
ＶＤ法でＳｉＯ２からなる層間絶縁膜２０８を成膜した
（Ｓ２１）（図６（ｃ））。
【００２７】次に、第２ゲート絶縁膜２０６、層間絶縁
膜２０８に、フォトリソグラフィー工程（Ｓ２２）およ
びエッチング工程（Ｓ２３）で、ｎ＋ソース・ドレイン
コンタクト部２０９およびＰ＋ソース・ドレインコンタ
クト部２１０へのコンタクトホールを図６（ｄ）に示す
ようにパターニングした。そして、Ｔｉをバリア金属
（図示せず）として膜厚１００ｎｍスパッタした後、Ａ
ｌを膜厚４００ｎｍスパッタし（Ｓ２４）、フォトリソ
グラフィー法（Ｓ２５）およびエッチング工程（Ｓ２
６）によりソース電極２１３、ドレイン電極２１２をパ
ターニングした（図６（ｄ））。
【００２８】更に、図６（ｅ）に示すように、プラズマ
ＣＶＤ法でＳｉＯ２膜からなる保護膜２１１を膜厚３０
０ｎｍ成膜し（Ｓ２７）、画素部ＴＦＴ２０４領域（図
６（ａ））のｎチャネルＴＦＴ２６０（図６（ｃ））の
ドレイン部２１２にＩＴＯからなる画素電極２１４（後
述する）との接続用のコンタクトホールを、フォトリソ
グラフィー工程（Ｓ２８）およびエッチング工程（Ｓ２
９）で、パターニングした。この後、枚様式マルチチャ
ンバスパッタ装置内で、基板温度３５０℃、Ｈ２ガス流
量を１０００ｓｃｃｍ、ガス圧を１７３Ｐａ（１．３Ｔ
ｏｒｒ）、ＲＦ電源電力を４５０Ｗで、３分間、水素プ
ラズマ処理を行った（Ｓ３０）。その後、別の反応室に
移動させ、ＩＴＯを１５０ｎｍ成膜した（Ｓ３１）。Ｉ
ＴＯを画素電極２１４としてフォトリソグラフィー工程
（Ｓ３２）およびエッチング工程（Ｓ３３）でパターニ
ングすることにより、ＴＦＴ基板２１５は完成し（図６
（ｅ））、基板検査を行なった（Ｓ３４）。
【００２９】このＴＦＴ基板２１５およびカラーフィル
タが形成されたガラス基板（図示せず）に対し、ポリイ
ミドを塗布し、ラビングした後、これらの基板を貼り合
わせた。その後、この貼り合わせた基板を、各パネルに
分断した。これらのパネルを真空槽に入れ、皿に入れた
液晶の中にパネルの注入口を浸し、槽に空気を導入する
ことにより、その圧力で液晶をパネルに注入した。その
後、注入口を樹脂で封止することにより、液晶パネルは
完成した（Ｓ３５）。その後、偏向板の貼り付け、周辺
回路、バックライト、ベゼル等の取り付けにより、液晶
モジュールが完成した（Ｓ３６）。この液晶モジュール
は、パソコン、モニター、テレビ、携帯端末等に使用で
きる。このとき、ＴＦＴの閾値電圧は、光酸化層（光酸
化膜）が無く、プラズマＣＶＤ法によりＳｉＯ２を成膜
した従来の場合は、１．９Ｖ±０．８Ｖであったが、本
実施の形態５においては、シリコン酸化膜と多結晶シリ
コン（島状多結晶シリコン層２１６）の界面特性と、絶
縁膜バルク特性の改善により、１．５Ｖ±０．６Ｖに改
善された。閾値電圧のバラツキが減少したため、良品率
が大きく向上した。また、駆動電圧を下げることがで
き、消費電力を１０％低減できた。なお、光洗浄および
光酸化により、清浄なＳｉＯ２／Ｓｉ（シリコン酸化膜
と多結晶シリコン）の界面が形成できるため、Ｎａイオ
ン等による汚染がなく、閾値電圧の変化が減少し、信頼
性が向上した。
【００３０】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。例えば、本発明は、材
料としては、前記実施の形態１、２、３、４の単結晶シ
リコン基板表面、実施の形態５のガラス基板上の多結晶
シリコン層等に適用でき、あるいはプラスチック基板等
の各種基板上の単結晶シリコン層や多結晶シリコン層等
に適用できる。また、本発明を適用する半導体装置とし
ては、薄膜トランジスタの他に、単結晶シリコンＭＯＳ
型トランジスタ等、広範囲な半導体装置に適用できる。
また、良好な半導体−絶縁膜界面を形成できる光酸化に
おいて、光酸化速度が速く、大型基板を用いることがで
きる製造装置に適用できる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
光透過窓による光の減少を低減し、処理基板を大型化で
きると共に、酸化速度を向上できる絶縁膜の製造装置を
提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の絶縁膜の製造装置の概
略断面図である。
【図２】本発明の実施の形態２の絶縁膜の製造装置の概
略断面図である。
【図３】本発明の実施の形態３の絶縁膜の製造装置の概
略断面図である。
【図４】本発明の実施の形態４の絶縁膜の製造装置の概
略断面図である。
【図５】本発明の実施の形態５の多結晶シリコン薄膜ト
ランジスタの製造に適用した場合のプロセスフロー図で
ある。
【図６】本発明の実施の形態５の多結晶シリコン薄膜ト
ランジスタの製造に適用した場合の各プロセスにおける
素子断面図である。
【図７】本発明の実施の形態５に係る絶縁膜の製造装置
である。
【図８】従来の光酸化による絶縁膜の製造装置の概略断
面図である。
【図９】合成石英板の透過率の波長依存性の図である。
【符号の説明】
１…キセノンエキシマランプ ２…光源部（ランプハウス） ３…窒素ガス ４…光透過窓 ５…反応室 ６…基板 ７…基板台 ８…ガス導入口 ９…ガス排出口 １０…Ｎ２＋Ｏ２混合ガス １１…空気 １２…反応室 １３…ベルト １５…真空反応室（真空槽） １６…透明板 ２１…ロード室 ２２…光洗浄室 ２３…光酸化室 ２４…水素プラズマ室 ２５…成膜室 ２６…アンロード室 １００…基板 １０１ａ〜１０１ｇ…ゲートバルブ １０２…ヒーター １０３…カソード電極 １０４…アノード電極 １０５…基板台 ２００…ガラス基板 ２０１…ベースコート膜 ２０２…ｎチャネルＴＦＴ領域 ２０３…ｐチャネルＴＦＴ領域 ２０４…画素部ＴＦＴ領域 ２０５…第１ゲート絶縁膜 ２０６…第２ゲート絶縁膜 ２０７…ゲート電極 ２０８…層間絶縁膜 ２０９…ｎ＋ソース・ドレインコンタクト部 ２１０…Ｐ＋ソース・ドレインコンタクト部 ２１１…保護膜 ２１４…画素電極 ２１５…ＴＦＴ基板 ２５０…ｐチャネルＴＦＴ ２６０…ｎチャネルＴＦＴ ８０１…キセノンエキシマランプ ８０２…光源部（ランプハウス） ８０３…窒素ガス ８０４…光透過窓 ８０５…真空反応室（真空槽） ８０６…基板 ８０７…基板台 ８０８…真空
フロントページの続き (72)発明者 岡本 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社液晶先端技術開発センター内 (72)発明者 後藤 真志 神奈川県横浜市戸塚区吉田町292番地 株 式会社液晶先端技術開発センター内 Ｆターム(参考） 5F045 AA11 AB32 AC11 AC15 AD07 AF03 BB02 BB09 CA15 DP05 DQ15 EB02 EB09 EC03 EF02 EF20 EK13 EK19 GB06 HA08 HA25 5F058 BA20 BB04 BB07 BC02 BF62 BF78 BJ10 5F110 AA08 AA09 BB01 BB04 CC02 DD02 DD13 EE03 EE04 EE14 EE28 EE44 FF02 FF09 FF22 FF30 FF35 FF36 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL11 HL23 NN03 NN04 NN23 NN35 NN72 PP03 PP04 PP05 PP35 QQ11 QQ25 5F140 AA00 BA01 BD01 BD05 BE02 BE07 BE10 BF05 BG30

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】少なくとも酸素を含む雰囲気中に、光源か
    らの光を照射することにより形成した酸素原子活性種を
    用いて、半導体表面を酸化して前記半導体表面に絶縁膜
    を形成する絶縁膜の製造装置において、 前記光源部の雰囲気の圧力と、前記半導体表面部の雰囲
    気の圧力とをほぼ等しく保つ手段を有することを特徴と
    する絶縁膜の製造装置。
  2. 【請求項２】前記光源部と前記半導体表面部との間に、
    前記光源からの光を透過する光透過窓が設けられ、 前記光源部の雰囲気は、前記光源からの光を吸収しない
    ガスにより大気圧になっており、 少なくとも酸素と前記光源からの光を吸収しないガスと
    を含む混合ガスにより、前記半導体表面部の雰囲気を大
    気圧にする手段を有することを特徴とする請求項１記載
    の絶縁膜の製造装置。
  3. 【請求項３】前記半導体表面部の雰囲気が外気と接続さ
    れ、前記混合ガスを用いて前記半導体表面部の雰囲気が
    大気圧に保たれることを特徴とする請求項２記載の絶縁
    膜の製造装置。
  4. 【請求項４】複数の前記基板を載置し、前記光源部の下
    に移動させる手段を有することを特徴とする請求項３記
    載の絶縁膜の製造装置。
  5. 【請求項５】前記光源部と前記半導体表面部の雰囲気を
    圧力差無しに減圧する手段と、 前記光源部と前記半導体表面部の雰囲気を圧力差無しに
    大気圧に戻す手段とを有することを特徴とする請求項１
    記載の絶縁膜の製造装置。
  6. 【請求項６】前記光源部と前記半導体表面部との間に透
    明板が設けられ、前記光源部と前記半導体表面部の雰囲
    気の圧力差が無いように保たれることを特徴とする請求
    項５記載の絶縁膜の製造装置。
  7. 【請求項７】前記光源が低圧水銀ランプであることを特
    徴とする請求項１記載の絶縁膜の製造装置。
  8. 【請求項８】前記光源が、キセノンエキシマランプであ
    ることを特徴とする請求項１記載の絶縁膜の製造装置。
  9. 【請求項９】前記基板を収納し、前記光源部の雰囲気の
    圧力と前記半導体表面部の雰囲気の圧力をほぼ等しくし
    て前記絶縁膜を形成するための反応室と、前記基板を収
    納し、前記絶縁膜上に第２の絶縁膜を堆積法により形成
    する第２の反応室とを含む複数個の反応室と、複数個の
    前記反応室間で前記基板を大気に晒さずに移動させる手
    段とを有することを特徴とする請求項１記載の絶縁膜の
    製造装置。
JP2002023077A 2002-01-31 2002-01-31 絶縁膜の製造装置 Abandoned JP2003224117A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002023077A JP2003224117A (ja) 2002-01-31 2002-01-31 絶縁膜の製造装置
TW091137618A TWI246729B (en) 2002-01-31 2002-12-27 Manufacturing apparatus of an oxide film
KR10-2003-0000094A KR100512683B1 (ko) 2002-01-31 2003-01-02 절연막 제조장치
CNB031029809A CN1235273C (zh) 2002-01-31 2003-01-24 氧化膜的制造装置
US10/356,721 US20030168004A1 (en) 2002-01-31 2003-01-30 Manufacturing apparatus of an insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002023077A JP2003224117A (ja) 2002-01-31 2002-01-31 絶縁膜の製造装置

Publications (1)

Publication Number Publication Date
JP2003224117A true JP2003224117A (ja) 2003-08-08

Family

ID=27654439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002023077A Abandoned JP2003224117A (ja) 2002-01-31 2002-01-31 絶縁膜の製造装置

Country Status (5)

Country Link
US (1) US20030168004A1 (ja)
JP (1) JP2003224117A (ja)
KR (1) KR100512683B1 (ja)
CN (1) CN1235273C (ja)
TW (1) TWI246729B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053562A (ja) * 2006-08-25 2008-03-06 Meidensha Corp ゲート絶縁膜の形成方法、半導体素子の製造方法及びこれらの装置
JP2009188282A (ja) * 2008-02-08 2009-08-20 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜の製造方法およびその製造方法により製造する高密度シリコン酸化膜を有するシリコン基板、半導体デバイス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118780B2 (en) 2001-03-16 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Heat treatment method
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR102270823B1 (ko) * 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6415918B2 (ja) * 2014-09-29 2018-10-31 国立研究開発法人物質・材料研究機構 シリコン表面パッシベーション方法、表面パッシベーション処理されたシリコンの製造方法、及び、太陽電池の製造方法
TWI756761B (zh) * 2020-04-06 2022-03-01 香港商正揚科技有限公司 紫外光固化裝置
US20230062974A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning chamber for metal oxide removal
CN114421116B (zh) * 2022-02-24 2023-04-18 北京航天微电科技有限公司 一种滤波器金属封装外壳的绝缘增强工装及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679158B2 (ja) * 1988-09-29 1997-11-19 日本電気株式会社 半導体装置の製造装置
DE59010169D1 (de) * 1990-12-03 1996-04-04 Heraeus Noblelight Gmbh Hochleistungsstrahler
US5217559A (en) * 1990-12-10 1993-06-08 Texas Instruments Incorporated Apparatus and method for in-situ deep ultraviolet photon-assisted semiconductor wafer processing
TW260806B (ja) * 1993-11-26 1995-10-21 Ushio Electric Inc
US6143081A (en) * 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
JP2001113163A (ja) * 1999-10-20 2001-04-24 Hoya Schott Kk 紫外光照射装置及び方法
JP2002208592A (ja) * 2001-01-09 2002-07-26 Sharp Corp 絶縁膜の形成方法、半導体装置、製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053562A (ja) * 2006-08-25 2008-03-06 Meidensha Corp ゲート絶縁膜の形成方法、半導体素子の製造方法及びこれらの装置
JP2009188282A (ja) * 2008-02-08 2009-08-20 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜の製造方法およびその製造方法により製造する高密度シリコン酸化膜を有するシリコン基板、半導体デバイス

Also Published As

Publication number Publication date
US20030168004A1 (en) 2003-09-11
TW200302522A (en) 2003-08-01
KR100512683B1 (ko) 2005-09-07
KR20030065315A (ko) 2003-08-06
TWI246729B (en) 2006-01-01
CN1435865A (zh) 2003-08-13
CN1235273C (zh) 2006-01-04

Similar Documents

Publication Publication Date Title
US8866144B2 (en) Thin film semiconductor device having silicon nitride film
KR100481835B1 (ko) 절연막 형성방법, 반도체장치 및 제조장치
JP5552276B2 (ja) Ｓｏｉ基板の作製方法
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
US20070034157A1 (en) Plasma processing apparatus and plasma processing method
JP3161450B2 (ja) 基板処理装置、ガス供給方法、及び、レーザ光供給方法
US6815717B2 (en) Thin-film transistor and method of manufacturing the same
JPH0878691A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
US20030189205A1 (en) Method of manufacturing thin film transistor
US20040021177A1 (en) Semiconductor device and manufacturing method of the same
KR20060118620A (ko) 기판 처리 방법 및 반도체 장치의 제조 방법
JP2003224117A (ja) 絶縁膜の製造装置
JP4627971B2 (ja) 半導体装置の作製方法
JP2001085701A (ja) 多層構造を有する素子、その素子の製造装置、及びその素子の製造方法
JPH08125197A (ja) 半導体装置の作製方法および半導体装置の作製装置
TWI287253B (en) Substrate processing apparatus and substrate processing method
JP2004146811A (ja) 基板処理装置、及び基板処理方法
JP2004119645A (ja) 薄膜トランジスタおよびその製造方法
JPH11186165A (ja) 多結晶薄膜の製造方法および半導体装置の製造方法
JP2005203542A (ja) 半導体装置の製造方法、電子機器
JP2003151974A (ja) 光酸化方法、それを用いた半導体装置の製造方法、光酸化装置、および半導体装置の製造装置
WO2000060647A1 (fr) Dispositif a structure multicouche, appareil et procede de production de ce dispositif
JP2000183354A (ja) 薄膜トランジスタの製造方法及び連続成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060718

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060908

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080812