JP2004119645A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2004119645A JP2004119645A JP2002280245A JP2002280245A JP2004119645A JP 2004119645 A JP2004119645 A JP 2004119645A JP 2002280245 A JP2002280245 A JP 2002280245A JP 2002280245 A JP2002280245 A JP 2002280245A JP 2004119645 A JP2004119645 A JP 2004119645A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- semiconductor film
- mask
- doping
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】薄膜トランジスタの製造工程における不純物ドーピング工程のフォトリソグラフィー工程を削減して製造工程の負荷を軽減し、生産性を向上を図るとともに生産コストの低減を図る。
【解決手段】絶縁体(基板11)表面上にゲート電極12、ゲート電極12を覆うゲート絶縁膜13、半導体膜を形成した後、半導体膜16に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、半導体膜16にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物を含む雰囲気中で、半導体膜16の所定領域上に開口32が位置するように予め作製されたマスク31を用い、半導体膜16にエネルギービーム(レーザ光L)を照射することで雰囲気中の不純物をドーピングする。
【選択図】 図1
【解決手段】絶縁体(基板11)表面上にゲート電極12、ゲート電極12を覆うゲート絶縁膜13、半導体膜を形成した後、半導体膜16に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、半導体膜16にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物を含む雰囲気中で、半導体膜16の所定領域上に開口32が位置するように予め作製されたマスク31を用い、半導体膜16にエネルギービーム(レーザ光L)を照射することで雰囲気中の不純物をドーピングする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタおよびその製造方法に関し、詳しくは薄膜トランジスタを駆動回路に用いる液晶表示装置等の各種パネル表示装置に用いられる薄膜トランジスタおよびその製造方法に関する。
【0002】
【従来の技術】
低温ポリシリコンTFT(Thin Film Transistor)を用いた液晶表示装置等の表示パネルは、基板上に駆動回路等を同時に作りこめることが特徴であり、その回路はnチャネルトランジスタ、pチャネルトランジスタを使ったCMOS回路が用いられる。そのnチャネルトランジスタ、pチャネルトランジスタを作り分けるイオン打ちこみ工程では、イオン注入マスクをレジストで作製することが一般的であり、そのためにフォトリソグラフィー工程が必要となっている。
【0003】
またシステムオングラスなどのデバイスでは、さらにトランジスタのVthを制御するためにnチャネルトランジスタ、pチャネルトランジスタに対して別々にイオン打ちこみを行う必要が生じていた。
【0004】
従来のCMOSタイプの薄膜トランジスタの一般的な製造工程例(主要部)を以下に説明する。
【0005】
nチャネルトランジスタのしきい値電圧(以下Vthと記す)を制御するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてnチャネルトランジスタのVthを制御するイオン打ちこみを行う。その後、レジストマスクを除去する。次いでpチャネルトランジスタのVthを制御するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてpチャネルトランジスタのVthを制御するイオン打ちこみを行う。その後、レジストマスクを除去する。
【0006】
次に、ストッパを形成するための成膜工程、フォトリソグラフィー工程およびウエットエッチング工程を行う。次にLDD(Lightly Doped Drain)を形成するためのイオン打ちこみを行う。
【0007】
次にnチャネルトランジスタのソース、ドレインを形成するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてnチャネルトランジスタのソース、ドレインを形成するイオン打ちこみを行う。その後、レジストマスクを除去する。
【0008】
次いでpチャネルトランジスタのソース、ドレインを形成するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてpチャネルトランジスタのソース、ドレインを形成するイオン打ちこみを行う。その後、レジストマスクを除去する。
【0009】
また、レーザ光照射による不純物ドーピング方法としては、Laser−Induced Melting of Pre−deposited Impurity Doping(LIMPID)としてポリシリコンの上に不純物を含む膜を形成し、その膜をレーザにて溶融して膜中の不純物をポリシリコン膜中にドーピングをするという技術が提案されている。
【0010】
【発明が解決しようとする課題】
しかしながら、イオン注入工程におけるレジストマスクを形成するためのフォトリソグラフィー工程は工程数を増やし製造コストを上げる要素となっていた。またレーザによる不純物ドーピング方法では、不純物を含む膜を不純物をドーピングする領域のみに形成する際にフォトリソグラフィー工程が必要となっている。このような不純物ドーピング工程におけるフォトリソグラフィー工程は製造工程における負荷が大きくなっていた。本発明は、前述のごとき問題を解決するものであり、従来より知られたTFT作製工程に比べて、イオン打ちこみに必要とされるフォトリソグラフィー工程を削減する方法を提供することをその目的とするものである。
【0011】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた薄膜トランジスタおよびその製造方法である。
【0012】
本発明の薄膜トランジスタの製造方法は、絶縁体表面上にゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に半導体膜を形成する工程と、前記半導体膜に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、前記半導体膜にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、前記不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム(例えばレーザ光)を前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングする製造方法である。
【0013】
上記薄膜トランジスタの製造方法では、不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物雰囲気中で、不純物がドーピングされる半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム(例えばレーザ光)をマスクの開口を通して半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングすることから、予め形成したマスクは多数枚の基板に対して用いることができ、従来の技術のように、不純物をドーピング(イオン注入)するために、その都度、基板ごとにレジストでマスクを形成するフォトリソグラフィー工程を行う必要がない。このように、半導体製造プロセスのうち、最も削減したいとされるフォトリソグラフィー工程を削減することが可能になる。
【0014】
また、不純物のドーピング領域にレーザ光を照射することにより照射領域の半導体膜を溶融し、この溶融した半導体膜中に雰囲気中の不純物が取り込まれることで、半導体膜中に不純物がドーピングされる。このため、従来のイオン注入による不純物ドーピングで生じていた不純物イオンが打ち込まれる際の衝撃により発生していた半導体膜の欠陥が生じることがなくなる。また、不純物のドーピングが熱工程となっているので、従来行っていた活性化アニーリングを省略することが可能になる。
【0015】
本発明の薄膜トランジスタは、絶縁体表面上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体膜と、前記ゲート電極上の両側における前記半導体膜に形成されたソース、ドレインとを備えた薄膜トランジスタであって、前記半導体膜は、薄膜トランジスタのしきい値電圧を制御する不純物のドーピングおよび前記ソース、ドレインを形成する不純物のドーピングがなされ、前記各ドーピングのうちの一方もしくは両方は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム(例えばレーザ光)を前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングするものである。
【0016】
上記薄膜トランジスタでは、本発明の上記製造方法と同様なる作用効果が得られる薄膜トランジスタとなる。すなわち、高性能な薄膜トランジスタとなる。
【0017】
【発明の実施の形態】
本発明の薄膜トランジスタおよびその製造方法に係る一実施の形態を、図1によって説明する。以下、nチャネルトランジスタとpチャネルトランジスタと同一基板上に形成する場合を説明し、図1では、代表してnチャネルトランジスタを示す。nチャネルトランジスタとpチャネルトランジスタとはドーピングする不純物が異なるのみで、その他の構成は同様となる。また、図1では、図面左側に断面図を示し、図面右側にゲート電極とマスクの開口に着目したレイアウト図を示す。
【0018】
図1の(1)に示すように、まず基板11を洗浄した後、この基板(例えばガラス基板)11の絶縁体表面上にゲート電極12を形成する。このゲート電極12は、例えば基板11表面上に通常の成膜技術(例えばスパッタリング、化学的気相成長法等)によってモリブデン膜を成膜した後、リソグラフィー技術とエッチング技術(例えばドライエッチング)によって加工することにより形成される。次いで、例えば化学的気相成長法(以下CVDと記す)によって、窒化シリコン(SiNx )膜13および酸化シリコン(SiO2 )膜14を順に形成し、ゲート絶縁膜15を形成する。さらに例えば連続して、非単結晶半導体膜を例えばアモルファスシリコン(a−Si)膜で形成する。その後、結晶化アニーリングを例えばエキシマレーザアニーリングにより行い、非単結晶半導体膜を結晶化して半導体膜16を、例えば膜厚が30nm〜50nmになるように形成する。
【0019】
次に、半導体膜16に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする。この不純物をドーピングする工程は、まずnチャネルトランジスタのVth制御の不純物ドーピングを行う。ドーピングされる不純物雰囲気を三フッ化ホウ素(BF3 )ガスを含む雰囲気とし、ホウ素(B)がドーピングされる半導体膜16の領域(例えばnチャネルトランジスタの形成領域)上に開口32が位置するように予め作製されたマスク31を設置して、エネルギービーム(以下レーザ光として説明する)Lをマスク31の開口32を通して半導体膜16に照射、例えばパルス照射する。このとき、pチャネルトランジスタの形成領域はマスク31により遮光されている。これにより、半導体膜16のレーザ光Lが照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてホウ素(B)がドーピングされる。これによって、nチャネルトランジスタのVthが適正な値に制御される。
【0020】
次にpチャネルトランジスタのVth制御の不純物ドーピングを行う。この不純物ドーピングは、前記ホウ素(B)のドーピングにおいて不純物に三フッ化ホウ素(BF3 )の代わりにホスフィン(PH3 )を用いて行う。ドーピングされる不純物雰囲気をホスフィン(PH3 )ガスを含む雰囲気とし、リン(P)がドーピングされるpチャネルトランジスタのチャネルが形成される半導体膜16の領域(例えばpチャネルトランジスタの形成領域)上に開口(図示せず)が位置するように予め作製されたマスク(図示せず)を設置して、エキシマレーザ光Lをマスクの開口を通して半導体膜16に照射、例えばパルス照射する。このとき、nチャネルトランジスタの形成領域はマスクにより遮光されている。これにより、半導体膜16のエキシマレーザ光が照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてリン(P)がドーピングされる。これによって、pチャネルトランジスタのVthが適正な値に制御される。なお、nチャネルトランジスタのVth制御とpチャネルトランジスタのVth制御との工程順は問わない。すなわち、どちらを先に行ってもよい。
【0021】
上記Vth制御を行うのに用いるレーザ光としては、例えばKrFエキシマレーザ光(波長=248nm)、ArFエキシマレーザ光(波長=193nm)、XeClエキシマレーザ光(波長=308nm)、F2 エキシマレーザ光(波長=157nm)等を用いることができる。
【0022】
その後、図1の(2)に示すように、従来の製造プロセスと同様に、上記ゲート電極12上方の半導体膜16上に酸化シリコン(SiO2 )からなるストッパ膜17を結晶する。このストッパ膜17は、例えばCVD法によって、酸化シリコン膜を成膜した後、通常のリソグラフィー技術とエッチング技術によって酸化シリコン膜をパターニングすることにより形成することができる。
【0023】
次いで、上記ストッパ膜17をマスクにして、例えばイオン打ちこみにより、nチャネルトランジスタのLDD(Lightly Doped Drain)(図示せず)を上記半導体膜16に形成する。
【0024】
次に、図1の(3)に示すように、半導体膜16に薄膜トランジスタのソース、ドレインを形成する不純物をドーピングする。この不純物をドーピングする工程は、まずnチャネルトランジスタのソース、ドレインを形成する不純物ドーピングを行う。ドーピングされる不純物雰囲気をホスフィン(PH3 )ガスを含む雰囲気とし、リン(P)がドーピングされる半導体膜16の領域(例えばnチャネルトランジスタのソース、ドレイン形成領域)上に開口36が位置するように予め作製されたマスク35を設置して、エネルギービーム(以下レーザ光として説明する)Lをマスク35の開口36を通して半導体膜16に照射、例えばパルス照射する。このとき、pチャネルトランジスタの形成領域はマスク31により遮光されている。これにより、半導体膜16のレーザ光Lが照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてリン(P)がドーピングされる。これによって、nチャネルトランジスタのソース、ドレイン18,19が形成される。
【0025】
次にpチャネルトランジスタのソース、ドレインを形成する不純物ドーピングを行う。この不純物ドーピングは、前記リン(P)のドーピングにおいて不純物にホスフィンの代わりに三フッ化ホウ素(BF3 )を用いて行う。ドーピングされる不純物雰囲気を三フッ化ホウ素(BF3 )ガスを含む雰囲気とし、ホウ素(B)がドーピングされるpチャネルトランジスタのソース、ドレインが形成される半導体膜16の領域(例えばpチャネルトランジスタのソース、ドレインの形成領域)上に開口(図示せず)が位置するように予め作製されたマスク(図示せず)を設置して、エキシマレーザ光Lをマスクの開口を通して半導体膜16に照射、例えばパルス照射する。このとき、nチャネルトランジスタの形成領域はマスクにより遮光されている。これにより、半導体膜16のエキシマレーザ光が照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてホウ素(B)がドーピングされる。これによって、pチャネルトランジスタのソース、ドレイン(図示せず)が形成される。なお、nチャネルトランジスタのソース、ドレインを形成する工程とpチャネルトランジスタのソース、ドレインを形成する工程との工程順は問わない。すなわち、どちらを先に行ってもよい。
【0026】
上記ソース、ドレインを形成するのに用いるレーザ光としては、例えばKrFエキシマレーザ光(波長=248nm)、ArFエキシマレーザ光(波長=193nm)、XeClエキシマレーザ光(波長=308nm)、F2 エキシマレーザ光(波長=157nm)等を用いることができる。
【0027】
その後、図示はしないが、従来のプロセスと同様にして、ソース、ドレイン、LDD等を活性化する活性化アニーリングを行った後、フォトリソグラフィー技術とエッチング技術とにより半導体層16を各薄膜トランジスタごとに分離する。その後、CVD法により酸化シリコン(SiO2 )膜、窒化シリコン(SiNx )膜などを成膜して層間絶縁膜を形成する。次いで、水素化アニーリングを行う。
【0028】
次に、配線工程を行う。まず、フォトリソグラフィー技術とエッチング技術とにより層間絶縁膜にコンタクトホールを形成した後、配線層となるチタン(Ti)膜とアルミニウム(Al)膜とを下層より順に、例えばスパッタリングによって形成する。そして、フォトリソグラフィー技術とエッチング技術とにより配線層をパターニングして信号線を形成する。さらに全面に平坦化膜を形成した後、透明電極となる例えばITO(Indium Thin Oxide:スズをドーピングしたインジウム酸化物)膜をスパッタリングによって成膜した後、リソグラフィー技術とエッチング技術とによって透明電極をパターニングする。
【0029】
上記製造方法では、従来、レジストマスクを用いてイオン注入により行っていたnチャネルトランジスタのVth制御工程、pチャネルトランジスタのVth制御工程、nチャネルトランジスタのソース、ドレイン形成工程、pチャネルトランジスタのソース、ドレイン形成工程の4工程を、レジストマスクを用いずに形成することができた。これによって、レジストマスクを形成するためのフォトリソグラフィー工程が4工程削減することが可能となる。
【0030】
次に、マスクを用いて所望の位置にレーザ光を照射することで不純物を半導体膜中にドーピングするマスクドーピング装置について、図2の概略構成図によって説明する。図2では、第1マスクドーピング装置を示す。
【0031】
図2に示すように、第1マスクドーピング装置51は、処理室52が設けられ、この処理室の内部には基板11を載置するステージ53が設置されている。このステージ53には駆動系54が接続されていて、この駆動系54によってステージ53は駆動される。その駆動方向は例えばXYZ軸方向に駆動され、例えば回転を行えるようにしてもよい。
【0032】
上記処理室52の上部にはレーザ光Lを透過する窓55が処理室52内の密閉状態が維持されるように形成されている。この窓55は、例えば石英ガラス、もしくは耐熱ガラス等により形成されている。
【0033】
さらに処理室52上には窓55を介してマスク31(35)を載置するマスク室61が設置されている。このマスク室61は、例えば種々のマスクを上記窓55上方に交換できるようになっている。また、マスク31(35)を移動可能にするマスク駆動部62が設置されている。
【0034】
さらに、上記マスク31(35)、窓55を通してステージ53上の基板11にレーザ光Lを照射するためのレーザ発振器71が備えられている。このレーザ発振器71から発振されたレーザ光Lは、その光路上に設けられた光学系(図示せず)によって上記マスク31(35)、窓55を通過して基板11上に導かれるものとなっている。
【0035】
さらに、上記処理室51には、ドーピングされる不純物を含むガスを処理室52内に導入するためのガス導入系57が接続され、このガス導入系57は、例えばガス源G、バルブV、マスフローコントローラーMFC、それらを接続する配管(図面では線で示す)等により構成されている。さらに、処理室52には、処理室52内を真空引きするもしくは所定の減圧状態に保持するための真空排気系58が接続されている。この真空排気系58は、例えばターボ分子ポンプTMP、ドライポンプDRP、バルブRV、FV、MV、それらを接続する配管(図面では線で示す)等により構成されている。さらに処理室52には、真空引きもしくは減圧雰囲気とした処理室52内を大気圧状態にするパージ用バルブ59が接続されている。
【0036】
さらに処理室52には、例えばアイソレーションバルブ81を介して準備室72が接続されている。この準備室82には、ゲート(図示せず)が設けられている。また、このゲートを開放したときに、準備室82内に基板11を搬送する、もしくは準備室82内の基板11を搬出する搬送装置83が設けられている。さらに、準備室82には、準備室82内を真空引きするための真空排気系84が接続されている。この真空排気系84は、例えばターボ分子ポンプTMP、ドライポンプDRP、バルブRV、FV、MV、それらを接続する配管(図面では線で示す)等により構成されている。さらに準備室82には、真空引きした準備室82内を大気圧状態にするパージ用バルブ85が接続されている。
【0037】
次に、上記第1マスクドーピング装置51を用いた不純物ドーピング方法を前記図2によって説明する。
【0038】
図2に示すように、準備室82に基板11をセットし、真空排気系84を稼動して準備室82内を真空引きする。準備室82内が所定の真空度以下になった後、アイソレーションバルブ81を開放して基板11を処理室52内に搬送し、ステージ53上に設置する。その後、アイソレーションバルブ81を閉じて、真空排気系58により処理室52内を真空度が0.01Pa程度になるまで排気する。
【0039】
上記処理室52内部が所定の真空度になった後、ガス導入系57よりドーピングする不純物を含むガスを導入する。ここで導入されるガスとしては、p型不純物であれば例えば二フッ化ホウ素(BF2 )を用い、n型不純物であれば例えばホスフィン(PH3 )を用いる。なお他の不純物ガスを用いることも可能である。そして、処理室51内の雰囲気を1000Pa〜0.1Paに保つように、ガス導入量と真空排気系58の排気量とを調節する。そして、所定のマスク31(35)を通して、基板11の所望の場所に、例えばKrF(波長248nm)などのエキシマレーザ光Lをパルス照射する。その際、パルスの繰り返し周波数は50Hz〜200Hzとする。処理室52内のガスはレーザ光Lにより不純物ガスが分解され、レーザ光Lが処理されて溶融した半導体膜中にドーピングされる。
【0040】
上記レーザ光Lを照射した後、処理室52内の不純物ガスを真空廃棄系58を用いて排気する。そしてアイソレーションバルブ81を開放し、処理室52内の基板11を準備室82内に戻す。その後、準備室82内を窒素ガスにてパージを行い、準備室82内を大気圧に戻し、搬送装置83により基板11を取り出す。
【0041】
次に、上記第1マスクドーピング装置よりもドーピング効率を高めた第2マスクドーピング装置について、図3の概略構成図によって説明する。
【0042】
第2マスクドーピング装置は、前記第1マスクドーピング装置の処理室52にプラズマ発生装置を搭載したものである。したがって、図3では、処理室52およびプラズマ発生装置を主に説明する。
【0043】
図3に示すように、第2マスクドーピング装置151は、処理室52が設けられ、この処理室52の内部には基板11を載置するステージ53が設置されている。このステージ53には、例えばXY方向にステージ53を駆動させる第1駆動系154と、例えばZ軸方向に基板11を昇降させる第2駆動系155とが設置されている。
【0044】
上記処理室52内には、上記ステージ53上方に環状の下部電極91とこの下部電極91に対向する環状の上部電極92が設置されている。上記下部電極91には高周波電源93が接続され、上記上部電極92には高周波電源94が接続されている。上記高周波電源93、94には例えば13.56MHzの周波数の電源を用いる。このように、プラズマ発生装置90が構成されている。
【0045】
その他の構成備品、すなわち、レーザ光Lを透過する窓55、マスク駆動部62、アイソレーションバルブ81、および図示はしないが、マスク室、レーザ発振器、ガス導入系、真空排気系、パージ用バルブ、準備室、搬送装置、真空排気系、パージ用バルブは、上記図2によって説明した第1マスクドーピング装置51と同様に設置されている。
【0046】
次に、上記第2マスクドーピング装置151を用いた不純物ドーピング方法を前記図3によって説明する。
【0047】
まず、準備室に基板をセットし、準備室に接続された真空排気系を稼動して準備室内を真空引きする。準備室内が所定の真空度以下になった後、図3に示すように、アイソレーションバルブ81を開放して基板11を処理室52内に搬送し、ステージ53上に設置する。その後、アイソレーションバルブ81を閉じて、真空排気系58により処理室52内を真空度が10kPa程度になるまで排気する。
【0048】
上記処理室52内部が所定の真空度になった後、ガス導入系57よりドーピングする不純物を含むガスを導入する。ここで導入されるガスとしては、p型不純物であれば例えば三フッ化ホウ素(BF3 )を用い、n型不純物であれば例えばホスフィン(PH3 )を用いる。なお他の不純物ガスを用いることも可能である。そして、処理室51内の雰囲気を1000Pa〜0.1Paに保つように、ガス導入量と真空排気系58の排気量とを調節するとともに、プラズマ発生装置90により上下電極92、91間にプラズマ放電を発生させる。そして処理室52内に導入された不純物であるホウ素(B)やリン(P)などを基板11表面に付着させた後、所定のマスク31(35)を通して、基板11の所望の位置に、例えばKrF(波長248nm)などのエキシマレーザ光Lをパルス照射する。その際、パルスの繰り返し周波数は50Hz〜200Hzとする。処理室52内のガスはレーザ光Lにより不純物ガスが分解され、レーザ光Lが処理されて溶融した半導体膜中にドーピングされる。
【0049】
上記レーザ光Lを照射した後、処理室52内の不純物ガスを真空排気系58を用いて排気する。そしてアイソレーションバルブ81を開放し、処理室52内の基板11を準備室内に戻す。その後、準備室内を窒素ガスにてパージを行い、準備室内を大気圧に戻し、搬送装置により基板11を取り出す。
【0050】
第2マスクドーピング装置151は、処理室52内にプラズマを起すプラズマ発生装置90を設置したことから、プラズマ発生装置90により発生させたプラズマによって不純物ガスを効率良く分解して、基板11上にホウ素(B)やリン(P)等の不純物を付着させ、その後のレーザ光Lの照射により半導体膜中への不純物ドーピング効率を上げている。
【0051】
【発明の効果】
以上、説明したように本発明の薄膜トランジスタの製造方法によれば、不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービームをマスクの開口を通して半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングすることができるので、半導体製造プロセスのうち、最も削減したいとされるレジストマスクを形成するためのフォトリソグラフィー工程を削減することができる。また、不純物のドーピング領域にエネルギービームを照射することにより照射領域の半導体膜を溶融し、この溶融した半導体膜中に雰囲気中の不純物が取り込まれることで、半導体膜中に不純物がドーピングされるため、従来のイオン注入による不純物ドーピングのようなイオン衝撃による欠陥を発生することがなくなる。このため、結晶性のよい不純物領域を形成することができるので、高性能な薄膜トランジスタを形成することができる。また、不純物のドーピングが熱工程となっているので、従来行っていた活性化アニーリングを省略することが可能になり、さらなる工程数の削減ができる。よって、生産性を向上させる効果があるとともに、レジストやレジスト剥離液等の使用量を削減できることによる材料費の削減効果があり、生産コストの低減が図れる。
【0052】
本発明の薄膜トランジスタによれば、本発明の上記製造方法と同様なる作用効果が得られる薄膜トランジスタとなる。すなわち、高性能な薄膜トランジスタとなる。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタおよびその製造方法に係る一実施の形態を示す図である。
【図2】第1マスクドーピング装置を示す概略構成図である。
【図3】第2マスクドーピング装置を示す概略構成図である。
【符号の説明】
11…基板、12…ゲート電極、15…ゲート絶縁膜、16…半導体膜、31,35…マスク、32,36…開口、L…レーザ光
【発明の属する技術分野】
本発明は、薄膜トランジスタおよびその製造方法に関し、詳しくは薄膜トランジスタを駆動回路に用いる液晶表示装置等の各種パネル表示装置に用いられる薄膜トランジスタおよびその製造方法に関する。
【0002】
【従来の技術】
低温ポリシリコンTFT(Thin Film Transistor)を用いた液晶表示装置等の表示パネルは、基板上に駆動回路等を同時に作りこめることが特徴であり、その回路はnチャネルトランジスタ、pチャネルトランジスタを使ったCMOS回路が用いられる。そのnチャネルトランジスタ、pチャネルトランジスタを作り分けるイオン打ちこみ工程では、イオン注入マスクをレジストで作製することが一般的であり、そのためにフォトリソグラフィー工程が必要となっている。
【0003】
またシステムオングラスなどのデバイスでは、さらにトランジスタのVthを制御するためにnチャネルトランジスタ、pチャネルトランジスタに対して別々にイオン打ちこみを行う必要が生じていた。
【0004】
従来のCMOSタイプの薄膜トランジスタの一般的な製造工程例(主要部)を以下に説明する。
【0005】
nチャネルトランジスタのしきい値電圧(以下Vthと記す)を制御するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてnチャネルトランジスタのVthを制御するイオン打ちこみを行う。その後、レジストマスクを除去する。次いでpチャネルトランジスタのVthを制御するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてpチャネルトランジスタのVthを制御するイオン打ちこみを行う。その後、レジストマスクを除去する。
【0006】
次に、ストッパを形成するための成膜工程、フォトリソグラフィー工程およびウエットエッチング工程を行う。次にLDD(Lightly Doped Drain)を形成するためのイオン打ちこみを行う。
【0007】
次にnチャネルトランジスタのソース、ドレインを形成するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてnチャネルトランジスタのソース、ドレインを形成するイオン打ちこみを行う。その後、レジストマスクを除去する。
【0008】
次いでpチャネルトランジスタのソース、ドレインを形成するイオン注入のマスクをレジストで作製するためのフォトリソグラフィー工程を行った後、そのレジストマスクを用いてpチャネルトランジスタのソース、ドレインを形成するイオン打ちこみを行う。その後、レジストマスクを除去する。
【0009】
また、レーザ光照射による不純物ドーピング方法としては、Laser−Induced Melting of Pre−deposited Impurity Doping(LIMPID)としてポリシリコンの上に不純物を含む膜を形成し、その膜をレーザにて溶融して膜中の不純物をポリシリコン膜中にドーピングをするという技術が提案されている。
【0010】
【発明が解決しようとする課題】
しかしながら、イオン注入工程におけるレジストマスクを形成するためのフォトリソグラフィー工程は工程数を増やし製造コストを上げる要素となっていた。またレーザによる不純物ドーピング方法では、不純物を含む膜を不純物をドーピングする領域のみに形成する際にフォトリソグラフィー工程が必要となっている。このような不純物ドーピング工程におけるフォトリソグラフィー工程は製造工程における負荷が大きくなっていた。本発明は、前述のごとき問題を解決するものであり、従来より知られたTFT作製工程に比べて、イオン打ちこみに必要とされるフォトリソグラフィー工程を削減する方法を提供することをその目的とするものである。
【0011】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた薄膜トランジスタおよびその製造方法である。
【0012】
本発明の薄膜トランジスタの製造方法は、絶縁体表面上にゲート電極を形成する工程と、前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に半導体膜を形成する工程と、前記半導体膜に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、前記半導体膜にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、前記不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム(例えばレーザ光)を前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングする製造方法である。
【0013】
上記薄膜トランジスタの製造方法では、不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物雰囲気中で、不純物がドーピングされる半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム(例えばレーザ光)をマスクの開口を通して半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングすることから、予め形成したマスクは多数枚の基板に対して用いることができ、従来の技術のように、不純物をドーピング(イオン注入)するために、その都度、基板ごとにレジストでマスクを形成するフォトリソグラフィー工程を行う必要がない。このように、半導体製造プロセスのうち、最も削減したいとされるフォトリソグラフィー工程を削減することが可能になる。
【0014】
また、不純物のドーピング領域にレーザ光を照射することにより照射領域の半導体膜を溶融し、この溶融した半導体膜中に雰囲気中の不純物が取り込まれることで、半導体膜中に不純物がドーピングされる。このため、従来のイオン注入による不純物ドーピングで生じていた不純物イオンが打ち込まれる際の衝撃により発生していた半導体膜の欠陥が生じることがなくなる。また、不純物のドーピングが熱工程となっているので、従来行っていた活性化アニーリングを省略することが可能になる。
【0015】
本発明の薄膜トランジスタは、絶縁体表面上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体膜と、前記ゲート電極上の両側における前記半導体膜に形成されたソース、ドレインとを備えた薄膜トランジスタであって、前記半導体膜は、薄膜トランジスタのしきい値電圧を制御する不純物のドーピングおよび前記ソース、ドレインを形成する不純物のドーピングがなされ、前記各ドーピングのうちの一方もしくは両方は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービーム(例えばレーザ光)を前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングするものである。
【0016】
上記薄膜トランジスタでは、本発明の上記製造方法と同様なる作用効果が得られる薄膜トランジスタとなる。すなわち、高性能な薄膜トランジスタとなる。
【0017】
【発明の実施の形態】
本発明の薄膜トランジスタおよびその製造方法に係る一実施の形態を、図1によって説明する。以下、nチャネルトランジスタとpチャネルトランジスタと同一基板上に形成する場合を説明し、図1では、代表してnチャネルトランジスタを示す。nチャネルトランジスタとpチャネルトランジスタとはドーピングする不純物が異なるのみで、その他の構成は同様となる。また、図1では、図面左側に断面図を示し、図面右側にゲート電極とマスクの開口に着目したレイアウト図を示す。
【0018】
図1の(1)に示すように、まず基板11を洗浄した後、この基板(例えばガラス基板)11の絶縁体表面上にゲート電極12を形成する。このゲート電極12は、例えば基板11表面上に通常の成膜技術(例えばスパッタリング、化学的気相成長法等)によってモリブデン膜を成膜した後、リソグラフィー技術とエッチング技術(例えばドライエッチング)によって加工することにより形成される。次いで、例えば化学的気相成長法(以下CVDと記す)によって、窒化シリコン(SiNx )膜13および酸化シリコン(SiO2 )膜14を順に形成し、ゲート絶縁膜15を形成する。さらに例えば連続して、非単結晶半導体膜を例えばアモルファスシリコン(a−Si)膜で形成する。その後、結晶化アニーリングを例えばエキシマレーザアニーリングにより行い、非単結晶半導体膜を結晶化して半導体膜16を、例えば膜厚が30nm〜50nmになるように形成する。
【0019】
次に、半導体膜16に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする。この不純物をドーピングする工程は、まずnチャネルトランジスタのVth制御の不純物ドーピングを行う。ドーピングされる不純物雰囲気を三フッ化ホウ素(BF3 )ガスを含む雰囲気とし、ホウ素(B)がドーピングされる半導体膜16の領域(例えばnチャネルトランジスタの形成領域)上に開口32が位置するように予め作製されたマスク31を設置して、エネルギービーム(以下レーザ光として説明する)Lをマスク31の開口32を通して半導体膜16に照射、例えばパルス照射する。このとき、pチャネルトランジスタの形成領域はマスク31により遮光されている。これにより、半導体膜16のレーザ光Lが照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてホウ素(B)がドーピングされる。これによって、nチャネルトランジスタのVthが適正な値に制御される。
【0020】
次にpチャネルトランジスタのVth制御の不純物ドーピングを行う。この不純物ドーピングは、前記ホウ素(B)のドーピングにおいて不純物に三フッ化ホウ素(BF3 )の代わりにホスフィン(PH3 )を用いて行う。ドーピングされる不純物雰囲気をホスフィン(PH3 )ガスを含む雰囲気とし、リン(P)がドーピングされるpチャネルトランジスタのチャネルが形成される半導体膜16の領域(例えばpチャネルトランジスタの形成領域)上に開口(図示せず)が位置するように予め作製されたマスク(図示せず)を設置して、エキシマレーザ光Lをマスクの開口を通して半導体膜16に照射、例えばパルス照射する。このとき、nチャネルトランジスタの形成領域はマスクにより遮光されている。これにより、半導体膜16のエキシマレーザ光が照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてリン(P)がドーピングされる。これによって、pチャネルトランジスタのVthが適正な値に制御される。なお、nチャネルトランジスタのVth制御とpチャネルトランジスタのVth制御との工程順は問わない。すなわち、どちらを先に行ってもよい。
【0021】
上記Vth制御を行うのに用いるレーザ光としては、例えばKrFエキシマレーザ光(波長=248nm)、ArFエキシマレーザ光(波長=193nm)、XeClエキシマレーザ光(波長=308nm)、F2 エキシマレーザ光(波長=157nm)等を用いることができる。
【0022】
その後、図1の(2)に示すように、従来の製造プロセスと同様に、上記ゲート電極12上方の半導体膜16上に酸化シリコン(SiO2 )からなるストッパ膜17を結晶する。このストッパ膜17は、例えばCVD法によって、酸化シリコン膜を成膜した後、通常のリソグラフィー技術とエッチング技術によって酸化シリコン膜をパターニングすることにより形成することができる。
【0023】
次いで、上記ストッパ膜17をマスクにして、例えばイオン打ちこみにより、nチャネルトランジスタのLDD(Lightly Doped Drain)(図示せず)を上記半導体膜16に形成する。
【0024】
次に、図1の(3)に示すように、半導体膜16に薄膜トランジスタのソース、ドレインを形成する不純物をドーピングする。この不純物をドーピングする工程は、まずnチャネルトランジスタのソース、ドレインを形成する不純物ドーピングを行う。ドーピングされる不純物雰囲気をホスフィン(PH3 )ガスを含む雰囲気とし、リン(P)がドーピングされる半導体膜16の領域(例えばnチャネルトランジスタのソース、ドレイン形成領域)上に開口36が位置するように予め作製されたマスク35を設置して、エネルギービーム(以下レーザ光として説明する)Lをマスク35の開口36を通して半導体膜16に照射、例えばパルス照射する。このとき、pチャネルトランジスタの形成領域はマスク31により遮光されている。これにより、半導体膜16のレーザ光Lが照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてリン(P)がドーピングされる。これによって、nチャネルトランジスタのソース、ドレイン18,19が形成される。
【0025】
次にpチャネルトランジスタのソース、ドレインを形成する不純物ドーピングを行う。この不純物ドーピングは、前記リン(P)のドーピングにおいて不純物にホスフィンの代わりに三フッ化ホウ素(BF3 )を用いて行う。ドーピングされる不純物雰囲気を三フッ化ホウ素(BF3 )ガスを含む雰囲気とし、ホウ素(B)がドーピングされるpチャネルトランジスタのソース、ドレインが形成される半導体膜16の領域(例えばpチャネルトランジスタのソース、ドレインの形成領域)上に開口(図示せず)が位置するように予め作製されたマスク(図示せず)を設置して、エキシマレーザ光Lをマスクの開口を通して半導体膜16に照射、例えばパルス照射する。このとき、nチャネルトランジスタの形成領域はマスクにより遮光されている。これにより、半導体膜16のエキシマレーザ光が照射された部分が溶融し、その溶融領域に雰囲気中の不純物としてホウ素(B)がドーピングされる。これによって、pチャネルトランジスタのソース、ドレイン(図示せず)が形成される。なお、nチャネルトランジスタのソース、ドレインを形成する工程とpチャネルトランジスタのソース、ドレインを形成する工程との工程順は問わない。すなわち、どちらを先に行ってもよい。
【0026】
上記ソース、ドレインを形成するのに用いるレーザ光としては、例えばKrFエキシマレーザ光(波長=248nm)、ArFエキシマレーザ光(波長=193nm)、XeClエキシマレーザ光(波長=308nm)、F2 エキシマレーザ光(波長=157nm)等を用いることができる。
【0027】
その後、図示はしないが、従来のプロセスと同様にして、ソース、ドレイン、LDD等を活性化する活性化アニーリングを行った後、フォトリソグラフィー技術とエッチング技術とにより半導体層16を各薄膜トランジスタごとに分離する。その後、CVD法により酸化シリコン(SiO2 )膜、窒化シリコン(SiNx )膜などを成膜して層間絶縁膜を形成する。次いで、水素化アニーリングを行う。
【0028】
次に、配線工程を行う。まず、フォトリソグラフィー技術とエッチング技術とにより層間絶縁膜にコンタクトホールを形成した後、配線層となるチタン(Ti)膜とアルミニウム(Al)膜とを下層より順に、例えばスパッタリングによって形成する。そして、フォトリソグラフィー技術とエッチング技術とにより配線層をパターニングして信号線を形成する。さらに全面に平坦化膜を形成した後、透明電極となる例えばITO(Indium Thin Oxide:スズをドーピングしたインジウム酸化物)膜をスパッタリングによって成膜した後、リソグラフィー技術とエッチング技術とによって透明電極をパターニングする。
【0029】
上記製造方法では、従来、レジストマスクを用いてイオン注入により行っていたnチャネルトランジスタのVth制御工程、pチャネルトランジスタのVth制御工程、nチャネルトランジスタのソース、ドレイン形成工程、pチャネルトランジスタのソース、ドレイン形成工程の4工程を、レジストマスクを用いずに形成することができた。これによって、レジストマスクを形成するためのフォトリソグラフィー工程が4工程削減することが可能となる。
【0030】
次に、マスクを用いて所望の位置にレーザ光を照射することで不純物を半導体膜中にドーピングするマスクドーピング装置について、図2の概略構成図によって説明する。図2では、第1マスクドーピング装置を示す。
【0031】
図2に示すように、第1マスクドーピング装置51は、処理室52が設けられ、この処理室の内部には基板11を載置するステージ53が設置されている。このステージ53には駆動系54が接続されていて、この駆動系54によってステージ53は駆動される。その駆動方向は例えばXYZ軸方向に駆動され、例えば回転を行えるようにしてもよい。
【0032】
上記処理室52の上部にはレーザ光Lを透過する窓55が処理室52内の密閉状態が維持されるように形成されている。この窓55は、例えば石英ガラス、もしくは耐熱ガラス等により形成されている。
【0033】
さらに処理室52上には窓55を介してマスク31(35)を載置するマスク室61が設置されている。このマスク室61は、例えば種々のマスクを上記窓55上方に交換できるようになっている。また、マスク31(35)を移動可能にするマスク駆動部62が設置されている。
【0034】
さらに、上記マスク31(35)、窓55を通してステージ53上の基板11にレーザ光Lを照射するためのレーザ発振器71が備えられている。このレーザ発振器71から発振されたレーザ光Lは、その光路上に設けられた光学系(図示せず)によって上記マスク31(35)、窓55を通過して基板11上に導かれるものとなっている。
【0035】
さらに、上記処理室51には、ドーピングされる不純物を含むガスを処理室52内に導入するためのガス導入系57が接続され、このガス導入系57は、例えばガス源G、バルブV、マスフローコントローラーMFC、それらを接続する配管(図面では線で示す)等により構成されている。さらに、処理室52には、処理室52内を真空引きするもしくは所定の減圧状態に保持するための真空排気系58が接続されている。この真空排気系58は、例えばターボ分子ポンプTMP、ドライポンプDRP、バルブRV、FV、MV、それらを接続する配管(図面では線で示す)等により構成されている。さらに処理室52には、真空引きもしくは減圧雰囲気とした処理室52内を大気圧状態にするパージ用バルブ59が接続されている。
【0036】
さらに処理室52には、例えばアイソレーションバルブ81を介して準備室72が接続されている。この準備室82には、ゲート(図示せず)が設けられている。また、このゲートを開放したときに、準備室82内に基板11を搬送する、もしくは準備室82内の基板11を搬出する搬送装置83が設けられている。さらに、準備室82には、準備室82内を真空引きするための真空排気系84が接続されている。この真空排気系84は、例えばターボ分子ポンプTMP、ドライポンプDRP、バルブRV、FV、MV、それらを接続する配管(図面では線で示す)等により構成されている。さらに準備室82には、真空引きした準備室82内を大気圧状態にするパージ用バルブ85が接続されている。
【0037】
次に、上記第1マスクドーピング装置51を用いた不純物ドーピング方法を前記図2によって説明する。
【0038】
図2に示すように、準備室82に基板11をセットし、真空排気系84を稼動して準備室82内を真空引きする。準備室82内が所定の真空度以下になった後、アイソレーションバルブ81を開放して基板11を処理室52内に搬送し、ステージ53上に設置する。その後、アイソレーションバルブ81を閉じて、真空排気系58により処理室52内を真空度が0.01Pa程度になるまで排気する。
【0039】
上記処理室52内部が所定の真空度になった後、ガス導入系57よりドーピングする不純物を含むガスを導入する。ここで導入されるガスとしては、p型不純物であれば例えば二フッ化ホウ素(BF2 )を用い、n型不純物であれば例えばホスフィン(PH3 )を用いる。なお他の不純物ガスを用いることも可能である。そして、処理室51内の雰囲気を1000Pa〜0.1Paに保つように、ガス導入量と真空排気系58の排気量とを調節する。そして、所定のマスク31(35)を通して、基板11の所望の場所に、例えばKrF(波長248nm)などのエキシマレーザ光Lをパルス照射する。その際、パルスの繰り返し周波数は50Hz〜200Hzとする。処理室52内のガスはレーザ光Lにより不純物ガスが分解され、レーザ光Lが処理されて溶融した半導体膜中にドーピングされる。
【0040】
上記レーザ光Lを照射した後、処理室52内の不純物ガスを真空廃棄系58を用いて排気する。そしてアイソレーションバルブ81を開放し、処理室52内の基板11を準備室82内に戻す。その後、準備室82内を窒素ガスにてパージを行い、準備室82内を大気圧に戻し、搬送装置83により基板11を取り出す。
【0041】
次に、上記第1マスクドーピング装置よりもドーピング効率を高めた第2マスクドーピング装置について、図3の概略構成図によって説明する。
【0042】
第2マスクドーピング装置は、前記第1マスクドーピング装置の処理室52にプラズマ発生装置を搭載したものである。したがって、図3では、処理室52およびプラズマ発生装置を主に説明する。
【0043】
図3に示すように、第2マスクドーピング装置151は、処理室52が設けられ、この処理室52の内部には基板11を載置するステージ53が設置されている。このステージ53には、例えばXY方向にステージ53を駆動させる第1駆動系154と、例えばZ軸方向に基板11を昇降させる第2駆動系155とが設置されている。
【0044】
上記処理室52内には、上記ステージ53上方に環状の下部電極91とこの下部電極91に対向する環状の上部電極92が設置されている。上記下部電極91には高周波電源93が接続され、上記上部電極92には高周波電源94が接続されている。上記高周波電源93、94には例えば13.56MHzの周波数の電源を用いる。このように、プラズマ発生装置90が構成されている。
【0045】
その他の構成備品、すなわち、レーザ光Lを透過する窓55、マスク駆動部62、アイソレーションバルブ81、および図示はしないが、マスク室、レーザ発振器、ガス導入系、真空排気系、パージ用バルブ、準備室、搬送装置、真空排気系、パージ用バルブは、上記図2によって説明した第1マスクドーピング装置51と同様に設置されている。
【0046】
次に、上記第2マスクドーピング装置151を用いた不純物ドーピング方法を前記図3によって説明する。
【0047】
まず、準備室に基板をセットし、準備室に接続された真空排気系を稼動して準備室内を真空引きする。準備室内が所定の真空度以下になった後、図3に示すように、アイソレーションバルブ81を開放して基板11を処理室52内に搬送し、ステージ53上に設置する。その後、アイソレーションバルブ81を閉じて、真空排気系58により処理室52内を真空度が10kPa程度になるまで排気する。
【0048】
上記処理室52内部が所定の真空度になった後、ガス導入系57よりドーピングする不純物を含むガスを導入する。ここで導入されるガスとしては、p型不純物であれば例えば三フッ化ホウ素(BF3 )を用い、n型不純物であれば例えばホスフィン(PH3 )を用いる。なお他の不純物ガスを用いることも可能である。そして、処理室51内の雰囲気を1000Pa〜0.1Paに保つように、ガス導入量と真空排気系58の排気量とを調節するとともに、プラズマ発生装置90により上下電極92、91間にプラズマ放電を発生させる。そして処理室52内に導入された不純物であるホウ素(B)やリン(P)などを基板11表面に付着させた後、所定のマスク31(35)を通して、基板11の所望の位置に、例えばKrF(波長248nm)などのエキシマレーザ光Lをパルス照射する。その際、パルスの繰り返し周波数は50Hz〜200Hzとする。処理室52内のガスはレーザ光Lにより不純物ガスが分解され、レーザ光Lが処理されて溶融した半導体膜中にドーピングされる。
【0049】
上記レーザ光Lを照射した後、処理室52内の不純物ガスを真空排気系58を用いて排気する。そしてアイソレーションバルブ81を開放し、処理室52内の基板11を準備室内に戻す。その後、準備室内を窒素ガスにてパージを行い、準備室内を大気圧に戻し、搬送装置により基板11を取り出す。
【0050】
第2マスクドーピング装置151は、処理室52内にプラズマを起すプラズマ発生装置90を設置したことから、プラズマ発生装置90により発生させたプラズマによって不純物ガスを効率良く分解して、基板11上にホウ素(B)やリン(P)等の不純物を付着させ、その後のレーザ光Lの照射により半導体膜中への不純物ドーピング効率を上げている。
【0051】
【発明の効果】
以上、説明したように本発明の薄膜トランジスタの製造方法によれば、不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービームをマスクの開口を通して半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングすることができるので、半導体製造プロセスのうち、最も削減したいとされるレジストマスクを形成するためのフォトリソグラフィー工程を削減することができる。また、不純物のドーピング領域にエネルギービームを照射することにより照射領域の半導体膜を溶融し、この溶融した半導体膜中に雰囲気中の不純物が取り込まれることで、半導体膜中に不純物がドーピングされるため、従来のイオン注入による不純物ドーピングのようなイオン衝撃による欠陥を発生することがなくなる。このため、結晶性のよい不純物領域を形成することができるので、高性能な薄膜トランジスタを形成することができる。また、不純物のドーピングが熱工程となっているので、従来行っていた活性化アニーリングを省略することが可能になり、さらなる工程数の削減ができる。よって、生産性を向上させる効果があるとともに、レジストやレジスト剥離液等の使用量を削減できることによる材料費の削減効果があり、生産コストの低減が図れる。
【0052】
本発明の薄膜トランジスタによれば、本発明の上記製造方法と同様なる作用効果が得られる薄膜トランジスタとなる。すなわち、高性能な薄膜トランジスタとなる。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタおよびその製造方法に係る一実施の形態を示す図である。
【図2】第1マスクドーピング装置を示す概略構成図である。
【図3】第2マスクドーピング装置を示す概略構成図である。
【符号の説明】
11…基板、12…ゲート電極、15…ゲート絶縁膜、16…半導体膜、31,35…マスク、32,36…開口、L…レーザ光
Claims (2)
- 絶縁体表面上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体膜を形成する工程と、
前記半導体膜に薄膜トランジスタのしきい値電圧を制御する不純物をドーピングする工程と、
前記半導体膜にソース、ドレインを形成する不純物をドーピングする工程とを備えた薄膜トランジスタの製造方法において、
前記不純物をドーピングする工程のうちの少なくとも1工程は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービームを前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングする
ことを特徴とする薄膜トランジスタの製造方法。 - 絶縁体表面上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体膜と、
前記ゲート電極上の両側における前記半導体膜に形成されたソース、ドレインとを備えた薄膜トランジスタであって、
前記半導体膜は、薄膜トランジスタのしきい値電圧を制御する不純物のドーピングおよび前記ソース、ドレインを形成する不純物のドーピングがなされ、前記各ドーピングのうちの一方もしくは両方は、ドーピングされる不純物を含む雰囲気中で、不純物がドーピングされる前記半導体膜の領域上に開口が位置するように予め作製されたマスクを用い、エネルギービームを前記マスクの開口を通して前記半導体膜に照射することにより、半導体膜に雰囲気中の不純物をドーピングする
ことを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280245A JP2004119645A (ja) | 2002-09-26 | 2002-09-26 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280245A JP2004119645A (ja) | 2002-09-26 | 2002-09-26 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119645A true JP2004119645A (ja) | 2004-04-15 |
Family
ID=32274991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002280245A Pending JP2004119645A (ja) | 2002-09-26 | 2002-09-26 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119645A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322699A (ja) * | 2004-05-06 | 2005-11-17 | Kansai Tlo Kk | 有機半導体デバイスの製造方法 |
WO2016031019A1 (ja) * | 2014-08-28 | 2016-03-03 | 国立大学法人九州大学 | レーザ照射装置及びレーザ照射方法 |
US9484442B2 (en) | 2014-11-27 | 2016-11-01 | Joled Inc. | Method of fabricating thin-film transistor substrate |
-
2002
- 2002-09-26 JP JP2002280245A patent/JP2004119645A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322699A (ja) * | 2004-05-06 | 2005-11-17 | Kansai Tlo Kk | 有機半導体デバイスの製造方法 |
WO2016031019A1 (ja) * | 2014-08-28 | 2016-03-03 | 国立大学法人九州大学 | レーザ照射装置及びレーザ照射方法 |
US9484442B2 (en) | 2014-11-27 | 2016-11-01 | Joled Inc. | Method of fabricating thin-film transistor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3165304B2 (ja) | 半導体装置の作製方法及び半導体処理装置 | |
US5648276A (en) | Method and apparatus for fabricating a thin film semiconductor device | |
US6534744B1 (en) | Method for manufacturing a display device | |
KR100276376B1 (ko) | 반도체 제조 장치 및 박막 반도체 디바이스 제조방법 | |
KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
JP3393469B2 (ja) | 薄膜半導体素子の製造方法及び薄膜半導体形成装置 | |
JPH09129895A (ja) | 薄膜トランジスタの製造方法 | |
JPH11307777A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
US7374976B2 (en) | Method for fabricating thin film transistor | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
JP2004119645A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH03159119A (ja) | 半導体装置の製造方法 | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
JP3612009B2 (ja) | 半導体装置の作製方法 | |
JP3612018B2 (ja) | 半導体装置の作製方法 | |
JPH11135792A (ja) | 半導体装置の製造方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4472313B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JPH118195A (ja) | 薄膜トランジスタの製造方法 | |
JP2860894B2 (ja) | 半導体装置作製方法 | |
JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
JP4337555B2 (ja) | 半導体装置の製造方法 |