KR100276376B1 - 반도체 제조 장치 및 박막 반도체 디바이스 제조방법 - Google Patents

반도체 제조 장치 및 박막 반도체 디바이스 제조방법 Download PDF

Info

Publication number
KR100276376B1
KR100276376B1 KR1019970022884A KR19970022884A KR100276376B1 KR 100276376 B1 KR100276376 B1 KR 100276376B1 KR 1019970022884 A KR1019970022884 A KR 1019970022884A KR 19970022884 A KR19970022884 A KR 19970022884A KR 100276376 B1 KR100276376 B1 KR 100276376B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
laser
silicon
chamber
Prior art date
Application number
KR1019970022884A
Other languages
English (en)
Inventor
히로시 다나베
세츠오 가네코
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100276376B1 publication Critical patent/KR100276376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0643—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising mirrors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/1224—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/123—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an atmosphere of particular gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

레이저 조사 단계를 포함하고 있는 박막 트랜지스터를 형성하는 제조 기술에서, 본 발명의 목적은 고성능 및 다기능 반도체 제조 장치 및 박막 트랜지스터의 제조 방법을 획득하는데 있다. 실리콘 박막(201)은 유리 기판(202)상에 형성되어 있고, 레이저(203)가 이 박막(201)상에 조사됨으로써 재결정화 막이 획득된다. 이 재결정화 막을 수소 플라즈마 처리하면, 실리콘의 댕글링 본드(dangling-bonds)가 종결된다. 또한, 재결정화 막상에 이산화실리콘 막(205)을 형성하는 단계가 포함 되어 있다. 이들 단계는 유리 기판(202)을 대기에 노출시키지 않고 처리 온도가 350℃ 이하인 조건 하에서 수행된다.

Description

반도체 제조 장치 및 박막 반도체 디바이스 제조 방법
본 발명은 넓은 면적의 유리 기판 상에 형성된 박막 트랜지스터 디바이스를 제조하는 반도체 제조 장치 및 박막 트랜지스터 제조방법에 관한 것이다. 본 발명은 특히 자외선 펄스 레이저를 사용한 레이저 결정화 반도체 박막 형성 장치 및 다결정 반도체 박막 트랜지스터 제조방법에 관한 것이다.
최근에 , MOS(금속 산화물막 반도체)를 가지고 있는 트랜지스터는 대규모 집적 회로(LSI) 등에 널리 사용되어 왔다. 특히, 실리콘 LSI 제조 공정에는, 실리콘 웨이퍼 상에 MOS 구조를 형성하기 위해 약 1000℃의 고온 공정을 사용하는 열 산화 단계가 있기 때문에, 청결한 산화물막-실리콘 경계면을 생성하기가 용이하다.
한편 액정 광 밸브와 같은 밸브에 적용할 소위 고온 다결정 박막 트랜지스터를 형성하기 위한 제조 공정에서, 고상 성장에 의해서 수정 기판 상의 비정질 Si박막이 결정화된 후, 실리콘층에 대해 패터닝(patterning)과 산 클리닝이 수행되고, 약 1000℃의 고온에서 산화물막 형성이 수행된다. 산 클리닝할 때 형성된 자연적인 산화물막은 가열할 때 제거되므로, 산화물막은 실리콘층의 깨끗한 표면상에 형성된다.
하지만, 엑시머 레이저 어닐링을 사용하여 400℃ 미만의 온도에서 수행되는 저온 폴리실리콘 TFT 공정에서는, 그러한 고온 공정이 사용될 수 없기 때문에, 산 클리닝 후에 형성된 실리콘 표면 상의 자연적인 산화물막을 제거하는 수단이 필요하다. 이러한 이유 때문에, 실리콘막의 형성을 순차적으로 수행하는 방법, 레이저조사, 실리콘막의 패터닝과 클리닝, 및 게이트 절연막의 형성이 일반적으로 거론되며, 패터닝 후의 클리닝은 제조 공정의 안정성과 재현성에서 중요한 역할을 한다.
그러한 문제를 해결하기 위한 방법으로서, M, Sekiya 등은 절연막 형성 챔버, 레이저 조사 챔버 및 수소화 챔버로 이루어진 장치를 제안하였고, 이들은 모두 진공중에서 기판을 반송(transporting)할 수 있는 것이다(IEEE ELECTRON DEVICE LETTER, Vol. 15, No.2, 1994, 69페이지 참조), 이 장치에서, 유리 기판 상에 형성된 비정질 실리콘막이 레이저에 의해 결정화된 후, 동일한 장치 내에서 수소화와 게이트 절연막의 형성이 순차적으로 수행된다.
하지만, 이 장치를 사용한 제조방법에 따르면, 레이저를 사용한 결정화 후의 실리콘 표면은 청결하게 유지되더라도, 레이저에 의한 결정화 전에 생성된 자연적인 산화물 막의 제거는 불충분하다. 다시말하면, 그러한 자연적인 산화물막에 함유된 불순물 금속 원자 또는 원래의 산화물막 자체는 레이저 결정화 공정에서 변이를 유도하여, 그 공정의 재현성이 감소된다. 또한, 레이저 결정화 또는 박막 형성과 같은 후속 단계는 이미 형성된 실리콘 박막이 일단 대기중에 노출된 후에 수행되는 경우에, 다음 단계를 수행하기 전에, 암모니아/과산화수소/순수한 물, 염산/과산화 수소/순수한 물, 황산/과산화 수소 불화수소산/순수한 물과 같은 클리닝액을 사용한 클리닝, 또는 이들을 가열하여 제조된 가열된 액체를 사용한 클리닝이 수행되어야 한다. 유리 기판의 크기가 증가하면, 사용될 이들 산-알칼리 타입 클리닝액의 양도 커지므로, 클리닝액 비용과 폐액 비용이 증가된다.
한편, 엑시머 레이저 어닐링 장치는 유리 기판의 크기의 증가에 따라 전보다 더 넓은 설치 면적을 필요로 한다. 특히 레이저 조사 챔버에서, 기판의 크기는 레이저 빔의 1 조사 면적보다 크다. 제1도에 도시된 바와 같이, ELA(전자 선형 가속) 모듈(407)을 구성하는 진공 용기에 놓인 유리 기판(409)을 수평으로 이동시키는 동안, 기판의 전체 면적은 레이저 조사에 의해 결정화될 것이다. 그러한 방법의 경우에, 유리 기판(409)이 평면 상에서 한 방향으로만 이동하면, 진공 용기의 설치 면적은 유리 기판의 두배 만큼 커야 하고, 유리 기판(409)이 평면 상에서, 서로 수직인 두 방향으로 이동되면, 진공 용기의 설치 면적은 유리 기판의 크기의 4 배만큼 커야 한다. 특히, 엑시머 레이저(401)로부터 방출된 레이저 빔은 광 경로(402)를 따라 진행하고, 그것은 A 내지 C의 광학 장치(404, 405 및 410) 및 거울 (403a 내지 403e)을 통과하는데, 이들 광학 장치들은 레이저 빔을 원하는 빔 모양으로 만드는 기능을 한다. 레이저 빔이 원하는 빔 모양으로 형성된 후, 그것은 창 (406)을 통해서 유리 기판(409)의 표면에 도달한다. 유리 기판(409)은 평면 상의 x-방향과 y-방향으로 이동할 수 있는 스테이지 상의 기판 홀더(411)에 고정된다. 유리 기판(409)은 그의 원하는 영역에 레이저 조사를 받는다. 이 경우에, 진공 용기의 설치 면적은 유리 기판 크기의 4배만큼 커야 하며, 그 설치 면적의 크기는 클린룸 장치의 비용을 증가시키기 때문에 바람직하지 않다. 여러 가지 기능을 갖도록 장치된 공정 챔버가 제한된 설치 영역에 배치되면, 레이저 조사 챔버의 공간이 다른 기능들의 공간을 제한한다.
또한, 상기 설명된 기판의 습식 클리닝 단계를 생략하더라도 반도체 표면(경계면)을 청결하게 유지하지만, 조사 단계가 수행될 때, 다음과 같은 문제점이 있다. 특히, 일본 특허 출원 공개 제5-211167호에 기재된 바와 같이, 특정 영역에서 레이저 조사가 필요하면, (1) 위치 결정용 마크를 미리 형성하는 시스템 및 (2) 레이저 조사가 수행되는 영역에 고정시켜 집적회로를 형성하는 시스템이 필요하다.
시스템(1)의 경우, 특정 박막이 형성된 후, 포토리소그래피(PR; photolithography)를 이용한 레지스트 패터닝(resist patterning) 및 박막 에칭이 수행된 후, 마크가 형성된다. 그런 다음에, 상기 산-알칼리 클리닝액을 사용하여 클리닝이 수행된다. 후속해서, 실리콘 박막이 형성되고, 마커 위치에 고정된 레이저 조사가 수행됨으로써, 결정화된 실리콘 박막이 생성될 수 있다. 또한, 제2(a)도 내지 제2(e)도에 도시된 바와 같이 실리콘 박막(502)을 유리 기판(501)의 전체 표면상에 먼저 형성시키는 것이다(제2(a)도). 실리콘 박막(502)상에 레지스트(506)가 피막된다(제2(b)도). 레지스트(506)를 포토리소그래피 기술을 사용하여 패터닝 시킴으로써, 현상하기 위한 레지스트(507)가 형성된다(제2(c)도). 그 다음에, 드라이 에칭에 의해서 마크 부분(504)이 형성된다(제2(d)도 및 제2(e)도).
한편, 시스템(2)의 경우, 소정의 방법을 사용하여 레이저 결정화 위치를 검출하는 수단이 필요하고, 스테퍼(stepper)등에 의해 요구되는 레벨 위치지정 정밀도를 얻기가 어렵다. 또한 시스템(1)에 따라, PR의 한 단계의 증가 및 클리닝 단계의 증가와 같은 비용 증가가 발생된다. 특히, 실리콘막 상에 직접 마커가 형성되는 경우에, 실리콘 표면은 PR 단계를 겪으므로, 정밀한 클리닝이 요구된다. 더욱 단순한 마커 형성 수단이 필요하다.
본 발명의 제1목적은 화학약품을 사용하는 클리닝 단계를 없앨 수 있는 높은 안정성을 가지고 있는 다기능 반도체 제조 장치를 제공하는 데 있다. 본 발명의 제2목적은 기판을 이동시키지 않고 기판을 결정화시킬 수 있고, 이 장치에 다기능을 제공하는 것을 촉진할 수 있는 콤팩트한 크기의 반도체 제조 장치를 제공하는 데 있다. 또한, 본 발명의 제3목적은 포토리소그래피 단계를 필요로 하지 않는 마크 형성 수단을 제공하는 데 있다. 본 발명의 제4목적은 실리콘 클리닝 표면(경계면)을 유지할 수 있는 저비용 고성능 박막 트랜지스터 제조 장치를 제공하는데 있다.
제1도는 종래의 레이저 조사 챔버를 보여주는 개략적인 구성도.
제2(a)도 내지 제2(e)도는 종래의 레이저 조사를 사용한 마크의 형성 방법을 설명하는 부분 도면과 상부 평면도.
제3도는 본 발명의 반도체 제조 장치의 개략적인 구성을 보여주는 블록도.
제4도는 본 발명의 반도체 제조 장치의 일실시예의 구성을 보여주는 평면도.
제5도는 본 발명의 레이저 조사 챔버의 일실시예의 구성을 보여주는 개략도.
제6도는 본 발명의 레이저 조사 챔버의 또다른 실시예의 구성을 보여주는 개략도.
제7(a)도 내지 제7(d)도는 레이저 조사에 의한 마크의 형성 방법을 설명하는 부분 도면 및 상부 평면도.
제8(a)도 내지 제8(g)도는 본 발명의 박막 트랜지스터의 제조방법의 일실시예를 보여주는 부분 도면.
제9(a)도 내지 제9(f)도는 본 발명의 박막 트랜지스터의 제조방법의 제2실시예를 보여주는 부분 도면.
제10(a)도 내지 제10(f)도는 본 발명의 박막 트랜지스터의 제조방법의 제3 실시예를 보여주는 부분 도면.
* 도면의 주요부분에 대한 부호의 설명
102 : 진공 로드 챔버 112 : Si 형성 챔버
122 : 레이저 조사 챔버 132 : 절연막 형성 챔버
142 : 산소 어닐링 챔버 152 : 기판 언로드 챔버
160 : 기판 반송 챔버
본 발명의 반도체 제조 장치는 적어도 실리콘 박막 형성 챔버 또는 드라이 클리닝(dry cleaning) 챔버, 절연 박막 형성 챔버, 레이저 조사 챔버, 및 수소 어닐링 챔버를 포함하며, 기판 상에 반도체 장치가 형성되고, 그 기판은 대기에 노출되지 않고 처리 챔버들 사이에서 반송될 수 있다.
본 발명의 반도체 제조 장치의 레이저 조사 수단의 경우, 레이저 광원과 레이저 광원으로부터 레이저 빔을 형상화(shaping)하는 광학 시스템이 제공되고, 이것은 상기 레이저 빔이 진공 용기 안에 놓인 기판 상에 조사되도록 구성된다. 광학 시스템의 일부는 진공 용기 내에 놓이고, 진공 용기 내에 놓인 광학 시스템의 일부는 기판에 대해 이동하여, 레이저 빔이 그 기판의 전체 표면 또는 그의 거의 모든 영역 상에 조사될 수 있도록 되어있다. 이 경우, 하나의 레이저 빔에 의해 조사된 면적은 기판의 면적보다 좁고, 레이저 빔은 광학 시스템의 광 경로를 변경시키지 않고 그 기판 상에 조사된다. 또한, 레이저 조사 챔버를 위해서, 제1및 제2레이저 광원이 제공되며, 여기서 제1레이저광으로부터의 레이저 빔과 제2레이저 광원으로부터의 레이저 빔은 진공 용기 내에 놓인 기판 상에 개별적으로 또는 동시에 조사된다.
또한 본 발명의 박막 트랜지스터의 제조방법은 유리 기판 상에 실리콘 박막을 형성하는 단계; 상기 실리콘 박막 상에 레이저를 조사하여 재결정화 실리콘 막을 얻는 단계; 상기 재결정 실리콘 박막에 수소 플라즈마 처리를 수행하여 실리콘의 댕글링 본드(dangling-bonds)를 종결시키는 단계; 및 상기 재결정화 실리콘 막상에 이산화실리콘 막을 형성하는 단계를 포함하며, 상기 단계들은 대기에 노출되지 않은 상태에서 350℃ 이하의 처리온도에서 수행된다. 또한, 본 발명의 박막 트랜지스터의 제조방법은 유리 기판 상에 실리콘 박막을 형성하는 단계; 상기 실리콘 박막 상에 이산화실리콘를 형성하는 단계; 상기 실리콘 박막 상에 레이저를 조사하여 재결정화 실리콘 막을 얻는 단계; 및 상기 재결정화 실리콘 막에 수소 플라즈마 처리를 수행하여 실리콘의 댕글링 본드를 종결시키는 단계를 포함하며, 상기 단계 들은 대기에 노출되지 않은 상태에서 350℃ 이하의 처리온도에서 수행된다. 이러한 제조방법은 실리콘 박막의 형성 후 레이저를 사용하여 실리콘 박막을 제거하는 단계를 포함한다.
본 발명의 상기 목적과 기타 다른 목적, 특징 및 이점들은 본 발명의 바람직한 실시예를 설명하는 첨부된 도면에 기초한 하기 설명으로부터 명백해질 것이다.
첨부된 도면을 참고해서 본 발명의 실시예에 대해 설명한다.
[바람직한 실시예의 상세한 설명]
제3도는 본 발명의 반도체 제조 장치의 개략적인 구성을 보여주는 블록도이다.
이 반도체 제조 장치는 진공 로드 챔버(102), Si 형성 챔버(112), 레이저 조사 챔버(122), 절연막 형성 챔버(132), 수소 어닐링 챔버(142), 기판 언로드 챔버(152) 및 기판 반송 챔버(160)를 포함한다. 또한, 기판 반송 챔버(160) 및 기타 처리 챔버는 진공 밸브(101, 111, 121, 131, 141 및 151)를 통해서 서로 결합되어 있다.
박막 트랜지스터가 상에 형성될 유리기판은 진공 로드 챔버(102)로부터 이 장치로 유입된다. 유리기판은 기판 반송 챔버(160)와 상기 진공 밸브(101, 111, 121, 131, 141 및151)를 통해서 임의의 처리 챔버로 반송될 수 있다. 각 처리 챔버는 배기 시스템에 연결되어 있으며 , 그 배기 시스템은 진공 밸브(103, 113, 123, 133, 143, 153, 163)를 통해서 부스터 펌프(106, 116, 126, 136, 146, 156 및 166)를, 그리고 진공 밸브(104, 114, 124, 134, 144, 154, 164)를 통해서 로터리 펌프(107, 117, 127, 137, 147, 157, 167)와 배기구(108, 118, 128, 138, 148, 158, 168)를 가스 유도 시스템(109, 119, 129, 139, 149, 159, 169)에 연결하는, 터보 분자 펌프(105, 115, 125, 135, 145, 155, 165)로 만들어진 것이다. 각 처리 챔버는 실리콘 박막 형성, 절연막 형성 및 수소 어닐링에 따라 상응하는 가스 유도 시스템으로부터 공급된 불활성 가스와 반응성 가스를 각각 유도할 수 있다. 또한, 각 처리 챔버는 공유 가스 유도 시스템으로부터 공급된 반응성 가스와 불활성 가스를 개별적으로 유도할 수 있다. 각 처리 챔버는 개별적으로 배기시킬 수 있다.
이 실시예의 반도체 제조 장치에서, 예를들어, 유리 기판이 Si 형성 챔버(112)로부터 레이저 조사 챔버(122)로 반송되면, Si 형성 챔버(112)로부터의 대기 배기가 충분히 수행되고, Si형성 챔버(112)에서의 압력이 기판 반송 챔버(160)에서의 것과 대략 동일할 때 진공 밸브(111)가 열린다. 로봇을 사용하여 유리 기판을 기판 반송 챔버(160)로 가져간 다음 진공 밸브(111)이 닫힌다. 유리 기판을 다음과 같은 방법으로 레이저 조사 챔버(122)에 넣는다. 레이저 조사 챔버(122)는 미리 대기 배기를 시켜서, 레이저 조사 챔버(122)에서의 진공정도가 기판 반송 챔버(160)의 것과 대략 같아지도록 한다. 진공 밸브(121)가 열린 후, 로봇을 사용하여 유리 기판은 레이저 조사 챔버(122)로 반송된다. 다음에, 진공 밸브(121)는 닫힌다. 진공 밸브(121)가 닫힌 후, 레이저 조사 챔버(122)에 필요한 가스를 유입시키고 레이저 조사 챔버(122)에 필요한 온도와 압력을 조절한다. 그 다음에, 레이저 조사가 수행된다. 레이저 조사 챔버(122)안에서 이들과 유사한 방법으로, 다른 처리 챔버들 중의 기판의 후속 반송이 가능할 것이다.
여기서, 한 번에 작동할 수 있는 로봇(robots)의 수에 대응하는 다수의 처리 챔버 중에서 상이한 기판들을 동시에 이동시킬 수 있다. 하지만, 이 경우에, 각 처리 챔버에 대해 충분한 대기 배기가 수행되어야 한다. 물론, 대기 배기 후에, 각 처리 챔버와 기판 반송 챔버를 불활성 가스, 질소 및 산소 중에서 임의의 가스의 분위기에서 대략 동일한 압력 상태로 조정시킨다. 다음에 기판의 반송 및 밸브의 개방 및 폐쇄를 수행할 수 있다. 진공 로드 챔버(102), 기판 언로드 챔버(152)와 대기 사이의 기판의 반송을 위해서, 진공 밸브(101 및 151)가 닫힌 상태에서 질소 가스 또는 불활성 가스를 충전시킨 후, 대기측의 밸브(도시되지 않음)를 이완시키고, 기판을 넣고 꺼내는 일을 수행한다.
본 발명의 반도체 제조 장치의 일예를 제4도에 나타내었다. 플라즈마 CVD 챔버(302), 엑시머 레이저 어닐링 챔버(303), 수소 플라즈마 발생 챔버(304), 플라즈마 CVD 챔버(305) 및 진공 반송 챔버(307)는 각각 Si 형성 챔버(112), 레이저 조사 챔버(122), 수소 어닐링 챔버(142), 절연막 형성 챔버(132) 및 기판 반송 챔버(160)에 대응한다. 기판 가열 챔버가 더 구비될 수도 있고, 약 400℃의 온도로 가열된 기판을 금속과 세라믹 재료 및 냉각 장치를 사용하여 반송시킬 수 있다.
또한, 제4도의 구성을 가지고 있는 플라즈마 CVD 챔버(302)는 드라이 세척 챔버로 대체될 수 있다. 일반적으로, 자외선, 할로겐 가스 등을 사용한 드라이 클리닝 방법에서는, 금속과 산화물막을 제거하는 능력이 매우 우수하더라도, 기판 표면에 부착된 입자를 제거하는 능력은 매우 나쁘다. 따라서, 암모니아, 과산화수소 및 순수한 물로 이루어진 상기 혼합 용매를 사용하여 어닐링을 수행한 후 기판을 그 장치에 유도시키는 것이 바람직하다. 장치 내의 자연적인 산화물막의 제거를 수행함으로써 청구항1의 발명의 것과 같은 효과를 얻을 수 있다.
상기 레이저 조사 챔버의 일실시예가 제5도에 도시되어 있다. 엑시머 레이저(401)로부터 방출된 레이저 빔은 광 경로(402)를 따라서 진행하고, 그 레이저 빔은 그 레이저 빔을 원하는 빔 형상으로 만드는 역할을 하는 A 내지 C 광학 시스템(4040, 405 및 410)을 통과함으로써, 레이저 빔이 원하는 형상으로 형상화된다.
형상화된 레이저 빔은 기판 홀더(408) 상에 장착된 기판(409)의 표면에 도달한다. 여기서, 광학 시스템(410)과 거울(403e)은 ELA 모듈(407)을 구성하는 진공 용기 내에 설치되고, 창(406)을 통해서 광 경로(402)에 광학적으로 연결된다. 동시에, 광학 시스템(410)과 거울(403e)은 구동 장치(도시되지 않음)에 의해서 진공 챔버 내에서 이동할 수 있도록 설치된다. 그러한 구조를 사용하면, 유리 기판의 전체 표면이 진공 챔버 내의 유리 기판을 이동하지 않고 레이저 빔을 받을 수 있다. 이 실시예에서, 광학 시스템의 수가 3개이고 거울의 수가 다섯 개인 예가 채용된다.
즉, 광학 시스템 A 내지 C가 사용되고 거울(403a 내지 403e)이 사용된다. 하지만, 이들 수는 반드시 그래야 하는 것은 아니다. 또한, 다수의 광학 시스템(A 내지 C)의 거리, 예컨대 거리(Ll,L2)는 광학 시스템의 빔 형상과 설계에 따라 자유로이 설정된다. 하지만, 부재들 사이 거리(Ll,L2)와 같은 광 경로 길이가 일정하게 유지되어야 할 때, 대기측에 위치한 광학 시스템(A) 또는 광학 시스템(B)은, 거리(Ll) 또는 거리(L2)를 광학적으로 변하지 않도록 광학 시스템(C)과 연관되어 이동시킴으로써, 원하는 빔 형상이 얻어질 수 있다. 레이저가 전혀 조사되지 않는 기판은 기판이 기판 홀더에 고정된 상태에서 이동한다. 또한 도면에 도시된 광학시스템(A 내지 C)은 모두, 원하는 빔 형상에 따라, 그것이 진공상태가 될 때까지 대기가 배기될 수 있는 ELA 모듈(407) 내에 위치시킬 수도 있다.
이 목적은 ELA 모듈(407) 내의 유리 기판의 것과 같은 규모의 창을 제공함으로써 달성될 수 있다. 다시 말하면, 유리 기판보다 큰 수정으로 만들어진 창이 유리 기판의 상부 표면 상에 제공됨으로써, 고정된 유리 기판 상에 레이저 빔의 조사 위치가 진공 챔버 내에 놓인 광학 시스템 없이 이동된다. 하지만, 자외선인 엑시머 레이저가 그러한 방법으로 열 처리 광원으로서 사용되는 경우, 약 수 100mm 스퀘어이고 자외선을 투과하는 수정으로 만들어지고, 용기가 진공이 되도록 유지하기 위한 기계적 강도를 가지고 있는 창 재료가 필요하다. 본 발명에 따라, 큰 크기의 창 재료가 필요없이 원하는 유리 기판 크기의 확대에 의해 레이저 조사를 쉽게 수행할 수 있다.
하지만, 본 발명의 레이저 조사 챔버의 또다른 실시예는 제6도에 도시되어 있다. 이 구체예에서는, 종래의 레이저 조사 시스템과 마찬가지로, x- 및 y-구동 기판 홀더(411)가 ELA 모듈(407)을 구성하는 용기 내에 구비되어 있다. x- 및 y-구동 기판 홀더(411) 상에 기판(409)이 장착됨으로써 , 기판(409)을 이동시키는 동안 레이저 광은 기판(409) 상으로 조사된다. 이 실시예에서, 엑시머 레이저의 광 경로(402)의 것과 같은 거리를 유지하면서, 아르곤 레이저(412)는 광 경로(413)를 통해서 기판(409)의 표면 상에 유도된다. 아르곤 레이저(412)의 세기를 조절함으로써, 실리콘 박막 위의 조사 영역은 애블레이션(ablation)을 생성하여, 열처리된실리콘 영역과 애블레이션을 생성하는 실리콘 영역이 항상 일정한 값을 갖도록 한다.
제7(a)도 내지 제7(d)도에 도시된 바와 같이, 이 실시예의 레이저 조사 챔버를 이용함으로써, 실리콘 박막(502)은, 실리콘 박막(502)이 미리 정한 형상으로 형성되어 마커(504)를 형성하도록, 부분적으로 제거한다. 따라서, 엑시머 레이저에 의해 열처리될 영역이 검출될 수 있다. 다시 말하면, 제7(a)도에 도시된 바와 같이, 유리 기판(501)의 전체 표면 상에 형성된 실리콘 박막(502)의 경우, 레이저(503)는 제7(b)도에 도시된 바와 같이 실리콘 박막(502)의 원하는 영역 상에 조사된다. 생성되는 구조의 단면도를 설명하는 제7(c)도에 도시된 바와 같이, 또 그의 평면도를 설명하는 제7(d)도에 도시된 바와 같이, 레이저(503)의 조사를 받은 실리콘 박막(502)의 부분은 제거된다. 실리콘 박막(502)이 제거된 부분은 마커(504)를 위해서 이용된다. 마커(504)의 형성은, 상에 설명한 바와 같이 기판 상에, 아르곤 레이저, YAG 또는 반도체 레이저를 스캐닝하기 위한 방법에 의해서 수행될 수 있다. 또한, 마커(504)의 형성은 열처리용 엑시머 레이저에 의해서도 수행될 수 있다. 엑시머 레이저가 사용되는 경우, 조사 펄스의 세기는 열처리를 수행하기 위한 조건에 비해서 증가되어야 하며, 조사 펄스의 수가 증가되어야 한다. 또한, 원하는 형상을 가지고 있는 마커의 형성을 위해서, 광 경로(402)에 슬릿을 가지고 있는 차광판을 일시적으로 놓아도 된다. 열처리할 때 차광판을 꺼냄으로써, 동일한 엑시머 레이저에 의해서 마커의 형성과 열처리가 수행될 수 있다.
상기 반도체 제조 장치 및 레이저 조사 챔버를 사용한 박막 트랜지스터의 제조방법에 대해서 설명하고자 한다. 제8(a)도 내지 제8(g)도는 제1예를 보여준다. 제8(a)도에 도시된 바와 같이, 비정질 실리콘 박막(201)은 SiO2로 덮힌 유리 기판인 기판(202)의 표면 상에 형성되고, 그 기판의 표면은 충분히 클리닝된 것이다. 그 다음에, 마커(214)는 기판(202)에 노출시키지 않고 동일한 장치 내에서 아르곤 레이저(213)를 사용하여 형성됨으로써, 그것을 대기에 노출시킨다. 또한, 제8(b)도에 도시된 바와 같이, 엑시머 레이저(203)는 마커(214)와 매치되면서 동일한 장치 내에서 기판(202) 상에 조사되고, 다음에 수소화를 수행한다. 결과적으로, 제8(c)도에 도시된 바와 같이, 제1게이트 절연막으로서 SiO2층(205)은 플라즈마 CVD 방법을 사용하여 형성된다. 이 단계는 후속해서 동일한 장치에서 수행된다.
다음은 제8(d)도에 도시된 바와 같이, 마스크로서 레지스트(207)를 사용하여, 이온 주입법에 의해서 인 이온(206)이 주입됨으로써, n+ 소스/드레인 영역(208)을 형성한다. 여기서, 인 이온만 주입된다. 하지만, p채널 TFT회로의 경우, 붕소가 주입된다. 또한, 보상 회로 형성의 경우에는, 붕소 주입 뿐만 아니라 인 주입도 수행됨으로써, n 채널 TFT와 p 채널 TFT를 형성한다. 다음은, 제8(e)도에 도시된 바와 같이, 생성되는 구조는 섬 모양으로 변환되고, 제2게이트 절연막(209)이 형성된다. 이때, 마커 영역이 제거되더라도, 섬 모양이 형성될 때 또다른 마커가 형성되는 한 문제는 없다. 엑시머 레이저는 다시 조사되어 소스/드레인 영역을 활성화시킨다. 그 다음, 제8(f)도에 도시된 바와 같이 게이트 전극(210)이 형성되고, 다음에 제8(g)도에 도시된 바와 같이, 층간 절연막(211)과 콘택트 홀이 형성된다. 그러면, 소스/드레인 전극(212)이 형성된다.
제9(a)도는 박막 트랜지스터의 제조방법의 제2예를 보여준다. 제9(a)도에 도시된 바와 같이, SiO2막으로 덮힌 유리기판인 기판(202)의 표면 상에 비정질 실리콘 막(201)이 형성되는데, 이 기판의 표면은 충분히 클리닝된 것이다. 그 다음에, 대기에 노출시키기 위해 기판을 외부로 꺼내지 않고 동일한 장치 내에서 아르곤 레이저(213)를 사용하여 마커(214)가 형성된다. 또한, 제9(b)도에 도시된 바와 같이, 엑시머 레이저(203)는 마커(214)와 매치된 채, 동일한 장치 내에서 조사되고, 다음에 수소화된다. 후속해서, 제9(c)도에 도시된 바와 같이, 플라즈마 CVD 방법을 사용하여 제1게이트 절연막으로서 SiO2층(205)이 형성된다. 이러한 단계들은 동일한 장치 내에서 계속해서 수행된다. 다음에, 제9(d)도에 도시된 바와 같이, 생성 구조는 섬 모양으로 형성되고, 제2게이트 절연막(209)이 형성된다. 이때, 마커 영역이 제거되더라도, 또다른 마커가 형성되는 한 아무런 문제가 없다.
또한, 제9(e)도에 도시된 바와 같이, 게이트 전극(210)이 형성된 후, 이온 주입방법에 의해서, 마스크로서 게이트 전극(210)을 사용하여 인 이온(206)이 주입됨으로써, n+ 소스/드레인 영역(208)을 형성한다. 여기서, 인 이온의 주입만이 도시되었지만, 채널 TFT 회로의 경우, 붕소가 주입된다. 또한, 보상 회로를 형성할 경우에는, 붕소 주입 뿐만 아니라 인 주입도 수행됨으로써, n 채널 TFT와 p 채널 TFT를 형성한다. 그 다음에, 제9(f)도에 도시된 바와 같이, 마스크 부재가 제거되고, 엑시머 레이저는 다시 조사되어, 소스/드레인 영역을 활성화시킨다. 그 다음, 층간 절연막(211)과 컨택트 홀이 형성된 후, 소스/드레인 전극(212)이 형성된다. 이 실시예에 따라서, 자기 정렬 타입 TFT를 형성할 수 있으므로, 게이트와 소스/드레인 사이의 기생 커패시턴스가 감소될 수 있다.
제10(a)도 내지 제10(f)도는 제3예를 보여준다. 제10(a)도에 도시된 바와 같이, SiO2막으로 덮힌 유리기판인 기판(202)의 표면상에 비정질 실리콘 막(201)이 형성되는데, 이 기판(202)의 표면은 충분히 클리닝된 것이다. 그 다음에, 대기에 노출시키기 위해 기판을 외부로 꺼내지 않고 동일한 장치 내에서 아르곤 레이저(213)를 사용하여 마커(214)가 형성된다. 또한, 제10(b)도에 도시된 바와 같이, 플라즈마 CVD 방법을 사용하여 제1게이트 절연막으로서 SiO2층(205)이 형성된다. 엑시머 레이저(203)는 마커(214)와 매치된 채, 동일한 장치 내에서 조사되고, 다음에 수소화된다. 마커의 형성은 SiO2층의 형성이 될 수 있다. 이러한 단계들은 동일한 장치내에서 계속해서 수행된다. 다음에, 제10(d)도에 도시된 바와 같이, 생성 구조는 섬 모양으로 형성되고, 제2게이트 절연막(209)이 형성된다. 이때, 마커 영역이 제거되더라도, 또 다른 마커가 형성되는 한 아무런 문제가 없다.
또한, 제10(e)도에 도시된 바와 같이, 게이트 전극(210)이 형성된 후, 이온 주입 방법에 의해서, 마스크로서 게이트 전극(210)을 사용하여 인 이온(206)이 주입됨으로써, n+ 소스/드레인 영역(208)을 형성한다. 여기서, 인 이온의 주입만이 도시되었지만, 채널 TFT 회로의 경우, 붕소가 주입된다. 또한, 보상 회로를 형성할 경우에는, 붕소 주입 뿐만 아니라 인 주입도 수행됨으로써, n 채널 TFT와 p 채널 TFT를 형성한다. 마스크 부재가 제거되고, 엑시머 레이저는 다시 조사되어, 소스/드레인 영역을 활성화시킨다. 그 다음, 제10(f)도에 도시된 바와 같이, 층간 절연막(211)과 콘택트 홀이 형성된 후, 소스/드레인 전극(212)이 형성된다. 이 실시예에 따라서, 자기 정렬 타입 TFT를 형성할 수 있으므로, 게이트와 소스/드레인 사이의 기생 커패시턴스가 감소될 수 있다. 또한, 층간 절연막의 형성 후 레이저 조사를 수행할 수 있기 때문에, 반도체 절연막 경계면은 단시간 동안 고온에 노출될 것이다. 따라서, 경계면 에너지 레벨의 감소에 의해서 고품질 반도체 층간 절연막 경계면이 형성될 수 있다.
모든 단계에서 유리 기판의 온도를 350℃ 이하로 유지하면서 상기 제조 단계들이 수행될 수 있다. 이 실시예에서, 산-알칼리 기재 클리닝용액(암모니아/과산화수소/순수한 물, 염산/과산화수소/순수한 물, 황산/과산화 수소, 불화수소산/순수한 물과 같은 클리닝액)이 사용된다. 때로는 오존과 함께 첨가된 수소와 계면 활성제가 사용될 수도 있다. 소량의 금속 성분을 함유하는, 바륨 붕소실리케이트 유리, 알루미늄 붕소 실리케이트 유리, 붕소실리케이트 유리, 알루미늄 실리실산 유리, 및 알루미늄 실리케이트 유리가 유리 기판으로서 사용될 수 있다. Si 막(201)을 형성하기 위해서는 스퍼터링 방법과 플라즈마 CYD 방법이 사용되고, SiO2막(209)을 형성하기 위해서는 플라즈마 CVD 방법, 스퍼터링 방법 및 증착 방법이 사용된다. 불순물 이온 주입을 위해서는 대량 분리 없이 이온을 주입하는 이온 도핑 방법이 사용된다. 활성화 기술로는, 이온 도핑에 의한 자기 활성화 방법과 조사 레이저 방법이 가능하다.
이상에서 설명한 바와 같이, 본 발명에 따라, 실리콘 박막의 형성 및 그 드라이 클리닝 , 절연 박막의 형성, 레이저 조사 및 수소 어닐링과 같은 단계는 대기 중에 노출시키지 않고 진공 챔버 내에서 연속적으로 수행될 수 있다. 따라서, 고성능 다기능 반도체 제조 장치가 실현될 수 있다. 또한, 저비용과 높은 재현성을 가지고 있는 반도체 제조방법이 실현될 수 있다. 따라서, 넓은 면적의 유리 기판상에 고성능 박막 트랜지스터를 형성할 수 있다. 특히, 본 발명의 제2효과는, 화학약품을 사용한 한 단계 이상의 클리닝 단계가 감소될 수 있고, 높은 안정성을 가지고 있는 반도체 박막이 실현될 수 있다는 것이다.
이것은, 반도체 박막의 형성으로부터 동일한 장치 내에서 게이트 절연막 경계면의 형성에 이르기까지 모든 단계들을 수행할 수 있는 반도체 제조 장치가 사용 되기 때문이다. 또한, 이것은, 실리콘 클리닝된 표면(경계면)을 청결하게 유지할 수 있는, 저비용 고성능 박막 트랜지스터의 제조방법이 채용되기 때문이다.
또한, 본 발명의 제2효과는 종래의 설치 공간보다 1/2 내지 1/4의 설치 공간으로 공간을 줄일 수 있는 반도체 처리장치가 실현될 수 있다는 것이다. 이것은 레이저 결정화가 기판의 이동없이도 가능하게 해준다. 이것은 동일한 면적으로 제조 장치의 다기능을 촉진하는 결과를 제공한다.
본 발명의 제3효과는 TFT 형성 영역이 클리닝 단계와 PR 단계를 증가시키지 않고도 검출될 수 있다는 것이다. 이것은 포토리소그래피 단계가 필요 없는 마크 형성 수단이 사용되기 때문이다.
하지만, 이상에서 본 발명의 특징과 이점에 대해서 설명하였지만, 공개된 내용은 단지 예시를 위한 것이며, 첨부된 특허청구범위의 범위 내에서 구성요소의 배열이 변경될 수 있음은 물론이다.

Claims (9)

  1. 반도체 제조 장치에 있어서, 적어도 실리콘 박막 형성 챔버,절연 박막 형성 챔버 , 레이저 조사 챔버, 수소 어닐링 챔버 및 기판을 반송하기 위한 반송 수단을 구비하고, 각각의 상기 챔버와 상기 반송 수단은, 반도체 장치가 형성되어 있는 상기 기판이 대기에 노출되지 않고 상기 챔버들 사이에서 반송될 수 있도록 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  2. 반도체 제조 장치에 있어서, 적어도 드라이 클리닝 챔버, 절연 박막 형성 챔버, 레이저 조사 챔버, 수소 어닐링 챔버 및 기판을 반송하기 위한 반송 수단을 구비하고, 각각의 상기 챔버와 상기 반송 수단은, 반도체 장치가 형성되어 있는 상기 기판이 대기에 노출되지 않고 상기 챔버들 사이에서 반송될 수 있도록 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  3. 반도체 제조 장치에 있어서, 진공 용기 내에 세팅되어 있는 기판 상에 레이저 빔을 조사하는 레이저 광원과; 상기 레이저 광원으로부터 방출된 레이저 빔을 성형(shaping)하는 광학 시스템을 포함하고, 상기 광학 시스템의 일부분은, 상기 레이저 빔이 상기 기판의 거의 모든 영역상에 조사될 수 있도록, 상기 진공 용기 내에 이동가능하게 설치되어 있는 것을 특징으로 하는 반도체 제조 장치.
  4. 제3항에 있어서, 상기 광학 시스템은, 한 번에 조사될 상기 레이저 빔의 조사 면적이 상기 기판의 면적보다 좁도록, 그리고 상기 레이저 빔이 상기 광학 시스템의 상기 레이저 빔의 광 경로 길이 변경없이 상기 기판 상에 조사될 수 있도록 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  5. 반도체 제조 장치에 있어서, 제1레이저 광원과 ; 제2레이저 광원을 포함하고, 상기 제1레이저 광원으로부터의 레이저 빔과 상기 제2레이저 광원으로부터의 레이저 빔은 진공 용기 내에 세팅된 기판 상에 개별적으로 또는 동시에 조사될 수 있는 것을 특징으로 하는 반도체 제조 장치.
  6. 박막 트랜지스터 제조 방법에 있어서, 유리 기판 상에 실리콘 박막을 형성하는 단계; 상기 실리콘 박막 상에 레이저를 조사하여 재결정화 실리론 막을 얻는 단계; 상기 재결정화 실리콘 막에 대해 수소 플라즈마 처리를 수행하여 실리콘의 댕글링 본드(dangling-bonds)를 종결시키는 단계; 및 상기 재결정화 실리콘 막 상에 이산화실리콘 막을 형성하는 단계를 포함하고, 상기 각각의 단계는 상기 유리 기판이 대기에 노출되지 않고 처리 온도가 350℃ 이하인 조건하에서 수행될 수 있는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  7. 박막 트랜지스터 제조 방법에 있어서, 유리 기판 상에 실리콘 박막을 형성하는 단계; 상기 실리콘 박막상에 이산화실리콘 막을 형성하는 단계; 상기 실리콘 박막상에 레이저를 조사하여 재결정화 실리콘 막을 얻는 단계; 및 상기 재결정화 실리콘 막에 대해 수소 플라즈마 처리를 수행하여 실리콘의 댕글링 본드를 종결시키는 단계를 포함하고, 상기 각각의 단계는 상기 유리 기판이 대기에 노출되지 않고 처리 온도가 350℃ 이하인 조건하에서 수행될 수 있는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  8. 제6항에 있어서, 상기 실리콘 박막의 형성 후에, 레이저에 의해 상기 실리콘 박막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  9. 제7항에 있어서, 상기 실리콘 박막의 형성 후에, 레이저에 의해 상기 실리콘 박막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
KR1019970022884A 1996-05-31 1997-05-31 반도체 제조 장치 및 박막 반도체 디바이스 제조방법 KR100276376B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-137895 1996-05-31
JP8137895A JPH09320961A (ja) 1996-05-31 1996-05-31 半導体製造装置及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
KR100276376B1 true KR100276376B1 (ko) 2001-01-15

Family

ID=15209192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022884A KR100276376B1 (ko) 1996-05-31 1997-05-31 반도체 제조 장치 및 박막 반도체 디바이스 제조방법

Country Status (3)

Country Link
US (2) US6657154B1 (ko)
JP (1) JPH09320961A (ko)
KR (1) KR100276376B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945540B1 (ko) * 2001-10-30 2010-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치, 레이저 조사방법, 반도체장치 제작방법, 반도체장치, 그 레이저 장치를 사용한 반도체장치 생산 시스템 및 전자 기기

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560049B1 (ko) * 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
US6771895B2 (en) 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
JP3393469B2 (ja) 1999-07-15 2003-04-07 日本電気株式会社 薄膜半導体素子の製造方法及び薄膜半導体形成装置
US6863733B1 (en) 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP2002184995A (ja) * 2000-12-12 2002-06-28 Toshiba Corp 半導体装置の製造方法
US7015422B2 (en) 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
JP3980465B2 (ja) * 2001-11-09 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
JP2003224084A (ja) * 2001-11-22 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体製造装置
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
CN1248287C (zh) * 2001-11-30 2006-03-29 株式会社半导体能源研究所 半导体设备的制造方法
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004055771A (ja) * 2002-07-18 2004-02-19 Nec Lcd Technologies Ltd 半導体薄膜の製造方法及びレーザ照射装置
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
US8039051B2 (en) * 2005-06-03 2011-10-18 Csg Solar Ag Method and apparatus for hydrogenation of thin film silicon on glass
CN104766804A (zh) * 2015-04-24 2015-07-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11890807B1 (en) 2017-08-31 2024-02-06 Blue Origin, Llc Systems and methods for controlling additive manufacturing processes
JP2021522676A (ja) * 2018-05-04 2021-08-30 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化
US11819943B1 (en) * 2019-03-28 2023-11-21 Blue Origin Llc Laser material fusion under vacuum, and associated systems and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478137A (ja) * 1990-07-20 1992-03-12 Hitachi Ltd 熱処理装置システム
JPH05251342A (ja) * 1991-05-28 1993-09-28 Semiconductor Energy Lab Co Ltd レーザーアニール装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2428320A2 (fr) * 1978-06-09 1980-01-04 Comp Generale Electricite Dispositif pour creer une decharge electrique dans une ligne electrique plate
JPS6029295B2 (ja) * 1979-08-16 1985-07-10 舜平 山崎 非単結晶被膜形成法
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
JPS5651147A (en) 1979-10-02 1981-05-08 Nec Corp Turn-on sequence detecting circuit
US4591821A (en) * 1981-06-30 1986-05-27 Motorola, Inc. Chromium-silicon-nitrogen thin film resistor and apparatus
US4427723A (en) * 1982-02-10 1984-01-24 Rockwell International Corporation Method and apparatus for laser-stimulated vacuum deposition and annealing technique
JPS58201326A (ja) 1982-05-20 1983-11-24 Matsushita Electric Ind Co Ltd レ−ザ加熱方法および加熱装置
FR2544752B1 (fr) * 1983-04-25 1985-07-05 Commissariat Energie Atomique Procede de croissance amorphe d'un corps avec cristallisation sous rayonnement
US5259881A (en) * 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
US4684781A (en) * 1985-01-29 1987-08-04 Physical Sciences, Inc. Method for bonding using laser induced heat and pressure
US4670063A (en) * 1985-04-10 1987-06-02 Eaton Corporation Semiconductor processing technique with differentially fluxed radiation at incremental thicknesses
US5296405A (en) * 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
JPS6251147A (ja) 1985-08-29 1987-03-05 Sumitomo Electric Ind Ltd イオン注入装置
JPH0763064B2 (ja) * 1986-03-31 1995-07-05 株式会社日立製作所 Ｉｃ素子における配線接続方法
JPS62271418A (ja) * 1986-05-20 1987-11-25 Matsushita Electric Ind Co Ltd 非晶質シリコン半導体素子の製造方法
JPS63147313A (ja) 1986-12-10 1988-06-20 Sanyo Electric Co Ltd Ｓｏｉ膜の形成方法
JPH0281424A (ja) 1988-09-17 1990-03-22 Fuji Electric Co Ltd 多結晶シリコン薄膜製造方法
US5322589A (en) * 1989-02-09 1994-06-21 Fujitsu Limited Process and apparatus for recrystallization of semiconductor layer
NL8900544A (nl) * 1989-03-06 1990-10-01 Asm Europ Behandelingsstelsel, behandelingsvat en werkwijze voor het behandelen van een substraat.
US5194398A (en) * 1989-06-28 1993-03-16 Mitsui Toatsu Chemicals, Inc. Semiconductor film and process for its production
JP3466607B2 (ja) * 1989-09-13 2003-11-17 ソニー株式会社 スパッタリング装置
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
TW237562B (ko) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5324360A (en) * 1991-05-21 1994-06-28 Canon Kabushiki Kaisha Method for producing non-monocrystalline semiconductor device and apparatus therefor
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JP3163693B2 (ja) 1991-11-29 2001-05-08 日本電気株式会社 集積回路の製造方法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US5413958A (en) * 1992-11-16 1995-05-09 Tokyo Electron Limited Method for manufacturing a liquid crystal display substrate
JPH06333823A (ja) 1993-05-24 1994-12-02 Fuji Xerox Co Ltd 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US6124154A (en) * 1996-10-22 2000-09-26 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478137A (ja) * 1990-07-20 1992-03-12 Hitachi Ltd 熱処理装置システム
JPH05251342A (ja) * 1991-05-28 1993-09-28 Semiconductor Energy Lab Co Ltd レーザーアニール装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945540B1 (ko) * 2001-10-30 2010-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치, 레이저 조사방법, 반도체장치 제작방법, 반도체장치, 그 레이저 장치를 사용한 반도체장치 생산 시스템 및 전자 기기
US7892952B2 (en) 2001-10-30 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment

Also Published As

Publication number Publication date
US6657154B1 (en) 2003-12-02
US20040060515A1 (en) 2004-04-01
JPH09320961A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
KR100276376B1 (ko) 반도체 제조 장치 및 박막 반도체 디바이스 제조방법
US5804471A (en) Method of fabricating thin film transistor
KR100302830B1 (ko) 레이저처리방법
KR100383419B1 (ko) 기판상의 소망하는 위치에 반도체막을 형성하는 방법
KR100230485B1 (ko) 반도체 처리장치
JP3393469B2 (ja) 薄膜半導体素子の製造方法及び薄膜半導体形成装置
KR100382868B1 (ko) 반도체박막 가열장치
JP3516424B2 (ja) 薄膜半導体装置
JP3161450B2 (ja) 基板処理装置、ガス供給方法、及び、レーザ光供給方法
US7097712B1 (en) Apparatus for processing a semiconductor
KR19990068240A (ko) 처리장치, 레이저 어닐장치, 레이저 어닐방법, 제조장치 및, 평면표시장치의 기판제조장치
US6863733B1 (en) Apparatus for fabricating thin-film semiconductor device
JP3927634B2 (ja) レーザーアニール方法及び薄膜トランジスタの作製方法
JP2001142094A (ja) 膜体部改質装置及び膜体部改質方法
JP2003273366A (ja) 薄膜半導体装置
JP3612018B2 (ja) 半導体装置の作製方法
JP3612009B2 (ja) 半導体装置の作製方法
CN100543929C (zh) 一种制造薄膜晶体管和电子器件的方法
JP4001645B2 (ja) 結晶性珪素膜作製方法およびレーザー照射装置
JP4900128B2 (ja) 半導体薄膜改質方法
JP2004119645A (ja) 薄膜トランジスタおよびその製造方法
JPH05251342A (ja) レーザーアニール装置
JPH1041513A (ja) 半導体素子の製造方法およびその装置
JP4208196B2 (ja) マルチチャンバー装置および薄膜デバイスの作製方法。
JP2008270340A (ja) 薄膜半導体基板の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee