JPH06333823A - 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 - Google Patents
多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置Info
- Publication number
- JPH06333823A JPH06333823A JP14252993A JP14252993A JPH06333823A JP H06333823 A JPH06333823 A JP H06333823A JP 14252993 A JP14252993 A JP 14252993A JP 14252993 A JP14252993 A JP 14252993A JP H06333823 A JPH06333823 A JP H06333823A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- plasma
- film
- amorphous silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコンを半導体活性層とした薄膜ト
ランジスタの水素化処理方法において、薄膜トランジス
タに損傷を与えることなく水素化効率を向上させること
を目的とする。 【構成】 絶縁性基板１上に非晶質シリコン膜２１を成
膜する第１の工程と、水素プラズマ中若しくは水素プラ
ズマを含む雰囲気中で前記非晶質シリコン膜２１にレー
ザビームを照射して多結晶シリコン膜２２に再結晶させ
る第２の工程と、を具備することにより、非晶質シリコ
ン膜２１を再結晶させて多結晶シリコン膜２２とすると
同時に膜内のダングリングボンドを水素で終端させる。
ランジスタの水素化処理方法において、薄膜トランジス
タに損傷を与えることなく水素化効率を向上させること
を目的とする。 【構成】 絶縁性基板１上に非晶質シリコン膜２１を成
膜する第１の工程と、水素プラズマ中若しくは水素プラ
ズマを含む雰囲気中で前記非晶質シリコン膜２１にレー
ザビームを照射して多結晶シリコン膜２２に再結晶させ
る第２の工程と、を具備することにより、非晶質シリコ
ン膜２１を再結晶させて多結晶シリコン膜２２とすると
同時に膜内のダングリングボンドを水素で終端させる。
Description
【０００１】
【産業上の利用分野】本発明は多結晶シリコン膜及び薄
膜トランジスタの製造方法に係り、特に、多結晶シリコ
ンから成る半導体層に水素原子を拡散させて多結晶シリ
コンのトラップ密度の低減を図る水素化処理の方法、及
び前記方法において使用するリモートプラズマ装置に関
する。
膜トランジスタの製造方法に係り、特に、多結晶シリコ
ンから成る半導体層に水素原子を拡散させて多結晶シリ
コンのトラップ密度の低減を図る水素化処理の方法、及
び前記方法において使用するリモートプラズマ装置に関
する。
【０００２】
【従来の技術】従来、アクテイブ型の液晶ディスプレイ
やマトリックス駆動型の密着型イメージセンサの駆動回
路のスイッチング素子としては、薄膜積層構造の薄膜ト
ランジスタ（ＴＦＴ）が用いられている。薄膜トランジ
スタは、例えば図４に示すように、絶縁性基板１１上に
堆積された半導体膜をパターニングして島状の半導体層
１２を形成し、該半導体層１２上にゲート絶縁膜１３及
び島状のゲート電極１４を形成し、ゲート電極１４の下
方に位置する半導体層１２をトランジスタのチャネルと
なる活性層領域１２ａとし、ゲート電極１４をマスクと
してイオン注入を行なうことにより、前記活性層領域１
２ａを挟むようにソース領域１２ｂ及びドレイン領域１
２ｃを形成し、ソース領域１２ｂ及びドレイン領域１２
ｃは前記ゲート絶縁膜１３及び層間絶縁膜１５に穿孔さ
れたコンタクト孔１６を介して配線電極１７，１７に接
続して成る電界効果型のトランジスタから構成されてい
る。前記薄膜トランジスタの活性層としては、非晶質シ
リコン（ａ−Ｓｉ）や多結晶シリコン（Poly-Ｓｉ）が
用いられるが、駆動回路を一体化する場合、動作速度の
速い多結晶シリコン膜で形成する必要がある。
やマトリックス駆動型の密着型イメージセンサの駆動回
路のスイッチング素子としては、薄膜積層構造の薄膜ト
ランジスタ（ＴＦＴ）が用いられている。薄膜トランジ
スタは、例えば図４に示すように、絶縁性基板１１上に
堆積された半導体膜をパターニングして島状の半導体層
１２を形成し、該半導体層１２上にゲート絶縁膜１３及
び島状のゲート電極１４を形成し、ゲート電極１４の下
方に位置する半導体層１２をトランジスタのチャネルと
なる活性層領域１２ａとし、ゲート電極１４をマスクと
してイオン注入を行なうことにより、前記活性層領域１
２ａを挟むようにソース領域１２ｂ及びドレイン領域１
２ｃを形成し、ソース領域１２ｂ及びドレイン領域１２
ｃは前記ゲート絶縁膜１３及び層間絶縁膜１５に穿孔さ
れたコンタクト孔１６を介して配線電極１７，１７に接
続して成る電界効果型のトランジスタから構成されてい
る。前記薄膜トランジスタの活性層としては、非晶質シ
リコン（ａ−Ｓｉ）や多結晶シリコン（Poly-Ｓｉ）が
用いられるが、駆動回路を一体化する場合、動作速度の
速い多結晶シリコン膜で形成する必要がある。
【０００３】多結晶シリコンを活性層とする薄膜トラン
ジスタにおいては、多結晶シリコンの結晶粒界のシリコ
ンの未結合手によるトラップ準位が存在するので、キャ
リアの捕獲が発生して粒界に沿った障壁ポテンシャルが
形成され、トランジスタ特性の一つであるキャリア移動
度が低下するという欠点があった。
ジスタにおいては、多結晶シリコンの結晶粒界のシリコ
ンの未結合手によるトラップ準位が存在するので、キャ
リアの捕獲が発生して粒界に沿った障壁ポテンシャルが
形成され、トランジスタ特性の一つであるキャリア移動
度が低下するという欠点があった。
【０００４】上記欠点を除くため、従来、薄膜トランジ
スタの作製後に多結晶シリコンの結晶粒界に水素原子を
導入し、シリコンの未結合手と結合させてトラップ密度
を低減させる水素化処理が行なわれていた。上記水素化
処理の具体的な方法としては、例えば、特開昭６４ー５
３５５３号公報に示されるように、前記図４に示すよう
な薄膜トランジスタの作製後に、水素雰囲気中で、２０
０〜６００℃，１０気圧程度の加圧，加熱処理により水
素原子を拡散させることが提案されている。
スタの作製後に多結晶シリコンの結晶粒界に水素原子を
導入し、シリコンの未結合手と結合させてトラップ密度
を低減させる水素化処理が行なわれていた。上記水素化
処理の具体的な方法としては、例えば、特開昭６４ー５
３５５３号公報に示されるように、前記図４に示すよう
な薄膜トランジスタの作製後に、水素雰囲気中で、２０
０〜６００℃，１０気圧程度の加圧，加熱処理により水
素原子を拡散させることが提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記処
理方法によれば、熱拡散により水素を層間絶縁膜１５及
び配線電極１７を介して半導体層１２中に導入するた
め、水素処理効率が低いという問題点がある。また、容
器中にて水素の加圧，加熱処理を行なうので、容器に些
細なきずが存在する場合においても、水素が大気中に漏
れる可能性があり、実用上問題があった。
理方法によれば、熱拡散により水素を層間絶縁膜１５及
び配線電極１７を介して半導体層１２中に導入するた
め、水素処理効率が低いという問題点がある。また、容
器中にて水素の加圧，加熱処理を行なうので、容器に些
細なきずが存在する場合においても、水素が大気中に漏
れる可能性があり、実用上問題があった。
【０００６】本発明は上記実情に鑑みてなされたもの
で、多結晶シリコンを半導体活性層とした薄膜トランジ
スタの水素化処理方法において、薄膜トランジスタに損
傷を与えることなく水素化効率を向上させることができ
る多結晶シリコン膜の製造方法及びその方法で使用する
リモートプラズマ装置を提供することを目的とする。
で、多結晶シリコンを半導体活性層とした薄膜トランジ
スタの水素化処理方法において、薄膜トランジスタに損
傷を与えることなく水素化効率を向上させることができ
る多結晶シリコン膜の製造方法及びその方法で使用する
リモートプラズマ装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記従来例の問題点を解
消するため、請求項１に記載された多結晶シリコン膜の
製造方法は、絶縁性基板上に非晶質シリコン膜を成膜す
る第１の工程と、水素プラズマ中若しくは水素プラズマ
を含む雰囲気中で前記非晶質シリコン膜にレーザビーム
を照射して多結晶シリコン膜に再結晶させる第２の工程
と、を具備することを特徴としている。
消するため、請求項１に記載された多結晶シリコン膜の
製造方法は、絶縁性基板上に非晶質シリコン膜を成膜す
る第１の工程と、水素プラズマ中若しくは水素プラズマ
を含む雰囲気中で前記非晶質シリコン膜にレーザビーム
を照射して多結晶シリコン膜に再結晶させる第２の工程
と、を具備することを特徴としている。
【０００８】請求項２に記載された薄膜トランジスタの
製造方法は、次の各工程を具備することを特徴としてい
る。第１の工程として、絶縁性基板上に非晶質シリコン
膜を成膜する。第２の工程として、水素プラズマ中若し
くは水素プラズマを含む雰囲気中で前記非晶質シリコン
膜を水素プラズマで表面処理する。第３の工程として、
前記第２の工程に連続して水素プラズマ中若しくは水素
プラズマを含む雰囲気中で非晶質シリコン膜にレーザビ
ームを照射して多結晶シリコン膜に再結晶させる。第４
の工程として、前記多結晶シリコン膜をパターニングし
て半導体層を形成する。第５の工程として、前記半導体
層を被覆するゲート絶縁膜を形成する。第６の工程とし
て、前記ゲート絶縁膜上にゲート電極を形成する。第７
の工程として、前記ゲート電極をマスクとしてイオン注
入を行ない前記半導体層にソース，ドレイン領域を形成
する。
製造方法は、次の各工程を具備することを特徴としてい
る。第１の工程として、絶縁性基板上に非晶質シリコン
膜を成膜する。第２の工程として、水素プラズマ中若し
くは水素プラズマを含む雰囲気中で前記非晶質シリコン
膜を水素プラズマで表面処理する。第３の工程として、
前記第２の工程に連続して水素プラズマ中若しくは水素
プラズマを含む雰囲気中で非晶質シリコン膜にレーザビ
ームを照射して多結晶シリコン膜に再結晶させる。第４
の工程として、前記多結晶シリコン膜をパターニングし
て半導体層を形成する。第５の工程として、前記半導体
層を被覆するゲート絶縁膜を形成する。第６の工程とし
て、前記ゲート絶縁膜上にゲート電極を形成する。第７
の工程として、前記ゲート電極をマスクとしてイオン注
入を行ない前記半導体層にソース，ドレイン領域を形成
する。
【０００９】請求項３に記載されたリモートプラズマ装
置は、プラズマ発生部と、該プラズマ発生部に連通する
導入管部と、該導入管部に連通する方形又は円形の環状
管部と、を有し、前記環状管部の環状中心側に複数の孔
を形成したことを特徴としている。
置は、プラズマ発生部と、該プラズマ発生部に連通する
導入管部と、該導入管部に連通する方形又は円形の環状
管部と、を有し、前記環状管部の環状中心側に複数の孔
を形成したことを特徴としている。
【００１０】
【作用】請求項１の発明方法によれば、水素プラズマ中
でレーザアニールすることにより、非晶質シリコン膜を
再結晶させて多結晶シリコン膜とすると同時に膜内のダ
ングリングボンドを水素で終端させる。
でレーザアニールすることにより、非晶質シリコン膜を
再結晶させて多結晶シリコン膜とすると同時に膜内のダ
ングリングボンドを水素で終端させる。
【００１１】請求項２の発明方法によれば、第２の工程
において、水素プラズマによって非晶質シリコン膜の表
面処理を行なうことにより、非晶質シリコン膜の表面に
形成された自然酸化膜を還元し、膜中の酸素濃度を低減
させることにより、後の工程のレーザアニール時におけ
る膜内への酸素の混入を防止する。また、ゲート絶縁膜
の形成前に、水素プラズマ雰囲気中でのレーザアニール
照射により半導体層の水素化処理を行なうので、半導体
層への水素原子の導入は直接行なわれ、水素化処理を効
率よく行なうことができる。
において、水素プラズマによって非晶質シリコン膜の表
面処理を行なうことにより、非晶質シリコン膜の表面に
形成された自然酸化膜を還元し、膜中の酸素濃度を低減
させることにより、後の工程のレーザアニール時におけ
る膜内への酸素の混入を防止する。また、ゲート絶縁膜
の形成前に、水素プラズマ雰囲気中でのレーザアニール
照射により半導体層の水素化処理を行なうので、半導体
層への水素原子の導入は直接行なわれ、水素化処理を効
率よく行なうことができる。
【００１２】請求項３の発明によれば、方形又は円形の
環状管部を設けているので、環状管部の内側に絶縁性基
板を配置すれば、プラズマ雰囲気をつくりだす際に、環
状管部の孔からプラズマが流出し、絶縁性基板面におい
て均一にプラズマを導入させることができる。
環状管部を設けているので、環状管部の内側に絶縁性基
板を配置すれば、プラズマ雰囲気をつくりだす際に、環
状管部の孔からプラズマが流出し、絶縁性基板面におい
て均一にプラズマを導入させることができる。
【００１３】
【実施例】本発明に係る薄膜トランジスタの製造方法の
一実施例について、図面を参照しながら説明する。図１
及び図２は、本発明方法を適用した薄膜トランジスタの
製造工程断面説明図である。ガラス基板上に二酸化シリ
コンをＥＣＲ−ＣＶＤ法により５０００オングストロー
ムの膜厚に堆積して絶縁基板１を形成し、この絶縁基板
１にＬＰＣＶＤ法，ＰＥＣＶＤ法，ＥＣＲ−ＣＶＤ法，
スパッタ法，真空蒸着法等により１０００オングストロ
ームの膜厚に非晶質シリコン膜２１を堆積する（図１
（ａ））。
一実施例について、図面を参照しながら説明する。図１
及び図２は、本発明方法を適用した薄膜トランジスタの
製造工程断面説明図である。ガラス基板上に二酸化シリ
コンをＥＣＲ−ＣＶＤ法により５０００オングストロー
ムの膜厚に堆積して絶縁基板１を形成し、この絶縁基板
１にＬＰＣＶＤ法，ＰＥＣＶＤ法，ＥＣＲ−ＣＶＤ法，
スパッタ法，真空蒸着法等により１０００オングストロ
ームの膜厚に非晶質シリコン膜２１を堆積する（図１
（ａ））。
【００１４】次に、ＢＨＦ処理を施し、前記非晶質シリ
コン膜２１上に形成された自然酸化膜の除去を行なう。
次に、図３（ａ）及び（ｂ）に示すようなレーザアニー
ル用のチャンバ５０内に絶縁基板１を挿入する。チャン
バ５０内には、絶縁基板１を保温するヒータ部５１が形
成され、また、上面に石英窓部５２が形成されている。
チャンバ５０上方にはエキシマレーザ装置５３が設置さ
れ、エキシマレーザ装置５３から出射されたレーザビー
ム５４は、ホモジナイザ５５を通って整形されたレーザ
ビーム５６となり、前記石英窓部５２を介してチャンバ
５０内に導かれ、ヒータ部５１上に載置された絶縁基板
１の表面を照射するようになっている。
コン膜２１上に形成された自然酸化膜の除去を行なう。
次に、図３（ａ）及び（ｂ）に示すようなレーザアニー
ル用のチャンバ５０内に絶縁基板１を挿入する。チャン
バ５０内には、絶縁基板１を保温するヒータ部５１が形
成され、また、上面に石英窓部５２が形成されている。
チャンバ５０上方にはエキシマレーザ装置５３が設置さ
れ、エキシマレーザ装置５３から出射されたレーザビー
ム５４は、ホモジナイザ５５を通って整形されたレーザ
ビーム５６となり、前記石英窓部５２を介してチャンバ
５０内に導かれ、ヒータ部５１上に載置された絶縁基板
１の表面を照射するようになっている。
【００１５】また、チャンバ５０内には、リモートプラ
ズマ装置６０の方形環状管部６１が配置されている。方
形環状管部６１の各管６１ａ，６１ｂ，６１ｃ，６１ｄ
は、断面が長方形状に形成され、ヒータ部５１に載置さ
れる絶縁基板１の各辺に沿うように配置されている。ま
た、各管の環状中心方向側の側面には、図３（ｃ）に示
すように複数の孔６２が穿孔され、この孔６２よりプラ
ズマが流出するようになっている。前記方形環状管部６
１の管部６１ｃは、その中央部において、チャンバ５０
の外部に設置したプラズマ発生部６３に導入管部６４を
介して連結されている。また、チャンバ５０の内部は、
排気部５７に連通されている。
ズマ装置６０の方形環状管部６１が配置されている。方
形環状管部６１の各管６１ａ，６１ｂ，６１ｃ，６１ｄ
は、断面が長方形状に形成され、ヒータ部５１に載置さ
れる絶縁基板１の各辺に沿うように配置されている。ま
た、各管の環状中心方向側の側面には、図３（ｃ）に示
すように複数の孔６２が穿孔され、この孔６２よりプラ
ズマが流出するようになっている。前記方形環状管部６
１の管部６１ｃは、その中央部において、チャンバ５０
の外部に設置したプラズマ発生部６３に導入管部６４を
介して連結されている。また、チャンバ５０の内部は、
排気部５７に連通されている。
【００１６】上記したチャンバ５０の内部を真空に引い
た後、チャンバ５０内部と連結されたリモートプラズマ
装置６０のプラズマ発生部６３より水素プラズマを導入
し、前記絶縁基板１を１０分間水素プラズマに曝すこと
により表面処理を行ない、チャンバ内部に絶縁基板１を
移動する際に生じた自然酸化膜を完全に還元する（図１
（ｂ））。水素プラズマの流出は、前記した方形環状管
部６１の孔６２より絶縁基板１の周囲からなされるの
で、絶縁基板１の表面に水素プラズマの水素ラジカル
を、その寿命中に効率よく且つ均一に導入させることが
できる。また、この表面処理を行なう際、プラズマパワ
ーが高すぎる場合や、処理時間が長いと非晶質シリコン
膜２１に水素が拡散してしまい、後述のレーザアニール
時に水素が爆発的に噴出し、著しく表面性を劣化させて
しまうので注意する必要がある。
た後、チャンバ５０内部と連結されたリモートプラズマ
装置６０のプラズマ発生部６３より水素プラズマを導入
し、前記絶縁基板１を１０分間水素プラズマに曝すこと
により表面処理を行ない、チャンバ内部に絶縁基板１を
移動する際に生じた自然酸化膜を完全に還元する（図１
（ｂ））。水素プラズマの流出は、前記した方形環状管
部６１の孔６２より絶縁基板１の周囲からなされるの
で、絶縁基板１の表面に水素プラズマの水素ラジカル
を、その寿命中に効率よく且つ均一に導入させることが
できる。また、この表面処理を行なう際、プラズマパワ
ーが高すぎる場合や、処理時間が長いと非晶質シリコン
膜２１に水素が拡散してしまい、後述のレーザアニール
時に水素が爆発的に噴出し、著しく表面性を劣化させて
しまうので注意する必要がある。
【００１７】続いて、リモートプラズマ装置６０から水
素プラズマを導入したままで、絶縁基板１の非晶質シリ
コン膜２１の表面に、エキシマレーザ装置５３により発
生させたＫｒＦエキシマレーザ光（λ＝２４８ｎｍ）を
４５０ｍＪ／ｃｍ2の密度で照射し、レーザアニールを
行なう（図１（ｃ））。このレーザアニールにより非晶
質シリコン膜２１は溶解し、また、水素プラズマ雰囲気
中で行なわれるので、冷却される際に結晶化と同時に水
素プラズマによるダングリングボンドの水素終端（水素
化処理）が行なわれた多結晶シリコン膜２２が形成され
る（図１（ｄ））。すなわち、多結晶シリコン膜２２に
おいて、粒界のシリコン・ダングリングボンド（シリコ
ンの未結合手）に水素を結合させることにより不活性化
させ、電気的に中性化してトラップ密度を低減させる。
素プラズマを導入したままで、絶縁基板１の非晶質シリ
コン膜２１の表面に、エキシマレーザ装置５３により発
生させたＫｒＦエキシマレーザ光（λ＝２４８ｎｍ）を
４５０ｍＪ／ｃｍ2の密度で照射し、レーザアニールを
行なう（図１（ｃ））。このレーザアニールにより非晶
質シリコン膜２１は溶解し、また、水素プラズマ雰囲気
中で行なわれるので、冷却される際に結晶化と同時に水
素プラズマによるダングリングボンドの水素終端（水素
化処理）が行なわれた多結晶シリコン膜２２が形成され
る（図１（ｄ））。すなわち、多結晶シリコン膜２２に
おいて、粒界のシリコン・ダングリングボンド（シリコ
ンの未結合手）に水素を結合させることにより不活性化
させ、電気的に中性化してトラップ密度を低減させる。
【００１８】次いで、フォトリソグラフィー及びエッチ
ング法により前記多結晶シリコン膜２２を島状にパター
ニングして半導体層２を形成する。次に、ＥＣＲ−ＣＶ
Ｄ法，ＰＥ−ＣＶＤ法やスパッタ法等により室温で二酸
化シリコンを堆積して膜厚１０００オングストロームの
ゲート絶縁膜３を形成する。続いて、例えばＬＰＣＶＤ
法によりポリシリコン膜を成膜し、このポリシリコン膜
をフォトリソ法によりパターニングしてゲート電極４を
形成する（図２（ａ））。
ング法により前記多結晶シリコン膜２２を島状にパター
ニングして半導体層２を形成する。次に、ＥＣＲ−ＣＶ
Ｄ法，ＰＥ−ＣＶＤ法やスパッタ法等により室温で二酸
化シリコンを堆積して膜厚１０００オングストロームの
ゲート絶縁膜３を形成する。続いて、例えばＬＰＣＶＤ
法によりポリシリコン膜を成膜し、このポリシリコン膜
をフォトリソ法によりパターニングしてゲート電極４を
形成する（図２（ａ））。
【００１９】ゲート電極４をマスクとして前記半導体層
２にイオンドープ法により不純物（リン若しくはボロ
ン）の導入を行ない、ゲート電極４を挟んで対峙する半
導体層２にソース領域２ｂ及びドレイン領域２ｃを形成
し、レーザアニールを行なってソース領域２ｂ・ドレイ
ン領域２ｃに導入されたドーパントを活性化する（図２
（ｂ））。ソース領域２ｂとドレイン領域２ｃとの間の
半導体層２部分は、薄膜トランジスタのチャネル部分と
なる活性領域２ａが形成されている。また、前記ドーパ
ントの活性化は、レーザアニールにより行なうので、プ
ロセス温度を３７０℃以下とすることができる。
２にイオンドープ法により不純物（リン若しくはボロ
ン）の導入を行ない、ゲート電極４を挟んで対峙する半
導体層２にソース領域２ｂ及びドレイン領域２ｃを形成
し、レーザアニールを行なってソース領域２ｂ・ドレイ
ン領域２ｃに導入されたドーパントを活性化する（図２
（ｂ））。ソース領域２ｂとドレイン領域２ｃとの間の
半導体層２部分は、薄膜トランジスタのチャネル部分と
なる活性領域２ａが形成されている。また、前記ドーパ
ントの活性化は、レーザアニールにより行なうので、プ
ロセス温度を３７０℃以下とすることができる。
【００２０】その後、導入した水素原子が逃げないよう
に、３００〜３５０℃程度の基板温度でシリコン酸化膜
等を堆積して層間絶縁膜５を形成する（図２（ｃ））。
そして、ソース領域２ｂ及びドレイン領域２ｃ上に位置
するゲート絶縁膜３及び層間絶縁膜５にコンタクト孔６
を穿孔し、アルミニウム等の金属膜を着膜及びパターニ
ングして配線電極７を形成する（図２（ｄ））。
に、３００〜３５０℃程度の基板温度でシリコン酸化膜
等を堆積して層間絶縁膜５を形成する（図２（ｃ））。
そして、ソース領域２ｂ及びドレイン領域２ｃ上に位置
するゲート絶縁膜３及び層間絶縁膜５にコンタクト孔６
を穿孔し、アルミニウム等の金属膜を着膜及びパターニ
ングして配線電極７を形成する（図２（ｄ））。
【００２１】従来例の水素化処理方法によれば、層間絶
縁膜１５及びゲート絶縁膜１３を通して水素を拡散させ
ていたのに対し、上記実施例によれば、ゲート絶縁膜３
及び層間絶縁膜５の形成前に、半導体層２の水素化処理
を、水素雰囲気中でのレーザビームの照射と同時に行な
うので、半導体層２への水素原子の導入は直接行なわ
れ、水素化処理効率の向上を図ることができる。従っ
て、Ｈ+プラズマパワーを低く設定することが可能とな
り、チャネル領域２ａとゲート絶縁膜３との界面等に発
生する固定電荷を少なくすることができ、しきい値電圧
Ｖthを安定させることができる。また、半導体層２には
チャネル領域２ａ，ソース領域２ｂ，ドレイン領域２ｃ
を問わず均一に水素を導入することができる。
縁膜１５及びゲート絶縁膜１３を通して水素を拡散させ
ていたのに対し、上記実施例によれば、ゲート絶縁膜３
及び層間絶縁膜５の形成前に、半導体層２の水素化処理
を、水素雰囲気中でのレーザビームの照射と同時に行な
うので、半導体層２への水素原子の導入は直接行なわ
れ、水素化処理効率の向上を図ることができる。従っ
て、Ｈ+プラズマパワーを低く設定することが可能とな
り、チャネル領域２ａとゲート絶縁膜３との界面等に発
生する固定電荷を少なくすることができ、しきい値電圧
Ｖthを安定させることができる。また、半導体層２には
チャネル領域２ａ，ソース領域２ｂ，ドレイン領域２ｃ
を問わず均一に水素を導入することができる。
【００２２】また、多結晶シリコン膜２２を形成するレ
ーザアニール前に、水素プラズマにより非晶質シリコン
膜２１の表面処理を行なうことにより自然酸化膜を還元
し、多結晶シリコン膜２２に含まれる酸素の量が減少す
ることによりトラップ準位が減少する。その結果、次工
程のレーザアニール時における膜内への酸素の混入を防
止して、薄膜トランジスタの特性を向上させることがで
きる。また、ゲート絶縁膜３の堆積、ソース・ドレイン
領域２ｂ，２ｃの形成等においては、プロセス温度を低
く抑えることができる方法を使用しているので、プロセ
スの最高温度を水素の脱離する３７０℃より低く抑える
ことができ、チャネル領域２ａのダングリングボンドか
ら水素が脱離することを防止でき、薄膜トランジスタの
しきい値電圧を良好な値とすることができる。更に、プ
ロセス温度を低く抑えることにより、絶縁基板１として
ガラス基板を用いた場合のガラスの歪や伸縮の発生を防
止することができる。
ーザアニール前に、水素プラズマにより非晶質シリコン
膜２１の表面処理を行なうことにより自然酸化膜を還元
し、多結晶シリコン膜２２に含まれる酸素の量が減少す
ることによりトラップ準位が減少する。その結果、次工
程のレーザアニール時における膜内への酸素の混入を防
止して、薄膜トランジスタの特性を向上させることがで
きる。また、ゲート絶縁膜３の堆積、ソース・ドレイン
領域２ｂ，２ｃの形成等においては、プロセス温度を低
く抑えることができる方法を使用しているので、プロセ
スの最高温度を水素の脱離する３７０℃より低く抑える
ことができ、チャネル領域２ａのダングリングボンドか
ら水素が脱離することを防止でき、薄膜トランジスタの
しきい値電圧を良好な値とすることができる。更に、プ
ロセス温度を低く抑えることにより、絶縁基板１として
ガラス基板を用いた場合のガラスの歪や伸縮の発生を防
止することができる。
【００２３】上記実施例においては、リモートプラズマ
装置６０により水素プラズマを発生させたが、例えば、
プラズマ発生部を有するチャンバを使用し、チャンバ内
部に直接水素プラズマを発生させてもよい。再結晶化の
ためのレーザは、ＸｅＣｌ，ＸｅＦ，ＡｒＦ等のエキシ
マレーザ、Ａｒレーザ等、レーザアニールに使用される
レーザであればいずれのレーザであってもよい。また、
ゲート絶縁膜３を形成する二酸化シリコンは、ＥＣＲ−
ＣＶＤ法，ＰＥ−ＣＶＤ法やスパッタ法等により堆積し
たが、３７０℃以下の温度で堆積可能であれば、その他
の方法で行なってもよい。また、ゲート電極４はポリシ
リコン膜の他に、アルミニウム（Ａｌ），モリブデン
（Ｍｏ），クロム（Ｃｒ），チタン（Ｔｉ）等の金属
膜、或いは、ＰｔＳｉ，ＴｉＳｉ，ＭｏＳｉ等のシリサ
イド膜で形成してもよい。
装置６０により水素プラズマを発生させたが、例えば、
プラズマ発生部を有するチャンバを使用し、チャンバ内
部に直接水素プラズマを発生させてもよい。再結晶化の
ためのレーザは、ＸｅＣｌ，ＸｅＦ，ＡｒＦ等のエキシ
マレーザ、Ａｒレーザ等、レーザアニールに使用される
レーザであればいずれのレーザであってもよい。また、
ゲート絶縁膜３を形成する二酸化シリコンは、ＥＣＲ−
ＣＶＤ法，ＰＥ−ＣＶＤ法やスパッタ法等により堆積し
たが、３７０℃以下の温度で堆積可能であれば、その他
の方法で行なってもよい。また、ゲート電極４はポリシ
リコン膜の他に、アルミニウム（Ａｌ），モリブデン
（Ｍｏ），クロム（Ｃｒ），チタン（Ｔｉ）等の金属
膜、或いは、ＰｔＳｉ，ＴｉＳｉ，ＭｏＳｉ等のシリサ
イド膜で形成してもよい。
【００２４】
【発明の効果】請求項１の方法によれば、半導体層の水
素化処理を、非晶質シリコン膜を水素プラズマ中でレー
ザアニールすることにより、再結晶化と同時に水素化処
理して多結晶シリコン膜を得る際に行なっているので、
半導体層への水素原子の導入は直接行なわれ、水素化処
理を効率良く行なって処理時間を短縮することができ
る。
素化処理を、非晶質シリコン膜を水素プラズマ中でレー
ザアニールすることにより、再結晶化と同時に水素化処
理して多結晶シリコン膜を得る際に行なっているので、
半導体層への水素原子の導入は直接行なわれ、水素化処
理を効率良く行なって処理時間を短縮することができ
る。
【００２５】請求項２の方法によれば、更に、レーザア
ニール前に非晶質シリコン膜を水素プラズマ処理して表
面酸化膜を還元することができるので、トラップ準位を
減少させて、次工程のレーザアニール時における膜内へ
の酸素の混入を防止し、薄膜トランジスタの特性の向上
を図ることができる。また、多結晶シリコン膜の形成時
に同時に水素化処理を行なうので、薄膜トランジスタの
配線電極等への損傷を生じさせることがなく、スループ
ットの向上を図ることができる。
ニール前に非晶質シリコン膜を水素プラズマ処理して表
面酸化膜を還元することができるので、トラップ準位を
減少させて、次工程のレーザアニール時における膜内へ
の酸素の混入を防止し、薄膜トランジスタの特性の向上
を図ることができる。また、多結晶シリコン膜の形成時
に同時に水素化処理を行なうので、薄膜トランジスタの
配線電極等への損傷を生じさせることがなく、スループ
ットの向上を図ることができる。
【００２６】請求項３の装置によれば、方形又は円形の
環状管部を設けているので、環状管部の内側に基板を配
置すれば、プラズマ雰囲気をつくりだす際に、環状管部
の孔からプラズマが流出し、環状管部の内側に設置され
た絶縁基板面において均一にプラズマを導入させること
ができ、前記方法において適したプラズマ雰囲気を作成
することができる。
環状管部を設けているので、環状管部の内側に基板を配
置すれば、プラズマ雰囲気をつくりだす際に、環状管部
の孔からプラズマが流出し、環状管部の内側に設置され
た絶縁基板面において均一にプラズマを導入させること
ができ、前記方法において適したプラズマ雰囲気を作成
することができる。
【図１】 （ａ）ないし（ｄ）は、本発明の一実施例に
よる薄膜トランジスタの製造方法を示す製造工程図であ
る。
よる薄膜トランジスタの製造方法を示す製造工程図であ
る。
【図２】 （ａ）ないし（ｄ）は、本発明の一実施例に
よる薄膜トランジスタの製造方法を示す製造工程図であ
る。
よる薄膜トランジスタの製造方法を示す製造工程図であ
る。
【図３】 （ａ）及び（ｂ）は、上記実施例を実施する
ための装置の概要説明図、（ｃ）はリモートプラズマ装
置の方形環状管の一部分の斜視説明図である。
ための装置の概要説明図、（ｃ）はリモートプラズマ装
置の方形環状管の一部分の斜視説明図である。
【図４】 薄膜トランジスタの断面説明図である。
１…絶縁基板、 ２…半導体層、 ２ａ…活性領域、
２ｂ…ソース領域、２ｃ…ドレイン領域、 ３…ゲート
絶縁膜、 ４…ゲート電極、 ５…層間絶縁膜、 ６…
コンタクト孔、 ７…配線電極、 ２１…非晶質シリコ
ン膜、 ２２…多結晶シリコン膜、 ６０…リモートプ
ラズマ装置、 ６１…方形環状管部、６２…孔、 ６３
…プラズマ発生部、 ６４…導入管部
２ｂ…ソース領域、２ｃ…ドレイン領域、 ３…ゲート
絶縁膜、 ４…ゲート電極、 ５…層間絶縁膜、 ６…
コンタクト孔、 ７…配線電極、 ２１…非晶質シリコ
ン膜、 ２２…多結晶シリコン膜、 ６０…リモートプ
ラズマ装置、 ６１…方形環状管部、６２…孔、 ６３
…プラズマ発生部、 ６４…導入管部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784
Claims (3)
- 【請求項１】 絶縁性基板上に非晶質シリコン膜を成膜
する第１の工程と、水素プラズマ中若しくは水素プラズ
マを含む雰囲気中で前記非晶質シリコン膜にレーザビー
ムを照射して多結晶シリコン膜に再結晶させる第２の工
程と、を具備することを特徴とする多結晶シリコン膜の
製造方法。 - 【請求項２】 絶縁性基板上に非晶質シリコン膜を成膜
する第１の工程と、水素プラズマ中若しくは水素プラズ
マを含む雰囲気中で前記非晶質シリコン膜を水素プラズ
マで表面処理する第２の工程と、前記第２の工程に連続
して水素プラズマ中若しくは水素プラズマを含む雰囲気
中で非晶質シリコン膜にレーザビームを照射して多結晶
シリコン膜に再結晶させる第３の工程と、前記多結晶シ
リコン膜をパターニングして半導体層を形成する第４の
工程と、該半導体層を被覆するゲート絶縁膜を形成する
第５の工程と、該ゲート絶縁膜上にゲート電極を形成す
る第６の工程と、該ゲート電極をマスクとしてイオン注
入を行ない前記半導体層にソース，ドレイン領域を形成
する第７の工程と、を具備することを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項３】 プラズマ発生部と、該プラズマ発生部に
連通する導入管部と、該導入管部に連通する方形又は円
形の環状管部と、を有し、前記環状管部の環状中心側に
複数の孔を形成したことを特徴とするリモートプラズマ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14252993A JPH06333823A (ja) | 1993-05-24 | 1993-05-24 | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14252993A JPH06333823A (ja) | 1993-05-24 | 1993-05-24 | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06333823A true JPH06333823A (ja) | 1994-12-02 |
Family
ID=15317485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14252993A Pending JPH06333823A (ja) | 1993-05-24 | 1993-05-24 | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06333823A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997028559A1 (fr) * | 1996-01-30 | 1997-08-07 | Seiko Epson Corporation | Dispositif permettant d'obtenir un corps d'une energie elevee, procede de formation d'un film cristallin, et procede de fabrication d'un composant electronique possedant un film fin |
| US5739043A (en) * | 1992-03-25 | 1998-04-14 | Kanegafuchi Chemical Industry Co., Ltd. | Method for producing a substrate having crystalline silicon nuclei for forming a polysilicon thin film |
| KR100291234B1 (ko) * | 1996-11-20 | 2001-08-07 | 나까무라 규조 | 다결정실리콘의형성방법및형성장치 |
| US6444506B1 (en) * | 1995-10-25 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation |
| US6657154B1 (en) | 1996-05-31 | 2003-12-02 | Nec Corporation | Semiconductor manufacturing apparatus and manufacturing method for thin film semiconductor device |
| US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| KR100512397B1 (ko) * | 2001-05-16 | 2005-09-07 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 박막 트랜지스터 및 그 제조 방법 |
| JP2005277371A (ja) * | 2004-02-25 | 2005-10-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| US7154147B1 (en) * | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| JP2007116187A (ja) * | 2006-12-11 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
| US8193533B2 (en) | 1997-02-24 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
-
1993
- 1993-05-24 JP JP14252993A patent/JPH06333823A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154147B1 (en) * | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US5739043A (en) * | 1992-03-25 | 1998-04-14 | Kanegafuchi Chemical Industry Co., Ltd. | Method for producing a substrate having crystalline silicon nuclei for forming a polysilicon thin film |
| US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| US6444506B1 (en) * | 1995-10-25 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation |
| WO1997028559A1 (fr) * | 1996-01-30 | 1997-08-07 | Seiko Epson Corporation | Dispositif permettant d'obtenir un corps d'une energie elevee, procede de formation d'un film cristallin, et procede de fabrication d'un composant electronique possedant un film fin |
| US6657154B1 (en) | 1996-05-31 | 2003-12-02 | Nec Corporation | Semiconductor manufacturing apparatus and manufacturing method for thin film semiconductor device |
| KR100291234B1 (ko) * | 1996-11-20 | 2001-08-07 | 나까무라 규조 | 다결정실리콘의형성방법및형성장치 |
| US8193533B2 (en) | 1997-02-24 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| KR100512397B1 (ko) * | 2001-05-16 | 2005-09-07 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 박막 트랜지스터 및 그 제조 방법 |
| JP2005277371A (ja) * | 2004-02-25 | 2005-10-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4737366B2 (ja) * | 2004-02-25 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2007116187A (ja) * | 2006-12-11 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| KR100615502B1 (ko) | 반도체 장치 제조 방법 | |
| KR980012600A (ko) | 반도체 장치 및 박막 트랜지스터의 제조 방법 | |
| JP2001053020A (ja) | 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| JPH09186336A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08148692A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62119974A (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JP2000036601A (ja) | 薄膜トランジスタの製造方法 |