JP2009048199A - 液晶表示装置用薄膜トランジスタ基板およびその製造方法 - Google Patents

液晶表示装置用薄膜トランジスタ基板およびその製造方法 Download PDF

Info

Publication number
JP2009048199A
JP2009048199A JP2008232509A JP2008232509A JP2009048199A JP 2009048199 A JP2009048199 A JP 2009048199A JP 2008232509 A JP2008232509 A JP 2008232509A JP 2008232509 A JP2008232509 A JP 2008232509A JP 2009048199 A JP2009048199 A JP 2009048199A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
transistor substrate
display device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008232509A
Other languages
English (en)
Other versions
JP2009048199A5 (ja
Inventor
Joo-Hyoung Lee
柱亨 李
Jae-Ho Hur
宰瑚 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009048199A publication Critical patent/JP2009048199A/ja
Publication of JP2009048199A5 publication Critical patent/JP2009048199A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

【課題】アクティブ層のソース／ドレイン領域にイオン注入を行い、レーザビームの照
射による活性化を行う際に、ゲート電極の損傷を防止する液晶表示装置用トランジスタ基
板を提供する。
【解決手段】液晶表示装置用トランジスタ基板は、基板２上に形成されている多結晶シ
リコン膜でなるアクティブ層４と、アクティブ層４上に形成されるゲート絶縁膜６と、ゲ
ート絶縁膜６上に形成されるゲート電極を構成する金属層８と、金属層８上に形成され、
ゲート電極の損傷を防止する絶縁膜１０とを備えている。
【選択図】図１

Description

本発明は液晶表示装置用薄膜トランジスタ基板およびその製造方法に係り、より詳しくは、レーザビーム照射による活性化の際にこのレーザビームの全透過が可能な絶縁層がゲート電極上に形成されていて、ソース／ドレイン形成のためのイオン注入時にゲート電極が損傷されることを防止する液晶表示装置用薄膜トランジスタ基板およびその製造方法に関する。
一般に、液晶表示装置は薄膜トランジスタおよび画素電極による多数の画素単位が行列の形態で形成されており、ゲートラインおよびデータラインがそれぞれ画素行と画素列に沿って形成されている薄膜トランジスタ基板と、共通電極が形成されているカラーフィルタ基板およびその間に封じ入れている液晶物質を含んでいる。
このとき、前記薄膜トランジスタ基板およびそのゲート電極は、ゲート駆動ドライブからのゲート駆動信号がゲートラインを介して入力されアクティブ層にチャンネルを形成させる。これによってデータ駆動ドライブからのデータ信号が前記データラインを通じてソース電極に伝達され、半導体層とドレイン電極を経て画素電極に伝達される。
このような液晶表示装置はアクティブ層を多結晶シリコンを用いて形成することができる。このとき、多結晶シリコンで形成したアクティブ層にソース／ドレイン領域を形成するために不純物イオンを注入して活性化する方法として、工程中の温度に基づいて高温工程と低温工程とに分けることができる。
まず、高温工程は高いイオン電流あるいは高い基板温度、すなわち２００℃ないし３００℃におけるイオンシャワー注入技術を用いる方法である。この方法では、イオンシャワー注入の際にフォトレジストマスクの使用が難しく金属マスクを使用する工程が必要になり、これによって製造工程が複雑で生産費用が多くかかるという短所がある。
次に、低温工程は低い温度、すなわち１００℃以下の基板温度でイオン注入を行い、この後レーザを用いて活性化する方法である。
このようなレーザを用いた活性化方法では、レーザ照射を行う際にゲート電極が露出しているため、急激な熱膨張によるヒルロックが発生する。特に、ゲート電極がイオン注入工程を経た後ゲート電極内に不純物が流入されるとき、レーザ波長に対する吸収係数が急激に増加してヒルロックの発生がさらに激しくなるという問題点がある。
本発明の目的は、低い基板温度でアクティブ層のソース／ドレイン領域にイオン注入を行う低温工程を用いることにより製造コストを低減するとともに、レーザビームの照射により活性化を行う際に、ゲート電極の損傷を防止することが可能な液晶表示装置用薄膜トランジスタ基板を提供することにある。
本発明に係る液晶表示装置用薄膜トランジスタ基板は、基板上に形成されている多結晶シリコン膜と、多結晶シリコン膜上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成されているゲート電極と、ゲート電極上に形成され、ゲート電極の損傷を防止する絶縁膜とを含む。
ここで、絶縁膜は照射されるレーザビームのエネルギーバンドキャップより大きいバンドキャップを有する絶縁物質で形成されている。具体的には、二酸化ケイ素（ＳｉＯ2 ）または窒化ケイ素（ＳｉＮｘ）で形成することができる。
本発明の液晶表示装置用薄膜トランジスタ基板は、以下の段階を含む液晶表示装置用薄膜トランジスタ基板の製造方法により製造される。
・基板上に多結晶シリコン膜を形成する段階、
・前記多結晶シリコン膜上にゲート絶縁膜を形成する段階、
・前記ゲート絶縁膜上に金属層を形成する段階、
・前記金属層上に絶縁膜を形成する段階、
・前記金属層と絶縁膜とをパターニングしてゲート電極を形成する段階、
・多結晶シリコン膜に不純物をイオン注入する段階、
・前記ゲート絶縁膜及び前記絶縁膜にレーザビームを照射することにより、不純物をアニーリングする段階。
前記絶縁膜を形成する段階では、前記レーザビームのエネルギーバンドギャップより大きいバンドギャップを有する絶縁物質で前記絶縁膜を形成する。好ましくは、二酸化ケイ素（ＳｉＯ2 ）または窒化ケイ素（ＳｉＮｘ）で前記絶縁膜を形成するとよい。
このことにより、多結晶シリコン膜で形成された基板上のアクティブ層にレーザビームを照射することによって不純物イオンの注入を行う際に、ゲート電極上に位置する絶縁膜によって、注入されたイオンはゲート電極の表面まで至ることなく、また活性化を行うために照射されたレーザビームはこの絶縁膜を通過してゲート電極の表面で全反射されることとなる。このことから、ゲート電極の損傷を防止することができる。
以上説明したように、本発明ではアクティブ層のソース／ドレイン領域に不純物イオンの注入を行う際に、注入を行う不純物イオンがゲート電極に至ることを抑制することができ、ソース／ドレイン領域に注入されたイオンを活性化する際に、照射されるレーザビームを透過させることによってゲート電極の損傷を防止できるという効果がある。
以下、本発明の好ましい実施例を添付図面に基づいて詳細に説明する。
図１は本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板を示す断面図であり、図２ないし図８は本発明の実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。
まず、図２に示すように、基板２上に多結晶シリコン膜を積層してアクティブ層４を形成する。
次に、図３に示すように、多結晶シリコン膜によるアクティブ層４上に酸化ケイ素（ＳｉＯ2 ）を用いてゲート絶縁膜６を形成する。
次に、図４に示すように、ゲート絶縁膜６上にアルミニウム（Ａｌ）で金属層８を積層する。
次に、図５に示すように、金属層８上に絶縁膜１０を積層する。
次に、図６に示すように、金属層８と絶縁膜１０とを同時にパターニングする。
次に、図７に示すように、ｎ+ 不純物をイオン注入１２してイオン注入領域４−１を形成する。
次に、図８に示すように、アクティブ層４にイオン注入された不純物をレーザビーム１４の照射によってアニーリングする。
絶縁膜１０はバンドギャップが８．０ｅＶ程度であるＳｉＯ２で形成する。これは、アニーリングを行うために照射する代表的なレーザビームであるＸｅＣｌの波長が３０８ｎｍであるため、これをエネルギーの大きさで換算すると４．０ｅＶである。従って、これよりバンドギャップが大きい絶縁膜１０を形成することにより、レーザビームの照射によるアニーリングの際にゲート電極８が損傷されることを防止できる。
また、絶縁膜１０としてバンドギャップエネルギーが５ｅＶであるＳｉＮｘを用いることも可能である。
本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板を示す断面図である。 本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。 本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。 本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。 本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。 本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。 本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。 本発明の一実施形態に従う液晶表示装置用薄膜トランジスタ基板の製造工程を示す断面図である。
符号の説明
２ 基板
６ ゲート絶縁膜
８ 金属層（ゲート電極）
１０ 絶縁膜

Claims (3)

  1. 基板上に形成されている多結晶シリコン膜と、
    前記多結晶シリコン膜上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されているゲート電極と、
    前記ゲート電極上に形成され、前記ゲート電極の損傷を防止する絶縁膜と、を含み、
    前記絶縁膜は照射されるレーザビームのエネルギーバンドギャップより大きいバンドギャップを有する絶縁物質で形成されている、液晶表示装置用薄膜トランジスタ基板。
  2. 前記絶縁膜は二酸化ケイ素（ＳｉＯ2 ）で形成されていることを特徴とする、請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  3. 前記絶縁膜は窒化ケイ素（ＳｉＮｘ）で形成されていることを特徴とする、請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
JP2008232509A 1995-10-12 2008-09-10 液晶表示装置用薄膜トランジスタ基板およびその製造方法 Withdrawn JP2009048199A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035200A KR100188090B1 (ko) 1995-10-12 1995-10-12 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005172379A Division JP4312741B2 (ja) 1995-10-12 2005-06-13 液晶表示装置用薄膜トランジスタ基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009048199A true JP2009048199A (ja) 2009-03-05
JP2009048199A5 JP2009048199A5 (ja) 2009-09-10

Family

ID=19430017

Family Applications (3)

Application Number Title Priority Date Filing Date
JP27048196A Expired - Fee Related JP3774278B2 (ja) 1995-10-12 1996-10-14 液晶表示装置用薄膜トランジスタ基板の製造方法
JP2005172379A Expired - Fee Related JP4312741B2 (ja) 1995-10-12 2005-06-13 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2008232509A Withdrawn JP2009048199A (ja) 1995-10-12 2008-09-10 液晶表示装置用薄膜トランジスタ基板およびその製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP27048196A Expired - Fee Related JP3774278B2 (ja) 1995-10-12 1996-10-14 液晶表示装置用薄膜トランジスタ基板の製造方法
JP2005172379A Expired - Fee Related JP4312741B2 (ja) 1995-10-12 2005-06-13 液晶表示装置用薄膜トランジスタ基板およびその製造方法

Country Status (3)

Country Link
JP (3) JP3774278B2 (ja)
KR (1) KR100188090B1 (ja)
TW (1) TWI246620B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318285B2 (ja) 1999-05-10 2002-08-26 松下電器産業株式会社 薄膜トランジスタの製造方法
KR101781175B1 (ko) * 2015-08-31 2017-09-22 가천대학교 산학협력단 초박막 저결정성 실리콘 채널을 갖는 무접합 전계효과 트랜지스터 및 그 제조방법
CN109920731B (zh) * 2019-03-20 2021-03-19 上海华虹宏力半导体制造有限公司 多晶硅薄膜晶体管及其制作方法
CN115497816B (zh) * 2022-10-19 2023-10-17 弘大芯源(深圳)半导体有限公司 一种半导体场效应集成电路及制备方法

Also Published As

Publication number Publication date
JP3774278B2 (ja) 2006-05-10
KR970024303A (ko) 1997-05-30
TWI246620B (en) 2006-01-01
JP4312741B2 (ja) 2009-08-12
JPH09133928A (ja) 1997-05-20
KR100188090B1 (ko) 1999-07-01
JP2005326867A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP3212060B2 (ja) 半導体装置およびその作製方法
JP3325992B2 (ja) 半導体装置の作製方法
KR970018635A (ko) 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치.
JPS639978A (ja) 薄膜トランジスタの製造方法
JP4406540B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP4312741B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP4675433B2 (ja) 半導体装置の作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2001189462A (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JPH0936376A (ja) 薄膜半導体装置の製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
JPH08148692A (ja) 薄膜半導体装置の製造方法
JPH0797565B2 (ja) 半導体装置の製造方法
JP3141979B2 (ja) 半導体装置およびその作製方法
JP3140304B2 (ja) 半導体装置およびその作製方法
JP2701711B2 (ja) 多結晶シリコン薄膜の製造方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP3413710B2 (ja) 薄膜トランジスタの製造方法
JPH09237898A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JPS62119974A (ja) 薄膜トランジスタの製造方法
JP3075498B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110131